DE10216841A1

DE10216841A1 - Einlagiges Multichip-Modul

Info

Publication number: DE10216841A1
Application number: DE10216841A
Authority: DE
Inventors: Thomas Muench; Martin Gruber; Andreas Gruendl
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2002-04-16
Filing date: 2002-04-16
Publication date: 2003-11-13
Also published as: TW200305990A; WO2003088138A1

Abstract

Auf der von den Halbleiterchips (6) abgewandten Seite des Trägers (1), auf der die elektrischen Leiter (3a, 3b, 3c, 3d) angebracht sind, ist eine von den Leitern durch eine Isolationsschicht (4) getrennte Metallfläche (Met) angeordnet, die zur elektrischen Abschirmung und/oder zur Impedanzkontrolle der in den Halbleiterchips vorhandenen integrierten Schaltungen vorgesehen ist. Diese Metallfläche ist mit einem elektrischen Leiter (3d) des Trägers verbunden, der dafür vorgesehen ist, ein für die Abschirmung vorgesehenes elektrisches Potential an die Metallfläche anzulegen.

Description

Die vorliegende Erfindung betrifft ein einlagiges Multichip- Modul mit einer Abschirmung gegen elektromagnetische Felder und einer Impedanzkontrolle der integrierten Schaltungen.
Die elektrische Abschirmung, wie z. B. ein ESD-Schutz (Electro-Static Damage), und die Impedanzkontrolle von Schaltungsanordnungen auf äußeren Schichtlagen elektronischer Baugruppen sind in der Regel nicht so gut beherrschbar wie auf den inneren Schichtlagen eines Baugruppenträgers. Diesem Tatbestand wird beim Entwurf der Schaltungen so gut wie möglich Rechnung getragen. Falls die Baugruppenträger auf einer PCB- Leiterplatte (Printed Circuit Board) aus einem Kunststoffmaterial mit einer Kupfermetallisierung ausgeführt sind, die nur eine oder zwei Schichtlagen umfasst, ist eine ausreichende Impedanzkontrolle der Schaltungen wegen der fehlenden Innenlagen nicht gewährleistet. Um dennoch eine gute Impedanzkontrolle und Abschirmung zu erreichen, kann eine Leiterplatte mit mindestens vier Lagen verwendet werden, um über eine Schichtstruktur des Trägers mit so genannten Dummy-Innenlagen zu verfügen. Diese aufwendige Lösung ist jedoch zu teuer.
In der EP 1 102 316 A1 ist eine Multi-Chip-IC-Karte mit Bus- Struktur beschrieben, bei der ein Multi-Chip-Modul mit zwei nebeneinander auf einem Träger angeordneten Chips vorhanden ist. Diese Chips werden auf einer Seite eines Trägerbandes, das als Träger vorgesehen ist, angebracht, wobei die Anschlüsse der Chips mit entsprechend vorgesehenen Kontakten auf dem Trägerband verbunden werden. Die Verdrahtung der Anschlüsse zum Zweck einer Parallelschaltung der Chips befindet sich auf der gegenüberliegenden Unterseite des Trägerbandes. Dort sind strukturierte Leiterbahnen aufgebracht.
Aufgabe der vorliegenden Erfindung ist es, ein kostengünstig herstellbares Multichip-Modul mit elektrischer Abschirmung und/oder Impedanzkontrolle der Schaltung anzugeben.
Diese Aufgabe wird mit dem einlagigen Multichip-Modul mit den Merkmalen des Anspruches 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
Bei dem Multichip-Modul ist ein Träger mit einer Lage aus Glasfaser, Epoxidharz oder einem anderen der für PCBs verwendbaren Materialien vorhanden, auf deren einer Seite zwei oder mehr Halbleiterchips angebracht sind und auf deren gegenüberliegenden Seite eine Struktur elektrischer Leiter für die Verdrahtung dieser Halbleiterchips vorhanden ist. Auf der von den Halbleiterchips abgewandten Seite des Trägers, auf der die elektrischen Leiter angebracht sind, ist eine von den Leitern durch eine Isolationsschicht getrennte Metallfläche angeordnet, die zur elektrischen Abschirmung und/oder zur Impedanzkontrolle der in den Halbleiterchips vorhandenen integrierten Schaltungen vorgesehen ist. Diese Metallfläche ist mit einem elektrischen Leiter des Trägers verbunden, der dafür vorgesehen ist, ein für die Abschirmung vorgesehenes elektrisches Potential an die Metallfläche anzulegen. Die von der Isolationsschicht abgewandte Oberfläche der Metallfläche kann mit einer weiteren Isolationsschicht bedeckt sein. Insbesondere können die Metallfläche und diese weitere Isolationsschicht aus einer metallisierten Folie gebildet sein, die mit der Metallisierung auf der ersten Isolationsschicht angebracht ist.
Es folgt eine genauere Beschreibung eines typischen Beispiels des Multichip-Moduls anhand der beigefügten Figur, die ein Ausführungsbeispiel im Querschnitt zeigt.
In der Figur ist ein Träger 1 im Querschnitt dargestellt, der aus einem der üblichen für PCB-Leiterplatten geeigneten Materialien ausgebildet sein kann. Der Träger ist hier mit einer Mehrzahl von Kontaktlöchern 10 (vias) versehen. Mindestens zwei Halbleiterchips 6 sind auf einer Oberseite des Trägers 1 angebracht. Auf der von den Halbleiterchips 6 abgewandten Oberseite des Trägers 1 ist eine Struktur elektrischer Leiter 3a, 3b, 3c, 3d angebracht, von denen ein Teil über elektrisch leitende Verbindungen 7, 7b, 7c mit Anschlusskontakten der integrierten Schaltungen der Chips verbunden ist. Diese elektrisch leitenden Verbindungen sind in dem dargestellten Beispiel so genannte Bonddrähte. Ein Teil der Bonddrähte 7, 7c verbindet einen Anschlusskontakt des Chips mit einem Leiter des Trägers, ein anderer Teil der Bonddrähte 7b verbindet die Anschlusskontakte der Chips untereinander.
Die Halbleiterchips 6 und die Bonddrähte sind in eine schützende Vergussmasse 9a eingespritzt. In dem dargestellten Beispiel ist noch ein passiver Schaltungsteil 8 vorhanden, der außer elektrisch leitenden Verbindungen passive Komponenten wie z. B. Widerstände, Kondensatoren und Induktivitäten umfassen kann. Auch dieser passive Schaltungsteil 8 ist hier mit einem Anteil der Vergussmasse 9b geschützt.
Auf der von den Halbleiterchips 6 abgewandten Seite der elektrischen Leiter 3a, 3b, 3c, 3d befindet sich eine Metallfläche Met, die von den elektrischen Leitern durch eine Isolationsschicht 4 elektrisch isoliert ist. Diese Metallfläche Met ist mit einem der Leiter 3d kontaktiert, so dass über diesen Leiter ein vorgesehenes abschirmendes Potential an die Metallfläche angelegt werden kann. In dem dargestellten Ausführungsbeispiel befindet sich auf der von der Isolationsschicht 4 abgewandten Seite der Metallfläche Met eine weitere Isolationsschicht 5. Auf diese Weise ist die Metallschicht allseits elektrisch isoliert.
Es kann auf dem Träger 1 noch ein Anschlussleiter 2 angebracht sein, der eine größere Dicke aufweist als die durch die elektrischen Leiter, die Metallfläche und die Isolationsschichten insgesamt erreichte Dicke. Das Multichip-Modul kann daher in ein Gehäuse, einen Kartenkörper oder dergleichen eingesetzt werden, ohne dass sich die zusätzliche Dicke der Metallfläche und der Isolationsschichten nachteilig bemerkbar macht. Die Isolationsschichten sind unabhängig vom Design und der Ausführung des eigentlichen Trägers und können wahlweise nachträglich und selektiv angebracht werden. Das kann z. B. auch dadurch geschehen, dass nach dem Aufbringen der ersten Isolationsschicht 4 die Metallfläche in Form einer metallisierten Folie angebracht wird. Die eigentliche Kunststofflage der Folie bildet dann die weitere Isolationsschicht 5, während die Metallisierung als Metallfläche Met unmittelbar mit der ersten Isolationsschicht 4 verbunden ist. Bezugszeichenliste 1 Träger
2 Anschlussleiter
3a elektrischer Leiter
3b elektrischer Leiter
3c elektrischer Leiter
3d elektrischer Leiter
4 Isolationsschicht
5 weitere Isolationsschicht
6 Halbleiterchip
7 elektrisch leitende Verbindung
7b elektrisch leitende Verbindung
7c elektrisch leitende Verbindung
8 passiver Schaltungsteil
9a Vergussmasse
9b Vergussmasse
10 Kontaktloch

Claims

1. Einlagiges Multichip-Modul mit

- einem Träger (1), auf dem zwei oder mehr Halbleiterchips (6) angebracht sind,

- einer auf dem Träger (1) angebrachten Struktur elektrischer Leiter (3a, 3b, 3c, 3d) und

- leitenden Verbindungen (7, 7b, 7c) zwischen Anschlüssen der Halbleiterchips (6) und den elektrischen Leitern (3a, 3b, 3c, 3d) des Trägers,

wobei die Halbleiterchips (6) auf derselben Seite des Trägers (1) angeordnet sind und die Struktur elektrischer Leiter (3a, 3b, 3c, 3d) auf der gegenüberliegenden Seite des Trägers angeordnet ist,
dadurch gekennzeichnet, dass
auf der von den Halbleiterchips (6) abgewandten Seite des Trägers (1) eine von den elektrischen Leitern (3a, 3b, 3c, 3d) durch eine Isolationsschicht (4) getrennte Metallfläche (Met) angeordnet ist und
diese Metallfläche (Met) mit einem elektrischen Leiter (3d) des Trägers (1) verbunden ist, der zum Anlegen eines abschirmenden elektrischen Potentials an die Metallfläche (Met) vorgesehen ist.

2. Modul nach Anspruch 1, bei dem auf der von dem Träger (1) abgewandten Seite der Metallfläche (Met) eine weitere Isolationsschicht (5) vorhanden ist.

3. Modul nach Anspruch 2, bei dem die Metallfläche (Met) und die weitere Isolationsschicht (5) eine metallisierte Folie sind.