[go: up one dir, main page]

DE10216841A1 - Single-layer multichip module - Google Patents

Single-layer multichip module

Info

Publication number
DE10216841A1
DE10216841A1 DE10216841A DE10216841A DE10216841A1 DE 10216841 A1 DE10216841 A1 DE 10216841A1 DE 10216841 A DE10216841 A DE 10216841A DE 10216841 A DE10216841 A DE 10216841A DE 10216841 A1 DE10216841 A1 DE 10216841A1
Authority
DE
Germany
Prior art keywords
carrier
metal surface
electrical
semiconductor chips
met
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10216841A
Other languages
German (de)
Inventor
Thomas Muench
Martin Gruber
Andreas Gruendl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10216841A priority Critical patent/DE10216841A1/en
Priority to TW092104109A priority patent/TW200305990A/en
Priority to PCT/DE2003/000813 priority patent/WO2003088138A1/en
Publication of DE10216841A1 publication Critical patent/DE10216841A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/072—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising a plurality of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07735—Physical layout of the record carrier the record carrier comprising means for protecting against electrostatic discharge
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H10W42/00—
    • H10W42/276—
    • H10W72/07554—
    • H10W72/5363—
    • H10W72/547—
    • H10W72/884—
    • H10W74/00—
    • H10W90/734—
    • H10W90/753—
    • H10W90/754—

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Auf der von den Halbleiterchips (6) abgewandten Seite des Trägers (1), auf der die elektrischen Leiter (3a, 3b, 3c, 3d) angebracht sind, ist eine von den Leitern durch eine Isolationsschicht (4) getrennte Metallfläche (Met) angeordnet, die zur elektrischen Abschirmung und/oder zur Impedanzkontrolle der in den Halbleiterchips vorhandenen integrierten Schaltungen vorgesehen ist. Diese Metallfläche ist mit einem elektrischen Leiter (3d) des Trägers verbunden, der dafür vorgesehen ist, ein für die Abschirmung vorgesehenes elektrisches Potential an die Metallfläche anzulegen.On the side of the carrier (1) facing away from the semiconductor chips (6), on which the electrical conductors (3a, 3b, 3c, 3d) are attached, a metal surface (Met) separated from the conductors by an insulation layer (4) is arranged , which is provided for electrical shielding and / or for impedance control of the integrated circuits present in the semiconductor chips. This metal surface is connected to an electrical conductor (3d) of the carrier, which is intended to apply an electrical potential provided for the shielding to the metal surface.

Description

Die vorliegende Erfindung betrifft ein einlagiges Multichip- Modul mit einer Abschirmung gegen elektromagnetische Felder und einer Impedanzkontrolle der integrierten Schaltungen. The present invention relates to a single-layer multichip Module with a shield against electromagnetic fields and an impedance control of the integrated circuits.

Die elektrische Abschirmung, wie z. B. ein ESD-Schutz (Electro-Static Damage), und die Impedanzkontrolle von Schaltungsanordnungen auf äußeren Schichtlagen elektronischer Baugruppen sind in der Regel nicht so gut beherrschbar wie auf den inneren Schichtlagen eines Baugruppenträgers. Diesem Tatbestand wird beim Entwurf der Schaltungen so gut wie möglich Rechnung getragen. Falls die Baugruppenträger auf einer PCB- Leiterplatte (Printed Circuit Board) aus einem Kunststoffmaterial mit einer Kupfermetallisierung ausgeführt sind, die nur eine oder zwei Schichtlagen umfasst, ist eine ausreichende Impedanzkontrolle der Schaltungen wegen der fehlenden Innenlagen nicht gewährleistet. Um dennoch eine gute Impedanzkontrolle und Abschirmung zu erreichen, kann eine Leiterplatte mit mindestens vier Lagen verwendet werden, um über eine Schichtstruktur des Trägers mit so genannten Dummy-Innenlagen zu verfügen. Diese aufwendige Lösung ist jedoch zu teuer. The electrical shield, such as. B. ESD protection (Electro-Static Damage), and the impedance control of Circuit arrangements on outer layer layers of electronic Assemblies are usually not as easy to control as on the inner layers of a subrack. this The fact is that the circuit design is as good as possible Taken into account. If the rack is on a PCB Printed circuit board from one Plastic material with a copper metallization are executed only one or two layers is one adequate impedance control of the circuits due to the lack of Inner layers not guaranteed. To still be a good one Achieving impedance control and shielding can be a challenge Printed circuit board with at least four layers to be used over one Layer structure of the carrier with so-called dummy inner layers to dispose of. However, this complex solution is too expensive.

In der EP 1 102 316 A1 ist eine Multi-Chip-IC-Karte mit Bus- Struktur beschrieben, bei der ein Multi-Chip-Modul mit zwei nebeneinander auf einem Träger angeordneten Chips vorhanden ist. Diese Chips werden auf einer Seite eines Trägerbandes, das als Träger vorgesehen ist, angebracht, wobei die Anschlüsse der Chips mit entsprechend vorgesehenen Kontakten auf dem Trägerband verbunden werden. Die Verdrahtung der Anschlüsse zum Zweck einer Parallelschaltung der Chips befindet sich auf der gegenüberliegenden Unterseite des Trägerbandes. Dort sind strukturierte Leiterbahnen aufgebracht. EP 1 102 316 A1 describes a multi-chip IC card with bus Structure described in which a multi-chip module with two chips arranged side by side on a carrier are present is. These chips are on one side of a carrier tape, which is provided as a carrier attached, the Connections of the chips with the appropriate contacts be connected on the carrier tape. The wiring of the Connections for the purpose of parallel connection of the chips are located on the opposite underside of the carrier tape. Structured conductor tracks are applied there.

Aufgabe der vorliegenden Erfindung ist es, ein kostengünstig herstellbares Multichip-Modul mit elektrischer Abschirmung und/oder Impedanzkontrolle der Schaltung anzugeben. The object of the present invention is an inexpensive producible multichip module with electrical shielding and / or to indicate impedance control of the circuit.

Diese Aufgabe wird mit dem einlagigen Multichip-Modul mit den Merkmalen des Anspruches 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen. This task is accomplished with the single-layer multichip module Features of claim 1 solved. Refinements result itself from the dependent claims.

Bei dem Multichip-Modul ist ein Träger mit einer Lage aus Glasfaser, Epoxidharz oder einem anderen der für PCBs verwendbaren Materialien vorhanden, auf deren einer Seite zwei oder mehr Halbleiterchips angebracht sind und auf deren gegenüberliegenden Seite eine Struktur elektrischer Leiter für die Verdrahtung dieser Halbleiterchips vorhanden ist. Auf der von den Halbleiterchips abgewandten Seite des Trägers, auf der die elektrischen Leiter angebracht sind, ist eine von den Leitern durch eine Isolationsschicht getrennte Metallfläche angeordnet, die zur elektrischen Abschirmung und/oder zur Impedanzkontrolle der in den Halbleiterchips vorhandenen integrierten Schaltungen vorgesehen ist. Diese Metallfläche ist mit einem elektrischen Leiter des Trägers verbunden, der dafür vorgesehen ist, ein für die Abschirmung vorgesehenes elektrisches Potential an die Metallfläche anzulegen. Die von der Isolationsschicht abgewandte Oberfläche der Metallfläche kann mit einer weiteren Isolationsschicht bedeckt sein. Insbesondere können die Metallfläche und diese weitere Isolationsschicht aus einer metallisierten Folie gebildet sein, die mit der Metallisierung auf der ersten Isolationsschicht angebracht ist. With the multichip module, a carrier with one layer is made Glass fiber, epoxy or another of those for PCBs usable materials available, on one side two or more semiconductor chips are attached and on their opposite side a structure for electrical conductors the wiring of these semiconductor chips is available. On the side of the carrier facing away from the semiconductor chips to which the electrical conductors are attached is one of those Conductors separated by an insulation layer metal surface arranged for electrical shielding and / or for Impedance control of those present in the semiconductor chips integrated circuits is provided. This metal surface is connected to an electrical conductor of the carrier, the there is provided one for shielding apply electrical potential to the metal surface. The of surface of the metal surface facing away from the insulation layer can be covered with another layer of insulation. In particular, the metal surface and this further Insulation layer can be formed from a metallized film, the with the metallization on the first insulation layer is appropriate.

Es folgt eine genauere Beschreibung eines typischen Beispiels des Multichip-Moduls anhand der beigefügten Figur, die ein Ausführungsbeispiel im Querschnitt zeigt. The following is a more detailed description of a typical example of the multichip module with reference to the accompanying figure, which is a Shows embodiment in cross section.

In der Figur ist ein Träger 1 im Querschnitt dargestellt, der aus einem der üblichen für PCB-Leiterplatten geeigneten Materialien ausgebildet sein kann. Der Träger ist hier mit einer Mehrzahl von Kontaktlöchern 10 (vias) versehen. Mindestens zwei Halbleiterchips 6 sind auf einer Oberseite des Trägers 1 angebracht. Auf der von den Halbleiterchips 6 abgewandten Oberseite des Trägers 1 ist eine Struktur elektrischer Leiter 3a, 3b, 3c, 3d angebracht, von denen ein Teil über elektrisch leitende Verbindungen 7, 7b, 7c mit Anschlusskontakten der integrierten Schaltungen der Chips verbunden ist. Diese elektrisch leitenden Verbindungen sind in dem dargestellten Beispiel so genannte Bonddrähte. Ein Teil der Bonddrähte 7, 7c verbindet einen Anschlusskontakt des Chips mit einem Leiter des Trägers, ein anderer Teil der Bonddrähte 7b verbindet die Anschlusskontakte der Chips untereinander. In the figure, a carrier 1 is shown in cross section, which can be formed from one of the usual materials suitable for PCB circuit boards. The carrier is here provided with a plurality of contact holes 10 (vias). At least two semiconductor chips 6 are attached to an upper side of the carrier 1 . On the upper side of the carrier 1 facing away from the semiconductor chips 6 , a structure of electrical conductors 3 a, 3 b, 3 c, 3 d is attached, some of which via electrically conductive connections 7 , 7 b, 7 c with connection contacts of the integrated circuits of the Chips is connected. In the example shown, these electrically conductive connections are so-called bond wires. A part of the bond wires 7 , 7 c connects a connection contact of the chip to a conductor of the carrier, another part of the bond wires 7 b connects the connection contacts of the chips to one another.

Die Halbleiterchips 6 und die Bonddrähte sind in eine schützende Vergussmasse 9a eingespritzt. In dem dargestellten Beispiel ist noch ein passiver Schaltungsteil 8 vorhanden, der außer elektrisch leitenden Verbindungen passive Komponenten wie z. B. Widerstände, Kondensatoren und Induktivitäten umfassen kann. Auch dieser passive Schaltungsteil 8 ist hier mit einem Anteil der Vergussmasse 9b geschützt. The semiconductor chips 6 and the bond wires are injected into a protective casting compound 9 a. In the example shown there is also a passive circuit part 8 which, in addition to electrically conductive connections, has passive components such as, for. B. may include resistors, capacitors and inductors. This passive circuit part 8 is also protected here with a portion of the sealing compound 9 b.

Auf der von den Halbleiterchips 6 abgewandten Seite der elektrischen Leiter 3a, 3b, 3c, 3d befindet sich eine Metallfläche Met, die von den elektrischen Leitern durch eine Isolationsschicht 4 elektrisch isoliert ist. Diese Metallfläche Met ist mit einem der Leiter 3d kontaktiert, so dass über diesen Leiter ein vorgesehenes abschirmendes Potential an die Metallfläche angelegt werden kann. In dem dargestellten Ausführungsbeispiel befindet sich auf der von der Isolationsschicht 4 abgewandten Seite der Metallfläche Met eine weitere Isolationsschicht 5. Auf diese Weise ist die Metallschicht allseits elektrisch isoliert. On the side remote from the semiconductor chip 6 side of the electrical conductor 3 a, b 3, 3 c, 3 d is a metal surface Met, which is electrically insulated from the electrical conductors by an insulating layer. 4 This metal surface Met is contacted with one of the conductors 3 d, so that an intended shielding potential can be applied to the metal surface via this conductor. In the exemplary embodiment shown, there is a further insulation layer 5 on the side of the metal surface Met facing away from the insulation layer 4 . In this way, the metal layer is electrically insulated on all sides.

Es kann auf dem Träger 1 noch ein Anschlussleiter 2 angebracht sein, der eine größere Dicke aufweist als die durch die elektrischen Leiter, die Metallfläche und die Isolationsschichten insgesamt erreichte Dicke. Das Multichip-Modul kann daher in ein Gehäuse, einen Kartenkörper oder dergleichen eingesetzt werden, ohne dass sich die zusätzliche Dicke der Metallfläche und der Isolationsschichten nachteilig bemerkbar macht. Die Isolationsschichten sind unabhängig vom Design und der Ausführung des eigentlichen Trägers und können wahlweise nachträglich und selektiv angebracht werden. Das kann z. B. auch dadurch geschehen, dass nach dem Aufbringen der ersten Isolationsschicht 4 die Metallfläche in Form einer metallisierten Folie angebracht wird. Die eigentliche Kunststofflage der Folie bildet dann die weitere Isolationsschicht 5, während die Metallisierung als Metallfläche Met unmittelbar mit der ersten Isolationsschicht 4 verbunden ist. Bezugszeichenliste 1 Träger
2 Anschlussleiter
3a elektrischer Leiter
3b elektrischer Leiter
3c elektrischer Leiter
3d elektrischer Leiter
4 Isolationsschicht
5 weitere Isolationsschicht
6 Halbleiterchip
7 elektrisch leitende Verbindung
7b elektrisch leitende Verbindung
7c elektrisch leitende Verbindung
8 passiver Schaltungsteil
9a Vergussmasse
9b Vergussmasse
10 Kontaktloch
A connection conductor 2 can also be attached to the carrier 1 , which has a greater thickness than the overall thickness achieved by the electrical conductors, the metal surface and the insulation layers. The multichip module can therefore be inserted into a housing, a card body or the like without the additional thickness of the metal surface and the insulation layers having a disadvantageous effect. The insulation layers are independent of the design and design of the actual carrier and can optionally be added subsequently and selectively. That can e.g. B. also happen that the metal surface is applied in the form of a metallized film after the application of the first insulation layer 4 . The actual plastic layer of the film then forms the further insulation layer 5 , while the metallization as the metal surface Met is directly connected to the first insulation layer 4 . REFERENCE NUMERALS 1 carrier
2 connection conductors
3 a electrical conductor
3 b electrical conductor
3 c electrical conductor
3 d electrical conductor
4 insulation layer
5 more insulation layers
6 semiconductor chip
7 electrically conductive connection
7 b electrically conductive connection
7 c electrically conductive connection
8 passive circuit part
9 a potting compound
9 b sealing compound
10 contact hole

Claims (3)

1. Einlagiges Multichip-Modul mit - einem Träger (1), auf dem zwei oder mehr Halbleiterchips (6) angebracht sind, - einer auf dem Träger (1) angebrachten Struktur elektrischer Leiter (3a, 3b, 3c, 3d) und - leitenden Verbindungen (7, 7b, 7c) zwischen Anschlüssen der Halbleiterchips (6) und den elektrischen Leitern (3a, 3b, 3c, 3d) des Trägers, wobei die Halbleiterchips (6) auf derselben Seite des Trägers (1) angeordnet sind und die Struktur elektrischer Leiter (3a, 3b, 3c, 3d) auf der gegenüberliegenden Seite des Trägers angeordnet ist,
dadurch gekennzeichnet, dass
auf der von den Halbleiterchips (6) abgewandten Seite des Trägers (1) eine von den elektrischen Leitern (3a, 3b, 3c, 3d) durch eine Isolationsschicht (4) getrennte Metallfläche (Met) angeordnet ist und
diese Metallfläche (Met) mit einem elektrischen Leiter (3d) des Trägers (1) verbunden ist, der zum Anlegen eines abschirmenden elektrischen Potentials an die Metallfläche (Met) vorgesehen ist. 1. Single-layer multichip module with - a carrier ( 1 ) on which two or more semiconductor chips ( 6 ) are attached, - A structure mounted on the carrier ( 1 ) electrical conductor ( 3 a, 3 b, 3 c, 3 d) and - conductive connections ( 7 , 7 b, 7 c) between connections of the semiconductor chips ( 6 ) and the electrical conductors ( 3 a, 3 b, 3 c, 3 d) of the carrier, the semiconductor chips ( 6 ) being arranged on the same side of the carrier ( 1 ) and the structure of electrical conductors ( 3 a, 3 b, 3 c, 3 d) being arranged on the opposite side of the carrier,
characterized in that
on the side of the carrier ( 1 ) facing away from the semiconductor chips ( 6 ) there is a metal surface (Met) separated from the electrical conductors ( 3 a, 3 b, 3 c, 3 d) by an insulation layer ( 4 ) and
this metal surface (Met) is connected to an electrical conductor ( 3 d) of the carrier ( 1 ), which is provided for applying a shielding electrical potential to the metal surface (Met). 2. Modul nach Anspruch 1, bei dem auf der von dem Träger (1) abgewandten Seite der Metallfläche (Met) eine weitere Isolationsschicht (5) vorhanden ist. 2. Module according to claim 1, in which on the side of the metal surface (Met) facing away from the carrier ( 1 ) there is a further insulation layer ( 5 ). 3. Modul nach Anspruch 2, bei dem die Metallfläche (Met) und die weitere Isolationsschicht (5) eine metallisierte Folie sind. 3. Module according to claim 2, wherein the metal surface (Met) and the further insulation layer ( 5 ) are a metallized film.
DE10216841A 2002-04-16 2002-04-16 Single-layer multichip module Withdrawn DE10216841A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10216841A DE10216841A1 (en) 2002-04-16 2002-04-16 Single-layer multichip module
TW092104109A TW200305990A (en) 2002-04-16 2003-02-26 Single-layer multichip module
PCT/DE2003/000813 WO2003088138A1 (en) 2002-04-16 2003-03-13 Single-layered multichip module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10216841A DE10216841A1 (en) 2002-04-16 2002-04-16 Single-layer multichip module

Publications (1)

Publication Number Publication Date
DE10216841A1 true DE10216841A1 (en) 2003-11-13

Family

ID=29224500

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10216841A Withdrawn DE10216841A1 (en) 2002-04-16 2002-04-16 Single-layer multichip module

Country Status (3)

Country Link
DE (1) DE10216841A1 (en)
TW (1) TW200305990A (en)
WO (1) WO2003088138A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115360166B (en) * 2022-10-19 2023-03-24 江苏长晶科技股份有限公司 Chip packaging structure and chip packaging method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4335822A1 (en) * 1993-10-20 1995-04-27 Teltron Elektronik Gmbh Electronic module with IC
DE4423575A1 (en) * 1994-07-05 1996-01-11 Giesecke & Devrient Gmbh Data carrier with a module with an integrated circuit
DE4437035A1 (en) * 1994-10-17 1996-04-18 Andreas Dipl Ing Merz Method and appts. for producing thin, metallic structures on insulating carrier materials
JPH1154696A (en) * 1997-08-01 1999-02-26 Mitsubishi Electric Corp High frequency multilayer dielectric substrate and multi-chip module
DE10119813A1 (en) * 2000-08-24 2002-03-21 Mitsubishi Electric Corp power module

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0120500B1 (en) * 1983-03-29 1989-08-16 Nec Corporation High density lsi package for logic circuits
JP3325351B2 (en) * 1993-08-18 2002-09-17 株式会社東芝 Semiconductor device
US5635761A (en) * 1994-12-14 1997-06-03 International Business Machines, Inc. Internal resistor termination in multi-chip module environments
JP2001274323A (en) * 2000-03-24 2001-10-05 Hitachi Ltd Semiconductor device, semiconductor module mounting the same, and method of manufacturing semiconductor device
US6433285B2 (en) * 2000-03-30 2002-08-13 Matsushita Electronics Corporation Printed wiring board, IC card module using the same, and method for producing IC card module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4335822A1 (en) * 1993-10-20 1995-04-27 Teltron Elektronik Gmbh Electronic module with IC
DE4423575A1 (en) * 1994-07-05 1996-01-11 Giesecke & Devrient Gmbh Data carrier with a module with an integrated circuit
DE4437035A1 (en) * 1994-10-17 1996-04-18 Andreas Dipl Ing Merz Method and appts. for producing thin, metallic structures on insulating carrier materials
JPH1154696A (en) * 1997-08-01 1999-02-26 Mitsubishi Electric Corp High frequency multilayer dielectric substrate and multi-chip module
DE10119813A1 (en) * 2000-08-24 2002-03-21 Mitsubishi Electric Corp power module

Also Published As

Publication number Publication date
TW200305990A (en) 2003-11-01
WO2003088138A1 (en) 2003-10-23

Similar Documents

Publication Publication Date Title
DE112014001487B4 (en) Semiconductor module
EP1450404B1 (en) Assembly in pressure contact with a power semiconductor module
DE10162749A1 (en) circuitry
DE10031951A1 (en) Multiple chip semiconducting module has adhesive layers with openings coinciding with contact points, conducting bodies for connecting between first and second chip contact points
DE102014114933B4 (en) Semiconductor component
DE69723801T2 (en) Manufacturing process of a contact grid semiconductor package
DE102005050534B4 (en) The power semiconductor module
DE102017123109B4 (en) power electronics module
EP2466998A1 (en) Circuit board with shielding
DE102018111534A1 (en) Device for dissipating heat from a printed circuit board
DE102013204889A1 (en) Power module with at least one power component
WO2022053397A1 (en) Printed circuit board and circuit arrangement
DE10059808A1 (en) Method of connecting an integrated circuit and a flexible circuit
DE10216841A1 (en) Single-layer multichip module
DE102005013270A1 (en) A circuit board for connecting an integrated circuit to a carrier and an IC-BGA package using the same
DE102007014198A1 (en) Integrated component
WO2003034495A2 (en) Method for packing electronic modules and multiple chip packaging
DE112011103520B4 (en) Bonding and electrical coupling of components
DE102016101757A1 (en) CIRCUIT MODULE WITH SURFACE MOUNTABLE SURFACE BLOCKS FOR CONNECTING A PCB
DE9417734U1 (en) Semiconductor arrangement for chip modules
DE69211053T2 (en) Module construction of a power circuit arrangement of high compactness and performance for heat dissipation
DE112010004649B4 (en) Multilayer substrate for connecting a chip to a printed circuit board, chip encapsulation and method
DE102018217607A1 (en) Semiconductor component arrangement, method for their production and heat dissipation device
DE2214163A1 (en) ELECTRICAL CIRCUIT ARRANGEMENT
DE102006045415A1 (en) Component e.g. integrated circuit, assembly, has molding material completely surrounding carrier e.g. printed circuit board, and component and partially surrounding electrical contact strip, and holes formed beneath component

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee