DE10212617A1 - Kallibrierung von Anschlüssen von Testgeräten für integrierte Schaltungen - Google Patents

Abstract

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Eichen der Zeitsteuerungsgenauigkeit während des Tests von integrierten Schaltungen. Ein Testgerät für integrierte Schaltungen vom ATE-Typ (automatische Testausführung) eicht sich selbst auf Referenzblöcke (dummy ICs), die dieselben relevanten Abmessungen wie die zu testenden, integrierten Schaltungen haben und in die Halterung des Testgeräts passen. Die Anzahl der benötigten Referenzblöcke ist gleich der Anzahl der Signalanschlüsse der zu testenden integrierten Schaltung in Bezug auf die Zeitsteuerungseichung, wobei typischerweise die Anzahl der Signalanschlüsse geringer ist als die Gesamtzahl der Signalanschlüsse an dem zu testenden IC und typischerweise eine verhältnismäßig kleine Zahl, beispielsweise 9, ist. Dies ist in dem Fall von integrierten Schaltungen mit hoher Pinzahl nützlich, wo die Pins zu Gruppen mit einer verhältnismäßig kleinen Anzahl von Pins gruppiert werden, die quellensynchron sind. Eine Signal-Leiterbahn verbindet elektrisch einen Differential-Signal-Anschluss mit einem gemeinsamen Referenzanschluss auf jedem Referenzblock in dem Satz. Die Referenzblöcke werden dann in einem Zyklus durch das Testgerät geschleust, als wären sie zu testende ICs, was in einer Eichung der Zeitsteuerung resultiert. Dies ermöglicht die Eichung von kritischen Zeitverzögerungsvorgaben für kleine Gruppen von Eingangs-/Ausgangs-Pins an dem zu testenden IC.

Description

• Die Erfindung betrifft das Testen von integrierten Schaltungen, uns insbesondere ein Verfahren und eine Vorrichtung zum Eichen der Zeit- oder Taktsteuerung von Testgeräten einer integrierten Schaltung.
• Digitale Hochgeschwindigkeits-Busleitungen für schnelle Speicher, Prozessoren und verschiedene Chipsätze, die alle integrierte Schaltungen sind, haben oft kritische Erfordernisse in Bezug auf die Zeitverzögerung bei Signalen an ihren Eingangs- und Ausgangsanschlüssen ("Pins"). Solche integrierte Schaltungen haben typischerweise Datenraten an ihren Eingängen bzw. Ausgängen von beispielsweise einem Gigabit pro Sekunde und höher. Dies hat zu viel engeren Genauigkeitsbedingungen bei Tests geführt, als es bisher bekannt war. Alle möglichen Eichungs-(Zeitsteuerungs)-Fehler müssen angesprochen werden, um eine Zeitsteuerungsgenauigkeit bei Testvorrichtung mit einem Niveau zu erreichen, welches erforderlich ist, um die Vorbereitungs- oder Aufbauzeit (set-up), die Haltezeit und die Fortpflanzungsverzögerungszeit zu messen, die von diesen Vorrichtungen mit hoher Datenrate erforderlich sind. Typische Eichungserfordernisse sind 50 Picosekunden bis 100 Picosekunden bei der Zeitsteuerungsgenauigkeit.
• Es ist bekannt, dass verschiedene Faktoren diese Genauigkeit beeinträchtigen. Diese umfassen die Leiterlängen auf der Schnittstellenkarte der Vorrichtung. Die Schnittstellenkarte ist Teil der Anordnung, die eine Schnittstelle zwischen den tatsächlichen integrierten Schaltungen, die getestet werden, und den elektronischen Teilen der Testvorrichtung herstellen, beispielsweise dem automatischen Testgerät (beispielsweise dem ATE). Beispiele solcher Typen von Testgeräten sind ITS9000KX, RDX2200 und RDX2400 der Firma Schlumberger Technologies, Inc. Auf diesen Schnittstellenkarten können die Leiterbahnen sich während der Herstellung geringfügig ändern. Wenn Kabel statt der Leiterbahnen verwendet werden können die Kabel von der Soll-Länge aufgrund von Herstellungstoleranzen abweichen. Zusätzlich können die dielektrischen Konstanten des Isolationsmaterials, das in der Schaltungsplatine verwendet wird, die das Material für die Schnittstellenkarte bildet, oder in den Kabeln sich ändern. Zusätzlich haben die dielektrischen Materialien einen Verlustfaktor, der nicht vorhersehbar ist und sich typischerweise in Antwort auf Änderungen in den Frequenzen der übertragenen Signale ändern. Eine Anzahl anderer Herstellungsfaktoren kommt ebenfalls ins Spiel, beispielsweise Wechselstrom-Impedanzänderungen aufgrund der Leiterbahnen oder Kabel, Lötvias, die Impedanzdiskontinuitäten erzeugen, elektrische Verbindungsstellen (Pads), die Impedanzdiskontinuitäten liefern, und Gabelabschlüsse, die die Impedanzen beeinflussen.
• Die sich daraus ergebenden technischen Probleme sind frequenzabhängige Wechselstromverluste, Reflexionen in verschiedenen Variationen und Fortpflanzungsverzögerungen. Diese machen das Eichen von Schnittstellenkarten kompliziert und führen dazu, dass die Testgenauigkeit reduziert wird.
• Versuche, diese Zeit- oder Taktsteuerungsfehler zur messen, umfassen herkömmlicherweise oszilloskopische Messungen von Hand, um die Genauigkeit zu überprüfen und eine Verzerrung in der Zeitsteuerung. Automatisierte Probenmessungen sind eine automatisierte Version des Ansatzes der manuellen Oszilloskopmessung. Auch die Reflexion in der Zeitdomäne (TDR) ist eine Technik zur Messung der Fortpflanzungsverzögerungen in der Übertragungsleitung. Diese wird im Zusammenhang mit Schnittstellenkarten dadurch erreicht, dass ein Signal von einer Treiberschaltung über die Übertragungsleitung übertragen wird, und dass das tatsächliche Spannungsniveau an der Übertragungsleitung an der Seite der Übertragungsleitung der Treiber-Quellenimpedanz beobachtet wird. Dies ist möglich wegen der Diskontinuität an der zu testenden Vorrichtung (DUT), die von dem Sockel der integrierten Schaltung stammt, der sich in dem Signalpfad von dem Testgerät durch die Schnittstellenkarte befindet. Es sind noch weitere Diskontinuitäten vorhanden, die die Genauigkeit beeinflussen.
• In der amerikanischen Patentanmeldung Nr. 09/514,708 wird eine Eichung zu Testzwecken beschrieben, bei der ein Satz von Referenzblöcken verwendet wird, die dazu dienen, einen gemeinsamen Probentestkanal nacheinander auf individuelle Kanäle zu schalten, die den Pins der unter Test befindlichen integrierten Schaltung zugeordnet sind. Jeder Referenzblock ist tatsächlich eine integrierte "Dummy"-Schaltung, die Leiterbahnen enthält, die zwischen bestimmten Pins (Anschlüssen) kurzgeschlossen sind. Wenn jeder Referenzblock in einen Sockel für eine unter Test befindliche Vorrichtung in dem Testgerät eingefügt wird, schaltet der Referenzblock den Signalweg auf einen neuen Pin. Jede Referenzblock- Leiterbahn ist kurz, und alle Blöcke in dem Satz haben identische Leiterbahnlängen. Die Referenzblöcke sind typischerweise so hergestellt, dass sie die gleichen äußeren Merkmale und Abmessungen haben wie die tatsächliche, zu testende integrierte Schaltung, so dass sie im Zyklus in der Testgerätesockel unter Verwendung herkömmliche, automatisierter Vorrichtungshandhabungsgeräte im Zyklus eingefügt werden können.
• Die Zahl der erforderlichen Referenzblöcke ist gleich der Zahl der Signalanschlüsse des DUT-Sockels, die für eine spezielle, zu testende Vorrichtung einer Zeitsteuerungseichung unterworfen werden. Jede Leiterbahn verbindet einen unterschiedlichen Signalanschluss mit einem gemeinsamen Referenzanschluss auf jedem Referenzblock in dem Satz. Um die Zeitsteuerungseichung durchzuführen, können die Referenzblöcke auf einer einzigen Halterung jeweils einzeln unter Verwendung eines Halterung mit mehreren Steckplätzen montiert werden, oder es können mehrere Referenzblöcke parallel genutzt werden. Die Halterung liefert eine elektrische Verbindung des Referenzblockes mit der herkömmlichen Last-Karte des Testgerätes und schließlich mit den elektronischen Teilen des Testgerätes.
• Das Testgerät programmiert dann einen Signalpuls auf dem Signalanschluss des Referenzblocks, und es misst die Zeitdauer, die vergeht, bis der resultierende Puls auf dem Referenzanschluss des Referenzblocks auftritt. Sodann wird die Polarität umgekehrt, wobei die programmierbare Eingangs-/Ausgangs-Eigenschaft des Testgerätes ausgenutzt wird, und das Testgerät programmiert einen einzigen Puls auf dem Referenzanschluss des Referenzblocks. Die bedeutet, dass die Richtung des Signalflusses umgekehrt wird. Da Testgerät misst dann die Zeitdauer, die vergeht, bis der resultierende Signalpuls an dem Signalanschluss des Referenzblockes ankommt. Die jeweiligen Zeitverschiebungswerte werden in dem Speicher des Testgerätes gespeichert. Diese Schritte werden für jeden Referenzblock in dem Satz wiederholt. Die höchsten relativen Zeitverschiebungswerte, die erhalten werden, werden zum Eichen der Zeitsteuerung des Testgerätes, sowohl zum Programmieren eines Signalpulses auf den Signalanschlüssen (was als "Ansteuerung" oder "Treiberbetrieb" bezeichnet wird) und zum Messen eines Signalpulses auf den Signalanschlüssen (was als "Vergleichen" bezeichnet wird) verwendet. Eine abschließende Eichung wird durchgeführt, um die Differenz auszugleichen, die zwischen der Differenz zwischen der relativen Zeitverschiebung für das Programmieren eines Signalpulses auf dem Referenzanschluss und zum Messen eines Signalpulses auf dem Referenzanschluss besteht. Die abschließende Eichung kann auf verschiedene Weise durchgeführt werden.
• Der Erfindung liegt die Aufgabe zugrunde, das vorstehende Verfahren und die Vorrichtung unter Ausnutzung von Referenzblöcken weiter zu verbessern.
• Dazu ist das erfindungsgemäße Verfahren zum Eichen der Zeitsteuerung bei Testgeräten für integrierte Schaltungen in der in Anspruch 1 angegebenen Weise ausgebildet. Ein Satz von Referenzblöcken zur Verwendung bei der Eichung der Zeitsteuerung von integrierten Schaltungen ist in Anspruch 11 angegeben. Eine Vorrichtung zur Eichung der Zeitsteuerung von integrierten Schaltungen ist in Fig. 12 angegeben.
• Bei integrierten Hochgeschwindigkeitsschaltungen gibt es Situationen, wo die Zahl der Referenzblöcke für die Testgeräteichung geringer sein kann als die Gesamtzahl der Anschlüsse (Pins oder Signalanschlüsse) an der unter Test befindlichen IC-Vorrichtung. Dies ist typischerweise der Fall, wenn es Gruppen von Pins an der unter Test befindlichen Vorrichtung gibt, die eine Gemeinsamkeit bei der Zeit- oder Taktsteuerung haben, so dass die Zahl der Referenzblöcke in dem Satz auf nur die Zahl der Pins in jeder Gruppe beschränkt werden kann. Derselbe Satz von Referenzblöcken wird dann verwendet, um jede Gruppe von Pins an der DUT zu eichen. Ein Beispiel für diese Situation ist die bekannte Quellen-Synchron- Busleitung, wobei es viele Pins auf der unter Test befindlichen Vorrichtung gibt. Zu Zeitsteuerungszwecken können die Pins jedoch in eine Vielzahl von Gruppen unterteilt werden, die beispielsweise je 8 Pins umfassen, wobei jede Gruppe mit einem einzigen, zugehörigen Taktsignal betrieben wird. In diesem Fall kann die gesamte, unter Test befindliche Vorrichtung einer Eichung unterworfen werden, wobei nur ein einziger Satz von Referenzblöcken verwendet wird, deren Zahl nicht größer ist als die Zahl der Pins in jeder Gruppe. Beispielsweise kann die unter Test befindliche Vorrichtung 720 Eingangs-/Ausgangs-Pins haben.
• Wenn diese in 80 Gruppen von je 9 Pins unterteilt werden, ist ein Satz von 9 Referenzblöcken ausreichend, um das Testgerät zu eichen. Mit anderen Worten ist die Referenzblocktechnik geeignet für Vorrichtungen mit einer großen Pin-Anzahl, von denen die Testperson weiß, dass sie kleinere Eingangs-/Ausgangs-Busleitungsgruppen mit engen, internen Eicherfordernissen haben. Das obige Beispiel ist eine Quellen-Synchron-Busleitung. Andere Beispiele umfassen eine Quellen-Synchron-Differential-Busleitung mit niedriger Spannung und differentieller Signalführung. Im Falle der Differential-Signal-Busleitung mit niedriger Spannung hat es sich als vorteilhaft herausgestellt, differentielle Jumper- oder Verbindungs-Leiterbahnen auf den Referenzblöcken zu verwenden. Das bedeutet, dass zwei Jumper-Leiterbahnen auf jedem Referenzblock vorgesehen sind.
• Bei einer anderen differentiellen Eichung wird die Zeitverzögerung zwischen einem hohen und einem niedrigen Ausgangssignal von einer unter Test befindlichen Vorrichtung an einer differentiellen (Zwei-Signal)-Busleitung gemessen. In diesem Fall wird ein Satz von nur zwei Referenzblöcken für die Kanäle mit den hohen und den niedrigen Signalniveaus verwendet.
• Zusammenfassend betreffen die Ausführungsbeispiele der Erfindung ein Verfahren und eine Vorrichtung zum Eichen der Zeitsteuerungsgenauigkeit während des Test von integrierten Schaltungen. Ein Testgerät für integrierte Schaltungen vom ATE-Typ (automatische Testausrüstung) eicht sich selbst auf Referenzblöcke, die dieselben relevanten Abmessungen wie die zu testenden, integrierten Schaltungen haben und in die Halterung des Testgeräts passen. Die Anzahl der benötigten Referenzblöcke ist gleich der Anzahl der Signalanschlüsse der zu testenden integrierten Schaltung in Bezug auf die Zeitsteuerungseichung, wobei typischerweise die Anzahl der Signalanschlüsse geringer ist als die Gesamtzahl der Signalanschlüsse an dem zu testenden IC und typischerweise eine verhältnismäßig kleine Zahl, beispielsweise 9, ist. Dies ist in dem Fall von integrierten Schaltungen mit hoher Pinzahl nützlich, wo die Pins zu Gruppen mit einer verhältnismäßig kleinen Anzahl von Pins gruppiert werden, die quellensynchron sind. Eine Signal-Leiterbahn verbindet elektrisch einen Differential-Signal- Anschluss mit einem gemeinsamen Referenzanschluss auf jedem Referenzblock in dem Satz. Die Referenzblöcke werden dann in einem Zyklus durch das Testgerät geschleust, als wären sie zu testende ICs, was in einer Eichung der Zeitsteuerung resultiert. Dies ermöglicht die Eichung von kritischen Zeitverzögerungsvorgaben für kleine Gruppe von Eingangs-/Ausgangs- Pins an dem zu testenden IC.
• Vorteilhafte Ausgestaltungen der Erfindung werden nun anhand der beiliegenden Zeichnungen beschrieben. Es zeigen:
• Fig. 1 eine erfindungsgemäße Vorrichtung;
• Fig. 2A Referenzblöcke gemäß der Erfindung in Draufsicht von unten;
• Fig. 2B einen Referenzblock gemäß der Erfindung in Seitenansicht;
• Fig. 3A und 3B zwei Darstellungen einer Halterung, die bei der Ausführung der Erfindung verwendbar ist;
• Fig. 3C einen Satz von Referenzblöcken auf einem Tablett;
• Fig. 4A einen Anschlussausrichtungs-Referenzblock gemäß der Erfindung;
• Fig. 4B eine Seitenansicht des Anschlussausrichtungs-Referenzblockes von Fig. 4A im Einsatz;
• Fig. 5 einen Satz von Referenzblöcken für eine Gruppe von Pins;
• Fig. 6 einen Satz von Referenzblöcken für eine Gruppe von Pins mit zwei internen Untergruppen;
• Fig. 7 einen Satz von Referenzblöcken für einen DUT mit differentieller Signalführung; und
• Fig. 8 einen Satz von Referenzblöcken für eine differentielle Zeitverschiebungseichung auf der Basis von hohen/tiefen Signalen.
• Fig. 1 zeigt ein Diagramm eines Testgerätes, welches mit der vorliegenden Erfindung zu verwenden ist. Ein Referenzblock 110 ist in eine Halterung (DUT-Sockel) 107 eingesetzt. Der Referenzblock ist im Wesentlichen ein Ersatz für die zu testende integrierte Schaltung (im Folgenden DUT genannt), die von dem Testgerät getestet werden soll. Der Referenzblock hat elektrische Anschlüsse, um einen elektrischen Kontakt mit der Last-Karte 105 durch die Halterung 107 an denselben physikalischen Orten herzustellen, wie dies auch die tatsächliche DUT tun würde. Die Last-Karte 105 verteilt physikalisch die elektrischen Signale, die von dem Referenzblock 110 kommen, und sie ist ihrerseits elektrisch mit einem Testkopf 103 verbunden, der eine elektrische Schnittstelle mit dem herkömmlichen ATE-Testgerät (nicht dargestellt), bildet. Ein Beispiel für solch ein ATE-Testgerät ist das Testgerät RDX 2200 der Schlumberger Corp., ATE-Abteilung. Das Testgerät sendet Signale an den Referenzblock, und es kann auch Signale, die von dem Referenzblock kommen, messen. Ein Vorteil liegt darin, dass der Messpunkt 116 für das Ankommen von Signalen auf dem Niveau der Halterung liegt, statt an dem Niveau der Last-Karte. Dies ermöglicht es, dass die elektrische Leiterbahnlänge zwischen der Last-Karte und der Halterung mit in die Messung einbezogen werden kann, um mit höherer Genauigkeit zu bestimmen, wenn ein Signal, das von dem Testgerät ausgesandt wurde, an dem Referenzblock ankommen, oder alternativ, wann ein Signal von dem Referenzblock an dem Testgerät ankommt. Obwohl diese elektrische Leiterbahnlänge absolut gesehen nicht groß sein kann, wird sie jedoch erheblich, wenn die Charakteristiken von integrierten Hochgeschwindigkeitsschaltungen definiert werden. Der Referenzblock 110 ist so hergestellt, dass er (so gut wie möglich bei vorgegebenen Herstellungseinschränkungen) die gleichen relevanten Abmessungen wie die integrierte Schaltung (die DUT) hat, die schließlich getestet werden soll, wenn er in der Halterung eingesetzt ist. So gestattet es die Vorrichtung, dass das Testgerät sich selbst vermessen kann über eine Vorrichtung, die physikalisch so identisch wie möglich ist wie die beabsichtigte DUT.
• Fig. 2A ist eine Darstellung von einem Satz von Referenzblöcken 110a, 110b, 110c, 110d gemäß einem Ausführungsbeispiel der Erfindung in Draufsicht von unten, das heißt, wie sie von der Halterung gesehen werden, in die jeder der Referenzblöcke eingesetzt ist. Während vier Referenzblöcke 110a, 110b, 110c, 110d gezeigt sind, ist zu beachten, dass die Zahl nur zur Erläuterung dient. Die Zahl der Referenzblöcke, die tatsächlich benötigt werden, ist gleich der Zahl der Hochgeschwindigkeits-Signalanschlüsse an dem DUT, der in Bezug auf eine gemeinsame Zeit- oder Taktsteuerung geeicht werden soll.
• Jeder der vier Referenzblöcke 110a, 110b, 110c, 110d hat verschiedene Hochgeschwindigkeits-Signalanschlussstellen 117a, 117b, 117c und 117d und einen einzigen Referenzanschluss 118a, 118b, 118c, 118d (die als ausgefüllte Kreise und als ein offener Kreis respektive nur zur Verdeutlichung dargestellt sind). An jedem Referenzblock liegt der Referenzanschluss 118a, 118b, 118c, 118d an derselben Stelle. Jeder Referenzblock in dem Satz hat einen oder mehrere Signalanschlüsse und einen Referenzanschluss an denselben physikalischen Stellen wie die voraussichtliche DUT. In einem Ausführungsbeispiel sind zwei Testgerätkanäle an jeden Signalanschluss in jedem Referenzblock gekoppelt. Ein erster Testkanal 122 liefert einen Puls an eine Signalanschluss (Treiberpuls), während der zweite Testkanal 124 Pulse von dem Signalanschluss detektiert (Vergleichspuls), wobei zur Klarheit der Darstellung nur ein Signalanschluss so dargestellt ist, dass er elektrisch mit zwei Testkanälen verbunden ist. Solch ein Anschluss wird als dualer Übertragungsleitungsanschluss (DTL) bezeichnet. Der ausgewählte Referenzanschluss sollte selbst nicht ein solcher Anschluss sein, der eine genaue Zeitsteuerungseichung erfordert, weil der Referenzanschluss sich selbst nicht mit der gleichen Genauigkeit wie die anderen Anschlüsse eichen kann. Vorzugsweise sollte der ausgewählte, gemeinsame Referenzanschluss nicht ein DTL-Anschluss sein. Wenn ein DTL-Anschluss geeicht werden soll, werden sowohl der Treiber als auch der Vergleicher mit einem 50-Ohm-Abschluss an den Enden ihrer jeweiligen Übertragungsleitungen versehen, um Reflexionen auszuschließen. Es ist auch hilfreich, jedoch nicht wesentlich, dass der ausgewählte Referenzanschluss in der Mitte des Referenzblockes liegt, so dass die Signal- Leiterbahnen 120a, 120b, 120c, 120d leichter benutzt werden können. Die Signal- Leiterbahnen 120a, 120b, 120c, 120d werden verwendet, um einen einzigartigen, einzigen Hochgeschwindigkeits-Signalanschluss auf jedem Referenzblock mit einem Referenzanschluss auf jedem Referenzblock zu verbinden.
• Jede Signal-Leiterbahn in jedem Referenzblock sollte genau sowohl physikalisch als auch elektrisch (das Äquivalent zu Testzwecken) an die Signal-Leiterbahnen angepasst sein, die in den restlichen Mitgliedern des Satzes der Referenzblöcke verwendet werden, so dass die elektrische Bahnlänge, die zu jeder Signal-Leiterbahn gehört, nahezu identisch ist. Die Länge der Signal-Leiterbahnen, die hier verwendet werden, ist etwa 10 mm, wobei die Abweichungen in der Länge in dem gesamten Satz der Leiterbahnen weniger als 0,5 mm beträgt. Die Impedanz in jeder Signal-Leiterbahn in dem Satz ist etwa 50 Ohm, und der tatsächliche Widerstand von jeder Signal-Leiterbahn ist weniger als 1 Ohm. Die Impedanz der Signal- Leiterbahn wird hauptsächlich durch die Dicke der zugeordneten, dielektrischen Schichten bestimmt, die auf den Referenzblöcken zu finden sind. Die Referenzblöcke sind in einem Ausführungsbeispiel aus abwechselnden Schichten von Kupfer und dielektrischem Material hergestellt, wie auf herkömmlichen gedruckten Schaltungsplatinen.
• Fig. 2B zeigt einen der Referenzblöcke 110a in Seitenansicht. An der Unterkante von jedem Referenzblock 110a sind Kontakte 126 für die elektrische Verbindung zwischen dem Referenzblock und der Halterung vorgesehen. Wie oben erwähnt wurde, sind die elektrischen Verbindungen auf den Referenzblöcken identisch mit denen der ins Auge gefassten DUT. In einem Beispiel sind die elektrischen Verbindungskontakte Lötkugeln, und daher sind Lötkugel hier an dem Referenzblock 110a gezeigt, wobei dies jedoch keine Einschränkung ist. Andere elektrische Verbindungen können ebenfalls verwendet werden.
• Die Fig. 3A und 3B zeigen in Seitenansicht bzw. in Draufsicht eine Halterung, die im Zusammenhang mit der vorliegenden Erfindung verwendbar ist. Typischerweise wird eine DUT in solch einer Halterung 107 eingesetzt, um die DUT mit einer Last-Karte (nicht gezeigt) elektrisch zu verbinden, die ihrerseits es ermöglicht, dass jeder individuelle Anschluss (Pin) an der DUT elektrisch mit dem Testgerät (nicht gezeigt) verbunden werden kann. Die Halterung ist auch als "Sockel" in der ATE-Technik bekannt. Hier wird zunächst ein Referenzblock in die Halterung eingesetzt, so dass die Zeitsteuerungseichung des Testgerätes durchgeführt werden kann, bevor die integrierten Schaltungen getestet werden. Die Halterung 107 hat elektrische Kontakte 128, die von ihrer Unterseite abstehen, um eine elektrische Verbindung mit der Last-Karte und schließlich mit dem Testgerät über den Kontakt durch Bohrungen 130 zu liefern. Die Grundfläche 132 jeder einzelnen Halterung ist ebenfalls dargestellt.
• Die Zeitsteuerungseichung des Testgerätes wird in folgender Weise durchgeführt. Ein Satz von Referenzblöcken wird hergestellt, wobei die Zahl der Referenzblöcke in einem Satz gleich der Zahl der Signalanschlüsse auf der DUT ist, in Bezug auf die die Zeitsteuerungseichung durchgeführt wird. Einer der Referenzblöcke des Satzes wird in die Halterung eingesetzt. Wie oben beschrieben wurde, hat jeder Referenzblock eine Signal-Leiterbahn darauf ausgebildet, die seine Signalanschluss mit seinem Referenzanschluss verbindet. Das Testgerät programmiert dann einen Puls auf dem Signalanschluss und misst die Zeitdauer, die vergeht, bis der resultierende Puls an dem Referenzanschluss auftritt, was in der Größenordnung von 70 Picosekunden ist. Die Signalflussrichtung (Polarität) wird dann umgepolt, und das Testgerät programmiert einen Puls auf dem Referenzanschluss. Das Testgerät misst dann die Zeit- dauer, die vergeht, bis der resultierende Puls auf dem Signalanschluss auftritt. Diese relativen Zeitversatzwerte werden in dem Speicher des Testgerätes gespeichert. Diese Schritte werden für jeden Testblock in dem Satz wiederholt. Die höchsten, erhaltenen, relativen Zeitversatzwerte werden dazu verwendet, die Testgerät-Zeitsteuerung sowohl für das Programmieren eines Pulses auf den Signalanschlüssen ("Treiberbetreib") als auch zum Messen eines Pulser auf den Signalanschlüssen ("Vergleicherbetrieb") verwendet. Dies kann in verschiedener Art und Weise durchgeführt werden. In einem Ausführungsbeispiel hat das Testgerät ein Eichregister und einen Taktgenerator. Das Eichregister tastet die relativen Zeitversatzwerte so an, dass sie zu dem höchsten Zeitversatzwert passen, der beim Treiberbetrieb und beim Vergleicherbetrieb erhalten wird. Der Taktgenerator verwendet dann diese höchsten Zeitversatzwerte, die erhalten werden, um die Testgerät-Zeitsteuerung anzupassen. Eine abschließende Eichung wird durchgeführt, um die Differenz zwischen dem relativen Zeit- oder Taktversatz für die Programmierung eines Pulses auf dem Referenzanschluss und zum Messen eines Pulses auf dem Referenzanschluss auszugleichen. Die abschließende Eichung wird im Einzelnen weiter unten beschrieben. Vorteilhafterweise könnte eine automatische Teile-Handhabungsvorrichtung verwendet werden, um die mehreren Referenzblöcke in die Halterung einzusetzen und daraus zu entfernen. Fig. 3C zeigt eine Ladetablett einer typischen, automatischen Teile- Handhabungsvorrichtung, wobei ein Satz von Referenzblöcken zur Verwendung bereitgestellt wird.
• Fig. 4A zeigt einen Referenzanschluss-Ausrichtungsblock 138 in Draufsicht von unten. Der Referenzanschluss-Ausrichtungsblock 138 ist ein zusätzlicher Referenzblock, der verwendet wird, um sicherzustellen, dass der Zeitversatz, der an dem Referenzanschluss beim Vergleicherbetrieb auftritt (Programmieren eines Pulses auf einem Signalanschluss und Beobachten des Zeitpunktes, wenn der resultierende Puls auf dem Referenzanschluss beobachtet wird) gleichgemacht wird zu dem Zeitversatz, der bei dem Treiberbetrieb an dem Referenzanschluss auftritt (Programmieren eines Pulses auf einem Referenzanschluss und Messen des Zeitpunktes, wenn der resultierende Puls an dem gleichen Signalanschluss erfasst wird). Der Referenzanschluss-Ausrichtungsblock 138 unterscheidet sich von den anderen Blöcken des Satzes der Referenzblöcke, der oben beschrieben wurde, dadurch, dass die Signal-Leiterbahn 120 zwei Hochgeschwindigkeits-Signalanschlüsse miteinander verbindet, nämlich einen ersten Hochgeschwindigkeits-Signalanschluss 140 und einen zweiten Hochgeschwindigkeits- Signalanschluss 142, mit einem gemeinsamen Referenzanschluss 118 (hier als Kreis mit einem X zur Verdeutlichung der Darstellung gekennzeichnet). Je zwei Hochgeschwindigkeits- Signalanschlüsse auf dem Referenzanschluss-Ausrichtungsblock können für diesen Schritt verwendet werden, der verwendete Referenzanschluss muss jedoch immer der gleiche gemeinsame Referenzanschluss sein, der mit der Signalbahn auf allen Referenzblöcken in dem Satz verbunden ist.
• Fig. 4B zeigt in einer Kombination aus Querschnittsdarstellung und elektrischem Schaltbild den Referenzanschluss-Ausrichtungsblock 138, während er im Einsatz ist, um die Zeitversatzwerte in der endgültigen Eichung auszugleichen. Die verschiedenen Schichten der Verbindungsschaltung, die typischerweise zwischen dem Testgerät und der DUT vorhanden sind, sind mit gestrichelten Linien in schematischer Darstellung gezeigt. Diese umfassen das Testgerät 101, die Last-Karte 105 und die Halterung 107. Das Testgerät 101 umfasst sowohl eine Treiberschaltung 144 als auch eine Vergleicherschaltung 146. Ein Leiter 148 verbindet die Treiberschaltung und die Vergleicherschaltung mit einem gemeinsamen Referenzanschluss 118 auf dem Referenzanschluss-Ausrichtungsblock 138. Der Leiter hat eine elektrische Weglänge "a", wenn der gemeinsame Referenzanschluss 118 einen Signalpuls führt, der von dem ersten Signalanschluss 140 empfangen wird und der zu einer relativen Zeitverzögerung A beiträgt, die zwischen dem Anlegen eines Signalpulses an den Signalanschluss 140 und der Messung des Signalpulses durch die Vergleicherschaltung 146 beobachtet wird. Eine relative Zeitverzögerung C wird ebenfalls zwischen dem Anlegen des gleichen Signalpulses an den Signalanschluss 140 und der Messung des Signalpulses an der Vergleicherschaltung 142 beobachtet, nachdem er durch den gemeinsamen Referenzanschluss 118 hindurchgetreten ist. Auf ähnliche Weise hat der Leiter eine unterschiedliche elektrische Weglänge "b", wenn der gemeinsame Referenzanschluss 118 einen Signalpuls von dem Testgerät 101 empfängt, der schließlich von dem Vergleicher an dem zweiten Signalanschluss 142 gemessen wird und der zu einer Zeitverzögerung B beiträgt. Indem die elektrischen Weglängen a und b zueinander gleich eingestellt werden, wird die Zeitverzögerung, die bei dem Treiberbetrieb mit dem gemeinsamen Referenzanschluss auftritt, gleich groß gemacht zu der Zeitverzögerung, die während des Vergleicherbetriebs mit dem gemeinsamen Referenzanschluss auftritt.
• Entsprechend der Übertragungsleitungstheorie gilt:
  
  C = (A-a) + (B-b) [Gleichung 1]
  
  Indem a gleich b gesetzt wird, ergibt sich:
  
  C = (A-a) + (B-a) [Gleichung 2]
  
  Durch Auflösen nach a ergibt sich:
  
  a = (A + B-C)/2 [Gleichung 3]
  
  
• Es sei beispielsweise angenommen, dass die Werte der Verzögerungen A, B und C gleich 200 ps, 300 ps bzw. 400 ps sind. Dann würde sich für den Wert a entsprechend der Gleichung 3 ergeben:
  a = (200 ps + 300 ps - 400 ps)/2 = 50 ps oder 0,050 ns.
• Diese elektrische Weglänge von 50 ps würde dann bei der abschließenden Eichung berücksichtigt werden, um die Testgerät-Zeitsteuerung so einzustellen, dass sie einen Signalpuls auslöst, wenn sie dies tun soll. Wenn daher der Signalanschluss #1 angewiesen wird, einen Signalpuls bei 1 ns auszulösen, löst das Testgerät unter Berücksichtigung der elektrischen Weglänge a tatsächlich den Signalpuls 0,05 ns früher bei 0,95 ns aus. Wenn das Testgerät angewiesen wird, einen Signalpuls von dem Signalanschluss #1 bei 1 ns zu messen (vergleichen), würde er auf ähnliche Weise unter Berücksichtigung der elektrischen Weglänge "a" tatsächlich den Signalpuls 0,05 ns früher bei 1,05 ns messen.
• Wie oben erwähnt wurde, erfordert die endgültige Eichung, dass die elektrische Weglänge a gleich der elektrischen Weglänge b eingestellt wird. In der Praxis gibt es verschiedene Möglichkeiten, diese endgültige Eichung unter Verwendung des Referenzanschluss-Ausrichtungsblocks durchzuführen. In dem ersten Verfahren werden Messungen von A und B bei allen Referenzblöcken in dem Satz durchgeführt und in einer Lesetabelle für die Zeitsteuerungseichung in dem Speicher des Testgerätes gespeichert. Die Werte von A, B und C werden dann an dem Referenzanschluss-Ausrichtungsblock gemessen, und der Wert der elektrischen Weglänge a wird berechnet und dann dazu verwendet, alle anderen Referenzblockmessungen, die in der Lesetabelle für die Zeitsteuerungseichung gespeichert sind, einzustellen. Danach wird für jedes Flankenereignis der Zeitsteuerung, das von dem Testgerät an einen Signalanschluss eines vorgegebenen Referenzblocks gesendet wird, die Lesetabelle für die Zeitsteuerungseichung abgefragt und die Zeitsteuerung wird entsprechend eingestellt. In einem zweiten Verfahren werden die Verzögerungen A, B und C zuerst auf dem Referenzanschluss-Ausrichtungsblock gemessen, und dann wird a berechnet und dazu verwendet, den Referenzanschluss zu eichen (das heißt, die elektrischen Weglängen a und b gleich zueinander einzustellen, nachdem die Zeitverzögerung zwischen a und b festgestellt wurde). Dann können die Verzögerungen A und B auf den verbleibenden Referenzblöcken in dem Satz gemessen und in der Lesetabelle der Zeitsteuerungseichung ohne weitere Nacheinstellung verwendet werden. Während beide Verfahren zu näherungsweise der gleichen Genauigkeit in der Testgerät-Zeitsteuerung führen, kann das zweite Verfahren unter bestimmten Bedingungen etwas genauer sein. Es erfordert jedoch, dass ein spezieller Referenzblock (der Referenzanschluss- Ausrichtungsblock) zuerst benutzt wird. Dies ist mit einer automatischen Teile- Handhabungsvorrichtung nicht immer möglich, und daher wird das erste Verfahren gewöhnlich mit automatischen Handhabungsvorrichtungen eingesetzt.
• Die oben beschriebene Anordnung ist ähnlich wie die Anordnung, die in der oben erwähnten US-Patentanmeldung Nr. 09/514,708 beschrieben ist.
• Dieser Ansatz (oben im Zusammenhang mit den Fig. 1-4 beschrieben) hat jedoch eine grundlegende Einschränkung dahingehend, dass eine DUT mit N Pins, die geeicht werden soll, wenigstens N individuelle Referenzblöcke erfordert. Dies ist nicht sehr nützlich bei der Eichung einer DUT-Halterung oder eines DUT-Sockels für eine DUT mit einer großen Anzahl von Pins, beispielsweise 600 Eingangs-/Ausgangs-Pins einer typischen hochintegrierten Schaltung.
• Es wurde jedoch herausgefunden, dass es eine Ausnahme von dieser Einschränkung, dass für N Pins N Blöcke erforderlich sind, gibt. Diese Referenzblocktechnik hat sich nützlich herausgestellt, selbst für DUTs mit einer großen Pin-Anzahl, die mehrere, kleinere Gruppen von Eingangs-/Ausgangs-Pins hat, wobei die strengen, internen Eichungserfordernisse nur unter den Pins in jeder Gruppe gültig sind. Ein Beispiel von solch einer DUT ist eine Quellen- Synchron-DDR-(Double Data Rate)-Busleitungs-IC. Andere Beispiele sind Quellen- Synchron-LVDSs (Low Voltage Differential Signaling ICs) oder ICs mit mehrfachen RAC (Rambus ASIC Cell)-Kanälen, wobei RAC ein Typ einer Speicherbusleitung ist.
• Eine Quellen-Synchron-Busleitung ist ein Satz von Eingangs-/Ausgangsleitern (in diesem Fall auf einer integrierten Schaltung), in denen die Zeitsteuerung nur in Bezug auf ein Eingangstaktsignal oder ein Ausgangstaktsignal spezifiziert ist, welches der Busleitung zugeordnet ist ("Busleitung" bezieht sich allgemein auf eine Gruppe von Kanälen, die Eingangs-/Ausgangssignale führen). In diesem Fall ist eine Busleitung eine Gruppe oder ein Bündel von Kanälen, die jeweils einem Eingangs-/Ausgangsanschluss zugeordnet sind, wobei die Busleitung ein zugeordnetes Taktsignal hat. Die Taktsteuerungsbeziehung zu allen anderen Pins der DUT sind viel weniger streng (oder überhaupt nicht) spezifiziert. Es wurde nun gefunden, dass dadurch die Anzahl der Referenzblöcke außerordentlich stark reduziert werden kann, die zum Eichen des Testgeräts zum Testen der gesamten DUT erforderlich sind.
• Im Falle eines DDR hat beispielsweise eine Speichersteuerschaltung 128 Eingangs-/Ausgangs-Pins, die beispielsweise in 16 Gruppen von je 8 Datenbusleitungs-(I/O)-Pins segmentiert sind, wobei jede Gruppe ihr eigenes Taktsignal und ihren eigenen Takt-Pin hat. Es gibt daher insgesamt 144 Pins auf der DUT einschließlich der Taktsignal-Pirls. Jede Gruppe von 8 Eingangs-/Ausgangs-Kanälen und ihr zugehöriger Taktsignal-Kanal sind unter dem Gesichtspunkt einer Zeitsteuerung ein abgeschlossenes System. Dies bedeutet, dass sie zu Zeitsteuerungszwecken nur in Bezug aufeinander geeicht werden müssen. Daher können mit nur 9 Einsatzvorgängen von neun unterschiedlichen Referenzblöcken alle kritischen Quellen- Synchron-Zeitsteuerungen der DUT geeicht werden. Entsprechend diesem Verfahren haben für jede der 16 Gruppen der Pins alle 9 Leiterbahnen auf dem Satz der Blöcke die gleiche Länge auf jedem der Referenzblöcke in dem Satz.
• Fig. 5 zeigt die 9 Pins 152, die auf der DUT 150 auf einen ausgewählten Proben-Pin (Referenzanschluss) geeicht werden sollen. Hier werden nur vier Reihen von Pins an der DUT 150 gezeigt, wobei jede Reihe 10 Pins hat. Es gibt auch einen externen Erdungs-Pin in jeder Reihe. Die Darstellung von Fig. 5 ist ähnlich zu der Darstellung von Fig. 2A, indem sie die Unterseite der Referenzblocks zeigt, und sie ist auch ähnlich zu der Anordnung, die in der US- Patentanmeldung Nr. 09/S 14,708 beschrieben ist.
• Die Gruppe 152 von 9 Pins in der oberen Reihe umfasst 8 Eingangs-/Ausgangs-Pins und einen Taktsignal-Pin. Es ist ein Satz von 9 entsprechenden Referenzblöcken vorgesehen, von denen nur die Blöcke 154a, 154b, 154c und 154d gezeigt sind, die jeweils die gleiche Auslegung wie die DUT 150 haben. Es sind daher vier von den 9 Referenzblöcken in dem Satz gezeigt. In jedem Block ist eine Verbindung oder eine Jumper-Leitung von dem ausgewählten Proben-Pin zu einem der anderen Pins vorhanden. Die restlichen (nicht gezeigten) fünf Blöcke des Satzes haben ähnliche Verbindungen von dem ausgewählten Proben-Pin zu einem anderen der bestimmten 9 Pins, die in der oberen Reihe geeicht werden sollen. Ein ausgewählter Proben-Pin 156 in der zweiten Reihe der Pins in jedem Block ist durch Leiterbahnen 158a, 158b, 158c, 158c mit den Pins 160a, 160b, 160c, 160d der Gruppe 152 von jedem Block verbunden.
• Fig. 6 zeigt eine Verbesserung und Weiterentwicklung des Verfahrens in Fig. 5, wenn mehrere Gruppen von Pins geeicht werden sollen. Dadurch wird beispielsweise die Eichung von der DDR-Busleitung mit 144 Pins, die oben erwähnte wurde, mit einem Satz von nur 9 Referenzblöcken möglich.
• In Fig. 6 hat die DUT 170 zwei Gruppen von Pins 172, 173 mit jeweils 9 Pins (8 Eingangs-/Ausgangs-Pins und ein Taktsignal-Pin). Es gibt 9 zugehörige Referenzblöcke in dem Satz, von denen nur vier Blöcke 170a, . . ., 170d gezeigt sind. Jeder Referenzblock hat einen Proben-Pin 167 in seiner zweiten Zeile und einen Proben-Pin 177 in seiner untersten Zeile. Folglich hat jeder Block zwei Leiterbahnen, die jeden der Proben-Pins 176, 177 mit jedem der Pins in der Gruppe 172, 173 verbindet. Beispielsweise gibt es in dem Block 170a eine Leiterbahn 178a, die den Proben-Pin 167 mit einem Pin 180a in der Gruppe 172 verbindet und eine Leiterbahn 179a, die einen Proben-Pin 177 mit einem Pin 181a in der Gruppe 173 verbindet. Dadurch können zwei Pfade mit einem einzigen Referenzblock geeicht werden, und dieser kann auf 16 oder mehr Pfade auf dem gleichen Referenzblock ausgedehnt werden.
• Zur Durchführung des vorliegenden Eichverfahrens kann typischerweise die bekannte Reflektions-Eichung in der Zeitdomäne verwendet werden, um die Zeitsteuerung von allen Pins relativ dicht beieinander zu eichen, beispielsweise ± 50 ps bis ± 100 ps. Dann wird die vorliegende Referenzblocktechnik in jeder Gruppe von 9 Pins angewendet, um sie noch enger in Bezug auf ihre Zeitsteuerung in Bezug auf die Mitglieder der Gruppe zueinander zu eichen, um die sehr viel engeren Zeitsteuerungsbedingungen für jede Gruppe von Pins zu erhalten. Ein anderes zugehöriges Verfahren wird eingesetzt, um differentielle Eingangs- oder Ausgangskanäle zu eichen, wie sie beispielsweise in dem oben erwähnten Niederspannungs- Differential-Signal-(LVDS)-Schema vorhanden sind. LVDS ist eine bekannte Technik, bei der Niederspannungs-Differential-Signale mit einem relativ kleinen Spannungs-Swing, beispielsweise 400 Millivolt bis 800 Millivolt, zwischen den Signalen mit dem hohen logischen Wert und dem niedrigen logischen Wert und in jedem Fall ein zugeordnetes, komplementäres Signal von entgegengesetzten Typ verwendet werden. Das Hauptsignal und das komplementäre Signal werden als "wahr" und "inv" (invertiert) bezeichnet. Folglich erfordern differentielle Signale zu ein und demselben Zeitpunkt zwei Signale, die im Idealfall gleichzeitig umschalten. Ein kritischer Parameter für LVDS ist die Zeitverzögerung zwischen den "Wahr"- und den "Inv"-Signalen, wenn sie umschalten. Es hat sich als vorteilhaft herausgestellt, in diesem Zusammenhang die in Fig. 7 gezeigten Testblöcke für die Eichung des Testgerätes zu verwenden. Es gibt zwei ausgewählte Proben-Pins in der unteren Zeile. Differentielle Jumper- Verbindungen (paarweise angeordnete Leiterbahnen) sind auf jedem Referenzblock vorhanden. Dies bedeutet, dass die Leiterbahnen zu Paaren angeordnet sind, wie i Fig. 7 dargestellt ist.
• Die DUT 190 von Fig. 7 hat dieselbe Pin-Anordnung, wie die DUT 170 in Fig. 6 mit dem Unterschied, dass differentielle Signale vorhanden sind. Es gibt zwei obere Zeilen von Pins 192, 193 und Proben-Pins werden (beliebig) aus der unteren Zeile 194 ausgewählt. Die zwei ausgewählten Proben-Pins sind hier die Pins 196, 197 auf jedem der vier dargestellten, zugehörigen Referenzblöcke 190a, . . ., 190d. Es gibt einen Block für jedes Signal in der Gruppe, die geeicht werden soll, und differentielle Signale erfordern je zwei Pins. Beispielsweise verbinden auf dem Referenzblock 190a paarweise angeordnete Leiterbahnen 198a, 199a die Proben-Pins 196, 197 respektive mit den Pins 200a, 201a. Differential-Signalpins auf DUTs sind typischerweise nebeneinanderliegend ausgewählt, um eine bestmögliche differentielle Abstimmung zu erreichen. Folglich sind nebeneinanderliegende Proben-Pins auf jedem Referenzblock mit paarweisen Leiterbahnen mit danebenliegenden Eingangs-/Ausgangs- und Taktsignal-Pins verbunden. Auf ähnliche Weise sind paarweise angeordnete Leiterbahnen auf jedem der anderen gezeigten Referenzblöcke 190b, 190c, 190d vorhanden, wie dargestellt ist.
• Diese Anordnung ermöglicht die Eichung der Zeitverzögerung zwischen "Wahr"- und "Inv"-Signalen an diesen Gruppen von Anschlüssen. Wie in dem in Fig. 7 gezeigten Beispiel gibt es 9 LVDS-Daten-(Eingangs-/Ausgangs-)-Pins und einen Differential-Taktsignal-Pin in jeder Zeile von Pins. In diesem Beispiel gibt es wiederum tatsächlich 9 Referenzblöcke in dem Satz, von denen nur 4 Referenzblöcke in Fig. 7 gezeigt sind. Die anderen Referenzblöcke in dem Satz sind dann unter Verwendung derselben Anordnung von Differentialverbindungen zwischen den oberen Zeilen und den unteren Zeilen der Pins verfaltet.
• Fig. 8 zeigt eine andere Differential-Signal-Eichung zwischen den "Wahr"- und "Inv"-(komplementäre Signale)-Ausgangssignalen von einer DUT mit Differentialsignalen. In diesem Fall kann das Testgerät ein Differentialsignal als ein Taktsignal messen, wobei unterschiedliche Zeitdifferenzmessungen für "Wahr"- und "Inv"-Eingangssignale verwendet werden. Diese Möglichkeit ist bei den folgenden Typen von Testgeräten vorhanden: ITS9000RX, ITS9000ZX von Schlumberger Technologies, Inc..
• Fig. 8 zeigt eine DUT 219 mit zwei oberen Zeilen 221, 223 von Pins mit einem Differential-Signal-Schema. Der zugehörige Referenzblocksatz hat hier nur zwei Blöcke 220a, 220b, wobei Leiterbahnen jeden Pin in der Zeile 221 mit einem danebenliegenden Pin in der Zeile 223 verbindet. Beispielsweise ist auf dem Block 220 der Pin 224a in der Zeile 221 durch die Leiterbahn 226a mit dem Pin 228a in der Zeile 223 verbunden. Auf dem Block 220b wird eine kreuzweise Anordnung verwendet, wobei der Pin 224b in der Zeile 221 durch eine Leiterbahn 226b mit dem Pin 228b in der Zeile 223 verbunden ist. Dadurch bilden die zwei Blöcke 220a, 220b den Satz. Das Ziel besteht darin, die Zeitverzögerung zwischen den "Wahr"-Signalen und den "Inv"-Signalen in jedem differentiellen Paar von Pins zu bestimmen (und zu eichen). Zu diesem Zweck werden die differentialen Pin-Paare in Gruppen von zwei unterteilt (für vier Pins insgesamt). Die zwei Paare müssen im Hinblick auf die Signalführung nicht miteinander in Beziehung stehen. Zwei Referenzblöcke 220a, 220b werden dann hergestellt, wie in Fig. 8 gezeigt ist. Alle vier Leiterbahnen für jede Gruppe von vier Pins müssen in ihrer Länge abgestimmt werden. Die Leiterbahnlängen können bei einer anderen Gruppe von vier Pins erforderlichenfalls unterschiedlich sein. Nun kann jeder der vier Pins in der Gruppe ein "Proben-Pin" für die zwei Pins in dem gegenüberliegenden Paar sein, und sie können gemeinsam ausgerichtet (geeicht) werden.
• Es ist zu beachten, dass andere Leiterbahnanordnungen möglich sind, solange alle Leiterbahnen in einem Satz von Blöcken die gleiche Länge haben. Jede Zeile 221, 223 ist in Spalten von Pins unterteilt, wie durch unterbrochene Linien dargestellt ist, so dass ein Satz von vier Pins einen Signalkanal definiert. Durch Verwendung eines Referenzblocksatzes ( Fig. 8) mit zwei Referenzblöcken, bei denen nebeneinanderliegende Differentialpaare normal und dann invertiert miteinander verbunden sind, kann die Umschalt-Zeitverzögerung zwischen allen verglichenen Kanälen gemessen und geeicht werden, was zu sehr genauen Messungen der differentiellen Zeitverzögerung führt. Das Testgerät muss in der Lage sein, Signale auf wenigstens einem der Paare einzuspeisen, und es muss in der Lage sein, auf wenigstens einem der Paare zu vergleichen. Wenn das Testgerät ausschließlich zugeordnete Eingangs- Differentialpaare und ausschließlich zugeordnete Ausgangs-Differentialpaare hat, sollten diese zusammen gruppiert werden, und zwar ein Eingangspaar mit einem Ausgangspaar. Jede "Wahr"- und "Inv"-Vergleicherschaltung in dem Testgerät kann einen gemeinsamen Treiber- Probenpin beobachten, der den "Wahr"-Treiberausgang des danebenliegenden Pins darstellt. Folglich kann die relative Zeitverzögerung durch Einfügen von nur zwei Testblöcken für alle Differentialsignal-Pins in der DUT geeicht werden.
• Im Folgenden werden Konstruktionsverbesserungen für die Referenzblocks beschrieben. Vorzugsweise werden die Leiterbahnen auf den Referenzblöcken in jedem Satz kurz, jedoch bei abgestimmten Längen gehalten, und sie befinden sich alle in der gleichen Leitfähigkeitsschicht in jedem Block. Das Ziel besteht darin, Wechselstromverluste und Spannungsschwankungen zu reduzieren. Es hat sich als vorteilhaft erwiesen, wenn die Referenzblöcke von der Verwendung einer minimalen Anzahl von leitfähigen Schichten und mit einer guten Erdungsebene hergestellt werden. Bei einem Beispiel der Blockherstellung wird ein Material von einer Standardgestaltungsplatine (PCB) verwendet, die auf die spezifizierte Dicke des DUT-Bauteils gefertigt ist, wobei alle Leiterbahnverbindungen auf einer einzigen großen PCB-Platine angeordnet sind. Diese Platine wird dann auf die genaue Größe für jeden Block unter Verwendung einer Laser- oder Diamantsäge zugeschnitten. Lötkugeln in einer Gitterfeldanordnung können direkt auf der Schaltungsplatine angeordnet werden, um die Leiterbah- nen anzuschließen, solange geeignete Leiterbahnanschluss-Stellen vorhanden sind, wie sie auf der Schaltungsplatine durch herkömmliches, leitfähiges Kupfermaterial ausgebildet sind.
• Es sich in einigen Ausführungsbeispielen als vorteilhaft herausgestellt, die Referenzblöcke mit einem Deckel zu versehen, der zu dem Deckel der tatsächlichen DUT passt, so dass die Referenzblöcke gut in die automatische Handhabungsvorrichtung und den DUT- Sockel passen. Ein Stück aus einem bearbeiteten Platinenmaterial oder einem geeigneten Kunststoffmaterial, welches sicher gegen elektrostatische Aufladung ist, wird typischerweise statt eines Deckels angeklebt. Ferner haben die Referenzblöcke vorzugsweise ein Gewicht, das dem der DUT ähnlich ist, so dass sie von der automatischen Handhabungsvorrichtung ordnungsgemäß gehandhabt werden können. Die Oberflächen der Referenzblöcke, die von der automatischen Handhabungsvorrichtung aufgenommen werden sollen, sollten der Oberfläche der tatsächlichen DUT bezüglich ihrer Glattheit angepasst sein.
• Es wurde auch gefunden, dass die Auswahl des gemeinsamen Proben-Pins (der auch als Referenz-Pin bezeichnet wird), signifikant ist. Der gemeinsame Proben-Pin muss auf einem Kanal vorhanden sein, dessen Bandbreite so hoch wie möglich ist. Der gemeinsame Proben-Pin sollte physikalisch so nahe wie möglich bei der gesamten Gruppe von Pins liegen, die getestet werden und für deren Eichung er verwendet wird. Wenn die zu eichende Gruppe von Pins einen Zweirichtungs-Eingangs-/Ausgangs-Pin umfasst, sollte der Proben-Pin ebenfalls ein Zweirichtungs-Eingangs-/Ausgangs-Pin sein. Es ist zu beachten, dass einige DUTs und/oder Testgerät-Pins nur Eingangs- oder Ausgangs-Pins und damit nicht zweirichtungsmäßig ausgebildet sein können.
• Andere relevante Faktoren umfassen die verglichene Bandbreite des Kanals in dem Testgerät, an den der Proben-Pin angeschlossen wird. Dies ist ein begrenzender Faktor in Bezug auf die Eichung. Wenn die Bandbreite der Vergleicherschaltung in Fig. 4 nahe bei der der Treibungschaltung von Fig. 4B liegt, ist es um so mehr wichtig, einen ähnlichen Leiterbahn-Signalverlust in jedem der Pins in jeder Gruppe zu haben.
• Eine andere Überlegung ist dann angebracht, wenn spezielle DUT-Pins sogenannte "flyby"-Pins sind. Flyby-Pins sind solche, die zwei Übertragungsleitungen zu der DUT verwenden, eine Übertragungsleitung für Eingangssignale und eine Übertragungsleitung für Ausgangssignale. Solche Flyby-Pins stellen typischerweise zwei Standardlasten für den Referenzblockanschluss dar. Daraus ergibt sich eine zusätzliche Signaldämpfung, so dass die Vergleicherschaltung von Fig. 4B und der Rest des Testgerätes bei niedrigen Signalamplituden gut arbeiten müssen. Die Flyby-Pins verursachen auch zusätzliche Reflektionen der Signale, die zu der Treiberschaltung von Fig. 4B zurückgehen. Die Unterdrückung dieser Reflektion wird typischerweise durch eine gut abgestimmte Last-Karte (Last-Karte 105 in Fig. 1), einen abgestimmten Leiterbahntreiber und abgestimmte Vergleicheranschlüsse erreicht.
• Es hat sich als nützlich herausgestellt, einen niedrigen Kontaktwiderstand zwischen dem DUT-Sockel und dem Referenzblock zu haben, um eine gute Eichung zu erreichen. Das Testgerät sollte den Kontaktwiderstand prüfen, bevor eine Zeitsteuerungsmessung durchgeführt wird.
• Das Testgerät sollte auch den Kontaktwiderstandstest dazu benutzen, den Referenzblock, der sich gegenwärtig in dem Sockel befindet, zu identifizieren, geeignete Messungen durchzuführen und die Resultate zu speichern. An dem Ende einer Eichung mit einem speziellen Satz von Referenzblöcken prüft das Testgerät (und ein zugeordnetes Steuerungs- Computerprogramm), dass der komplette Referenzblocksatz getestet worden ist, und es berechnet dann die endgültigen Eichwerte. Bei parallelen Testsystemen mit mehreren Sockeln für DUTs, die parallel getestet werden, müssen die Referenzblöcke in einer speziellen Reihenfolge oder mehrmals durch die automatische Handhabungsvorrichtung durch laufen, um sicherzustellen, dass wenigstens einer von jedem Referenzblock in dem Satz in jedem Sockel vermessen worden ist.

Claims (12)

1. Verfahren zum Eichen der Zeitsteuerung von Testgeräten für integrierte Schaltungen, umfassend:
Bereitstellen einer Halterung zur elektrischen Verbindung einer zu testenden integrierten Schaltung mit einem Testgerät, wobei die Halterung elektrische Verbindungen mit einem oder mehreren Signalanschlüssen und einem Referenzanschluss der integrierten Schaltung aufweist, wobei die Signalanschlüsse in einer Vielzahl von Gruppen zugeordnet sind, wobei jede Gruppe eine gemeinsame Zeitsteuerungsvorgabe aufweist;
Bereitstellen eines Satzes von Referenzblöcken, wobei die Anzahl der Referenzblöcke in einem Satz gleich der Zahl der Signalanschlüsse in jeder Gruppe der integrierten Schaltung ist, wobei die Referenzblöcke jeweils zum Einsetzen in die Halterung geeignet sind, und wobei die Referenzblöcke ferner einen oder mehrere Signalanschlüsse und einen Referenzanschluss an denselben relativen Stellen wie die integrierte Schaltung haben, und wobei die Referenzblöcke ferner elektrische Verbindungen, um einen elektrischen Kontakt mit den elektrischen Verbindungen der Halterung herzustellen, an denselben Stellen wie die integrierte Schaltung aufweisen;
Einsetzen eines ausgewählten Referenzblockes der Referenzblöcke in die Halterung, wobei der ausgewählte Referenzblock darauf eine Signal-Leiterbahn aufweist, wobei die Signal-Leiterbahn einen einzigen Signalanschluss in jeder eine Eichung erfordernden Gruppe auf dem Referenzblock und einen Referenzanschluss auf dem Referenzblock elektrisch verbindet;
Programmieren eines Pulses auf den Signalanschluss des Referenzblockes, der geeicht werden soll; und
Durchführen einer Eichung durch Messung von Pulsen, die sich aus dem programmierten Puls ergeben.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Eichung umfasst:
eine Messung, wenn ein resultierender Impuls von dem programmierten Puls an dem Referenzanschluss des Referenzblocks auftritt;
das Umkehren der Polarität und dann das Programmieren eines Pulses auf dem Referenzanschluss des Referenzblocks;
die Messung, wenn der resultierende Puls von der umgekehrten Polarität an dem Signalanschluss des Referenzblocks gemessen wird;
Wiederholen des Einsetzens, des Programmierens des Pulses, der Messung einer resultierenden Polarität und der Messung des resultierenden Pulses von jedem individuellen Referenzblock in dem Satz;
Bestimmen einer relativen Zeitverzögerung von jedem Signalanschluss bei der Messung;
Anpassen der relativen Zeitverzögerungswerte, die bei der Messung erhalten werden, so dass sie zu dem höchsten, relativen Zeitverzögerungswert passen, der erhalten wurde, um das Testgerät so zu eichen, dass ein Puls auf die Signalanschlüsse programmiert wird und dass ein Puls auf den Signalanschlüssen gemessen wird; und
Durchführen der Eichung, wodurch die Zeitverzögerungen zum Programmieren eines Pulses auf den Referenzanschluss und zum Messen eines Pulses auf dem Referenzanschluss ausgeglichen werden.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Referenzblöcke in die Halterung unter Verwendung einer automatischen Handhabungsvorrichtung eingesetzt werden.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zwei Testkanäle mit jedem Signalanschluss auf dem Referenzblock gekoppelt werden, wobei ein erster Testkanal den Puls auf den Signalanschluss liefert und ein zweiter Testkanal den Puls von dem Signalanschluss misst.

5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Signal-Leiterbahn eine Impedanz von etwa 50 Ohm und eine Länge von etwa 10 mm hat.

6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Eichung unter Verwendung eines zusätzlichen Referenzblockes durchgeführt wird, wobei der zusätzliche Referenzblock eine Signal-Leiterbahn darauf enthält, die elektrisch den Referenzanschluss des zusätzlichen Referenzblockes mit einem ersten Signalanschluss des zusätzlichen Referenzblockes und mit einem zweiten Signalanschluss des zusätzlichen Referenzblockes verbindet.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass der zusätzliche Referenzblock in die Halterung eingesetzt wird; dass
ein Puls auf den ersten Signalanschluss programmiert wird und dass gemessen wird, wenn der resultierende Impuls von dem programmierten Impuls auf dem Tester und dem Referenzanschluss auftritt, und dass
ein Puls auf den Tester programmiert wird und dass gemessen wird, wenn der resultierende Impuls von dem programmierten Impuls auf dem Referenzanschluss und dem zweiten Signalanschluss auftritt.

8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die zu testende, integrierte Schaltung eine Quellen-Synchron-IC-Schaltung ist, und dass jede Gruppe ein zugehöriges Taktsignal hat.

9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass bei der IC-Schaltung ein Differential-Signal-Schema auf einem oder mehreren Signalanschlüssen verwendet wird, und dass die Signal-Leiterbahnen auf den Referenzblöcken in Paaren angeordnet sind.

10. Verfahren nach Anspruch 9, gekennzeichnet durch einen oder zwei Referenzblöcke, auf denen die Signal-Leiterbahnen mit nebeneinanderliegenden Differentialpaaren der Signalanschlüsse verbunden sind.

11. Referenzblocksatz zum Einsetzen in einer Halterung, die eine zu testende integrierte Schaltung mit einem Testgerät verbindet, dadurch gekennzeichnet, dass die Anzahl der Referenzblöcke in dem Satz gleich der Zahl der einem Test zu unterwerfenden Signalanschlüsse auf der integrierten Schaltung ist, wobei die Signalanschlüsse in einer Vielzahl von Gruppen zusammengefasst sind, wobei jede Gruppe eine gemeinsame Zeitsteuerungsvorgabe hat, und wobei die Anzahl der Referenzblöcke gleich der Zahl der Signalanschlüsse in jeder Gruppe ist, wobei jeder Referenzblock einen oder mehrere Signalanschlüsse und einen Referenzanschluss an denselben relativen Stellen wie die integrierte Schaltung hat und ferner elektrische Anschlüsse hat, um einen elektrischen Kontakt mit der Halterung an denselben Stellen wie die integrierte Schaltung herzustellen.

12. Vorrichtung zum Eichen der Zeitsteuerung von integrierten Schaltungen, gekennzeichnet durch
eine Halterung, die eine zu testende integrierte Schaltung mit einem Testgerät verbindet; und
einen Satz von Referenzblöcken, die jeweils zum Einsetzen in die Halterung geeignet sind, wobei die Anzahl der Referenzblöcke in dem Satz gleich der Anzahl der zu testenden Signalanschlüsse auf der integrierten Schaltung ist, wobei die Signalanschlüsse in einer Vielzahl von Gruppen zusammengefasst sind, wobei jede Gruppe eine gemeinsame Zeitsteuerungsvorgabe hat, und wobei die Anzahl der Referenzblöcke gleich der Anzahl der Signalanschlüsse in jeder Gruppe ist, wobei jeder Referenzblock einen oder mehrere Signalanschlüsse und eine Referenzanschluss an denselben relativen Stellen wie die integrierte Schaltung hat und ferner elektrische Verbindungen hat, um einen elektrischen Kontakt mit der Halterung an denselben Stellen wie die integrierte Schaltung herzustellen.