DE10039185B4

DE10039185B4 - Halbleitervorrichtung mit Potential-Fuse, sowie Verfahren zu ihrer Herstellung

Info

Publication number: DE10039185B4
Application number: DE10039185A
Authority: DE
Inventors: Yukihiro Nagai; Tomoharu Mametani; Yoji Nakata; Shigenori Kido; Takeshi Itami Kishida; Akinori Kinugasa; Hiroaki Nishimura; Jiro Matsufusa
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1999-12-17
Filing date: 2000-08-10
Publication date: 2006-04-20
Anticipated expiration: 2020-08-11
Also published as: KR100406611B1; TW535258B; DE10039185A1; KR20010067112A; JP2001176975A; US6787878B1

Abstract

Halbleitervorrichtung, mit:
einem Halbleitersubstrat (1);
wenigstens einem aktiven Bereich (5), der in dem Halbleitersubstrat ausgebildet ist;
einer Mehrzahl von isolierenden Bereichen (2) zum Unterteilen der aktiven Bereiche voneinander;
einem isolierenden Oberflächenfilm (7B), der auf einer Oberfläche des aktiven Bereiches auf dem Halbleitersubstrat ausgebildet ist; und
einem leitfähigen Film (6B), der auf dem isolierenden Oberflächenfilm ausgebildet ist, wobei der isolierende Oberflächenfilm (7B) dünn ausgebildet ist, um als eine elektrische Fuse zu arbeiten.

Description

Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, insbesondere eine Halbleitervorrichtung, welche mit einer elektrischen Fuse ausgestattet ist. Weiterhin betrifft die vorliegende Erfindung ein Verfahren zur Herstellung einer derartigen Halbleitervorrichtung.
Unter Fuse wird hier eine auftrennbare Kontaktstelle verstanden.

Im Herstellungsprozeß einer Halbleitervorrichtung, beispielsweise einer Speichervorrichtung, werden in der Wafer-Herstellungsstufe verschiedene Tests durchgeführt. In einem Test wird eine Metallverbindung durch Bestrahlung mittels eines Laserstrahls von außen her auf einen bestimmten Bereich der Verbindung durchtrennt. In einem anderen Test wird eine Spannung an einen bestimmten Zwi- schenschichtfilm in einem Halbleiterchip angelegt, um hierdurch den dielektrischen Zwischenschichtfilm elektrisch zu durchbrechen und in dem dielektrischen Zwischenschichtfilm einen Kurzschluß zu induzieren, der als eine elektrische Fuse (Schmelzsicherung) wirkt. Während solcher Tests wird ein fehlerhafter Wafer repariert oder ein Wafer einer Spannungskontrolle unterzogen.

In einem Fall, wo eine metallische Verbindung einem Laser ausgesetzt wird, muß jedoch der Wafer in einem Zustand derart sein, daß die Zwischenverbindung der Laserbestrahlung ausgesetzt werden kann. Von daher kann die Laserbestrahlung einer Verbindung nur während des Herstellungszustandes in Form eines Wafers angewendet werden. Nachdem der Wafer in die einzelnen Halbleiterchips unterteilt worden ist, kann eine Laserbestrahlung nicht mehr durchgeführt werden.

Im Falle einer Laserbestrahlung wird eine Beschädigung in einem Schaltkreis erzeugt, der um eine Zielposition auf dem Wafer herum angeordnet ist. Somit kann ein Schaltkreis nicht nahe oder unterhalb eines zur Ausbildung der Fuse vorgesehenen Abschnittes angeordnet sein, so daß das Layout des Chips schwierig wird.

Falls aus irgendeinem Grund ein Fehler in der Bestrahlungsposition auftreten sollte, treten sehr ernste Schäden, beispielsweise eine Zerstörung benachbarter Schaltkreise auf, was eine Reparatur der Halbleitervorrichtung unmöglich macht.

Das Anlegen einer Spannung, um zu bewirken, daß ein Zwischenschichtfilm als elektrische Fuse wirkt, kann auch dann durchgeführt werden, nachdem ein Halbleiterchip fertiggestellt worden ist. Weiterhin verursacht die Anlegung einer Spannung weniger Schäden an Umgebungen der elektrischen Fuse, als dies eine Laserbestrahlung tun würde. Somit können Schaltkreise an Positionen oberhalb und unterhalb der elektrischen Fuse hergestellt werden, wodurch in vorteilhafter Weise das Layout des Chips vereinfacht wird. Es kann jedoch nur eine beschränkte Spannung im Inneren des Halbleiterchips angelegt werden. Um einen Zwischenlagenfilm durchgehend zu zerstören, muß daher die Fläche der elektrischen Fuse, an der eine Spannung angelegt wird, vergrößert werden, was wiederum eine Miniaturisierung des Halbleiterchips behindert.

Die vorliegende Erfindung wurde gemacht, um den oben erwähnten Nachteil im Stand der Technik zu beseitigen und trachtet danach, eine Halbleitervorrichtung zu schaffen, deren elektrische Fuse mit einem sehr dünnen Film hergestellt werden kann, so daß das Betriebsverhalten der elektrischen Fuse mittels Anlegung einer Spannung eingestellt oder einjustiert werden kann, wobei das Ein stellen oder Einjustieren ("Trimmen") viele Vorteile bietet.

Somit ist die Aufgabe der vorliegenden Erfindung eine Halbleitervorrichtung bereitzustellen, die einen Abschnitt aufweist, der durch Anlegen einer Spannung an den Abschnitt als elektrische Fuse dient, der jedoch der Miniaturisierung der Halbleitervorrichtung nicht im Wege steht.

Weiterhin ist es Aufgabe der Erfindung, ein Herstellungsverfahren bereitzustellen, mit welchem die Herstellung einer elektrischen Fuse oder eines Kondensators innerhalb eines engen oder beschränkten Bereiches möglich ist, indem ein Transistorgrabenisolations-LOCOS-Herstellungsprozeß verwendet wird.

In einer Ausführungsform der vorliegenden Erfindung weist eine Halbleitervorrichtung wenigstens eine aktive. Region oder einen aktiven Bereich auf, der in dem Halbleitersubstrat, getrennt durch eine Mehrzahl von Isolationsregionen oder Isolationsbereichen, ausgebildet ist. Ein isolierender Oberflächenfilm ist auf einer Oberfläche des aktiven Bereiches ausgebildet. Ein leitfähiger Film ist auf dem isolierenden Oberflächenfilm ausgebildet. Der isolierende Oberflächenfilm ist relativ dünn ausgebildet, um durchbrochen werden zu können und dann als elektrische Fuse zu arbeiten oder zu wirken. In einer anderen Ausführungsform der vorliegenden Erfindung weist die Halbleitervorrichtung eine Mehrzahl von isolierenden Oberflächenfilmen auf, welche auf einer Oberfläche der aktiven Region oder des aktiven Bereiches des Halbleitersubstrates ausgebildet sind, wobei die isolierenden Oberflächenfilme unterschiedliche Dicken zueinander haben. Eine Mehrzahl von leitfähigen Filmen ist auf jedem der isolierenden Oberflächenfilme ausgebildet. Hierbei hat einer der isolierenden Oberflächenfilme eine geringere Dicke und wird zu einem Durchbruch veranlaßt, um als elektrische Fuse zu arbeiten.

In einer weiteren Ausführungsform der vorliegenden Erfindung weist eine Halbleitervorrichtung wenigstens eine aktive Region oder einen aktiven Bereich auf, der in dem Halbleitersubstrat, getrennt durch eine Mehrzahl von Isolationsregionen oder Isolationsbereichen, ausgebildet ist. Wenigstens ein Graben ist im aktiven Bereich ausgebildet. Ein isolierender Oberflächenfilm ist entlang einer Oberfläche des Grabens ausgebildet. Auf dem isolierenden Oberflächenfilm ist ein leitfähiger Film ausgebildet. Der isolierende Oberflächenfilm ist relativ dünn gemacht, um durchbrochen werden zu können, so daß er als elektrische Fuse arbeitet.

Alternativ hierzu ist der isolierende Oberflächenfilm relativ dick ausgebildet, um als dielektrischer Film zur Ausbildung eines Kondensators zu dienen.
Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich nachfolgend aus der Beschreibung unter Bezugnahme auf die beigefügte Zeichnung.
Es zeigt:
1 in einer Schnittdarstellung schematisch einen grabenisolierten Zweifachgate-Transistor zur Beschreibung einer ersten Ausführungsform der vorliegenden Erfindung;
2 bis 8 jeweils eine Schnittdarstellung zur Veranschaulichung eines Herstellungsprozesses zur Herstellung einer zweiten Ausführungsform der vorliegenden Erfindung; und
9 eine schematische perspektivische Darstellung einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
Eine erste Ausführungsform der vorliegenden Erfindung wird nun erläutert.
1 ist eine vertikale Schnittdarstellung, welche schematisch einen grabenisolierten Zweifachgate-Transistor (trench isolated dual gate transistor) zur Beschreibung der ersten Ausführungsform der vorliegenden Erfindung zeigt. In der Figur bezeichnet Bezugszeichen 1 ein Halbleitersubstrat und Bezugszeichen 2 einen Grabenisolationsbereich, der im Halbleitersubstrat ausgebildet ist. Der Grabenisolationsbereich 2 wird im wesentlichen gebildet aus einem Graben 3 und einem dielektrischen Film 4, der in dem Graben 3 eingebettet ist.
Bezugszeichen 5 bezeichnet einen aktiven Bereich und Bezugszeichen 6A bezeichnet eine erste Gateelektrode, die auf dem aktiven Bereich 5 unter Zwischenschaltung eines vergleichsweise dicken Gateoxidfilms 7A angeordnet ist. Bezugszeichen 6B bezeichnet eine zweite Gateelektrode, welche auf dem aktiven Bereich 5 unter Zwischenschaltung eines sehr dünnen Gateoxidfilms 7B angeordnet ist.
Eine an der ersten Gateelektrode 6A mit dem dicken Gateoxidfilm 7A angelegte Spannung ist höher als eine Spannung, welche an der zweiten Gateelektrode 6B angelegt wird. Die ersten und zweiten Gateelektroden 6A und 6B wirken in bekannter weise als Zweifach- oder Dualgate.
Die erste Ausführungsform zeichnet sich dadurch aus, daß der Gateoxidfilm 7B, der durch einen sehr dünnen dielektrischen Film ausgebildet ist, als Fuse verwendet wird.
Da es wahrscheinlich ist, daß ein dünner dielektrischer Film bei Anlegung einer Spannung durchbricht, kann eine Einstellung oder Einjustierung der elektrischen Fuse wirksam auch dann durchgeführt werden, wenn ein Übergangsbereich zwischen einem Halbleiterchip und einem Gateoxidfilm klein gemacht wird. Somit lassen sich sämtliche Vorteile ausnutzen, welche mit dem Einstellen oder Einjustieren einer elektrischen Fuse einhergehen. Solange die elektrische Fuse aus einem Gateoxidfilm gebildet wird, kann die Fuse mittels einer Ablenkung eines Teils des Gateoxidfilms benutzt werden, der in einer nicht als Speicher wirkenden Vorrichtung verwendet wird, beispielsweise einem ASIC (Application-Specific IC), wobei eine Fuse nicht gemeinsam verwendet wird. Weiterhin kann ein dünner Gateoxidfilm auch als Dielektrikum eines Kondensators verwendet werden.
In einem Fall, in welchem der dünne Gateoxidfilm 7B in einer Vorrichtung mit Zweifachgate-Struktur gemäß 1 als Fuse verwendet wird, wird die Spannung mit hohem Potential, welche an die erste Gateelektrode 6A mit dem dicken Gateoxidfilm angelegt wird, an die zweite Gateelektrode 6B angelegt, so daß der dünne Gateoxidfilm 7B durchbricht und zwischen der zweiten Gateelektrode 6B und dem Halbleitersubstrat 1 ein Kurzschluß entsteht.
Gemäß einer Ausführungsform der Erfindung kann ein verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform wie folgt zusammengefaßt werden: bei dem Verfahren wird in einem Halbleitersubstrat 1 ein aktiver Bereich 5 ausgebildet. Eine Mehrzahl von isolierenden Bereichen 2 wird zum Trennen des aktiven Bereiches 5 ausgebildet. Eine Mehrzahl von Gateelektroden (leitfähigen Filmen) 6A, 6B wird in den aktiven Bereichen 5 mittels Gateoxidfilmen (isolierenden Filmen) 7A, 7B unterschiedlicher Dicke ausgebildet. Ein dünner Gateoxidfilm 7B wird durch Anlegung einer Spannung an die Gateelektrode 6B auf dem dünnen Gateoxidfilm 7B zerstört. Somit wird bewirkt, daß der dünne Gateoxidfilm 7B als elektrische Fuse wirkt.
Eine zweite Ausführungsform der vorliegenden Erfindung wird weiterhin auf die zugehörigen Figuren der Zeichnung beschrieben.
Die zweite Ausführungsform der vorliegenden Erfindung befaßt sich mit einem Verfahren zur Herstellung der Halbleitervorrichtung mit einem Gateoxidfilm. Die zweite Ausführungsform zeichnet sich im wesentlichen dadurch aus, daß ein Transistorgrabenisolations-LOCOS-Herstellungsprozeß verwendet wird (LOCOS = lokale Oxidation von Silizium). Die 2 bis 8 sind jeweils Querschnittsdarstellungen, welche unterschiedliche Verfahrensschritte gemäß der zweiten Ausführungsform veranschaulichen. Um das Wesen der vorliegenden Erfindung leicht verständlich zu machen, zeigt jede der Figuren drei Abschnitte, welche einer Halbleitervorrichtung entnommen sind und Seite an Seite angeordnet sind, nämlich (A) einen Speicherzellenabschnitt, (B) einen peripheren Schaltkreisabschnitt mit einem weiteren aktiven Bereich und (C) einen Abschnitt, der einen Abschnitt einer elektrischen Fuse, einen Kondensatorabschnitt oder einen Photolithographie-Markierungsabschnitt bildet. Die verbleibenden Bereiche der Halbleitervorrichtung sind weggelassen.
Der Prozeß oder das Verfahren zur Herstellung einer erfindungsgemäßen Halbleitervorrichtung wird nachfolgend beschrieben.
Gemäß 2 wird eine Schicht 11 als Ätzstoppschicht, wie nachfolgend noch beschrieben wird, und welche aus SiN oder Polysilizium besteht, über einer Primär- oder Hauptoberfläche eines Halbleitersubstrates 10 ausgebildet, um alle drei Abschnitte (A), (B) und (C) abzudecken. In der nachfolgenden Beschreibung sei die Schicht 11 aus einer SiN-Schicht gefertigt.
Gemäß 3 wird, nachdem das Halbleitersubstrat 10 einem Photolithographie-Vorgang unterworfen worden ist, eine Mehrzahl von Gräben 12, in welchen eine Isolations-LOCOS-Struktur auszubilden ist, mittels Ätzen in jedem der drei Abschnitte (A), (B) und (C) ausgebildet. Nachfolgend wird gemäß 4 eine SiO₂-Schicht 13, welche als dielektrischer Film dient, in jedem der so ausgebildeten Gräben 12 abgeschieden. Hierbei hat, vorausgesetzt, daß die SiO₂-Schicht 13 mit eine Dicke von beispielsweise 5000 Angström abgeschieden wurde und der Graben 12 eine Tiefe von beispielsweise 3000 Angström hat, der Graben 12 im Abschnitt (A) eine Tiefe Y = 3000 Angström und die SiO₂-Schicht 13 über der Oberfläche des Halbleitersubstrates 10 nimmt eine Dicke von X = 2000 Angström ein. Der Graben 12 und die SiO₂-Schicht 13 im Abschnitt (A) sind im wesentlichen gleich hinsichtlich Dicke und Tiefe zu ihren Gegenstücken im Abschnitt (C). Im Gegensatz hierzu ist der aktive Bereich 14 im Abschnitt (B) breit, d.h., derjenige. Bereich oder die Fläche des aktiven Bereiches 14, wo kein Graben 12 auszubilden ist, ist breit und die SiO₂-Schicht 13 mit 2000 Angström wird vollständig auf dem aktiven Bereich 14 abgeschieden und somit wird nur die SiO₂-Schicht 13, welche im Abschnitt (B) ausgebildet wird, vergleichsweise dick, wie in der 4 dargestellt.
Im nächsten Verfahrensschritt wird die auf der SiN-Schicht 11 abgelegte SiO₂-Schicht 13 mittels eines CMP-Verfahrens bearbeitet, so daß die Oberfläche des Wafers geglättet wird. Obgleich die SiO₂-Schicht 13 von der Oberfläche der SiN-Schicht 11 in den Abschnitten (A) und (C) zur Glättung abgetragen werden kann, verbleibt die SiO₂-Schicht 13 im Abschnitt (B) nur im aktiven Bereich 14. Um die SiO₂-Schicht 13 vollständig zu beseitigen, wird der Wafer einem Vorätz-Schritt nach dem Verfahrensschritt von 4 unterworfen. Im Vorätzschritt ist beabsichtigt, die mit 5000 Angström im aktiven Bereich 4 des Abschnittes (B) von 4 abgeschiedene SiO₂-Schicht 13 abzuätzen, bevor der Wafer dem CMP-Schritt unterworfen wird. Die zweite Ausführungsform zeichnet sich im wesentlichen dadurch aus, daß in dem Vorätz-Schritt oder -Verfahren sämtliche SiO₂-Schichten 12 im Abschnitt (C) entfernt werden.
Gemäß 5 wird ein Resistfilm 15 auf der SiO₂-Schicht 13 ausgebildet und der Resistfilm 15, der im aktiven Bereich 14 des Abschnittes (B) ausgebildet ist und der Resistfilm 15, der im Abschnitt (C) ausgebildet ist, werden mittels Photolithographie entfernt. Nachfolgend wird die SiO₂-Schicht 13 vom aktiven Bereich 14 des Abschnittes (B) und des Abschnittes (C) mittels Ätzen entfernt.
Die SiO₂-Schicht 13 ist in einer Dicke von 5000 Angström im aktiven Bereich 14 von Abschnitt (B) abgeschieden worden und die Gesamtdicke der SiO₂-Schicht 13, bestehend aus Abschnitt Y im Graben 12 und Abschnitt X abgeschieden über der Oberfläche des Halbleitersubstrates 1, beträgt 5000 Angström. Wenn die SiO₂-Schicht 13, die im aktiven Bereich 14 des Abschnittes (B) abgeschieden wurde, bis zu der SiN-Schicht 11, welche als Ätzstoppschicht dient, weggeätzt wird, ist die gesamte SiO₂-Schicht 13, welche aus den Abschnitten X und Y besteht und im Abschnitt (C) abgeschieden ist, vollständig entfernt.
Es kann auch der Fall vorhanden sein, in welchem nur die SiO₂-Schicht 13, die in dem Photolitographie-Markierungsabschnitt (C) abgeschieden worden ist, ohne Vorätzen der SiO₂-Schicht 13 im Abschnitt (B) entfernt wird. Gemäß 6 wird, nachdem der Resistfilm 15 im vorangehenden Schritt vom Wafer entfernt worden ist, die über das Niveau der SiN-Schicht 11 vorstehende SiO₂-Schicht 13 mittels CMP abgetragen und entfernt.
Nachdem gemäß 7 die SiN-Schicht 11 vom Wafer entfernt worden ist, wird ein SiO₂-Film 16, der als Gate oxidfilm dient, gemäß 8 ausgebildet und über dem Wafer wird ein Transfergatter 17 ausgebildet.
Im Abschnitt (C) sind der Gateoxidfilm 16 und das Transfergatter 17 an den inneren Oberflächen der Gräben 12 ausgebildet. Der Bereich im Abschnitt (C), wo der Gateoxidfilm 16 und das Transfergatter 17 ausgebildet sind, nimmt auf der Hauptoberfläche des Halbleitersubstrates 10 nur einen geringen Bereich ein. Derjenige Bereich, in welchem das Transfergatter 17 dem Halbleitersubstrat 10 gegenüberliegt, ist jedoch groß.
Nach Bedarf wird eine Mehrzahl von Gräben 12 im Abschnitt (C) ausgebildet und der Oberflächenbereich der Gräben 12 kann durch wiederholtes Mustern breiter oder weiter gemacht werden.
In einem Fall, in welchem Abschnitt (C) als elektrische Fuse verwendet wird, wird der Gateoxidfilm 16 durch Anlegung eines starken elektrischen Feldes in einem Bereich zwischen dem Halbleitersubstrat 10 und dem Transfergatter 17 durchbrochen, so daß ein Kurzschluß entsteht. Im Gegensatz hierzu wird in einem Fall, in welchem der Abschnitt (C) als Kondensator verwendet wird, der Gateoxidfilm 16 als Dielektrikum des Kondensators ohne Herbeiführung eines Kurzschlusses zwischen dem Halbleitersubstrat 10 und dem Transfergatter 17 verwendet.
Das verfahren zur Herstellung einer Halbleitervorrichtung einer Halbleitervorrichtung gemäß der beschriebenen Ausführungsform läßt sich somit im wesentlichen wie folgt zusammenfassen: eine Ätzstoppschicht, beispielsweise eine SiN-Schicht oder eine zusammengesetzte Schicht aus SiN und Polysilizium wird auf einer Primäroberfläche oder Hauptoberfläche eines Halbleitersubstrates 10 ausgebildet. In einem ersten Abschnitt (A) des Halbleitersubstrates 10 wird ein erster Graben 12 zum Unterteilen des aktiven Bereiches in Unterbereiche 14 ausgebildet. In einem zweiten Abschnitt (B) des Halbleitersubstrates 10 wird ein zweiter Graben 12 zum Unterteilen des aktiven Bereiches in Bereiche 14 ausgebildet, welche breiter als die Unterbereiche 14 sind. In einem dritten Abschnitt (C) des Halbleitersubstrates 10 werden dritte Gräben 12 ausgebildet. An den Innenseiten der Gräben 12 und auf den aktiven Bereichen 14 wird ein dielektrischer Film 13 ausgebildet. Der dielektrische Film 13 wird von den breiteren aktiven Bereichen 14 und vom Inneren des dritten Grabens 12 mittels Photolithographie entfernt. Der dielektrische Film, der von der Ätzstoppschicht 11 vorsteht, wird mittels CMP abgetragen und entfernt. Die Ätzstoppschicht 11 wird entfernt. Ein Gateoxidfilm 16 (isolierender Film) wird auf den aktiven Bereich 14 und den Innenflächen des dritten Grabens 12 ausgebildet. Ein Transfergatter (leitfähiger Film) 17 wird auf dem Gateoxidfilm 16 und auf dem dielektrischen Film 13 in den ersten und zweiten Gräben 12 ausgebildet. weiterhin wird bewirkt, daß der Gateoxidfilm 16, der im dritten Graben 12 im Abschnitt C ausgebildet worden ist, als elektrische Fuse wirkt.
In einem anderen Aspekt wird bei dem erfindungsgemäßen verfahren der Gateoxidfilm 16, der im dritten Graben 12 im Abschnitt (C) ausgebildet worden ist, als dielektrischer Film zur Ausbildung eines Kondensators verwendet.
In einem weiteren Aspekt des erfindungsgemäßen Verfahrens wird eine Mehrzahl von dritten Gräben in bestimmten Abständen ausgebildet und der Gateoxidfilm wird an den jeweiligen Innenflächen oder Innenwänden der dritten Gräben ausgebildet.
Nachfolgend wird eine dritte Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf 9 beschrieben. 9 ist eine schematische perspektivische Ansicht des Abschnittes (C) der 2 bis 8, und zeigt eine Struktur oder einen Aufbau einer Halbleitervorrichtung gemäß einer dritten Ausführungsform.
In 9 sind gleiche oder einander entsprechende Teile mit den gleichen Bezugszeichen wie in den 2 bis 8 bezeichnet. Die dritte Ausführungsform unterscheidet sich von der zweiten Ausführungsform der 2 bis 8 im wesentlichen dadurch, daß ein dielektrischer Film 18 zur Verhinderung zu starken Abriebs oder einer zu starken Abtragung, welche ansonsten durch CMP verursacht werden würde, in einem der Gräben 12 eingebettet ist. Genauer gesagt, Bezugszeichen 18 bezeichnet einen dielektrischen Film, der in einem der Gräben 12 eingebettet ist und als Stopper zum verhindern eines zu starken Abtrages wirkt, der ansonsten durch den CMP-Prozeß bewirkt werden würde.
Der als Stopper wirkende dielektrische Film 18 kann auch in einer Mehrzahl von Gräben 12 im Abschnitt (C), jeweils abhängig von der Gesamtanzahl der Gräben 12 eingebettet werden. In diesem Fall kann der dielektrische Film 18 in einander benachbarten Gräben 12 oder in geeignet ausgebildeten Intervallen eingebettet werden.
In einem Aspekt läßt sich das Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der beschriebenen Ausführungsform wie folgt zusammenfassen: eine Mehrzahl von dritten Gräben 12 wird in bestimmten Abständen (C) ausgebildet und der Gateoxidfilm 16 wird an den jeweiligen Innenflächen der dritten Gräben 12 ausgebildet. Ein dielektrischer Film 18 wird wenigstens in einem der dritten Gräben 12 ausgebildet, um zu hohen Materialabtrag zu verhindern, der ansonsten durch den CMP-Prozeß bewirkt werden würde.
Eine Mehrzahl von Stoppern oder Anschlägen 18 kann in der Mehrzahl von Gräben 12 im Abschnitt (C) jeweils abhängig von der Gesamtanzahl der Gräben 12 ausgebildet werden. In diesem Fall können die Anschläge 18 in einander unmittelbar benachbarten Gräben 12 oder in geeigneten Abständen eingebettet werden.
Die Vorteile und Aspekte der vorliegenden Erfindung, wie sie in den obigen Ausführungsformen exemplarisch dargestellt worden ist, lassen sich im wesentlichen wie folgt zusammenfassen:
Eine Halbleitervorrichtung der vorliegenden Erfindung weist einen aktiven Bereich auf, der in einem Halbleitersubstrat ausgebildet ist, sowie Isolationsbereiche zum Unterteilen des aktiven Bereiches in Unterbereiche und ein Gate, welches in den aktiven Bereichen über einen Gateoxidfilm ausgebildet ist, wobei der Gateoxidfilm als elektrische Fuse verwendet wird. Eine elektrische Fuse kann aus einem dünnen Film in einem kleinen Bereich gebildet werden, wodurch die Möglichkeit geschaffen wird, die elektrische Fuse hinsichtlich ihrer Betriebseigenschaften oder Charakteristiken einzustellen oder einzujustieren (zu trimmen).
Eine andere Halbleitervorrichtung der vorliegenden Erfindung weist einen aktiven Bereich in einem Halbleitersubstrat, isolierende Bereiche zum Unterteilen des aktiven Bereiches in Unterbereiche und eine Mehrzahl von Gates auf, welche in den aktiven Bereichen über Gateoxidfilme unterschiedlicher Dicken ausgebildet sind, wobei ein dünner Gateoxidfilm als elektrische Fuse verwendet wird. Ein dielektrischer Film kann leicht zerstört werden.
Die vorliegende Erfindung schafft auch ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mehrzahl von Gates, welche in aktiven Bereichen über Gateoxidfilmen unterschiedlicher Dicken ausgebildet sind, wobei ein dünner Gateoxidfilm durch Anlegen einer Spannung an ein Gate auf einem dünnen Gateoxidfilm zerstört wird, so daß der dünne Gateoxidfilm als elektrische Fuse wirkt. Im Ergebnis kann ein Gateoxidfilm leicht zerstört werden, was die Herstellung einer elektrischen Fuse erleichtert.
Gemäß einem weiteren Verfahren zur Herstellung einer Halbleitervorrichtung wird ein Transistorgrabenisolations-LOCOS-Herstellungsprozess verwendet, um eine elektrische Fuse oder einen Kondensator auszubilden, so daß die Herstellung einer elektrischen Fuse oder eines Kondensators ohne Hinzufügung eines speziellen Herstellungsschrittes möglich wird.
Gemäß einem Verfahren zur Herstellung einer Halbleitervorrichtung ist ein Gateoxidfilm zur Verwendung bei der Herstellung einer elektrischen Fuse oder eines Kondensators an den inneren Oberfläche einer Mehrzahl von Gräben ausgebildet, welchen in bestimmten Abständen ausgeformt sind. Obgleich die Fläche oder der Bereich, wo der Gateoxidfilm ausgebildet ist, einen kleinen Bereich auf der Primär- oder Hauptoberfläche des Halbleitersubstrates einnimmt, kann die Gesamtfläche des Gateoxidfilms größer gemacht werden.
Gemäß einem verfahren zur Herstellung einer Halbleitervorrichtung wird ein dielektrischer Film zum Verhindern von zu starkem Materialabtrag durch den CMP-Vorgang in einem der Gräben eingebettet, welche zur Herstellung einer elektrische Fuse oder eines Kondensators verwendet werden, so daß ein exakter Materialabtrag des di-elektrischen Films möglich ist.
Beschrieben wurde insoweit zusammenfassend eine Halbleitervorrichtung, mit: einem Halbleitersubstrat; wenigstens einem aktiven Bereich, der in dem Halbleitersubstrat ausgebildet ist; einer Mehrzahl von isolierenden Bereichen zum Unterteilen der aktiven Bereiche voneinander; einem isolierenden Oberflächenfilm, der auf einer Oberfläche des aktiven Bereiches auf dem Halbleitersubstrat ausgebildet ist; und einem leitfähigen Film, der auf dem isolierenden Oberflächenfilm ausgebildet ist, wobei der isolierende Oberflächenfilm relativ dünn ausgebildet ist, um u.a. als eine elektrische Fuse zu arbeiten. Beschrieben wurde weiterhin ein Verfahren zur Herstellung einer derartigen Halbleitervorrichtung, mit den folgenden Schritten: Ausbilden einer Mehrzahl von isolierenden Bereichen zur Unterteilung der Oberfläche eines Halbleitersubstrates; Ausbilden aktiver Bereiche in dem Halbleitersubstrat; Ausbilden einer Mehrzahl von isolierenden Oberflächenfilmen mit unterschiedlichen Dicken auf dem aktiven Bereich des Halbleitersubstrates; Ausbilden einer Mehrzahl von leitfähigen Filmen auf jedem der isolierenden Oberflächenfilme; wobei einer der isolierenden Oberflächenfilme, der geringere Dicke hat, durch Anlegung einer Spannung an den leitfähigen Film zerstört wird, so daß der isolierende Oberflächenfilm u.a. als eine elektrische Fuse wirkt.

Claims

Halbleitervorrichtung, mit: einem Halbleitersubstrat (1); wenigstens einem aktiven Bereich (5), der in dem Halbleitersubstrat ausgebildet ist; einer Mehrzahl von isolierenden Bereichen (2) zum Unterteilen der aktiven Bereiche voneinander; einem isolierenden Oberflächenfilm (7B), der auf einer Oberfläche des aktiven Bereiches auf dem Halbleitersubstrat ausgebildet ist; und einem leitfähigen Film (6B), der auf dem isolierenden Oberflächenfilm ausgebildet ist, wobei der isolierende Oberflächenfilm (7B) dünn ausgebildet ist, um als eine elektrische Fuse zu arbeiten.
Halbleitervorrichtung nach Anspruch 1, weiterhin mit: einer Mehrzahl von isolierenden Oberflächenfilmen (7A, 7B), die auf einer Oberfläche des aktiven Bereichs des Halbleitersubstrates ausgebildet sind, wobei die isolierenden Oberflächenfilme mit unterschiedlichen Dicken zueinander ausgebildet sind; und einer Mehrzahl von leitfähigen Filmen (6A, 6B), welche jeweils auf den isolierenden Oberflächenfilmen ausgebildet sind, wobei einer der isolierenden Oberflächenfilme (7B), der eine kleinere Dicke hat, als elektrische Fuse verwendet wird.
Halbleitervorrichtung, mit: einem Halbleitersubstrat (10); wenigstens einem Graben (12), der in dem Halbleitersubstrat ausgebildet ist; einem isolierenden Oberflächenfilm (16), der entlang einer Oberfläche des Grabens des Halbleitersubstrates ausgebildet ist; und einem leitfähigen Film (17), der auf dem isolierenden Oberflächenfilm ausgebildet ist.
Halbleitervorrichtung nach Anspruch 3, wobei der isolierende Oberflächenfilm (16) relativ dünn ausgebildet ist, um zur Bildung einer elektrischen Fuse durchbrochen zu werden.
Halbleitervorrichtung nach Anspruch 3, wobei der isolierende Oberflächenfilm (16) relativ dünn ausgebildet ist, um als dielektrischer Film zur Ausbildung eines Kondensators zu wirken.
Halbleitervorrichtung nach Anspruch 3, wobei eine Mehrzahl von Gräben (12) einander benachbart in dem aktiven Bereich ausgebildet ist und ein isolierender Oberflächenfilm (16) und ein leitfähiger Film (17) in jedem Graben ausgebildet sind.
Halbleitervorrichtung nach Anspruch 6, wobei die Mehrzahl von Gräben (12) einander benachbart ausgebildet ist und ein Ätzstoppfilm (18) in einem ausgewählten der Gräben (12) eingebettet ist und ein isolierender Oberflächenfilm (16) und ein leitfähiger Film (17) in den anderen Gräben ausgebildet sind.
Verfahren zur Herstellung einer Halbleitervorrichtung, mit den folgenden Schritten: Ausbilden einer Mehrzahl von isolierenden Bereichen (2) zur Unterteilung der Oberfläche eines Halbleitersubstrates (1); Ausbilden aktiver Bereiche (5) in dem Halbleitersubstrat; Ausbilden einer Mehrzahl von isolierenden Oberflächenfilmen (7A, 7B) mit unterschiedlichen Dicken auf dem aktiven Bereich des Halbleitersubstrates; Ausbilden einer Mehrzahl von leitfähigen Filmen (7A, 7B) auf jedem der isolierenden Oberflächenfilme; wobei einer der isolierenden Oberflächenfilme (7B), der geringere Dicke hat, durch Anlegung einer Spannung an den Leitfähigen Film (6B) zerstört wird, so daß der isolierende Oberflächenfilm als eine elektrische Fuse wirkt.
Verfahren zur Herstellung einer Halbleitervorrichtung, mit den folgenden Schritten: Ausbilden einer Ätzstoppschicht (11) auf der Hauptoberfläche eines Halbleitersubstrates (10) mit einem ersten Abschnitt (A), einem zweiten Abschnitt (B) und einem dritten Abschnitt (C); Ausbilden erster Gräben (12) zur Unterteilung aktiver Bereiche in dem ersten Abschnitt, Ausbilden zweiter Gräben (12) zur Unterteilung breiterer aktiver Bereiche in dem zweiten Abschnitt und Ausbilden dritter Gräben (12) in dem dritten Abschnitt; Ausbilden eines dielektrischen Films (13) im Inneren der Gräben und auf den aktiven Bereichen; Entfernen des dielektrischen Films (13) von den breiteren aktiven Bereichen im Abschnitt (B) und vom Inneren der dritten Gräben mittels Photolithographie; Abtragen und Entfernen des dielektrischen Films (13), der von der Ätzstoppschicht (11) vorsteht, mittels CMP; Entfernen der Ätzstoppschicht; Ausbilden eines isolierenden Oberflächenfilms (16) auf den aktiven Bereichen und den inneren Oberflächen des dritten Grabens; Ausbilden eines leitfähigen Films (17) auf den ersten und zweiten Gräben und auf dem isolierenden Oberflächenfilm; und Bewirken, daß der isolierende Oberflächenfilm, der in den dritten Gräben ausgebildet ist, als elektrische Fuse wirkt.
Verfahren zur Herstellung einier Halbleitervorrichtung, mit den folgenden Schritten: Ausbilden einer Ätzstoppschicht auf der Hauptoberfläche eines Halbleitersubstrates mit einem ersten Abschnitt, einem zweiten Abschnitt und einem dritten Abschnitt; Ausbilden erster Gräben zur Unterteilung aktiver Bereiche in dem ersten Abschnitt, Ausbilden zweiter Gräben zur Unterteilung breiterer aktiver Bereiche in dem zweiten Abschnitt und Ausbilden dritter Gräben in dem dritten Abschnitt; Ausbilden eines dielektrischen Films im Inneren der Gräben und auf den aktiven Bereichen; Entfernen des dielektrischen Films von den breiteren aktiven Bereichen und vom Inneren der dritten Gräben mittels Photolithographie; Abtragen und Entfernen des dielektrischen Films, der von der Ätzstoppschicht vorsteht, mittels CMP; Entfernen der Ätzstoppschicht; Ausbilden eines isolierenden Oberflächenfilms auf den aktiven Bereichen und den inneren Oberflächen des dritten Grabens; Ausbilden eines leitfähigen Films auf den ersten und zweiten Gräben und auf dem isolierenden Oberflächenfilm; und Bewirken, daß der isolierende Oberflächenfilm, der in den dritten Gräben ausgebildet ist, als dielektrischer Film zur Ausbildung eines Kondensators wirkt.
verfahren nach Anspruch 9 oder 10, wobei eine Mehrzahl von dritten Gräben in bestimmten Abständen im dritten Abschnitt ausgebildet ist und wobei der isolierende Oberflächenfilm an den jeweiligen Innenoberflächen der dritten Gräben ausgebildet ist.
verfahren nach Anspruch 11, wobei ein dielektrischer Film (18) in wenigstens einem der dritten Gräben zur Verhinderung eines zu starken Materialabtrages ausgebildet ist.