DE102011115886A1

DE102011115886A1 - Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten

Info

Publication number: DE102011115886A1
Application number: DE102011115886A
Authority: DE
Inventors: Prof. Dr. Eisele Ronald; Frank Osterwald; Jacek Rudzki; Martin Becker
Original assignee: Danfoss Silicon Power GmbH
Current assignee: Semikron Danfoss GmbH
Priority date: 2011-10-15
Filing date: 2011-10-15
Publication date: 2013-04-18
Anticipated expiration: 2031-10-16
Also published as: JP2014528646A; US20140230989A1; WO2013053419A1; EP2766925A1; CN103875067B; DE102011115886B4; US9786627B2; CN103875067A; JP5955392B2

Abstract

Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten oder Bändchen mit den Schritten: – Bereitstellen eines der Formgebung der oberseitigen Potentialflächen entsprechenden metallischen Formkörpers, – Aufbringen einer Verbindungsschicht auf die oberseitigen Potentialflächen oder den metallischen Formkörper, und – Aufbringen des metallischen Formkörpers und Fügen einer stoffschlüssigen, elektrisch leitenden Verbindung mit den Potentialflächen vor einem Dickdraht-Bonden auf der nicht gefügten Oberseite des Formkörpers.

Description

Die Erfindung betrifft ein Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten und Bändchen.
Um langlebige und robuste Leistungshalbleiter-Module zu entwickeln, werden speziell an die obere und untere Verbindungsstelle des Halbleiters (Oberseite und Unterseite) hohe thermische und elektrische Anforderungen gestellt. Üblicherweise wird die Unterseite des Halbleiters mit einer Lotverbindung oder teilweise auch mit einer gesinterten oder diffusionsgelöteten Verbindung kontaktiert.
Die Oberseite des Halbleiters weist standardgemäß eine Metallisierung oder Metallschicht auf, die für den Bondprozess dicker Aluminiumdrähte optimiert ist. Trotz der dehnungsintensiven Metallisierungsschichten auf der Ober- und Unterseite des Halbleiters, werden die Halbleiter zur Reduzierung der elektrischen Verluste dennoch immer dünner. Aktuell sind Leistungshalbleiter auf dem Markt mit nur ca. 70 μm Gesamtdicke. Forschungsinstitute konnten bereits erste extreme Waferdünnungen bis auf 10 μm vorlegen.
Nachteile des Standes der Technik
Einen großen Einfluss auf die Begrenzung der Lebensdauer eines Leistungsmoduls hat die oberseitige Chipkontaktierung. Die sehr robuste Sinterverbindung auf der Unterseite eines Chips verhilft nur zu einer geringen Erhöhung der Modullebenszeit, da das Versagen der Aluminiumdrähte auf der Oberseite des Halbleiters den limitierenden Faktor darstellt.
Die Al-Bondtechnologie ist seit vielen Jahren in den Fertigungslinien der Leistungselektronik etabliert. Ein stetiges Optimieren des Bondprozesses hat für einen Anstieg der zu erwartenden Lebenszeit dieser Verbindung gesorgt. Dieses hohe Niveau befindet sich jedoch annähernd an der physikalischen Grenze der Belastbarkeit einer Aluminiumschweißverbindung, so dass große Schritte in der Lebenszeiterwartung nur durch neue Konzepte in der Aufbau und Verbindungstechnik (AVT) realisiert werden können. Diese Notwendigkeit wird auch durch die Tatsache, dass die Sintertechnologie auf der Unterseite des Halbleiters bereits jetzt (relativ zu der Löttechnologie gesehen) einen zweistelligen Anstieg im Faktor der Lebenszeiterwartung zeigt, bestärkt.
Darüber hinaus zeigen sich im Prozess Schwierigkeiten beim Handling der bis zu 70 μm dünnen Halbleiter (die in Zukunft bei noch dünneren Halbleiter stark ansteigen werden!). Die sehr dünne Siliziumschicht ist damit sowohl bei der Parametrierung der Fertigungs- und Prüfprozesse als auch bei der Gestaltung der Aufbaukonzepte ein größer werdendes Ausbeuterisiko in der Fertigung. Die Bruchgefahr ist nicht nur bei thermomechanischen Spannungen gegeben, ferner auch bei leichten Belastungen in den Fertigungsprozessen (z. B. Aufsetzen der Kontaktnadel für Hochstromtests auf Waferlevel).
Die Erfindung strebt nun an, die Lebensdauer und die Fertigungstauglichkeit eines Leistungsmoduls, insbesondere des Leistungshalbleiterchips zu verbessern, indem ein Verfahren zum Bestücken der Chipoberflächen mit einem mechanischen Schutz vorgeschlagen wird, der auf der/den oberseitigen Potentialfläche(n) fest verankert wird. Gleichzeitig ist die Ausbeute durch eine stabilere und weniger bruchgefährdete Ausbildung zu erhöhen.
Verbesserung des Standes der Technik
Erfindungsgemäß wird dies durch die Merkmale des Hauptanspruchs gelöst. Die Unteransprüche geben vorteilhafte Ausführungen wieder. Um den Umstieg auf diese neue Technologie für die oberseitige Kontaktierung zu realisieren, werden notwendige Modifikationen zunächst am Aufbau des Leistungsmoduls beschrieben.
Diese Modifikationen ermöglichen den Umstieg der oberseitigen Kontaktierung auf die Dickdraht Kupferbondtechnologie, was für eine drastische Zunahme der Lastwechselfestigkeit sorgt. Darüber hinaus sorgen die Modifikationen auch für eine Reduzierung der Bruchgefahr, die aufgrund der thermomechanischen Spannungen des Halbleiters und der mechanischen Belastungen aus dem Fertigungsprozess hervorgerufen werden.
Bewirkt wird dies durch die Anordnung metallischer Layer wenigstens oberhalb und bevorzugt auch unterhalb des Halbleiters, der dadurch symmetrisch thermomechanisch gespannt wird.
Weiter bilden die dünnen Layer oder Formkörper über den Potentialflächen einen mechanischen Schutz der Oberflächen, zum Beispiel bei kraftschlüssig kontaktierenden Prüfverfahren (Hochstromtests auf Waferlevel). Das ermöglicht eine sichere elektrische Prüfung der Halbleiter, bevor die oberseitige, belastende Bond-Kontaktierung des Halbleiters realisiert wurde. Für die elektrische Prüfung kann nun die Oberfläche des mit dem Halbleiter stoffschlüssig verbundenen metallischen Layers z. B. mit speziellen Federtools kontaktiert werden, ohne dass die Gefahr besteht, die feinen Oberflächenstrukturen des Halbleiters zu zerstören.
Dabei betrifft die Erfindung sowohl einen einzelnen Leistungshalbleiter-Chip, eine Anordnung von Leistungshalbleitern auf einem Substrat oder auch einen Halbleiterwafer bestehend aus dem Verbund von Halbleiterbauelementen. Der einzelne Chip (7, Detail 12), die Anordnung oder der ganze Waferverbund (3, Detail 6) wird auf der Oberseite mit einem sog. Formkörper 4; 5 aus Metall (vorzugsweise elektrisch und thermisch gut leitend wie Cu, Ag, Au, Al, Mo, W und ihre Legierungen) versehen, der etwa 30 μm bis 300 μm stark ist. Dabei kommen sowohl für dünne Halbleiter im Bereich von 30 μm Formkörper zwischen 30 μm und 40 μm, wie auch für dickere Halbleiterchips von 150 μm–200 μm entsprechend etwas dickere Formkörper zwischen 100 μm und 150 μm Dicke in Frage.
Dieser Formkörper 4; 5 wird mit Hilfe der Niedertemperatur-Sintertechnologie (Ag-Schicht 7) (oder diffusionsgelötet oder geklebt) auf der Metallisierungsschicht 8 des Halbleiters 12 befestigt. Der Formkörper überragt dabei nicht die Abmessungen des einzelnen Halbleiters 12, kann aber in einigen Ausführungen Teile der Oberseite aussparen.
Die erforderlichen Formkörper 4; 5 für die oberseitigen Kontaktflächen 8 werden dabei durch eine Strukturierung einer Metallfolie 3 aus der Fläche heraus erstellt und sind von einer Trägerfolie 1 mit Haftschicht 2 (1) getragen, um sie auf die sinterbereite Oberfläche(n) des einzelnen Leistungshalbleiters, einer Anordnung von Leistungshalbleitern oder dem ganzen Waferverbund 6 zu übertragen.
Hierzu wird die erforderliche Position und Fläche der oberseitigen Kontakte auf die Struktur der Metallfolie übertragen. Dies geschieht zum Beispiel durch Lithografie und Ätztechnik oder durch Laserschneiden (Alternativ: Fräsen) und Extraktion des Verschnitts (2).
Die Formkörper 4, 5 können dabei zusätzlich in einer bevorzugten Ausführungsform von einer oxidationshemmenden Schicht überzogen sein (z. B. NiAu-Schichtsystem 8, Detail 10).
Die Trägerfolie dient dabei zur positionsgenauen Fixierung der Formkörper untereinander im Verbund.
Die oberseitigen Kontakte des Halbleiters sind nun als ein Verbindungspartner mit einer Verbindungsschicht 7 aus sinterfähigem Silber innerhalb der Grenzen der Kontaktflächen belegt (3). Die alternative Aufbringung des Sintersilbers auf die Formkörper 4; 5 ist auch möglich.
Wird die Trägerfolie mit den fixierten Formkörpern auf den oder die Leistungshalbleiter abgelegt, ist durch die Verbindung der Formkörper 4; 5 mit der Trägerfolie 1 dafür gesorgt, dass alle Sollpositionen parallel belegt werden. Somit ist auch mit einer Vielzahl von Leistungshalbleitern eine rationelle und kostengünstige Bestückung durch Formkörper gewährleistet.
Die Bestückung der Formkörper 4; 5 erfolgt im Verbund mit der Trägerfolie 1 z. B. durch einen Oberstempel, der die Folie z. B. durch Unterdruck trägt. Eine Kamera gesteuerte X-Y-Relativbewegung von Halbleiterträger und Oberstempel sorgt für eine hohe Positioniergenauigkeit von Trägerfolie und Leistungshalbleiteranordnung oder -waferverbund. Eine Platzierung über die Z-Achse sorgt für die Ablage der Trägerfolie und aller Formkörper auf den vorherbestimmten oberseitigen Kontaktflächen des/der Halbleiter (4). Eine durch Justierung erreichte Position kann dabei durch beispielsweise Kleben einzelner Punkte der Trägerfolie auf der Chipoberfläche fixiert werden. Alternativ können Formkörper durch ein Verkrallen der Sinterschicht für ein Anheften sorgen.
In der 4 kann man nun die nach dem Kontakt der Formkörper mit der Verbindungschicht erfolgende stoffliche Verbindung von Halbleiterkontaktfläche und Formkörper durch die Verbindungsschicht 7 sehen. Alternativ kann die Verbindungsschicht ein Weichlot sein (Sn-, Pb-, Au-Basislote) zum Fließlöten oder Diffusionslöten der Partner. Die Verbindungsschicht kann aber auch eine überwiegend Ag-haltige Schicht zum Niedertemperatur-Sintern der Partner sein.
Sind die Leistungshalbleiter z. B. Dioden, so trägt eine einzelne Diode typischerweise nur einen Formkörper, der durch die Positionierung genau innerhalb der Grenzen der Kontaktflächen des Leistungshalbleiters platziert wird.
Sind die Leistungshalbleiter Transitoren, so sind es auf der Oberseite des Halbleiters mindestens die Kontaktflächen des Gates und des Emitters, in Ausnahmefällen zusätzlich noch die Kontaktflächen des Kollektors (Gallium-Nitrid-Halbleiter), die durch jeweils mindestens einen Formkörper kontaktiert werden.
Die Trägerfolie 1 ist dabei hochtemperaturfest und widersteht den Prozesstemperaturen des Lötens oder des Sinterns, so dass sie sich nach der stofflichen Verbindung der Formkörper mit den Kontaktflächen entfernen lässt und lediglich die Formkörper auf den vorherbestimmten Positionen hinterlässt (5).
Die Trägerfolie besitzt eine temporäre Fixierkraft, die die Formkörper zeitlich begrenzt bis mindestens nach der Positionierung auf den Kontaktflächen des/der Halbleiters trägt.
Die Trägerfolie kann in ihrer Fixierkraft z. B. UV-Belichtung auf Anforderung verringert werden, damit der Ablöseprozess rückstandslos ermöglicht wird. In einer alternativen Ausgestaltung besitzt die Trägerfolie bereits geöffnete Bereiche („Fenster”) im Bereich der Formkörper. Diese Fenster erleichtern es, die Forderung nach unversehrten Oberflächen zu erreichen: Im Bereich der Fenster können auf diese Weise keine Kleberreste verbleiben und im Bereich der Fenster ist eine eventuell erforderliche Reinigung (Flüssig- oder Plasmareinigung) direkt auf dem Formkörper möglich. Später können diese Bereiche durch Bondtechniken kontaktiert werden. Eine vergleichbar wirkende Massnahme zur Vermeidung von Klebstoffresten ist die partielle Freistellung von Klebstoff auf der Trägerfolie über dem Gebiet der Bondfläche des Formkörpers.
Eine bevorzugte Ausführung ist dabei auf das Kupferdickdrahtbonden (z. B. bis 600 μm Durchmesser) optimiert. Der Stromfluss in den dicken Kupfer-Kontaktleitern verläuft dann von der Oberfläche der einzelnen Formkörper auf die entsprechenden Potentiale der Substratoberfläche.
Weitere Vorteile und Merkmale der Erfindung ergeben sich aus nachfolgender Beschreibung eines bevorzugten Ausführungsbeispiels anhand der beigefügten Abbildung. Dabei zeigt:
1 eine Darstellung einer Trägerfolie 1 mit einer Haftschicht 2 auf einer Metallfolie 3,
2 eine Strukturierung der Metallfolie in einzelne Formkörper 4, 5,
3 die miteinander zu verbindenden Elemente der 2 auf einem Waferverbund 6, auf dem Verbindungsschichten 7 aus Sintermaterial auf Metallisierungsschichten 8 aufgebracht ist,
4 den Sinterschritt mit Druck und ggf. Wärme,
5 den Schritt des Entfernens der Trägerfolie 1 und der Haftschicht 2,
6 eine Andeutung des Vereinzelungsprozesses der Halbleiterbausteine mit auf ihnen fest versinterten Formkörpern.
7 einen Chip 12 mit Formkörper 4, und
8 den Chip der 7 mit einer zusätzlichen oxidationshemmenden Schicht 10.
Die geschaffenen Vorteile durch das Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten oder Bändchen bestehen insbesondere darin, dass weder beim Bonden noch bei vorangehenden oder nachfolgenden Schritten die Gefahr einer Beschädigung der dünnen Metallisierungsschichten oder Strukturen des Halbleiters besteht, und eine verbesserte Stromverteilung erreicht wird. Beim Kupfer-Dickdrahtbonden (z. B. bis 600 μm Durchmesser der Drähte) verläuft der Strom von zentralen Anheftungsbereichen der Drähte auf den Formkörpern nun verteilt durch einen Formkörpern auf die entsprechenden Potentialflächen der Substratoberfläche.
Dabei wird vorgeschlagen, das in den 1 bis 8 schematisch beschriebene Verfahren zum Verbinden eines Leistungshalbleiterchips 12 mit oberseitigen Potentialflächen mit Dickdrähten, mit den folgenden Schritten durchzuführen: Bereitstellen eines der Formgebung der oberseitigen Potentialflächen entsprechenden metallischen Formkörpers 4; 5, Aufbringen einer Verbindungsschicht 7 auf die oberseitigen Potentialflächen oder den metallischen Formkörper 4; 5, Aufbringen des metallischen Formkörpers 4; 5 und Fügen einer stoffschlüssigen, elektrisch leitenden Verbindung mit den Potentialflächen vor einem Dickdraht-Bonden auf der nicht gefügten Oberseite des Formkörpers 4; 5.
Nicht dargestellt, aber Gegenstand einer bevorzugten Variante ist, dass ein weiterer Formkörper in der Formgebung des Chips an der Unterseite des Leistungshalbleiterchips 12 bereitgestellt wird, und über eine Verbindungsschicht an der den oberseitigen Potentialflächen gegenüberliegenden Unterseite stoffschlüssig mit den Leistungshalbleiterchips 12 verbunden wird.
Als Material für die Formkörper 4; 5 wird ein Metall der Gruppe Cu, Ag, Au, Mo, Al, W oder ihrer Legierungen vorgeschlagen, wobei die Legierungen eines oder mehrere Metalle der vorgenannten Gruppe aufweisen.
Für die Verbindungsschicht zur Fügung der Formkörper 4; 5 auf die oberseitigen Potentialflächen wird Niedertemperatur-Sintertechnologie, Diffusionslötung oder Kleben an dem Leistungshalbleiterchip 12 vorgesehen und weiter vorgeschlagen, dass die mit einer Sinterschicht zur Verbindung eingesetzten Formkörper 4; 5 vor dem Aufbringen des Sintermaterials mit Silber oder Nickel-Gold beschichtet werden. Die Alternative ist, dass das Sintermaterial auf Metallisierungsschichten 8 z. B. die oberseitigen Potentialflächen eines Waferverbunds 6 aufgebracht wird (3).
Als Material, auf dem das Bereitstellen der Formkörper 4; 5 erfolgt, wird eine flexible organische Trägerfolie 1, z. B. aus Polyimid oder Polyamid, vorgeschlagen. Eine Vielzahl anderer Materialien wie NOMEX-Folie sind denkbar, um ein elektrisch isolierendes, der thermischen Belastung beim Fügen widerstehendes Trägerblatt auch für größere Bereiche z. B. eines Waferverbunds 6 aus Trägerfolie zu bilden.
Das Trägerblatt kann dann mit einer entsprechend der Zahl der Potentialflächen vorgesehenen Anzahl von Formkörpern 4; 5 auf einen oder mehrere insbesondere noch nicht vereinzelte Leistungshalbleiterchips 12 eines Waferverbunds 6 vor dem Fügen aufgebracht werden. Eine Haftschicht 2 hält die Formkörper 4; 5 an dem Trägerblatt. Nach dem Fügen kann das Trägerblatt von den Formkörpern 4; 5 abgezogen werden, so dass es dem Dickdrahtbonden nicht entgegensteht. Eine alternative Ausführung, bei der in dem Trägerblatt Stanzungen für das Dickdrahtbonden vorgesehen sind, ist ebenfalls möglich. Hier verbliebe das Trägerblatt zumindest als Rand, der ggf. noch Schutzfunktion entfalten kann.
In einer alternativen Ausgestaltung besitzt die abziehbare Trägerfolie Bereiche, bei denen auf Teilflächen kein Klebstoff einer Haftschicht 2 vorgesehen ist, oder sogar durch Ausstanzungen oder dgl. geöffnete Bereiche („Fenster”) im Bereich zum Beispiel der Mitte der Oberseite der Formkörper in der Folie geschaffen werden.
Diese Fenster, die bevorzugt oberhalb derjenigen zentralen Teilflächen der Formkörper vorgesehen werden, die zum Bonden bereitstehen, erleichtern es, die Forderung nach unversehrten Oberflächen, insbesondere Oberflächenbereichen ohne Kleberrückstände, beim späteren Dickdraht-Bonden zu erreichen.
Damit schafft das erfindungsgemäße Verfahren mehrere Vorteile:

• Die Formkörper ermöglichen eine oberseitige Kontaktierung durch dicke Kupferdrähte und Kupferbändchen, gerade auch bei dünnen Halbleiterelementen.
• Die Formkörper schützen die sensiblen dünn metallisierten Oberflächen der Halbleiter (typisch nur ca. 3–4 μm) beim Kupferdickdrahtbonden.
• Die Formkörper sorgen für eine bessere Stromdichteverteilung auf dem gesamten Querschnitt der Chipoberfläche.
• Die Formkörper schützen die sensible Oberflächenstruktur des Halbleiters beim kraftschlüssigen Kontaktieren durch federnde Kontakte. Das erleichtert die nicht zerstörende, elektrische Qualitätsprüfung in den Fertigungslinien.
• Eine unterseitige Schicht verhindert durch eine Symmetrisierung der mechanischen Spannungen den Schüsseleffekt (Verformung des Halbleiterelementes).
• Ober- und unterseitige Trägerfolien bilden Leiterflächenfelder, die einen ganzen Wafer überdecken können und so kostengünstig und präzise die parallele Kontaktierung alter Kontaktflächen ermöglichen.

Claims

Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips (12) mit oberseitigen Potentialflächen zu Dickdrähten oder Bändchen, gekennzeichnet durch – Bereitstellen eines der Formgebung der oberseitigen Potentialflächen entsprechenden metallischen Formkörpers (4; 5), – Aufbringen einer Verbindungsschicht (7) auf die oberseitigen Potentialflächen oder den metallischen Formkörper (4; 5), und – Aufbringen des metallischen Formkörpers (4; 5) und Fügen einer stoffschlüssigen, elektrisch leitenden Verbindung mit den Potentialflächen vor einem Dickdraht-Bonden auf der nicht gefügten Oberseite des Formkörpers (4; 5).
Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips (12) nach Anspruch 1, dadurch gekennzeichnet, dass die bereitgestellten Formkörper (4; 5) aus wenigstens einem Metall der Gruppe Cu, Ag, Au, Mo, Al, W oder ihrer Legierungen bestehen, wobei die Legierungen eines oder mehrere Metalle der vorgenannten Gruppe aufweisen.
Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips (12) nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass mittels der Verbindungsschicht (7) Formkörper (4; 5) und Potentialflächen mit Niedertemperatur-Sintertechnologie, Diffusionslötung oder Kleben an dem Leistungshalbleiterchip (12) aneinander gefügt werden.
Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips (12) nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Bereitstellen der Formkörper (4; 5) auf einer organischen Trägerfolie (1) erfolgt.
Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips (12) nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein weiterer Formkörper in der Formgebung der Unterseite des Leistungshalbleiterchips (12) bereitgestellt wird, der über eine Verbindungsschicht an der den oberseitigen Potentialflächen gegenüberliegenden Unterseite des Leistungshalbleiterchips (12) stoffschlüssig mit diesem verbunden wird.
Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips (12) nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein elektrisch isolierendes, der thermischen Belastung beim Fügen widerstehendes Material für die Trägerfolie (1) verwendet wird.
Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips (12) nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein Trägerblatt aus Trägerfolie (1) mit einer eine entsprechend der Zahl der Potentialflächen vorgesehenen Anzahl von Formkörpern (4; 5) auf zwei oder mehreren noch nicht vereinzelten Leistungshalbleiterchips (12) vor dem Fügen aufgebracht wird.
Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips (12) nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Trägerblatt nach dem Fügen der Formkörper (4; 5) vor dem Vereinzeln der Leistungshalbleiterchips (12) entfernt wird.
Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips (12) nach einem der vorangehenden Ansprüche 1–7, dadurch gekennzeichnet, dass das Trägerblatt oberhalb der zum Bonden vorgesehenen zentralen Teilflächen der Formkörper (4; 5) nicht mit Klebstoff versehen ist.