DE102011053871A1

DE102011053871A1 - Multichip-Halbleitergehäuse und deren Zusammenbau

Info

Publication number: DE102011053871A1
Application number: DE102011053871A
Authority: DE
Inventors: Chooi Mei Chong; Teck Sim Lee
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2010-09-24
Filing date: 2011-09-22
Publication date: 2012-03-29
Anticipated expiration: 2031-09-23
Also published as: CN102420217B; US20120074546A1; US8836101B2; DE102011053871B4; CN102420217A

Abstract

Es werden Halbleitergehäuse und Verfahren zu ihrer Herstellung beschrieben. In einer Ausführungsform enthält das Halbleitergehäuse ein Substrat mit einem ersten und einem zweiten Die-Attach-Pad. Ein erstes Mikroplättchen wird über dem ersten Die-Attach-Pad angeordnet. Ein zweites Mikroplättchen wird über dem zweiten Die-Attach-Pad angeordnet. Ein drittes Mikroplättchen wird zwischen dem ersten und dem zweiten Mikroplättchen angeordnet. Das dritte Mikroplättchen hat einen ersten, einen zweiten und einen dritten Teil derart, dass der erste Teil über einem Teil des ersten Mikroplättchens angeordnet ist, der zweite Teil über einem Teil des zweiten Mikroplättchens angeordnet ist, und der dritte Teil über einem Bereich zwischen dem ersten Mikroplättchen und dem zweiten Mikroplättchen angeordnet ist.

Description

TECHNISCHES GEBIET
Die vorliegende Erfindung bezieht sich allgemein auf Halbleitergehäuse, und insbesondere auf Multichip-Halbleitergehäuse und deren Zusammenbau.
HINTERGRUND
Integrierte Schaltkreise sind üblicherweise in einem Gehäuse eingeschlossen, das einen Schutz vor Umgebungsbedingungen bietet und eine elektrische Verbindung zwischen dem Halbleiterchip und einem anderen elektrischen Bauteil wie einer Leiterplatte (Printed Circuit Board) oder einer Hauptplatine (Motherboard) ermöglicht. Ein Halbleitergehäuse kann einen Anschlüsse (Leads) aufweisenden, tragenden Leadframe, einen elektrisch mit dem Leadframe gekoppelten Halbleiterchip und ein Einkapselungsmaterial enthalten, mit dem eine Fläche des Leadframes und der Chip umformt werden.
Leadframe-Gehäuse werden aufgrund ihrer geringen Herstellungskosten und hohen Zuverlässigkeit beim Halbleiterchip-Packaging verwendet. Der Kostenvorteil eines Leadframes nimmt aber mit einer Erhöhung der Komplexität des Packagings ab. Zum Beispiel erfordern Gehäuse, die die Integration mehrerer Chips erfordern, aufgrund der Vergrößerung der Gehäusegröße und der Prozess-Komplexität die Verwendung teurerer Leadframes.
Es ist deshalb eine Aufgabe der vorliegenden Erfindung, ein verbessertes Halbleitergehäuse sowie ein verbessertes Verfahren zur Herstellung eines Halbleitergehäuses anzugeben. Diese Aufgabe wird durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen sind Gegenstand von Unteransprüchen.
ZUSAMMENFASSUNG DER ERFINDUNG
Dieses und andere Probleme werden allgemein gelöst oder umgangen, und technische Vorteile werden allgemein durch Ausführungsbeispiele der vorliegenden Erfindung erreicht.
Gemäß einer Ausführungsform der vorliegenden Erfindung enthält ein Halbleitergehäuse ein Substrat, das ein erstes und ein zweites Die-Attach-Pad (Chipbefestigungsfeld) aufweist. Ein erstes Mikroplättchen (Die, Chip) ist über dem ersten Die-Attach-Pad angeordnet. Ein zweites Mikroplättchen ist über dem zweiten Die-Attach-Pad angeordnet. Ein drittes Mikroplättchen, das mindestens einen ersten, einen zweiten und einen dritten Teil aufweist, ist zwischen dem ersten und dem zweiten Mikroplättchen so angeordnet, dass der erste Teil über einem Teil des ersten Mikroplättchens angeordnet ist, der zweite Teil über einem Teil des zweiten Mikroplättchens angeordnet ist und der dritte Teil über einem Bereich zwischen dem ersten Mikroplättchen und dem zweiten Mikroplättchen angeordnet ist.
Gemäß einer Ausführungsform der Erfindung enthält ein Verfahren zum Formen eines Halbleitergehäuses das Befestigen eines ersten Mikroplättchens über einem ersten Die-Attach-Pad eines Substrats. Ein zweites Mikroplättchen wird über einem zweiten Die-Attach-Pad des Substrats befestigt. Das Verfahren enthält weiter das Befestigen eines dritten Mikroplättchens am ersten und am zweiten Mikroplättchen. In einer oder mehr Ausführungsformen ist ein erster Teil des dritten Mikroplättchens an einem ersten Teil des ersten Mikroplättchens befestigt, ein zweiter Teil des dritten Mikroplättchens ist an einem ersten Teil des zweiten Mikroplättchens befestigt und ein dritter Teil des dritten Mikroplättchens ist an einem ersten Bereich zwischen dem ersten Mikroplättchen und dem zweiten Mikroplättchen befestigt.
Bisher wurden die Merkmale einer Ausführungsform der vorliegenden Erfindung ziemlich allgemein umrissen, damit die nachfolgende ausführliche Beschreibung der Erfindung besser verstanden wird. Nachfolgend werden zusätzliche Merkmale und Vorteile von Ausführungsformen der Erfindung beschrieben, die den Gegenstand der Ansprüche der Erfindung bilden. Dem Fachmann sollte klar sein, dass die offenbarte Konzeption und spezifischen Ausführungsformen ohne Weiteres als eine Basis zur Veränderung oder Konstruktion anderer Strukturen oder Prozesse zur Durchführung der gleichen Ziele der vorliegenden Erfindung verwendet werden können. Es sollte dem Fachmann auch klar sein, dass solche gleichartigen Konstruktionen den Rahmen der Erfindung, wie sie in den beiliegenden Ansprüchen dargelegt wird, nicht verlassen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Zum besseren Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgenden Beschreibungen zusammen mit der beiliegenden Zeichnung Bezug genommen, in denen:
1, die die 1a und 1b umfasst, ein Halbleitergehäuse gemäß einer Ausführungsform der Erfindung ist, wobei 1a eine Draufsicht darstellt, und wobei Figur 1b eine Querschnittsansicht des Halbleitergehäuses darstellt;
2 ein Leadframe-Substrat darstellt, das gemäß Ausführungsformen der Erfindung verwendet wird;
3 einen Teil des Leadframe-Substrats der 2 gemäß Ausführungsformen der Erfindung darstellt, wobei 3a eine Querschnittsansicht und 3b eine Draufsicht darstellt;
4, die die 4a und 4b umfasst, das Halbleitergehäuse in einem Herstellungsschritt gemäß einer Ausführungsform der Erfindung darstellt, wobei 4a eine Querschnittsansicht und 4b eine Draufsicht darstellt;
5 eine Draufsicht des Halbleitergehäuses in einem nächsten Herstellungsschritt gemäß einer Ausführungsform der Erfindung darstellt;
6, die die 6a und 6b umfasst, das Halbleitergehäuse in einem folgenden Herstellungsschritt gemäß einer Ausführungsform der Erfindung darstellt, wobei 6a eine Querschnittsansicht und 6b eine Draufsicht darstellt;
7, die die 7a und 7b umfasst, das Halbleitergehäuse in einem folgenden Herstellungsschritt gemäß einer Ausführungsform der Erfindung darstellt, wobei 7a eine Querschnittsansicht und 7b eine Draufsicht darstellt;
8 eine Querschnittsansicht des Halbleitergehäuses in einem nächsten Herstellungsschritt nach der Formeinkapselung (Mold encapsulation) gemäß einer Ausführungsform der Erfindung darstellt;
9, die die 9a und 9b umfasst, den Vereinzelungsprozess (Dicing) nach Formeinkapselung gemäß einer Ausführungsform der Erfindung darstellt, wobei 9a das Halbleitergehäuse vor der Vereinzelung darstellt, während 9b das Halbleitergehäuse nach der Vereinzelung darstellt;
10 eine Ausführungsform der Erfindung darstellt, bei der Chips verschiedener Dicken verwendet werden;
11, die die 11a und 11b umfasst, Ausführungsformen darstellt, die eine verschiedene Anzahl von ersten Mikroplättchen haben, die über jedem der Die-Attach-Pads angeordnet sind;
12 ein Halbleitergehäuse gemäß einer Ausführungsform der Erfindung darstellt, wobei der Bereich der räumlichen Ausdehnung (Footprint) des Substrats reduziert ist, obwohl die Anzahl von Die-Attach-Pads nicht reduziert ist; und
13, die die 13a und 13b umfasst, eine Ausführungsform des Halbleitergehäuses darstellt, wobei Chips verschiedener Größen effizient gehäust sind.
Entsprechende Bezugszeichen und Symbole in den verschiedenen Figuren beziehen sich allgemein auf entsprechende Bauteile, wenn nicht anders angegeben. Die Figuren sollen die relevanten Aspekte der Ausführungsformen klar veranschaulichen und entsprechen nicht unbedingt dem Maßstab.
AUSFÜHRLICHE BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN
Die Herstellung und Verwendung verschiedener Ausführungsformen werden nachfolgend im Einzelnen erörtert. Es ist aber klar, dass die vorliegende Erfindung viele anwendbare erfinderische Konzepte liefert, die in einer großen Vielfalt von spezifischen Kontexten verkörpert werden können. Die erörterten spezifischen Ausführungsformen sind nur Beispiele für verschiedene Wege, die Erfindung durchzuführen und zu nützen, und schränken den Rahmen der Erfindung nicht ein.
Das Integrieren einer Vielzahl von Chips in ein einziges Halbleitergehäuse erfordert die Verwendung großer Die-Pads zum Tragen aller Chips. Alternativ werden viele Die-Pads so verwendet, dass jedes Die-Pad einen bestimmten Chip trägt. All dies erhöht aber die Gehäusegröße, wodurch die Verwendung teurer Häusungstechniken erforderlich wird. Zum Beispiel erfordern größere Gehäuse die Verwendung eines teureren Hohlraum-Formgebungsprozesses (Cavity molding), während kleinere Gehäuse unter Verwendung des weniger teuren Mold Array Process (MAP), auch Map Molding Process genannt, hergestellt werden können. In verschiedenen Ausführungsformen reduziert die vorliegende Erfindung die Gehäusegröße von Multichip-Halbleitergehäusen durch Verwendung eines neuen Integrationsschemas. Dies ermöglicht die Verwendung des weniger teuren Map Molding Process.
In verschiedenen Ausführungsformen reduziert die vorliegende Erfindung die Gehäusegröße durch teilweises Stapeln von Chips, wodurch die Gehäusegröße reduziert wird. In einer oder mehreren Ausführungsformen wird die Gehäusegröße durch Entfernen eines zentral angeordneten Die-Pads des Leadframes reduziert.
Eine strukturelle Ausführungsform eines Halbleitergehäuses wird unter Verwendung von 1 beschrieben. Ein Verfahren zur Herstellung des Halbleitergehäuses gemäß Ausführungsformen der Erfindung wird unter Verwendung der 2–9 beschrieben. Weitere strukturelle Ausführungsformen werden unter Verwendung der 10–13 beschrieben.
Ein Halbleitergehäuse ist gemäß einer Ausführungsform der Erfindung unter Verwendung der 1 dargestellt. Unter Bezug auf 1a enthält ein Substrat 10 erste und zweite Die-Attach-Pads 11 und 12. In verschiedenen Ausführungsformen enthält das Substrat 10 eine Leiterplatte, eine Keramik-Leiterplatte, oder einen Bump Chip Carrier (BCC) metallischen Träger.
In verschiedenen Ausführungsformen enthält das Substrat 10 einen Leadframe mit einer Dual Flat Non Lead (DFN) (wie in 1a dargestellt), Quad Flat No Lead (QFN) und Small Outline No Lead (SON) Rahmenstruktur. Ein Leadframe ist ein leitender Träger oder eine Rahmenstruktur zum sicheren Befestigen eines Chips mit integrierter Schaltung (IC) oder Mikroplättchens einer Halbleitervorrichtung. Abhängig von der Art des geformten Gehäuses variiert die Dicke des Leadframes zum Beispiel zwischen etwa 0.1 mm und etwa 2 mm. In verschiedenen Ausführungsformen weist der Leadframe eine Dicke zwischen etwa 0.05 mm und etwa 0.4 mm auf.
In verschiedenen Ausführungsformen enthält das Substrat 10 leitende Metalle wie Kupfer, Kupferlegierungen oder Eisen-Nickel-Legierungen (wie ”Legierung 42”, Invar, usw.), Aluminium, Siliziumlegierungen, Magnesium, und Zink einschließlich Legierungen wie Messing. Die Materialien des Substrats 10 werden auf der Basis der gewünschten thermischen, mechanischen und elektrischen Eigenschaften gewählt. Das Substrat 10 kann durch Ätz- und/oder Prägeprozesse geformt werden.
Das Substrat 10 enthält elektrische Felder (Pads) auf einer Bodenfläche zum Liefern einer elektrischen Verbindung mit dem Gehäuse. Das Substrat 10 kann auch thermische Pads enthalten, um wirksam Wärme aus den aktiven Vorrichtungen zu entziehen. So liefert der Träger 10 nicht nur eine stabile Tragbasis zum sicheren Befestigen der ersten Mikroplättchen 30, sondern überträgt auch vorteilhafterweise Wärme von den ersten Mikroplättchen 30 zu einem Hitzeverteiler (nicht gezeigt) und/oder zu einer optionalen Wärmesenke (nicht gezeigt).
Eine Vielzahl von Kontakten 55 sind um das erste und das zweite Die-Attach-Pad 11 und 12 herum angeordnet. In einer Ausführungsform weist das Halbleitergehäuse mindestens vier erste Mikroplättchen 30 auf, die auf dem ersten und dem zweiten Die-Attach-Pad 11 und 12 angeordnet sind. In einer Ausführungsform hat jedes Die-Attach-Pad zwei erste Mikroplättchen 30 über ihm angeordnet. Die ersten Mikroplättchen 30 sind in einer Ausführungsform symmetrisch über dem ersten und dem zweiten Die-Attach-Pad 11 und 12 angeordnet.
Wie in 1b dargestellt, sind die ersten Mikroplättchen 30 mit dem Substrat 10 über ein Lötmittel (Lot) 20 gekoppelt. In verschiedenen Ausführungsformen enthält das Lötmittel 20 eine Silberpaste. In verschiedenen Ausführungsformen enthält das Lötmittel 20 ein beliebiges geeignetes elektrisch leitendes Material zum Koppeln des Substrats 10 mit den ersten Mikroplättchen 30.
Ein zweites Mikroplättchen 50 ist über dem Substrat 10 angeordnet, wie in den 1a und 1b gezeigt. In einer Ausführungsform enthält das zweite Mikroplättchen 50 eine Treiberschaltung, die die ersten Mikroplättchen 30 antreibt. Daher ist in verschiedenen Ausführungsformen das zweite Mikroplättchen 50 symmetrisch zwischen den ersten Mikroplättchen 30 angeordnet. Insbesondere, wie in den 1a und 1b dargestellt, ist das zweite Mikroplättchen 50 über einem Teil der ersten Mikroplättchen 30 angeordnet.
Das erste und das zweite Mikroplättchen 30 und 50 weisen in verschiedenen Ausführungsformen analoge, logische oder Leistungsvorrichtungen auf. In einer oder mehreren Ausführungsformen weisen die ersten Mikroplättchen 30 Leistungsvorrichtungen wie Leistungs-MOSFETs auf, und das zweite Mikroplättchen 50 weist eine Schaltung für den Betrieb des Leistungs-MOSFET auf.
In einer oder mehreren Ausführungsformen weisen die ersten und das zweite Mikroplättchen 30 und 50 Vorrichtungen für Fahrzeuganwendungen (Automotive) auf. In einer Ausführungsform weisen die ersten Mikroplättchen 30 Hochstrom-Motorleistungschips auf, und das zweite Mikroplättchen 50 weist Treiberchips auf, die die Leistungschips antreiben. Die ersten und das zweite Mikroplättchen 30 und 50 steuern den Betrieb von Motoren in verschiedenen Fahrzeug- und Nicht-Fahrzeug-Anwendungen in verschiedenen Ausführungsformen.
Weiter können in verschiedenen Ausführungsformen nicht alle ersten Mikroplättchen 30 gleich sein. In verschiedenen Ausführungsformen können die ersten Mikroplättchen 30 verschiedene Arten von Mikroplättchen sein, einschließlich Mikroplättchen verschiedener Größen und/oder Funktion.
In verschiedenen Ausführungsformen kann das zweite Mikroplättchen 50 elektrisch mit jedem der ersten Mikroplättchen 30 und mit dem Substrat 10 gekoppelt sein. Eine Vielzahl von Bondpads 95 ist auf jedem der ersten und zweiten Mikroplättchen 30 und 50 angeordnet. Jedes Bondpad der Vielzahl von Bondpads 95 ist mit einer aktiven Schaltung innerhalb des ersten und des zweiten Mikroplättchens 30 und 50 gekoppelt.
Eine erste Vielzahl von Bonddrähten 60 koppelt das zweite Mikroplättchen 50 mit jedem der ersten Mikroplättchen 30. Eine zweite Vielzahl von Bonddrähten 65 koppelt das zweite Mikroplättchen 50 mit der Vielzahl von Kontakten 55 auf dem Substrat 10. Jedes der ersten Mikroplättchen 30 ist mit der Vielzahl von Kontakten 55 auf dem Substrat 10 über Kontaktanschlüsse 75 gekoppelt. In alternativen Ausführungsformen können die Kontaktanschlüsse 75 nur dazu beitragen, die ersten Mikroplättchen 30 mechanisch zu tragen, während jede elektrische Verbindung direkt innerhalb des Substrats 10 erfolgt.
In verschiedenen Ausführungsformen werden der erste und der zweite Bonddraht 60 und 65 aus Gold hergestellt, können aber auch aus Kupfer, Aluminium und Legierungen davon hergestellt werden. In verschiedenen Ausführungsformen leiten der erste und der zweite Bonddraht 60 und 65 Strom und/oder I/O-Signale zwischen dem ersten und dem zweiten Mikroplättchen 30 und 50 oder zwischen dem zweiten Mikroplättchen 50 und der Vielzahl von Kontakten 55 auf dem Substrat 10. In gleicher Weise können die Kontaktanschlüsse 75 Strom und/oder I/O-Signale zwischen den ersten Mikroplättchen 30 und dem Substrat 10 leiten.
Vorteilhafterweise wird durch Anordnen des zweiten Mikroplättchens 50 über den ersten Mikroplättchen 30 die Länge der ersten Vielzahl von Bonddrähten 60 verringert, wodurch der Widerstand der elektrischen Verbindungen reduziert sowie unerwünschte Interferenz gemindert wird. Folglich wird die elektrische Leistung des Halbleitergehäuses aufgrund der resultierenden Reduzierung parasitärer Vorrichtungen wie Widerstände, Kondensatoren und Wicklungen verbessert.
In verschiedenen Ausführungsformen ist auch die thermische Leistung des Halbleitergehäuses verbessert. In einer oder mehreren Ausführungsformen enthält das zweite Mikroplättchen 50 einen Temperaturfühler zur Überwachung der Temperatur des Halbleitergehäuses. Die Hauptquelle eines Temperaturanstiegs ist der Betrieb der ersten Mikroplättchen 30. Das Verringern der Länge der ersten Vielzahl von Bonddrähten 60 reduziert auch den thermischen Widerstand zwischen dem zweiten Mikroplättchen 50 und den ersten Mikroplättchen 30. Daher fühlt der Temperaturfühler auf dem zweiten Mikroplättchen 50 die Temperatur der ersten Mikroplättchen 30 effektiver, wodurch die thermische Leistung des Halbleitergehäuses verbessert wird.
Eine Einkapselung 70 (1b) ist über dem Substrat 10 angeordnet und bedeckt die ersten und das zweite Mikroplättchen 30 und 50. In verschiedenen Ausführungsformen schützt die Einkapselung 70 die ersten und das zweite Mikroplättchen 30 und 50 und das Substrat 10. Die Einkapselung 70 enthält ein Formmaterial. In verschiedenen Ausführungsformen enthält die Einkapselung 70 ein Polymer. In einer Ausführungsform enthält die Einkapselung 70 eine Formverbindung (molding compound) auf Epoxy-Basis.
In verschiedenen Ausführungsformen reduziert das Anordnen des zweiten Mikroplättchens 50 über den ersten Mikroplättchen 30 den Bereich (räumliche Ausdehnung) des Substrats 10. Vorteilhafterweise reduzieren Ausführungsformen der Erfindung die Kosten der Herstellung des Halbleitergehäuses aufgrund der Reduzierung im Bereich des Substrats 10.
Ein Verfahren zur Herstellung des Halbleitergehäuses gemäß einer Ausführungsform der Erfindung wird unter Verwendung der 2–9 beschrieben.
2 stellt ein Substrat 10 dar, das eine Vielzahl von Die-Attach-Pads 11a/12a–11f/12f enthält. 3, die die 3a und 3b umfasst, stellt eine genauere Ansicht des in 2 gezeigten Substrats 10 dar. Das Substrat 10 wird unter Verwendung üblicher Techniken hergestellt, die Ätzen und/oder Prägen umfassen. Wie in 3 gezeigt, enthält das Substrat 10 Die-Attach-Pads 11/12 zur Befestigung von Chips. Eine Vielzahl von Kontakten 55 sind den Die-Attach-Pads 11/12 benachbart angeordnet und sind elektrisch nicht mit den Die-Attach-Pads 11/12 gekoppelt. Die Vielzahl von Kontakten 55 sind mit externen Kontakten (nicht gezeigt) auf der Rückseite des Substrats 10 gekoppelt.
4, die die 4a und 4b umfasst, stellt das Halbleitergehäuse nach dem Montieren der ersten Mikroplättchen 30 über dem Substrat 10 dar. Ein Tragband 90 kann an einer Unterseite des Substrats 10 befestigt sein, um das Substrat 10 zu tragen und die Verarbeitung zu vereinfachen. Lötpaste wird auf eine Oberfläche der ersten Mikroplättchen 30 aufgetragen.
In verschiedenen Ausführungsformen enthält die Lötpaste eine Silberpaste. Unter Bezug auf 4 sind die ersten Mikroplättchen 30 über den Die-Attach-Pads 11/12 angeordnet (z. B. 4b, die eine Draufsicht darstellt). Das Gehäuse wird erwärmt, um die das Lötmittel 20 formende Lötpaste wieder flüssig zu machen (4a, die eine Querschnittsansicht darstellt). In einer oder mehreren Ausführungsformen formt das Lötmittel 20 eine erste eutektische Legierung mit einer exponierten Metallschicht auf der Oberfläche der ersten Mikroplättchen 30 und ein zweites Eutektikum mit einer exponierten Metallschicht auf der Oberfläche des Substrats 10. Folglich sind nur die exponierten Metallschichten auf den ersten Mikroplättchen 30 und dem Substrat 10 elektrisch mit dem Lötmittel 20 gekoppelt.
Dann wird, wie in 5 dargestellt, jedes der ersten Mikroplättchen 30 mit der Vielzahl von Kontakten 55 auf dem Substrat 10 über Kontaktanschlüsse 75 gekoppelt. Die ersten Mikroplättchen 30 werden dadurch mit externen Kontakten auf der Rückseite des Substrats 10 gekoppelt.
Unter Bezug auf 6 wird ein zweites Mikroplättchen 50 mit den ersten Mikroplättchen 30 gebondet. Wie in der Draufsicht der 6b dargestellt, wird das zweite Mikroplättchen 50 symmetrisch zwischen und über den ersten Mikroplättchen 30 angeordnet. In verschiedenen Ausführungsformen überlappt nur ein Teil des zweiten Mikroplättchens 50 mit den ersten Mikroplättchen 30. Der verbleibende Teil des zweiten Mikroplättchens 50 ist über einer Lücke zwischen den ersten Mikroplättchen 30 angeordnet, wie in der Querschnittsansicht der 6a dargestellt ist.
Das zweite Mikroplättchen 50 ist an den ersten Mikroplättchen 30 unter Verwendung einer Klebfolie (bzw. eines haftvermittelnden Films) 40 (6a und 6b) befestigt. In verschiedenen Ausführungsformen ist die Klebfolie 40 zum Beispiel ein elektrischer Isolator, der ein Polymermaterial enthält. Die Rückseite des zweiten Mikroplättchens 50 wird mit einer Klebfolie 40 vorlaminiert. In einer Ausführungsform liegt die Rückseite des zweiten Mikroplättchens einer Oberfläche gegenüber, die die aktiven Vorrichtungen aufweist. In verschiedenen Ausführungsformen wird die Klebfolie 40 auf die Rückseite des zweiten Mikroplättchens 50 aufgebracht. Das Halbleitergehäuse wird erwärmt, um die Klebfolie 40 zu härten, wodurch physikalische Verbindungen zwischen den ersten und dem zweiten Mikroplättchen 30 und 50 geformt werden.
7, die die 7a und 7b umfasst, stellt das Halbleitergehäuse nach dem Formen von Drahtbonds dar, wobei 7a eine Querschnittsansicht und 7b eine Draufsicht ist.
Unter Bezug auf 7a koppelt eine erste Vielzahl von Bonddrähten 60 das zweite Mikroplättchen 50 mit jedem der ersten Mikroplättchen 30. Die erste Vielzahl von Bonddrähten 60 koppelt mit Bondpads 95 auf den ersten und dem zweiten Mikroplättchen 30 und 50, wodurch die ersten Mikroplättchen 30 elektrisch mit dem zweiten Mikroplättchen 50 gekoppelt werden. In einer Ausführungsform ist die erste Vielzahl von Bonddrähten 60 an den Bondpads 95 auf dem zweiten Mikroplättchen 50 befestigt. Danach wird das gegenüberliegende unbefestigte Ende (freie Ende) der ersten Vielzahl von Bonddrähten 60 an den Bondpads 95 auf den ersten Mikroplättchen 30 befestigt.
Wie in 7b dargestellt, wird eine zweite Vielzahl von Bonddrähten 65 geformt, um die Bondpads 95 auf dem zweiten Mikroplättchen 50 mit der Vielzahl von Kontakten 55 auf dem Substrat 10 elektrisch zu koppeln. In einer Ausführungsform ist die zweite Vielzahl von Bonddrähten 65 an den Bondpads 95 auf dem zweiten Mikroplättchen 50 befestigt. Danach wird das gegenüberliegende unbefestigte Ende (freie Ende) der zweiten Vielzahl von Bonddrähten 65 an der Vielzahl von Kontakten 55 auf dem Substrat 10 befestigt.
In verschiedenen Ausführungsformen werden der erste und der zweite Bonddraht 60 und 65 aus Gold hergestellt, können aber auch aus Kupfer, Aluminium und Legierungen davon hergestellt werden. Das Drahtbonden wird bei etwa 150°C bis etwa 250°C durchgeführt.
Unter Bezug auf 8 wird eine Einkapselung 70 geformt, um das Halbleitergehäuse zu schützen. Das Substrat 10, die ersten und das zweite Mikroplättchen 30 und 50 werden mit einer Formmasse bedeckt. In einer Ausführungsform enthält die Formmasse ein flüssiges Epoxy, das die Lücke unter dem zweiten Mikroplättchen 50 und zwischen den ersten Mikroplättchen 30 füllen kann. Das flüssige Epoxy kann in einer oder mehreren Ausführungsformen in die Lücke gespritzt werden. Darauf folgt ein Härtungsprozess. Der Formhärtungsprozess wird bei zwischen etwa 200°C und etwa 400°C durchgeführt.
9, die die 9a und 9b umfasst, stellt den Sägeprozess dar, mit dem Halbleitergehäuse gemäß Ausführungsformen der Erfindung geformt werden.
9a stellt das Halbleitergehäuse in dem gleichen Verarbeitungsschritt dar wie in 8 dargestellt. 9a stellt aber zwei Halbleitergehäuse dar, während 8 eine vergrößerte Ansicht darstellt, die einen Teil des Substrats 10 mit nur zwei Die-Attach-Pads zeigt.
In Ausführungsformen mit einem Trägerband 90 wird das Trägerband 90 entfernt, wodurch die Unterseite des Halbleitergehäuses exponiert wird.
Dann wird ein Entgratungsprozess durchgeführt. Während des Entgratens wird jedes überschüssige Formmaterial entfernt, das aus den Rändern des Gehäuses oder an anderen unerwünschten Teilen des Gehäuses vorsteht, wie Anschlüsse oder Wärmesenken. Dieses überschüssige Formmaterial, auch Grat (Flash) genannt, kann, wenn es nicht entfernt wird, zu einer schwerwiegenden elektrischen oder sogar thermischen Leistungsverschlechterung führen. In verschiedenen Ausführungsformen kann der Entgratungsprozess unter Verwendung eines chemischen oder eines mechanischen Prozesses durchgeführt werden. Beispiele des Entgratungsprozesses enthalten die Verwendung von Wasserstrahlen und Eintauchen in chemische Lösungen. In manchen Ausführungsformen kann ein Laser-Entgratungsprozess verwendet werden.
Die Unterseite des Halbleitergehäuses wird mit Zinn plattiert (plated), das die externen Kontakte formt. Der oben beschriebene Entgratungsprozess kann verändert werden, um jedes Wachsen von Haarkristallen (Whisker) während des Plattierungsschritts zu verhindern. In verschiedenen Ausführungsformen sind die äußeren Anschlüsse des Halbleitergehäuses mit Zinn plattiert. In verschiedenen Ausführungsformen enthält das Plattierungsmaterial Sn, Sn-Ag, Sn-Sb und Kombinationen davon. In alternativen Ausführungsformen kann das Plattierungsmaterial Pt, Ag, Au und Kombinationen davon enthalten.
Wie als Nächstes in 9b gezeigt, werden die Halbleitergehäuse getrennt oder vereinzelt. In einer Ausführungsform werden die einzelnen Gehäuse durch Sägen vereinzelt. Alternativ kann in manchen Ausführungsformen ein chemischer Prozess verwendet werden, um das Gehäuse in getrennte Einheiten zu vereinzeln.
10 stellt eine Ausführungsform des Halbleitergehäuses dar, bei der Chips unterschiedlicher Dicken verwendet werden.
Obwohl das vorherige Formgebungsverfahren für ein Halbleitergehäuse beschrieben wurde, das Chips mit etwa gleicher Dicke hat, umfassen Ausführungsformen der Erfindung auch Gehäuse mit Chips unterschiedlicher Dicke. Zum Beispiel, wie in 10 dargestellt, hat der erste Chip 31 eine andere Dicke als ein zweiter Chip 32. Daher sind, obwohl sowohl der erste als auch der zweite Chip 31 und 32 über Die-Attach-Pads 11/12 mit koplanarer Fläche angeordnet sind, die Oberflächen des ersten und des zweiten Chips 31 und 32 nicht koplanar. Trotz dieser Unterschiede haben die Ausführungsformen der Erfindung kein Problem, das zweite Mikroplättchen 50 an den ersten und zweiten Chips 31 und 32 zu befestigen. Dies rührt daher, dass die Klebfolie 40 während des Aushärtens eine im Wesentlichen flache Oberfläche formt und/oder klebt, selbst wenn die Fläche nicht flach ist. Weiter ist die Klebfolie 40 flexibel und kann eine Verformung erfahren.
11, die die 11a und 11b umfasst, stellt Ausführungsformen dar, die eine unterschiedliche Anzahl von ersten Mikroplättchen 30 haben, die über jedem Die-Attach-Pad angeordnet sind. 11a stellt eine Ausführungsform dar, die zwei erste Mikroplättchen 30 und ein zweites Mikroplättchen 50 zeigt, das zwischen und über den zwei ersten Mikroplättchen 30 angeordnet ist. 11b stellt eine Ausführungsform dar, die sechs erste Mikroplättchen 30 und ein zweites Mikroplättchen 50 zeigt, das über den sechs ersten Mikroplättchen 30 angeordnet ist.
Obwohl in dieser Ausführungsform nur zwei oder sechs Mikroplättchen gezeigt sind, können in verschiedenen Ausführungsformen andere Anzahlen von Mikroplättchen verwendet werden. Zum Beispiel können in verschiedenen Ausführungsformen acht oder zehn erste Mikroplättchen 30 verwendet werden, wobei ein einziges zweites Mikroplättchen 50 sie teilweise bedeckt, wie in anderen Ausführungsformen beschrieben ist.
Weiter ist das Substrat so dargestellt, dass es nur zwei Reihen von Kontakten auf zwei gegenüberliegenden Rändern hat. In einigen Ausführungsformen kann das Substrat 10 aber Kontakte an allen vier Rändern haben.
In alternativen Ausführungsformen können viele zweite Mikroplättchen 50 verwendet werden, obwohl in den bisher beschriebenen Ausführungsformen nur ein zweites Mikroplättchen 50 gezeigt wurde. In einer Ausführungsform sind zwei zweite Mikroplättchen 50 über vier ersten Mikroplättchen 30 angeordnet, so dass jedes Paar erster Mikroplättchen 30 ein zweites Mikroplättchen 50 darüber angeordnet hat. Alternativ sind in einer Ausführungsform zwei zweite Mikroplättchen 50 über acht ersten Mikroplättchen 30 angeordnet, so dass jeder Satz von vier ersten Mikroplättchen 30 ein zweites Mikroplättchen 50 darüber angeordnet hat.
12 stellt ein Halbleitergehäuse gemäß einer Ausführungsform der Erfindung dar, wobei der Bereich der räumlichen Ausdehnung des Substrats reduziert ist, obwohl die Anzahl von Die-Attach-Pads nicht reduziert ist. 12 stellt eine Ausführungsform der Erfindung dar, die zwei erste Mikroplättchen 30 zeigt, die über drei Die-Attach-Pads 11/12/13 angeordnet sind. Es ist aber ein zweites Mikroplättchen 50 über den ersten Mikroplättchen 30 und über einem inneren Die-Attach-Pad 12 angeordnet. Aufgrund der verbesserten Verpackung ist die gesamte räumliche Ausdehnung des Halbleitergehäuses reduziert, obwohl drei Die-Attach-Pads verwendet werden. Eine Vielzahl von Bonddrähten kann verwendet werden, um die ersten Mikroplättchen mit dem Substrat 10 in einer oder mehreren Ausführungsformen in Kontakt zu bringen.
13, die die 13a und 13b umfasst, stellt eine Ausführungsform dar, in der Chips verschiedener Größen effizient in dem Halbleitergehäuse untergebracht sind.
Unter Bezug auf 13a sind erste Mikroplättchen 30 (erster Chip 31 und zweiter Chip 32) über zwei Die-Attach-Pads 11/12 angeordnet. Zweite Mikroplättchen 50 sind über den ersten Mikroplättchen 30 angeordnet. Ein drittes Mikroplättchen 110 ist über dem zweiten Mikroplättchen 50 derart angeordnet, dass das dritte Mikroplättchen 110 von den zweiten Mikroplättchen 50 getragen wird.
In verschiedenen Ausführungsformen kann das Gehäuse erfordern, dass das dritte Mikroplättchen 110 mit jedem der ersten und der zweiten Mikroplättchen 30 und 50, z. B. über Bonddrähte 60, gekoppelt ist. Alternativ ist in manchen Ausführungsformen das dritte Mikroplättchen 110 nur mit jedem der ersten oder der zweiten Mikroplättchen 30 oder 50 gekoppelt.
Wie in 13b dargestellt, ist in einer alternativen Ausführungsform ein drittes Mikroplättchen 110 auf der gleichen Höhe wie das zweite Mikroplättchen 50 angeordnet, so dass das dritte Mikroplättchen 110 von den ersten Mikroplättchen 30 getragen wird.
Die in 13 beschriebene Ausführungsform kann vorteilhaft sein, wenn die ersten Mikroplättchen sehr viel größer sind als das zweite und das dritte Mikroplättchen 50 und 110. Alternativ können in manchen Ausführungsformen das zweite und das dritte Mikroplättchen 50 und 110 auf der gleichen Höhe über den ersten Mikroplättchen 30 angeordnet sein.
Gemäß einer vorteilhaften Weiterbildung der beschriebenen ein Substrat beinhaltenden Halbleitergehäuse kann das Substrat ein Dual Flat Non-Lead Leadframe sein.
Obwohl die vorliegende Erfindung und ihre Vorteile ausführlich beschrieben wurden, ist es klar, dass hier verschiedene Änderungen, Ersetzungen und Abänderungen durchgeführt werden können, ohne den Rahmen der Erfindung zu verlassen, wie sie durch die beiliegenden Ansprüche definiert ist. Zum Beispiel ist es jedem Fachmann klar, dass viele der Merkmale, Funktionen, Prozesse und Materialien, die hier beschrieben wurden, verändert werden können und dabei im Rahmen der vorliegenden Erfindung bleiben.
Außerdem soll der Umfang der vorliegenden Anmeldung nicht durch die besonderen Ausführungsformen der Prozesse, Maschinen, Herstellung, Stoffzusammensetzung, Einrichtungen, Verfahren und Schritte eingeschränkt werden, die in der Beschreibung beschrieben werden. Wie ein Durchschnittsfachmann leicht aus der Offenbarung der vorliegenden Erfindung erkennt, können Prozesse, Maschinen, Herstellung, Stoffzusammensetzungen, Einrichtungen, Verfahren oder Schritte, die derzeit existieren oder später entwickelt werden, die im Wesentlichen die gleiche Funktion ausführen oder im Wesentlichen das gleiche Ergebnis erzielen wie die hier beschriebenen entsprechenden Ausführungsformen, gemäß der vorliegenden Erfindung verwendet werden. Dementsprechend sollen die beiliegenden Ansprüche in ihrem Umfang solche Prozesse, Maschinen, Herstellung, Stoffzusammensetzungen, Einrichtungen, Verfahren oder Schritte enthalten.

Claims

Halbleitergehäuse, umfassend: ein Substrat, das einen ersten und einen zweiten Die-Attach-Pad umfasst; ein erstes Mikroplättchen über dem ersten Die-Attach-Pad angeordnet; ein zweites Mikroplättchen über dem zweiten Die-Attach-Pad angeordnet; ein drittes Mikroplättchen zwischen dem ersten und dem zweiten Mikroplättchen angeordnet, einen ersten Teil des dritten Mikroplättchens über einem ersten Teil des ersten Mikroplättchens angeordnet, einen zweiten Teil des dritten Mikroplättchens über einem ersten Teil des zweiten Mikroplättchens angeordnet, und einen dritten Teil des dritten Mikroplättchens über einem ersten Bereich zwischen dem ersten Mikroplättchen und dem zweiten Mikroplättchen angeordnet.
Halbleitergehäuse nach Anspruch 1, ferner umfassend: ein viertes Mikroplättchen über dem ersten Die-Attach-Pad angeordnet, das vierte Mikroplättchen dem ersten Mikroplättchen benachbart angeordnet, wobei ein vierter Teil des dritten Mikroplättchens über einem Teil des vierten Mikroplättchens angeordnet ist; ein fünftes Mikroplättchen über dem zweiten Die-Attach-Pad angeordnet, das fünfte Mikroplättchen dem zweiten Mikroplättchen benachbart angeordnet, wobei ein fünfter Teil des dritten Mikroplättchens über einem Teil des fünften Mikroplättchens angeordnet ist, und wobei ein sechster Teil des dritten Mikroplättchens über einem ersten Bereich zwischen dem vierten Mikroplättchen und dem fünften Mikroplättchen angeordnet ist.
Halbleitergehäuse nach Anspruch 2, ferner umfassend: ein sechstes Mikroplättchen über dem ersten Die-Attach-Pad angeordnet, das sechste Mikroplättchen dem ersten Mikroplättchen benachbart angeordnet, wobei ein siebter Teil des dritten Mikroplättchens über einem Teil des sechsten Mikroplättchens angeordnet ist; ein siebtes Mikroplättchen über dem zweiten Die-Attach-Pad angeordnet, das siebte Mikroplättchen dem zweiten Mikroplättchen benachbart angeordnet, wobei ein achter Teil des dritten Mikroplättchens über einem Teil des siebten Mikroplättchens angeordnet ist, und wobei ein neunter Teil des dritten Mikroplättchens über einem ersten Bereich zwischen dem sechsten Mikroplättchen und dem siebten Mikroplättchen angeordnet ist.
Halbleitergehäuse nach Anspruch 3, wobei das erste Mikroplättchen zwischen dem vierten und dem sechsten Mikroplättchen angeordnet ist, wobei das zweite Mikroplättchen zwischen dem fünften und dem siebten Mikroplättchen angeordnet ist.
Halbleitergehäuse nach Anspruch 1, ferner umfassend: ein viertes Mikroplättchen zwischen dem ersten Mikroplättchen und dem zweiten Mikroplättchen angeordnet, einen ersten Teil des vierten Mikroplättchens über einem zweiten Teil des ersten Mikroplättchens angeordnet, einen zweiten Teil des vierten Mikroplättchens über einem zweiten Teil des zweiten Mikroplättchens angeordnet und einen dritten Teil des vierten Mikroplättchens über einem zweiten Bereich zwischen dem ersten Mikroplättchen und dem zweiten Mikroplättchen angeordnet.
Halbleitergehäuse nach Anspruch 5, ferner umfassend: ein fünftes Mikroplättchen zwischen dem ersten und dem zweiten Mikroplättchen angeordnet, einen ersten Teil des fünften Mikroplättchens über einem dritten Teil des ersten Mikroplättchens angeordnet, einen zweiten Teil des fünften Mikroplättchens über einem dritten Teil des zweiten Mikroplättchens angeordnet, und einen dritten Teil des fünften Mikroplättchens über einem dritten Bereich zwischen dem ersten Mikroplättchen und dem zweiten Mikroplättchen angeordnet.
Halbleitergehäuse nach Anspruch 6, wobei das erste und das zweite Mikroplättchen etwa eine erste Größe haben, wobei das dritte und das vierte Mikroplättchen etwa eine zweite Größe anders als die erste Größe haben, und wobei das fünfte Mikroplättchen eine andere Größe als die erste und die zweite Größe hat.
Halbleitergehäuse nach Anspruch 5, ferner umfassend: ein fünftes Mikroplättchen zwischen dem ersten und dem zweiten Mikroplättchen angeordnet, einen ersten Teil des fünften Mikroplättchens über einem Bereich des dritten Teils des dritten Mikroplättchens angeordnet, einen zweiten Teil des fünften Mikroplättchens über einem Bereich des dritten Teils des vierten Mikroplättchens angeordnet, und einen dritten Teil des fünften Mikroplättchens über einem ersten Bereich zwischen dem dritten Mikroplättchen und dem vierten Mikroplättchen angeordnet.
Halbleitergehäuse nach Anspruch 8, wobei das erste und das zweite Mikroplättchen etwa eine erste Größe haben, wobei das dritte und das vierte Mikroplättchen etwa eine zweite Größe anders als die erste Größe haben, und wobei das fünfte Mikroplättchen eine andere Größe als die erste und die zweite Größe hat.
Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei das erste Mikroplättchen über einem ersten Teil des ersten Die-Attach-Pads und über einem ersten Teil des zweiten Die-Attach-Pads angeordnet ist, wobei das zweite Mikroplättchen über einem zweiten Teil des zweiten Die-Attach-Pads und über einem ersten Teil eines dritten Die-Attach-Pads angeordnet ist.
Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei das erste Mikroplättchen mit ersten Kontaktanschlüssen auf dem Substrat über erste Verbinder gekoppelt ist, wobei das zweite Mikroplättchen mit zweiten Kontaktanschlüssen auf dem Substrat über zweite Verbinder gekoppelt ist, und wobei das dritte Mikroplättchen mit dritten Kontaktanschlüssen auf dem Substrat über Bonddrähte gekoppelt ist.
Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei eine erste Vielzahl von Bonddrähten das dritte Mikroplättchen mit dem ersten Mikroplättchen koppeln, und wobei eine zweite Vielzahl von Bonddrähten das dritte Mikroplättchen mit dem zweiten Mikroplättchen koppeln.
Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei das Substrat ein Leadframe ist.
Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei das Substrat, das erste, das zweite und das dritte Mikroplättchen mit einem Formmaterial eingekapselt sind.
Halbleitergehäuse nach Anspruch 1, ferner umfassend: ein viertes Mikroplättchen über dem ersten Die-Attach-Pad angeordnet; ein fünftes Mikroplättchen über dem zweiten Die-Attach-Pad angeordnet; ein sechstes Mikroplättchen zwischen dem vierten und dem fünften Mikroplättchen angeordnet, einen ersten Teil des sechsten Mikroplättchens über einem ersten Teil des vierten Mikroplättchens angeordnet, einen zweiten Teil des sechsten Mikroplättchens über einem ersten Teil des fünften Mikroplättchens angeordnet und einen dritten Teil des sechsten Mikroplättchens über einem ersten Bereich zwischen dem vierten Mikroplättchen und dem fünften Mikroplättchen angeordnet.
Halbleitergehäuse, umfassend: ein Substrat, das einen ersten und einen zweiten Die-Attach-Pad umfasst; ein erstes Mikroplättchen über dem ersten Die-Attach-Pad angeordnet; ein zweites Mikroplättchen über dem zweiten Die-Attach-Pad angeordnet; ein drittes Mikroplättchen zwischen dem ersten und dem zweiten Mikroplättchen angeordnet, einen ersten Teil des dritten Mikroplättchens über einem ersten Teil des ersten Mikroplättchens angeordnet, einen zweiten Teil des dritten Mikroplättchens über einem ersten Teil des zweiten Mikroplättchens angeordnet, und einen dritten Teil des dritten Mikroplättchens über einem ersten Bereich zwischen dem ersten Mikroplättchen und dem zweiten Mikroplättchen angeordnet; ein viertes Mikroplättchen über dem ersten Die-Attach-Pad angeordnet, das vierte Mikroplättchen dem ersten Mikroplättchen benachbart angeordnet, wobei ein vierter Teil des dritten Mikroplättchens über einem Teil des vierten Mikroplättchens angeordnet ist; und ein fünftes Mikroplättchen über dem zweiten Die-Attach-Pad angeordnet, das fünfte Mikroplättchen dem zweiten Mikroplättchen benachbart angeordnet, wobei ein fünfter Teil des dritten Mikroplättchens über einem Teil des fünften Mikroplättchens angeordnet ist, und wobei ein sechster Teil des dritten Mikroplättchens über einem ersten Bereich zwischen dem vierten Mikroplättchen und dem fünften Mikroplättchen angeordnet ist.
Halbleitergehäuse nach Anspruch 16, ferner umfassend: ein sechstes Mikroplättchen über dem ersten Die-Attach-Pad angeordnet, das sechste Mikroplättchen dem ersten Mikroplättchen benachbart angeordnet, wobei ein siebter Teil des dritten Mikroplättchens über einem Teil des sechsten Mikroplättchens angeordnet ist; ein siebtes Mikroplättchen über dem zweiten Die-Attach-Pad angeordnet, das siebte Mikroplättchen dem zweiten Mikroplättchen benachbart angeordnet, wobei ein achter Teil des dritten Mikroplättchens über einem Teil des siebten Mikroplättchens angeordnet ist, und wobei ein neunter Teil des dritten Mikroplättchens über einem ersten Bereich zwischen dem sechsten Mikroplättchen und dem siebten Mikroplättchen angeordnet ist.
Halbleitergehäuse nach Anspruch 17, wobei das erste Mikroplättchen zwischen dem vierten und dem sechsten Mikroplättchen angeordnet ist, wobei das zweite Mikroplättchen zwischen dem fünften und dem siebten Mikroplättchen angeordnet ist.
Halbleitergehäuse nach einem der Ansprüche 16 bis 18, wobei das erste Mikroplättchen über einem ersten Teil des ersten Die-Attach-Pads und über einem ersten Teil des zweiten Die-Attach-Pads angeordnet ist, wobei das zweite Mikroplättchen über einem zweiten Teil des zweiten Die-Attach-Pads und über einem ersten Teil eines dritten Die-Attach-Pads angeordnet ist, wobei das vierte Mikroplättchen über einem zweiten Teil des ersten Die-Attach-Pads und über einem dritten Teil des zweiten Die-Attach-Pads angeordnet ist, und wobei das fünfte Mikroplättchen über einem vierten Teil des zweiten Die-Attach-Pads und über einem zweiten Teil eines dritten Die-Attach-Pads angeordnet ist.
Halbleitergehäuse nach einem der Ansprüche 16 bis 19, wobei das erste Mikroplättchen mit ersten Kontaktanschlüssen auf dem Substrat über erste Verbinder gekoppelt ist, wobei das zweite Mikroplättchen mit zweiten Kontaktanschlüssen auf dem Substrat über zweite Verbinder gekoppelt ist, wobei das dritte Mikroplättchen mit dritten Kontaktanschlüssen auf dem Substrat über Bonddrähte gekoppelt ist, wobei das vierte Mikroplättchen mit vierten Kontaktanschlüssen auf dem Substrat über dritte Verbinder gekoppelt ist, und wobei das fünfte Mikroplättchen mit fünften Kontaktanschlüssen auf dem Substrat über vierte Verbinder gekoppelt ist.
Halbleitergehäuse nach einem der Ansprüche 16 bis 20, wobei eine erste Vielzahl von Bonddrähten das dritte Mikroplättchen mit dem ersten Mikroplättchen koppelt, wobei eine zweite Vielzahl von Bonddrähten das dritte Mikroplättchen mit dem zweiten Mikroplättchen koppelt, wobei eine dritte Vielzahl von Bonddrähten das dritte Mikroplättchen mit dem vierten Mikroplättchen koppelt, und wobei eine vierte Vielzahl von Bonddrähten das dritte Mikroplättchen mit dem fünften Mikroplättchen koppelt.
Verfahren zur Herstellung eines Halbleitergehäuses, wobei das Verfahren umfasst: Befestigen eines ersten Mikroplättchens über einem ersten Die-Attach-Pad eines Substrats; Befestigen eines zweiten Mikroplättchens über einem zweiten Die-Attach-Pad des Substrats; und Befestigen eines dritten Mikroplättchens am ersten und am zweiten Mikroplättchen, wobei ein erster Teil des dritten Mikroplättchens an einem ersten Teil des ersten Mikroplättchens befestigt ist, wobei ein zweiter Teil des dritten Mikroplättchens an einem ersten Teil des zweiten Mikroplättchens befestigt ist, und wobei ein dritter Teil des dritten Mikroplättchens an einem ersten Bereich zwischen dem ersten Mikroplättchen und dem zweiten Mikroplättchen befestigt ist.
Verfahren nach Anspruch 22, wobei das Befestigen des ersten und zweiten Mikroplättchens umfasst: Aufbringen einer Lötpaste auf eine Fläche des ersten und des zweiten Mikroplättchens; Anordnen des ersten und des zweiten Mikroplättchens über dem ersten und dem zweiten Die-Attach-Pad; und Erwärmen der Lötpaste zur Bildung eines Lötmittels.
Verfahren nach Anspruch 22 oder 23, wobei das Befestigen des dritten Mikroplättchens umfasst: Aufbringen eines haftvermittelnden Films auf eine Fläche des dritten Mikroplättchens; und Aushärten des haftvermittelnden Films.
Verfahren nach einem der Ansprüche 22 bis 24, ferner umfassend: Drahtbonden zum Koppeln des dritten Mikroplättchens mit dem Substrat und zum Koppeln des dritten Mikroplättchens mit dem ersten und dem zweiten Mikroplättchen; Bedecken des ersten, des zweiten und des dritten Mikroplättchens mit einem Formmaterial; Aushärten des Formmaterials, um eine Einkapselung zu formen; Entgraten, um jede überflüssige Einkapselung zu entfernen; Plattieren der Kontaktanschlüsse des Substrats; und Vereinzeln des eingekapselten Substrats.