DE102011050953A1

DE102011050953A1 - Leiterbahnen und Anschlussflächen und Verfahren zu deren Herstellung

Info

Publication number: DE102011050953A1
Application number: DE201110050953
Authority: DE
Inventors: Thomas Fischer; Roland Hampp; Uwe Höckele
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2010-07-14
Filing date: 2011-06-09
Publication date: 2012-02-23
Anticipated expiration: 2031-06-10
Also published as: US8586472B2; US20150194398A1; US20140048940A1; US20120013011A1; DE102011050953B4; US9006898B2

Abstract

Es werden eine Halbleitervorrichtung (100) und ein Verfahren offenbart. Die Halbleitervorrichtung (100) enthält ein Substrat (110), das ein erstes Gebiet (102) und ein zweites Gebiet (103) aufweist, und eine Isolierschicht (140), die auf dem Substrat (110) angeordnet ist. Eine erste leitende Schicht (120) ist in oder auf der Isolierschicht (140) in dem ersten Gebiet (102) angeordnet und eine zweite leitende Schicht (130) ist in oder auf der Isolierschicht (140) in dem zweiten Gebiet (103) angeordnet. Die erste leitende Schicht (120) weist ein erstes leitendes Material auf und die zweite leitende Schicht (130) weist ein zweites leitendes Material auf, wobei sich das erste leitende Material von dem zweiten leitenden Material unterscheidet. Auf der ersten leitenden Schicht (120) ist eine Metallschicht (170) angeordnet.

Description

Die vorliegende Erfindung bezieht sich allgemein auf eine Halbleitervorrichtung und auf ein Verfahren zur Herstellung einer Halbleitervorrichtung und insbesondere auf ein Verfahren zum Ausbilden von Leiterbahnen und Anschlussflächen in oder auf einer Isolierschicht und auf eine Halbleitervorrichtung, die derartige Leiterbahnen und Anschlussflächen aufweist.
Ein Die wird aus einem Halbleiterwerfer in mehreren Prozessschritten hergestellt. Der Front-End-Of-Line-Prozess (FEOL-Prozess) bildet in dem Halbleiterwerfer üblicherweise aktive Bereiche und Gräben. Der Back-End-Of-Line-Prozess (BEOL-Prozess) bildet auf dem Halbleiterwerfer verschiedene Metallisierungs-, Kontaktloch- und Isolierschichten. Durch Verbinden von in dem Wafer ausgebildeten Halbleitervorrichtungen über die Metallisierungsschichten und Kontaktlochschichten wird eine integrierte Schaltung (IC) hergestellt. Durch Schneiden der integrierten Schaltungen (IC) aus dem Halbleiterwerfer werden Dies ausgebildet.
Üblicherweise werden die Dies zur Verwendung auf einer Leiterplatte (PCB) als Teil einer größeren Schaltung in Gehäusen montiert. Üblicherweise werden Kontaktierungsanschlussflächen an dem Die mit Zuleitungen oder Kontaktgebieten des Gehäuses kontaktiert. In einigen Fällen weisen die Dies Kontaktierungsanschlussflächen und Metallisierungsleitungen auf, die verschiedene leitende Materialien aufweisen.
In Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung wird eine Halbleitervorrichtung offenbart. Die Halbleitervorrichtung enthält ein Substrat, das ein erstes Gebiet und ein zweites Gebiet aufweist, und eine Isolierschicht, die auf dem Substrat angeordnet ist. In oder auf einer Isolierschicht in dem ersten Gebiet ist eine erste leitende Schicht angeordnet und in oder auf der Isolierschicht in dem zweiten Gebiet ist eine zweite leitende Schicht angeordnet. Die erste leitende Schicht weist ein erstes leitendes Material auf und die zweite leitende Schicht weist ein zweites leitendes Material auf, wobei sich das erste leitende Material von dem zweiten leitenden Material unterscheidet. Auf der ersten leitenden Schicht ist eine Metallschicht angeordnet.
In verschiedenen Ausführungsbeispielen wird eine Halbleitervorrichtung bereitgestellt, die aufweist: ein Substrat (110), das ein erstes Gebiet (102) und ein zweites Gebiet (103) aufweist; eine Isolierschicht, die auf dem Substrat (110) angeordnet ist; eine erste leitende Schicht, die in oder auf der Isolierschicht in dem ersten Gebiet (102) angeordnet ist, und eine zweite leitende Schicht, die in oder auf der Isolierschicht in dem zweiten Gebiet (103) angeordnet ist, wobei die erste leitende Schicht ein erstes leitendes Material aufweist und die zweite leitende Schicht ein zweites leitendes Material aufweist und wobei sich das erste leitende Material von dem zweiten leitenden Material unterscheidet; und eine Metallschicht, die auf der ersten leitenden Schicht angeordnet ist.
In einer Ausgestaltung kann die Metallschicht direkt auf der ersten leitenden Schicht angeordnet sein und auf der zweiten leitenden Schicht kann keine Metallschicht angeordnet sein.
In noch einer Ausgestaltung kann die Metallschicht einen Schichtstapel aufweisen, der NiMoP, NiP, CoWP, NiB oder PdCu aufweisen kann.
In noch einer Ausgestaltung kann das erste leitende Material Kupfer sein und das zweite leitende Material kann Aluminium sein oder das erste leitende Material kann Aluminium sein und das zweite leitende Material kann Kupfer sein.
In noch einer Ausgestaltung kann die erste leitende Schicht eine erste Anschlussfläche aufweisen und die zweite leitende Schicht kann eine zweite Anschlussfläche aufweisen.
In noch einer Ausgestaltung kann die Halbleitervorrichtung ferner eine Deckschicht aufweisen, die in einem Bereich außerhalb der ersten leitenden Schicht angeordnet ist.
In noch einer Ausgestaltung kann die Deckschicht ein Siliziumnitrid, ein Siliziumoxid, ein Siliziumcarbid, ein Silizium auf Glas (SiOG), ein Material mit hohem k (beispielsweise mit k größer als 3,9) oder ein Material mit niedrigem k (beispielsweise mit k kleiner als oder gleich 3,9) aufweisen.
In noch einer Ausgestaltung kann die Deckschicht nur auf der zweiten leitenden Schicht angeordnet sein.
In noch einer Ausgestaltung kann das Isoliermaterial ein Zwischenschichtdielektrikum aufweisen.
In verschiedenen Ausführungsbeispielen wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt, wobei das Verfahren aufweist: Ausbilden einer Isolierschicht auf einem Substrat, wobei das Substrat ein erstes Gebiet und ein zweites Gebiet aufweist; Ausbilden einer ersten leitenden Schicht, die ein erstes leitendes Material aufweist, in dem ersten Gebiet auf oder in der Isolierschicht, Ausbilden einer zweiten leitenden Schicht, die ein zweites leitendes Material aufweist, in dem zweiten Gebiet auf oder in der Isolierschicht, wobei sich das erste leitende Material von dem zweiten leitenden Material unterscheidet; und selektives Ausbilden einer Metallschicht auf der ersten leitenden Schicht.
In einer Ausgestaltung kann das selektive Ausbilden der Metallschicht auf der ersten leitenden Schicht das Ausbilden der Metallschicht direkt auf der ersten leitenden Schicht, aber nicht das Ausbilden der Metallschicht direkt auf der zweiten leitenden Schicht aufweisen.
In noch einer Ausgestaltung kann das selektive Ausbilden der Metallschicht auf dem ersten leitenden Material aufweisen: Ausbilden einer Deckschicht über der ersten leitenden Schicht in dem ersten Gebiet und der zweiten leitenden Schicht in dem zweiten Gebiet; Entfernen der Deckschicht über der ersten leitenden Schicht in dem ersten Gebiet; Plattieren der ersten leitenden Schicht in dem ersten Gebiet zum Ausbilden der Metallschicht auf der ersten leitenden Schicht.
In noch einer Ausgestaltung kann das Verfahren ferner das Entfernen der Deckschicht über der zweiten leitenden Schicht in dem zweiten Gebiet nach dem Plattieren der ersten leitenden Schicht in dem ersten Gebiet aufweisen.
In noch einer Ausgestaltung kann die Deckschicht SiN, SiO, SiC, Silizium auf Glas, ein Material mit hohem k (beispielsweise mit k größer als 3,9) oder ein Material mit niedrigem k (beispielsweise mit k kleiner als oder gleich 3,9) aufweisen.
In noch einer Ausgestaltung kann das erste leitende Material Kupfer aufweisen und das zweite leitende Material kann Aluminium aufweisen.
In noch einer Ausgestaltung kann die erste leitende Schicht eine Landeanschlussfläche für einen Kontaktierungsdraht aufweisen.
In noch einer Ausgestaltung kann die Metallschicht einen Schichtstapel aufweisen, der NiMoP, NiP, CoWP, NiB oder PdCu aufweisen kann.
In noch einer Ausgestaltung kann die Isolierschicht ein Zwischenschichtdielektrikum aufweisen.
In verschiedenen Ausführungsbeispielen wird ein Verfahren zum Reinigen einer Halbleitervorrichtung bereitgestellt, wobei das Verfahren aufweist: Ausbilden einer Isolierschicht auf einem Substrat, wobei das Substrat ein erstes Gebiet und ein zweites Gebiet aufweist; Ausbilden einer ersten leitenden Schicht in dem ersten Gebiet auf oder in der Isolierschicht, Ausbilden einer zweiten leitenden Schicht in dem zweiten Gebiet auf oder in der Isolierschicht; Ausbilden einer Deckschicht über der Isolierschicht, der ersten leitenden Schicht und der zweiten leitenden Schicht, wobei die Deckschicht eine metallische Verunreinigung bedeckt; selektives Ausbilden eines Photoresists in einem Bereich über der Deckschicht; und Entfernen der Deckschicht und der Metallverunreinigung, die nicht von dem Photoresist bedeckt sind.
In einer Ausgestaltung kann das Entfernen der Deckschicht das Überätzen der Deckschicht um einen Betrag von etwa 80% bis etwa 120% aufweisen.
Für ein vollständigeres Verständnis der vorliegenden Erfindung und von deren Vorteilen wird nun auf die folgenden Beschreibungen in Verbindung mit den beigefügten Zeichnungen Bezug genommen, in denen:
1 eine Querschnittsansicht einer ersten Ausführungsform einer Halbleitervorrichtung zeigt, in der auf einer Isolierschicht eine erste und eine zweite leitende Schicht angeordnet sind;
2 eine Querschnittsansicht einer ersten Ausführungsform einer Halbleitervorrichtung zeigt, in der auf der Isolierschicht und auf der ersten und auf der zweiten leitenden Schicht eine Deckschicht ausgebildet ist;
3 eine Querschnittsansicht einer ersten Ausführungsform einer Halbleitervorrichtung zeigt, in der auf einem zweiten Gebiet der Deckschicht ein Resist abgelagert ist;
4 eine Querschnittsansicht einer ersten Ausführungsform einer Halbleitervorrichtung zeigt, in der die Deckschicht von einem ersten Gebiet entfernt worden ist;
5 eine Querschnittsansicht einer ersten Ausführungsform einer Halbleitervorrichtung zeigt, in der auf der ersten leitenden Schicht in dem ersten Gebiet eine Metallschicht angeordnet ist;
6 eine Querschnittsansicht einer ersten Ausführungsform einer Halbleitervorrichtung zeigt, in der die Deckschicht von dem zweiten Gebiet entfernt worden ist;
7 eine Querschnittsansicht einer zweiten Ausführungsform einer Halbleitervorrichtung zeigt, die eine erste leitende Schicht, die auf einer Isolierschicht angeordnet ist, und eine zweite leitende Schicht, die in der Isolierschicht angeordnet ist, aufweist;
8 eine Querschnittsansicht einer zweiten Ausführungsform einer Halbleitervorrichtung zeigt, in der über der Isolierschicht und der ersten und der zweiten leitenden Schicht eine Deckschicht angeordnet ist;
9 eine Querschnittsansicht einer zweiten Ausführungsform einer Halbleitervorrichtung zeigt, in der über der Öffnung in einem ersten Gebiet ein Resist abgelagert ist;
10 eine Querschnittsansicht einer zweiten Ausführungsform einer Halbleitervorrichtung zeigt, in der die Deckschicht teilweise entfernt worden ist; und
11 eine Querschnittsansicht einer zweiten Ausführungsform einer Halbleitervorrichtung zeigt, in der über der ersten leitenden Schicht auf der Isolierschicht eine Metallschicht ausgebildet ist.
Im Folgenden sind die Herstellung und die Verwendung der gegenwärtig bevorzugten Ausführungsformen ausführlich diskutiert. Allerdings sollte gewürdigt werden, dass die vorliegende Erfindung viele anwendbare erfinderische Konzepte schafft, die in einer breiten Vielfalt spezifischer Kontexte verkörpert werden können. Die spezifischen diskutierten Ausführungsformen sind lediglich veranschaulichend für spezifische Arten zur Herstellung und Verwendung der Erfindung und beschränken nicht den Umfang der Erfindung.
Die vorliegende Erfindung wird in Bezug auf bevorzugte Ausführungsformen in einem spezifischen Kontext, d. h. dem einer Halbleitervorrichtung und eines Verfahrens zu deren Herstellung, beschrieben. Allerdings kann die Erfindung auch auf andere Bereiche wie etwa auf die Lithographiemaskenherstellung oder auf die Leiterplattenherstellung (PCB-Herstellung) angewendet werden.
In einer typischen Anordnung sind in oder auf einem Zwischenschichtdielektrikum (ILD) einer Halbleitervorrichtung Metallisierungsleitungen und Anschlussflächen ausgebildet. Die Kontaktierungsanschlussflächen können Bereiche zum Kontaktieren der Halbleitervorrichtung mit anderen Vorrichtungen über Kontaktierungsdrähte bereitstellen.
Die in oder auf dem Zwischenschichtdielektrikum (ILD) einer Halbleitervorrichtung ausgebildeten Metallleitungen und Kontaktierungsanschlussflächen können dehnbar sein. Kontaktieren dieser Metallleitungen und Kontaktierungsanschlussflächen mit Metalldrähten oder anderen Vorrichtungen würde diese Metallleitungen oder Kontaktierungsanschlussflächen und die darunterliegende Materialanordnung einschließlich der elektrisch aktiven Vorrichtungen beschädigen. Somit ist es in herkömmlichen Herstellungsprozessen üblich, die Kontaktierungsanschlussflächen in der Peripherie von Halbleitervorrichtungen anzuordnen, wo es unter den Kontaktierungsanschlussflächen keinen mechanisch empfindlichen Schichtstapel gibt. Um die Kontaktierung über aktiven Vorrichtungsbereichen zu ermöglichen, haben allerdings technologisch fortgeschrittene Herstellungsprozesse von Metallleitungen und Kontaktierungsanschlussflächen die Metallleitungen und Kontaktierungsanschlussflächen durch Ummanteln der Metallleitungen und Kontaktierungsanschlussflächen mit einer zusätzlichen Metallschicht oder durch Stabilisieren der Metallleitungen und Kontaktierungsanschlussflächen mit einer Metallbeschichtung mechanisch stabilisiert.
Die Halbleitervorrichtung kann nicht nur Metallleitungen und Kontaktierungsanschlussflächen aus einem leitenden Material, sondern auch aus anderen leitenden Materialien aufweisen. Herkömmliche Metallummantelungs- oder Stabilisierungstechnologien können eine mechanisch stabile Metallschicht auf einem ersten leitenden Material mit angemessenen Hafteigenschaften ausbilden, können aber gleichzeitig eine Metallschicht mit schlechten Hafteigenschaften auf dem zweiten leitenden Material ausbilden. Insbesondere kann sich die Metallschicht auf dem zweiten leitenden Material in späteren Prozessschritten in kleineren und größeren Flocken oder Teilen von der Oberfläche des zweiten leitenden Materials trennen. Die kleineren und größeren Flocken oder Teile aus der instabilen Metallschicht können über die Halbleitervorrichtung in elektrisch empfindliche Bereiche verteilt werden. Im Ergebnis können diese Metallflocken oder -teile eine Beschädigung und elektrische Kurzschlüsse verursachen und somit die Ausbeute der Produktion dieser Halbleitervorrichtungen verringern.
Darüber hinaus kann die Ausbeute durch parasitäre Ablagerungen der Metallschicht auf mikroskopischen Metallpartikeln, die von vorhergehenden Prozessen verblieben sind, weiter verringert werden. Diese mikroskopischen Metallpartikel können insbesondere ein Problem sein, wenn sie zwischen Metallleitungen mit kleinen Abständen auf dem Zwischenschichtdielektrikum (ILD) zu finden sind.
Somit wird ein Prozess benötigt, der auf einem ersten leitenden Material eine mechanisch stabile Metallschicht schafft. Darüber hinaus wird ein Prozess benötigt, der die Ablagerung der mechanisch stabilen Schicht auf einem zweiten leitenden Material verhindert. Darüber hinaus wird ein Prozess benötigt, der erratische Verunreinigungen auf den Halbleitervorrichtungen entfernt.
In einer Ausführungsform können/kann eine erste Metallleitung und/oder Kontaktierungsanschlussfläche in oder auf einer Isolierschicht angeordnet sein und können/kann eine zweite Metallleitung und/oder Kontaktierungsanschlussfläche in oder auf der Isolierschicht angeordnet sein. Auf der ersten Metallleitung und/oder Kontaktierungsanschlussfläche kann selektiv eine Metallschicht ausgebildet sein. In einer Ausführungsform kann die Metallschicht auf der ersten Metallleitung und/oder Kontaktierungsanschlussfläche, aber nicht Metallleitung und/oder Kontaktierungsanschlussfläche ausgebildet sein. In einer Ausführungsform kann die Metallschicht durch einen Plattierungsprozess ausgebildet werden. In einer Ausführungsform kann die Metallschicht durch einen stromlosen Plattierungsprozess (eLess) ausgebildet werden. In einer Ausführungsform kann die Plattierung auf einer Kupferleitung (Cu-Leitung) und/oder Kupfer-Kontaktierungsanschlussfläche eine stabile und zuverlässige Metallschicht ausbilden und auf einer Aluminiumleitung (Al-Leitung) und/oder Aluminium-Kontaktierungsanschlussfläche keine Metallschicht ausbilden.
In einer Ausführungsform sind eine erste Leiterbahn oder leitende Schicht und eine zweite Leiterbahn oder leitende Schicht über einer Isolierschicht angeordnet. In einer Ausführungsform sind eine erste Leiterbahn oder leitende Schicht und eine zweite Leiterbahn oder leitende Schicht in einer Isolierschicht angeordnet. In einer Ausführungsform ist eine erste Leiterbahn oder leitende Schicht, z. B. Kupfer (Cu), in einer Isolierschicht angeordnet und ist eine zweite Leiterbahn oder leitende Schicht, z. B. Aluminium (Al), über einer Isolierschicht angeordnet. In einer Ausführungsform ist eine zweite Leiterbahn oder leitende Schicht, z. B. Aluminium (Al), in einer Isolierschicht angeordnet und ist eine erste Leiterbahn oder leitende Schicht, z. B. Kupfer (Cu), über einer Isolierschicht angeordnet.
Ein Vorteil von Ausführungsformen der vorliegenden Erfindung ist eine selektive und zuverlässige Stabilisierung von Leiterbahnen und/oder Anschlussflächen einer Halbleitervorrichtung. Ein weiterer Vorteil von Ausführungsformen der vorliegenden Erfindung ist die Verhinderung einer Ablagerung eines Metalls, das schlechte Hafteigenschaften aufweist, auf den darunterliegenden Leiterbahnen und/oder Anschlussflächen. Ein Vorteil von Ausführungsformen der vorliegenden Erfindung ist eine Integration einer selektiven und zuverlässigen Stabilisierung von Leiterbahnen und/oder Anschlussflächen und eines sauberen In-situ-Prozesses ohne weitere Komplexität und Kosten. Ein abermals weiterer Vorteil von Ausführungsformen der vorliegenden Erfindung ist die Verfügbarkeit einer großen Vielfalt von Schutzmaterialien als Deckmaterial. Ein abschließender Vorteil ist eine Ausbeuteverbesserung in dem Halbleiterherstellungsprozess.
Die 1 bis 6 zeigen Querschnittsansichten einer Halbleitervorrichtung 100 in verschiedenen Herstellungsphasen in Übereinstimmung mit Ausführungsformen, wobei die erste Leiterbahn oder leitende Schicht und die zweite Leiterbahn oder leitende Schicht in oder über einer Isolierschicht angeordnet sind.
1 zeigt eine Halbleitervorrichtung 100. Die Halbleitervorrichtung 100 weist ein Substrat 110 auf. Das Substrat 110 kann ein Halbleitermaterial wie etwa Silizium oder Germanium, ein Verbindungshalbleitermaterial wie etwa Silizium-Germanium, Indiumarsenid oder Galliumnitrid oder irgendein anderes geeignetes Material aufweisen. Das Substrat 110 kann aktive Bereiche und Isolierbereiche wie etwa Gräben aufweisen. Das Substrat 110 kann aktive Elemente wie etwa Transistoren oder Kondensatoren oder passive Elemente wie etwa Widerstände oder Filter aufweisen. Das Substrat 110 kann integrierte Schaltungen, einzelne Transistoren, Logikelemente oder Speicherelemente aufweisen. Das Substrat 110 kann einen einzelnen oder mehrere Leistungstransistoren aufweisen.
Auf dem Substrat 110 kann eine Isolierschicht 140 angeordnet sein. Die Isolierschicht 140 kann ein Zwischenschichtdielektrikum (ILD) sein. Die Isolierschicht oder das Zwischenschichtdielektrikum (ILD) 140 kann ein Siliziumoxid oder ein Material mit niedrigem k wie etwa poröses Silizium, durch Aufschleudern beschichtete organische Polymerdielektrika oder durch Aufschleudern beschichtete Polymerdielektrika auf Siliziumgrundlage aufweisen. Das Zwischenschichtdielektrikum (ILD) 140 kann Leiterbahnen und Kontaktlöcher aufweisen. Die Leiterbahnen und Kontaktlöcher können Aluminium oder Kupfer oder alternativ andere Metalle aufweisen. Die Leiterbahnen und Kontaktlöcher können in dem Zwischenschichtdielektrikum (ILD) 140 durch einen Einzeldamaszenerprozess, durch einen Doppeldamaszenerprozess oder durch inverse Musterungsprozesse (zunächst Ablagerung einer Metalllage, Strukturieren der Metalllage und daraufhin Füllen der Gräben mit ILD) ausgebildet werden. Das Zwischenschichtdielektrikum (ILD) 140 kann mehrere Verdrahtungsebenen aufweisen. Die Verdrahtungsebenen können Ebenen für Leiterbahnen und Kontaktlöcher wie etwa Metallebenen M₁, M₂, ..., M_n und Kontaktlochebenen V₁, V₂, ..., V_n-1 aufweisen. Die höhere Ebene von Leiterbahnen M_i kann durch Kontaktlöcher V_i mit tieferen Ebenen von Leiterbahnen M_i-1 verbunden werden, und die unterste Ebene von Leiterbahnen M₁ kann über Verschlussstopfen mit in aktiven Bereichen des Substrats 110 angeordneten Kontaktbereichen wie etwa z. B. Sources, Drains, Gates oder Kondensatorplatten elektrisch verbunden werden.
Eine erste leitende Schicht 120, die ein erstes leitendes Material aufweist, kann in einem ersten Gebiet 102 der Halbleitervorrichtung 100 angeordnet sein, und eine zweite leitende Schicht 130, die ein zweites leitendes Material aufweist, kann in einem zweiten Gebiet 103 der Halbleitervorrichtung 100 angeordnet sein. Die erste leitende Schicht 120 und die zweite leitende Schicht 130 können Polysilizium, dotiertes Polysilizium oder ein Metall aufweisen. Geeignete Metalle sind z. B. Aluminium (Al), Kupfer (Cu), Wolfram (W), Titan (Ti), Tantal (Ta) oder Nickel (Ni). Geeignete Metalllegierungen sind z. B. Tantalnitrid (TaN), Titannitrid (TiN), Nickel-Platin (Niet), Nickel-Rhodium (NiRh), Nickel-Rhenium (NiRe), Nickelsilizid (NiSi), Titansilizid (TiSi), Wolframsilizid (WSi_x), Cobaltsilizid (CoSi), Nickel-Platin-Silizid (NiPtSi), Nickel-Rhodium-Silizid (NiRhSi) oder Nickel-Rhenium-Silizid. In einer Ausführungsform kann die erste leitende Schicht 120 Kupfer (Cu) aufweisen und kann die zweite leitende Schicht 130 Aluminium (Al) aufweisen. In einer anderen Ausführungsform kann die erste leitende Schicht 120 Kupfer (Cu), aber kein Aluminium (Al) aufweisen und kann die zweite leitende Schicht 130 Aluminium (Al), aber kein Kupfer (Cu) aufweisen.
In einer Ausführungsform können die erste leitende Schicht 120 und die zweite leitende Schicht 130 auf dem Zwischenschichtdielektrikum (ILD) 140 angeordnet sein. In einer anderen Ausführungsform können die erste leitende Schicht 120 und die zweite leitende Schicht 130 in dem Zwischenschichtdielektrikum (ILD) 140 angeordnet sein. In einer Ausführungsform kann die erste leitende Schicht 120 zu der zweiten leitenden Schicht 130 parallel sein. In einer anderen Ausführungsform kann die erste leitende Schicht 120 zu der zweiten leitenden Schicht 130 orthogonal sein oder alternativ irgendeinen Winkel aufweisen.
In einer Ausführungsform kann die letzte Ebene der Leiterbahnen M_n die erste leitende Schicht 120 aufweisen. In einer Ausführungsform kann die erste leitende Schicht 120 eine Kontaktierungsanschlussfläche aufweisen und kann die zweite leitende Schicht 130 eine Testanschlussfläche aufweisen. In einer anderen Ausführungsform kann die zweite leitende Schicht 130 eine Kontaktierungsanschlussfläche aufweisen.
Nun anhand von 2 kann auf dem Zwischenschichtdielektrikum (ILD) 140 eine Deckschicht 150 ausgebildet werden. Die Deckschicht 150 kann über dem Zwischenschichtdielektrikum (ILD) 140, der ersten leitenden Schicht 120 und der zweiten leitenden Schicht 130 abgelagert werden. In einer Ausführungsform kann die Deckschicht 150 ein Isoliermaterial, ein dielektrisches Material oder ein nichtleitendes Material aufweisen. In einer anderen Ausführungsform kann die Deckschicht 150 ein Siliziumnitrid (SiN), ein Siliziumoxid (SiO), ein Siliziumcarbid (SiC) oder ein Silizium auf Glas (SiOG) aufweisen. In einer abermals anderen Ausführungsform kann die Deckschicht 150 ein Material mit hohem k wie etwa Hafniumsilikat, Hafniumoxid, Zirkonsilikat oder Zirkonoxid, oder ein Material mit niedrigem k wie etwa poröses Silizium, durch Aufschleudern beschichtete organische Polymerdielektrika oder durch Aufschleudern beschichtete Polymerdielektrika auf Siliziumgrundlage aufweisen. Die Deckschicht 150 kann durch eine plasmaunterstützte Abscheidung aus der Gasphase (PECVD), eine Niederdruckabscheidung aus der Gasphase (LPCVD), eine Subatmosphärenabscheidung aus der Gasphase (SACVD), eine physikalische Gasphasenabscheidung (PVD), einen Schleuderbeschichtungsprozess oder ein Vakuumplasmaspritzen (VPS) ausgebildet werden. Die Deckschicht 150 kann etwa 20 nm bis etwa 200 nm dick sein.
Auf der Deckschicht 150 ist in dem ersten und in dem zweiten Gebiet 102, 103 eine Schicht von Photoresist 160 abgelagert. In einer Ausführungsform kann der Photoresisttyp nach Anforderungen wie etwa Haftung an der darunterliegenden Deckschicht 150 und minimale kritische Abmessungen der auszubildenden Strukturen ausgewählt sein. Zum Beispiel kann ein positiver Photoresist oder alternativ ein negativer Photoresist verwendet werden. Die Photoresistschicht 160 kann durch einen Schleuderbeschichtungsprozess aufgetragen werden. Die Photoresistschicht 160 kann etwa 2300 nm bis etwa 4100 nm dick sein.
Die Schicht eines Photoresists 160 wird unter Verwendung eines herkömmlichen Lithographieprozesses gemustert. Nach dem Belichten wird der Photoresist 160 entwickelt. In einem optionalen Schritt kann die Oberfläche der Schicht eines Photoresists 160 durch eine O₂-Plasmabehandlung verfestigt werden. Die O₂-Plasmabehandlung kann die Oberfläche des Photoresists 160 für eine Anwendung eines nachfolgenden Nassätz- oder Trockenätz-Prozessschritts verstärken. In einer Ausführungsform kann die Schicht eines Photoresists 160 selektiv entfernt werden.
In einer Ausführungsform kann die Schicht eines Photoresists 160 von dem ersten Gebiet 102, aber nicht von dem zweiten Gebiet 103 entfernt werden. In einer Ausführungsform kann die Schicht eines Photoresists 160 von dem ersten Gebiet 102 und von Bereichen des zweiten Gebiets 103 entfernt werden. In einer Ausführungsform kann der Photoresist 160 von allen Bereichen außer von der zweiten leitenden Schicht 130 in dem zweiten Gebiet 103 entfernt werden. Dies ist in 3 gezeigt.
Nun anhand von 4 kann in einer Ausführungsform das Resistmuster 160 unter Verwendung einer Nassätzchemie wie etwa mit mit DIH₂O auf eine geeignete Konzentration (z. B. 0,1% oder 1%) verdünntem Wasserstofffluorid oder mit mit DIH₂O auf eine geeignete Konzentration verdünntem Ammoniumfluorid auf die Deckschicht 150 übertragen werden. In einer Ausführungsform wird die Deckschicht 150 unter Verwendung eines Trockenätzens wie etwa eines reaktiven Ionenätzens (RIE) selektiv entfernt. In einer Ausführungsform kann die Deckschicht 150 über dem ersten Gebiet 102 entfernt werden, wobei die erste leitende Schicht 120 freigelegt wird. In einer Ausführungsform wird die Deckschicht 150 über dem ersten Gebiet 102 und über Bereichen des zweiten Gebiets 103 entfernt. In einer Ausführungsform kann die Deckschicht 150 von allen Bereichen außer von dem Bereich über der zweiten leitenden Schicht 130 in dem zweiten Gebiet 103 entfernt werden. Nachdem der Nass- oder Trockenätzschritt abgeschlossen ist, können verbleibende Teile der Schicht eines Photoresists 160 entfernt werden, wodurch die Deckschicht 150 in dem zweiten Gebiet 103 oder in Teilen des zweiten Gebiets 103 freigelegt wird.
Nun anhand von 5 kann auf der ersten leitenden Schicht 120 in dem ersten Gebiet 102 eine Metallschicht 170 abgelagert werden. Auf der zweiten leitenden Schicht 130 in dem zweiten Gebiet 103 kann die Metallschicht 170 nicht abgelagert werden. In einer Ausführungsform kann die Deckschicht 150 die Ablagerung der Metallschicht 170 auf der zweiten leitenden Schicht 130 verhindern. In einer Ausführungsform kann die Metallschicht 170 durch einen Plattierungsprozess auf der ersten leitenden Schicht 120 abgelagert werden. Der Plattierungsprozess kann auf dem Zwischenschichtdielektrikum (ILD) 140 keine Metallschicht 170 ausbilden.
In einer Ausführungsform kann die Metallschicht 170 durch einen stromlosen Plattierungsprozess (eLess-Plattierungsprozess) abgelagert werden. Das stromlose Plattieren, auch als chemisches oder autokatalytisches Plattieren bekannt, ist ein nichtgalvanischer Typ eines Plattierungsverfahrens, der mehrere gleichzeitige Reaktionen in einer wässrigen Lösung aufweist, die ohne die Verwendung einer äußeren elektrischen Leistung stattfinden. Die Reaktion wird ausgeführt, wenn durch ein Reduktionsmittel Wasserstoff freigesetzt und oxidiert wird, sodass auf der Oberfläche des darunterliegenden Metalls eine negative Ladung erzeugt wird. Das stromlose Plattieren kann auf den leitenden Strukturen 120, 130 und nicht auf dem Zwischenschichtdielektrikum (ILD) 140 eine Metallschicht 170 ablagern. In einer Ausführungsform kann das stromlose Plattieren die Metallschicht 170 nur auf der leitenden Schicht ablagern, die die Metallummantelung oder den Beschichtungsstapel aufnehmen soll.
In einer Ausführungsform kann die Metallschicht 170 durch einen Elektroplattierungsprozess ausgebildet werden. Das Elektroplattieren ist ein Plattierungsprozess, der elektrischen Strom zum Reduzieren von Kationen eines gewünschten Materials aus einer Lösung und zum Beschichten einer leitenden Schicht mit einer dünnen Schicht des Materials wie etwa eines Metalls verwendet. Beim Elektroplattieren werden einem ionischen Metall Elektronen zugeführt, um auf einer Metallschicht eine nichtionische Beschichtung auszubilden. Ein übliches System kann eine chemische Lösung mit der ionischen Form des Metalls, eine Anode (positiv geladen), die aus dem Metall bestehen kann, das plattiert wird (eine lösliche Anode), oder eine unlösliche Anode (üblicherweise Kohlenstoff, Platin, Titan, Blei oder Stahl) und schließlich eine Katode (negativ geladen), an der Elektronen zugeführt werden, um eine Lage eines nichtionischen Metalls zu erzeugen, aufweisen.
Die Metallschicht 170 kann ein einzelnes Metall oder einen Metallschichtstapel aufweisen. In einer Ausführungsform können als Plattierungsmaterialien Nickel-(Ni-), Chrom-(Cr-), Palladium-(Pd-), Gold-(Au-), Cobalt-(Co-), Platin-(Pt-), Silber-(Ag-) oder Kupfer-(Cu-)Plattierungslegierungen verwendet werden. In einer Ausführungsform kann die Metallschicht 170 einen Metallschichtstapel wie etwa Nickel-Molybdän-Phosphor (NiMoP), Nickel-Phosphor (NiP), Cobalt-Wolfram-Phosphor (CoWP), Nickel-Bor (NiB) oder Palladium-Kupfer (PdCu) aufweisen. In einer Ausführungsform kann der Metallschichtstapel Legierungen dieser Materialien aufweisen. Die Auswahl eines einzelnen Metalls oder eines Metallschichtstapels für die Metallschicht 170 kann von den gewünschten Lageneigenschaften abhängen. In einer Ausführungsform kann die Metallschicht 170 NiMoP und eine zusätzliche Schicht wie etwa Palladium (Pd), Chrom (Cr), Gold (Au), Zink (Zn), Platin (Pt) oder Zinn (Sn) aufweisen.
Je nach der spezifischen Anwendung und den gewünschten Lageneigenschaften könnte ein Metall- oder Metallschichtstapel in einem Bereich von zwei Nanometern bis zu mehreren Mikrometern für jede Schicht liegen. Die Lagenspannung oder die Oberflächenbedingungen können mit der Lagendicke variieren. In einer praktischen Anwendung, die für eine angrenzend darunterliegende dehnbare Schicht mechanische Stabilität sicherstellt, kann die Lagendicke für NiMoP in einem Bereich von etwa 1200 nm bis etwa 2200 nm variieren. Es hat sich gezeigt, dass die Palladiumdicke (Pd-Dicke) in einem Bereich von etwa 100 nm bis etwa 600 nm wirksam ist. Golddicken (Au-Dicken), die von einer Zyanidquellenchemie plattiert werden, zeigen üblicherweise ein selbstbegrenztes Ablagerungsverhalten und erzeugen Schichtdicken zwischen etwa 10 nm und etwa 50 nm.
Die Chemie des stromlosen Plattierens enthält allgemein seltene Erden und Edelmetallsalze. Somit können die Herstellungskosten für stromlose Plattierungsprozesse im Vergleich zu herkömmlichen Ablagerungsprozessen höher sein. In einer Ausführungsform kann die NiMoP-Dicke für die Sicherstellung der mechanischen Stabilität etwa 1300 nm sein, kann die Pd-Dicke auf der Oberseite zur Optimierung des elektrischen Kontaktwiderstands etwa 300 nm sein und kann die Dicke der Au-Lage zum Verhindern der Oxidation des darunterliegenden Pd etwa 20 nm sein.
Nachdem die Ablagerung der Metallschicht 170 abgeschlossen ist, kann die Deckschicht 150 durch einen Nassätzprozess oder durch einen Veraschungsprozess vollständig von der Halbleitervorrichtung 100 entfernt werden. Die optionale vollständige Entfernung der Deckschicht 150 kann die Isolierschicht oder das Zwischenschichtdielektrikum (ILD) 140 und die zweite leitende Schicht 130 freilegen. Die Beseitigung der Deckschicht 150 auf der zweiten leitenden Schicht 130 kann das Aluminiummaterial (Al-Material) der zweiten leitenden Schicht 130 freilegen. Dies ist in 6 gezeigt.
Obgleich Ausführungsformen der Erfindung hinsichtlich der ersten Leiterbahn oder leitenden Schicht und der zweiten Leiterbahn oder leitenden Schicht, die in der Isolierschicht oder in dem Zwischenschichtdielektrikum (ILD) angeordnet sind, nicht ausführlich beschrieben worden sind, weiß der Fachmann auf dem Gebiet, wie diese in der Isolierschicht angeordneten Leiterbahnen anzuordnen und zu verarbeiten sind.
Die 7 bis 11 zeigen Querschnittsansichten einer Halbleitervorrichtung 200 in verschiedenen Herstellungsphasen in Übereinstimmung mit einer Ausführungsform, wobei die erste Leiterbahn oder die zweite Leiterbahn in der Isolierschicht angeordnet ist und wobei die erste Leiterbahn oder die zweite Leiterbahn über der Isolierschicht angeordnet ist.
Für die verschiedenen Elemente, die in 1 bis 6 beschrieben sind, sind gleiche Bezugszeichen verwendet. Um eine Wiederholung zu vermeiden, ist hier nicht jedes in 7 bis 11 gezeigte Bezugszeichen ausführlich beschrieben. Vielmehr werden für die verschiedenen in 1 bis 6 gezeigten Materialien und Materialschichten ähnliche Bezugszeichen x10, x20, x30 usw. verwendet.
7 zeigt eine Halbleitervorrichtung 200. Die Halbleitervorrichtung 200 weist eine zweite leitende Schicht 230 auf, die in einer Isolierschicht oder in einem Zwischenschichtdielektrikum (ILD) 240 angeordnet ist. Die Isolierschicht oder das Zwischenschichtdielektrikum (ILD) 240 kann eine erste Öffnung 222 in einem ersten Gebiet 202 aufweisen. Die erste Öffnung 222 in dem ersten Gebiet 202 legt ein Gebiet der zweiten leitenden Schicht 230 frei. Die Halbleitervorrichtung 200 weist eine erste leitende Schicht 220 auf, die auf der Isolierschicht oder auf dem Zwischenschichtdielektrikum (ILD) 240 angeordnet ist. Die erste leitende Schicht 220 ist von der zweiten leitenden Schicht 230 elektrisch isoliert.
In einer Ausführungsform kann die erste leitende Schicht 220 teilweise in der Isolierschicht oder in dem Zwischenschichtdielektrikum (ILD) 240 angeordnet sein. Der untere Teil der ersten leitenden Schicht 240 kann in einer zweiten Öffnung 223 in der Isolierschicht oder in dem Zwischenschichtdielektrikum (ILD) 240 angeordnet sein. Die zweite Öffnung 223 kann in dem zweiten Gebiet 203 angeordnet sein. Die zweite Öffnung 223 kann mit einer Auskleidung 290 ausgekleidet sein und kann mit einer ersten leitenden Schicht, die ein erstes leitendes Material 220 enthält, gefüllt sein. Die Auskleidung 290 kann eine Sperrauskleidung wie etwa z. B. eine Titannitrid-(TiN-) oder eine Tantalnitrid-(TaN-)Auskleidung aufweisen. Alternativ kann die Auskleidung 290 Titan (Ti), Wolfram (W), Titan-Silizium-Nitrid (TiSiN) oder Titan-Wolfram (TiW) aufweisen. In einer Ausführungsform können als ein Auskleidungsmaterial Perowskit-Materialien wie etwa LaCrO₃ oder LaMnO₃ verwendet werden.
In einer Ausführungsform weist die erste leitende Schicht 220 eine Metallisierungsschicht M_n auf, die auf der oberen Oberfläche angeordnet ist. Die erste leitende Schicht 220 kann Kupfer (Cu) oder Aluminium (Al) oder irgendein anderes geeignetes Metall aufweisen. In einer Ausführungsform kann die zweite leitende Schicht 230 eine Metallschicht sein und die Halbleitervorrichtung 200 gegen elektrostatische Entladung (ESD) oder andere unerwünschte Verunreinigungen abdichten. In einer Ausführungsform kann die Metallschicht 230 keine elektrische Verbindungsfunktionalität für die Halbleitervorrichtungen in dem Substrat bereitstellen. In einer Ausführungsform kann die zweite leitende Schicht 230 Kupfer (Cu) oder Aluminium (Al) oder irgendein anderes geeignetes Material aufweisen, wobei die zweite leitende Schicht 230 ein anderes Material als die erste leitende Schicht 220 sein kann.
In einer Ausführungsform kann die erste leitende Schicht 220 Kupfer (Cu) aufweisen und kann die zweite leitende Schicht 230 Aluminium (Al) aufweisen. Die Öffnung 222 kann ein Gebiet der zweiten leitenden Schicht 230 freilegen. Die Öffnung 222, die das Gebiet der zweiten Schicht 230 freilegt, kann Testanschlussflächen bilden. In einer Ausführungsform können die Testanschlussflächen eine sechseckige oder eine rechteckige Form bilden. In einer anderen Ausführungsform können die Testanschlussflächen eine quadratische oder irgendeine andere geeignete Form bilden. In einer Ausführungsform kann die Kupferschicht Kontaktierungsanschlussflächen bilden. In einer Ausführungsform können die Anschlussflächen ein Sechseck bilden. In einer anderen Ausführungsform können die Anschlussflächen ein Quadrat bilden oder eine rechteckige Form oder irgendeine andere geeignete Form aufweisen.
In einer Ausführungsform kann die erste leitende Schicht 220 parallel zu der zweiten leitenden Schicht 230 sein. In einer anderen Ausführungsform kann die erste leitende Schicht 220 orthogonal zu der zweiten leitenden Schicht 230 sein oder alternativ irgendeinen Winkel aufweisen.
Auf der Halbleitervorrichtung 200 kann eine Verunreinigung 280 zu finden sein. Die Verunreinigung kann eine Ablagerung von Materialien von vorhergehenden Prozessschritten sein. In einer Ausführungsform kann die Verunreinigung 280 auf der Oberfläche der Isolierschicht oder der Metall-Dielektrikumzwischenschicht (ILD) 240 zu finden sein. Das Verunreinigungsmaterial kann ein Metall, ein Halbleitermaterial oder ein Isoliermaterial sein.
Wie in 8 zu sehen ist, kann über dem ersten und über dem zweiten Gebiet 202, 203 der Halbleitervorrichtung 200 eine Deckschicht 250 ausgebildet werden. Die Deckschicht 250 kann über der Isolierschicht oder über dem Zwischenschichtdielektrikum (ILD) 240, über der ersten leitenden Schicht 220 und über der zweiten leitenden Schicht 230, die von der Öffnung 222 freigelegt wird, und entlang den Seitenwänden der Öffnung 222 ausgebildet werden.
Die Deckschicht 250 kann über der Verunreinigung 280 ausgebildet sein. In einer Ausführungsform kann die Deckschicht 250 die Verunreinigung 280 vollständig bedecken. In einer anderen Ausführungsform kann die Deckschicht 250 die Verunreinigung 280 teilweise verdecken.
Nun in Bezug auf 9 kann über der Halbleitervorrichtung 200 in dem ersten und in dem zweiten Gebiet 202, 203 eine Schicht eines Photoresists 260 ausgebildet werden. Die Schicht eines Photoresists 260 kann unter Verwendung eines herkömmlichen Lithographieprozesses strukturiert und gemustert werden. In einer Ausführungsform wird die Schicht eines Photoresists 260 von dem zweiten Gebiet 203, aber nicht von dem ersten Gebiet 202 entfernt. In einer Ausführungsform kann die Schicht eines Photoresists 260 von dem zweiten Gebiet 203 und von Bereichen des ersten Gebiets 202 entfernt werden. In einer Ausführungsform kann die Schicht eines Photoresists 260 wenigstens in dem Graben 222 verbleiben, wobei sie das Gebiet der zweiten leitenden Schicht 230 und der Deckschicht 250 bedeckt. In einer Ausführungsform kann die Schicht eines Photoresists 260 auf dem Boden und an den Seitenwänden des Grabens 222 über der Deckschicht 250 verbleiben. In einer Ausführungsform kann der Photoresist 260 nur von der ersten leitenden Schicht 220 in dem zweiten Gebiet 203 entfernt werden.
Daraufhin wird das Resistmuster durch ein Nass- oder durch ein Trockenätzen auf die Deckschicht 250 übertragen. Je nach dem Muster des Photoresists kann die Deckschicht nur in Bereichen verbleiben, in denen die Photoresistschicht 260 nicht entfernt worden ist.
Das Nass- oder Trockenätzen kann die Verunreinigung 280 entfernen. In einer Ausführungsform können die Deckschicht 250 und die Verunreinigung 280 gleichzeitig entfernt werden. Die Beseitigung der Verunreinigung 280 kann durch eine Dauer der Überätzzeit erzielt und gesteuert werden. In einer Ausführungsform wird die Deckschicht 250 um etwa 50% bis etwa 150% überätzt. In einer Ausführungsform wird die Deckschicht um einen Betrag von etwa 80% bis etwa 120% überätzt. In einer Ausführungsform wird die Deckschicht 250 um einen Betrag von etwa 100% überätzt. In einer Ausführungsform wird die Verunreinigung vollständig entfernt.
Nachdem das Überätzen abgeschlossen ist, kann der verbleibende Photoresist 260 entfernt werden wodurch die ursprünglich durch den Photoresist 260 geschützte Deckschicht 250 freigelegt wird. In einer Ausführungsform kann die Deckschicht 250 in dem ersten Gebiet 202 verbleiben. In einer Ausführungsform kann die Deckschicht 250 in dem Graben 222 verbleiben, wobei sie das freiliegende Gebiet der zweiten leitenden Schicht 230 bedeckt. In einer Ausführungsform kann die Deckschicht 250 in dem Graben 222 verbleiben, wobei sie das freiliegende Gebiet der zweiten leitenden Schicht 230 und die Seitenwände des Grabens 222 bedeckt. In einer Ausführungsform kann die Deckschicht 250 auf der Isolierschicht oder auf dem Zwischenschichtdielektrikum (ILD) 240 außer auf der ersten leitenden Schicht 220 verbleiben. In einer Ausführungsform kann die Deckschicht 250 auf dem Aluminiummaterial verbleiben. In einer Ausführungsform kann die Deckschicht 250 in Bereichen verbleiben, in denen eine Plattierung einer Metallschicht nicht erwünscht ist. Dies ist in 10 gezeigt.
11 zeigt die Halbleitervorrichtung 200, nachdem auf der ersten leitenden Schicht 220 eine Metallschicht 270 ausgebildet worden ist. In einer Ausführungsform kann die Metallschicht nur über der ersten leitenden Schicht 220 ausgebildet werden. In einer Ausführungsform kann die Metallschicht 270 durch einen Plattierungsprozess ausgebildet werden. In einer Ausführungsform kann die Metallschicht 270 durch einen stromlosen Plattierungsprozess ausgebildet werden. In einer anderen Ausführungsform wird die Metallschicht 270 durch einen Elektroplattierungsprozess ausgebildet. In einer Ausführungsform ist die Metallschicht 270 ein Schichtstapel, der Nickel-Molybdän-Phosphor(NiMOP) auf Kupfer (Cu) umfasst. In einer Ausführungsform ist das Metall 270 ein Schichtstapel, der NiMoP und Palladium (Pd) auf Kupfer (Cu) aufweist. In einer anderen Ausführungsform weist die Metallschicht 270 Nickel-Phosphor (NiP) und Palladium (Pd) auf Kupfer (Cu) auf. In einer anderen Ausführungsform kann das Metall 270 Nickel-Phosphor (NiP) und Palladium (Pd) auf Aluminium (Al) aufweisen.
In einer Ausführungsform kann auf der Verunreinigung 280 keine Metallschicht 270 ausgebildet werden, da die Deckschicht 250 entweder die Verunreinigung 280 bedeckt hat oder die Deckschicht 250 und die Verunreinigung 280 vor Ausbildung der Metallschicht 270 entfernt worden sind.
Obgleich Ausführungsformen der Erfindung hinsichtlich der ersten leitenden Schicht 220, die in der Isolierschicht oder in dem Zwischenschichtdielektrikum (ILD) 240 angeordnet ist, und der zweiten leitenden Schicht 230 auf der Isolierschicht oder auf dem Zwischenschichtdielektrikum (ILD) 240 nicht ausführlich beschrieben worden sind, weiß der Fachmann auf dem Gebiet, wie diese Schichten dementsprechend anzuordnen sind. Obgleich Ausführungsformen der Erfindung hinsichtlich der Ummantelung einer in der Isolierschicht angeordneten leitenden Schicht nicht ausführlich beschrieben worden sind, weiß der Fachmann auf dem Gebiet darüber hinaus, wie eine Metallschicht 270 auf einer in der Isolierschicht oder in dem Zwischenschichtdielektrikum (ILD) 240 angeordneten leitenden Schicht abzulagern ist.
Obgleich diese Erfindung anhand veranschaulichender Ausführungsformen beschrieben worden ist, soll diese Beschreibung nicht in einem beschränkenden Sinn verstanden werden. Für den Fachmann auf dem Gebiet sind anhand der Beschreibung verschiedene Änderungen und Kombinationen der veranschaulichenden Ausführungsformen sowie andere Ausführungsformen der Erfindung offensichtlich. Somit sollen die beigefügten Ansprüche alle derartigen Änderungen oder Ausführungsformen enthalten.

Claims

Halbleitervorrichtung (100), die aufweist: ein Substrat (110), das ein erstes Gebiet (102) und ein zweites Gebiet (103) aufweist; eine Isolierschicht (140), die auf dem Substrat (110) angeordnet ist; eine erste leitende Schicht (120), die in oder auf der Isolierschicht (140) in dem ersten Gebiet (102) angeordnet ist, und eine zweite leitende Schicht (130), die in oder auf der Isolierschicht (140) in dem zweiten Gebiet (103) angeordnet ist, wobei die erste leitende Schicht (120) ein erstes leitendes Material aufweist und die zweite leitende Schicht (130) ein zweites leitendes Material aufweist und wobei sich das erste leitende Material von dem zweiten leitenden Material unterscheidet; und eine Metallschicht (170), die auf der ersten leitenden Schicht (120) angeordnet ist.
Halbleitervorrichtung (100) gemäß Anspruch 1, wobei die Metallschicht (170) direkt auf der ersten leitenden Schicht (120) angeordnet ist und wobei auf der zweiten leitenden Schicht (130) keine Metallschicht (170) angeordnet ist.
Halbleitervorrichtung (100) gemäß Anspruch 1 oder 2, wobei die Metallschicht (170) einen Schichtstapel aufweist, der NiMoP, NiP, CoWP, NiB oder PdCu aufweist.
Halbleitervorrichtung (100) gemäß einem der Ansprüche 1 bis 3, wobei das erste leitende Material Kupfer ist und das zweite leitende Material Aluminium ist oder wobei das erste leitende Material Aluminium ist und das zweite leitende Material Kupfer ist.
Halbleitervorrichtung (100) gemäß einem der Ansprüche 1 bis 4, wobei die erste leitende Schicht (120) eine erste Anschlussfläche aufweist und die zweite leitende Schicht (130) eine zweite Anschlussfläche aufweist.
Halbleitervorrichtung (100) gemäß einem der Ansprüche 1 bis 5, die ferner eine Deckschicht (150) aufweist, die in einem Bereich außerhalb der ersten leitenden Schicht (120) angeordnet ist.
Halbleitervorrichtung (100) gemäß Anspruch 6, wobei die Deckschicht (150) ein Siliziumnitrid, ein Siliziumoxid, ein Siliziumcarbid, ein Silizium auf Glas (SiOG), ein Material mit hohem k oder ein Material mit niedrigem k aufweist.
Halbleitervorrichtung (100) gemäß Anspruch 6 oder 7, wobei die Deckschicht (150) nur auf der zweiten leitenden Schicht (130) angeordnet ist.
Halbleitervorrichtung (100) gemäß einem der Ansprüche 1 bis 8, wobei das Isoliermaterial ein Zwischenschichtdielektrikum aufweist.
Verfahren zur Herstellung einer Halbleitervorrichtung (100), wobei das Verfahren aufweist: Ausbilden einer Isolierschicht (140) auf einem Substrat (110), wobei das Substrat (110) ein erstes Gebiet (102) und ein zweites Gebiet (103) aufweist; Ausbilden einer ersten leitenden Schicht (120), die ein erstes leitendes Material aufweist, in dem ersten Gebiet (102) auf oder in der Isolierschicht (140), Ausbilden einer zweiten leitenden Schicht (130), die ein zweites leitendes Material aufweist, in dem zweiten Gebiet (103) auf oder in der Isolierschicht (140), wobei sich das erste leitende Material von dem zweiten leitenden Material unterscheidet; und selektives Ausbilden einer Metallschicht (170) auf der ersten leitenden Schicht (120).
Verfahren gemäß Anspruch 10, wobei das selektive Ausbilden der Metallschicht (170) auf der ersten leitenden Schicht (120) das Ausbilden der Metallschicht (170) direkt auf der ersten leitenden Schicht (120), aber nicht das Ausbilden der Metallschicht (170) direkt auf der zweiten leitenden Schicht (130) aufweist.
Verfahren gemäß Anspruch 10 oder 11, wobei das selektive Ausbilden der Metallschicht (170) auf dem ersten leitenden Material aufweist: Ausbilden einer Deckschicht (150) über der ersten leitenden Schicht (120) in dem ersten Gebiet (102) und der zweiten leitenden Schicht (130) in dem zweiten Gebiet (103); Entfernen der Deckschicht (150) über der ersten leitenden Schicht (120) in dem ersten Gebiet (102); Plattieren der ersten leitenden Schicht (120) in dem ersten Gebiet (102) zum Ausbilden der Metallschicht (170) auf der ersten leitenden Schicht (120).
Verfahren gemäß Anspruch 12, das ferner das Entfernen der Deckschicht (150) über der zweiten leitenden Schicht (130) in dem zweiten Gebiet (103) nach dem Plattieren der ersten leitenden Schicht (120) in dem ersten Gebiet (102) aufweist.
Verfahren gemäß Anspruch 12 oder 13, wobei die Deckschicht (150) SiN, SiO, SiC, Silizium auf Glas, ein Material mit hohem k oder ein Material mit niedrigem k aufweist.
Verfahren gemäß einem der Ansprüche 10 bis 14, wobei das erste leitende Material Kupfer aufweist und das zweite leitende Material Aluminium aufweist.
Verfahren gemäß einem der Ansprüche 10 bis 15, wobei die erste leitende Schicht (120) eine Landeanschlussfläche für einen Kontaktierungsdraht aufweist.
Verfahren gemäß einem der Ansprüche 10 bis 16, wobei die Metallschicht (170) einen Schichtstapel aufweist, der NiMoP, NiP, CoWP, NiB oder PdCu aufweist.
Verfahren gemäß einem der Ansprüche 10 bis 17, wobei die Isolierschicht (140) ein Zwischenschichtdielektrikum aufweist.
Verfahren zum Reinigen einer Halbleitervorrichtung (100), wobei das Verfahren aufweist: Ausbilden einer Isolierschicht (140) auf einem Substrat (110), wobei das Substrat (110) ein erstes Gebiet (102) und ein zweites Gebiet (103) aufweist; Ausbilden einer ersten leitenden Schicht (120) in dem ersten Gebiet (102) auf oder in der Isolierschicht (140), Ausbilden einer zweiten leitenden Schicht (130) in dem zweiten Gebiet (103) auf oder in der Isolierschicht (140); Ausbilden einer Deckschicht (150) über der Isolierschicht (140), der ersten leitenden Schicht (120) und der zweiten leitenden Schicht (130), wobei die Deckschicht (150) eine metallische Verunreinigung bedeckt; selektives Ausbilden eines Photoresists (160) in einem Bereich über der Deckschicht (150); und Entfernen der Deckschicht (150) und der Metallverunreinigung, die nicht von dem Photoresist (160) bedeckt sind.
Verfahren gemäß Anspruch 19, wobei das Entfernen der Deckschicht (150) das Überätzen der Deckschicht (150) um einen Betrag von etwa 80% bis etwa 120% aufweist.