DE102009036033B4

DE102009036033B4 - Durchkontaktierung für Halbleiterwafer und Herstellungsverfahren

Info

Publication number: DE102009036033B4
Application number: DE102009036033A
Authority: DE
Inventors: Karl Rohracher; Franz Schrank
Original assignee: Austriamicrosystems AG
Current assignee: Ams Osram AG
Priority date: 2009-08-04
Filing date: 2009-08-04
Publication date: 2012-11-15
Anticipated expiration: 2029-08-05
Also published as: DE102009036033A1; DE102009036033A8

Abstract

Durchkontaktierung für Halbleiterwafer, bei der – ein Basis-Wafer (1) mit einem Anschluss-Pad (3) versehen ist, – ein Abdeck-Wafer (2) auf dem Basis-Wafer (1) angeordnet ist, – der Abdeck-Wafer (2) eine Schichtstruktur (20) aufweist, die für ein elektronisches Bauelement oder eine integrierte Schaltung vorgesehen ist, – die Schichtstruktur (20) des Abdeck-Wafers (2) auf einer dem Basis-Wafer (1) zugewandten Seite des Abdeck-Wafers (2) angeordnet ist und auf einer von dem Basis-Wafer (1) abgewandten Seite einen Anschluss-Pad (21) aufweist, der als elektrischer Anschluss des Bauelementes oder der Schaltung vorgesehen ist, – der Abdeck-Wafer (2) über den Anschluss-Pads (3, 21) durchgehende Öffnungen (25) aufweist, – eine Lotkugel (5), die mit dem Anschluss-Pad (3) des Basis-Wafers (1) elektrisch leitend verbunden ist, in der Öffnung (25) über diesem Anschluss-Pad (3) angeordnet ist und – eine weitere Lotkugel (22), die mit dem Anschluss-Pad (21) des Abdeck-Wafers (2) elektrisch leitend verbunden...

Description

Die vorliegende Erfindung betrifft eine Durchkontaktierung für Halbleiterwafer, die durch Wafer-Bonding miteinander verbunden werden, und ein zugehöriges Verfahren zur Herstellung einer solchen Durchkontaktierung.
In der US 2005/009246 A1 ist ein Verfahren zur Verkapselung elektronischer Bauelemente beschrieben, bei dem die Bauelemente auf einem Wafer hergestellt und mit einem abdeckenden Wafer verkapselt werden. Die US 2004/099921 A1 beschreibt ein Verfahren zum Verschließen von Hohlräumen in Halbleiterwafern mittels eines weiteren Wafers. Außerdem ist darin ein Verfahren beschrieben, mit dem eine elektrische Verbindung zu einem metallischen Anschluss-Pad des verkapselten Wafers hergestellt wird. Die WO 2004/008 522 A2 beschreibt ein Verfahren, bei dem Anschluss-Pads eines verkapselten Wafers durch Aussägen vorgeätzter Anteile eines abdeckenden Wafers freigelegt werden. Die EP 1 962 325 A1 beschreibt Wafer-Bonding, bei dem an den Rändern eines Wafers eine Rinne hergestellt wird. Nachdem der Wafer mit einem weiteren Wafer verbunden worden ist, können nicht ausreichend verbundene Anteile am Rand außerhalb der Rinne entfernt werden.
In der US 2005/0212132 A1 ist eine Chipanordnung beschrieben, bei der eine starre Abdeckung auf der aktiven Oberseite eines Chips angeordnet ist. Die Abdeckung weist Öffnungen auf, in denen Leiterkugeln auf Anschlusspads des Chips angeordnet sind, so dass die Leiterkugeln die Abdeckung überragen und Anschlusspads eines PCB kontaktieren können.
In der US 6 429 511 B2 ist eine Anordnung aus einem Basis-Wafer und einem darauf aufgebrachten Abdeck-Wafer beschrieben, wobei sowohl in dem Basis-Wafer als auch in dem Abdeck-Wafer jeweils integrierte Schaltungen angeordnet sind.
In der WO 2006/061792 A2 ist eine Anordnung aus einem Substrat und einem Zwischenverbindungssubstrat beschrieben, wobei das Zwischenverbindungssubstrat eine dem Substrat zugewandte Aussparung aufweist, in der Bonddrähte vorhanden sind, die ein Oberflächenwellenfilter mit elektrischen Anschlüssen verbinden.
In der US 2008/0277771 A1 ist eine Gehäuseform für elektronische Bauelemente beschrieben, bei der ein elektronisches Bauelement und Elektroden zwischen einem Basisteil und einem Deckelteil angeordnet sind. Durchkontaktierungen zu den Elektroden werden in dem Deckelteil hergestellt, nachdem das Deckelteil auf dem Basisteil montiert worden ist.
In der US 6 777 263 B1 ist eine Anordnung aus einem Basis-Wafer und einem Abdeck-Wafer beschrieben, wobei der Abdeck-Wafer eine dem Basis-Wafer zugewandte Aussparung aufweist
Aufgabe der vorliegenden Erfindung ist es, eine neuartige Durchkontaktierung für Halbleiterwafer anzugeben. Außerdem soll ein zugehöriges Herstellungsverfahren angegeben werden.
Diese Aufgabe wird mit der Durchkontaktierung für Halbleiterwafer mit den Merkmalen des Anspruches 1 beziehungsweise mit dem Verfahren mit den Merkmalen des Anspruches 5 gelöst. Ausgestaltungen ergeben sich aus den jeweiligen abhängigen Ansprüchen.
Bei der Durchkontaktierung wird ein Anschluss-Pad eines Basis-Wafers, auf dem ein Abdeck-Wafer angeordnet ist, mit einer Lotkugel (bump) versehen. Hierzu wird in dem Abdeck-Wafer, vor oder nach dem Verbinden mit dem Basis-Wafer, eine durchgehende Öffnung über dem Anschluss-Pad hergestellt, in der die Lotkugel angeordnet und elektrisch leitend mit dem Anschluss-Pad verbunden wird.
Der Anschluss-Pad kann als elektrischer Anschluss eines elektronischen Bauelementes oder einer integrierten Schaltung des Basis-Wafers vorgesehen sein. Weitere Ausführungsbeispiele können Seitenwände der durchgehenden Öffnung besitzen, die mit einer Passivierung aus dielektrischem oder elektrisch isolierendem Material versehen sind. Vorzugsweise überragt die Lotkugel den Abdeck-Wafer, so dass auf der von dem Basis-Wafer abgewandten Seite des Abdeck-Wafers ein weiterer Wafer oder zum Beispiel ein PCB (printed circuit board) angeordnet und ein darauf vorhandener Anschlusskontakt elektrisch leitend mit der Lotkugel verbunden werden kann.
Der Abdeck-Wafer kann zum Beispiel ein Siliziumsubstrat sein und braucht insbesondere nicht mit elektrisch leitenden Verbindungen versehen zu sein. Der Abdeck-Wafer kann eine Struktur aufweisen, die für ein oder mehrere elektronische Bauelemente oder für eine integrierte Schaltung vorgesehen ist. Der Abdeck-Wafer kann oberseitig strukturiert sein, so dass insbesondere die dem Basis-Wafer zugewandte Seite mit Aussparungen oder dergleichen versehen sein kann. Auch die dem Abdeck-Wafer zugewandte und von dem Abdeck-Wafer abgedeckte Oberseite des Basis-Wafers kann mit einer Oberflächenstruktur versehen sein. Hiermit ist es insbesondere möglich, in den verbundenen Wafern einen Hohlraum auszubilden, in dem zum Beispiel ein bewegliches Teil eines mikroelektromechanischen Bauelementes angeordnet sein kann.
Die Erfindung besteht darin, auch ein Anschluss-Pad des Abdeck-Wafers freizulegen und auf der von dem Basis-Wafer abgewandten Seite des Anschluss-Pads des Abdeck-Wafers ebenfalls eine Lotkugel als elektrischen Anschluss anzuordnen und elektrisch leitend mit diesem Anschluss-Pad zu verbinden. Auf diese Weise ist es möglich, elektronische Bauelemente und integrierte Schaltungen beider Wafer auf derselben Seite des Abdeck-Wafers elektrisch anzuschließen.
Die in dem Abdeck-Wafer vorgesehene durchgehende Öffnung oberhalb des Anschluss-Pads des Basis-Wafers kann durch ein an sich bekanntes Ätzverfahren unter Verwendung einer ebenfalls an sich bekannten Maskentechnik hergestellt werden. Es können auf diese Weise auch mehrere Öffnungen für mehrere Lotkugeln in dem Abdeck-Wafer vorgesehen werden. Da die Positionen dieser Öffnungen durch die Öffnungen einer geeignet strukturierten Maske festgelegt werden, ist es mit diesem Verfahren möglich, eine im Prinzip beliebige Anordnung von Anschluss-Pads des Basis-Wafers mit Lotkugeln als externen elektrischen Anschlüssen zu versehen.
Es folgt eine genauere Beschreibung von Beispielen der Durchkontaktierung und des Herstellungsverfahrens anhand der beigefügten 1 bis 12.
Die 1 zeigt eine Anordnung von Halbleiterwafern mit Durchkontaktierung im Querschnitt.
Die 2 zeigt einen Querschnitt eines Basis-Wafers vor der Strukturierung der Oberseite.
Die 3 zeigt einen Querschnitt des Basis-Wafers gemäß 2 nach dem Strukturieren der Oberseite.
Die 4 zeigt einen Querschnitt eines Abdeck-Wafers.
Die 5 zeigt einen Querschnitt der verbundenen Wafer.
Die 6A und 6B zeigen Querschnitte der verbundenen Wafer nach einem Dünnen des Abdeck-Wafers für alternative Ausführungsformen des Herstellungsverfahrens.
Die 7A und 7B zeigen Querschnitte gemäß den 6A und 6B nach dem Aufbringen einer Passivierungsschicht und einer Lackmaske.
Die 8 zeigt einen Querschnitt gemäß der 7A nach dem Ätzen einer Öffnung und dem Aufbringen einer weiteren Passivierungsschicht.
Die 9A und 9B zeigen Querschnitte gemäß den 8 und 7B nach dem Aufbringen der Lotkugel.
Die 10 zeigt einen Randbereich eines Abdeck-Wafers im Querschnitt.
Die 11 zeigt den Randbereich der Wafer im Querschnitt nach dem Verbinden.
Die 12 zeigt eine erfindungsgemäße Anordnung der Durchkontaktierung in einem Querschnitt gemäß der 1.
Die 1 zeigt einen Querschnitt einer Anordnung aus einem Basis-Wafer 1 und einem Abdeck-Wafer 2 mit einer Durchkontaktierung. In dem Basis-Wafer 1 kann ein elektronisches Bauelement oder eine integrierte Schaltung ausgebildet sein. Zu diesem Zweck ist eine Schichtstruktur 10 vorhanden, von der in dem Querschnitt der 1 schematisch eine Anordnung verschiedener Metallisierungsebenen 6 mit Zwischenmetalldielektrikum 7 dargestellt ist. Dabei kann es sich zum Beispiel um die Verdrahtung einer integrierten Schaltung handeln. Weitere Bauelementstrukturen, zum Beispiel eine CMOS-Schaltung oder ein mikroelektromechanisches Bauelement (MEMS), können in dem Halbleitermaterial des Basis-Wafers 1 in beliebiger Weise ausgebildet sein und sind nicht näher dargestellt. Der Querschnitt der 1 zeigt als Beispiel ein mikroelektromechanisches Bauelement mit einem Biegebalken 23 in einem Hohlraum 9/11. Das Bauelement befindet sich auf dem Basis-Wafer 1 und ist mit dem Abdeck-Wafer 2 abgedeckt und verkapselt.
Die Verbindung zwischen dem Basis-Wafer 1 und dem Abdeck-Wafer 2 kann mit einem der an sich bekannten Wafer-Bonding-Verfahren hergestellt werden. Dazu kann zwischen dem Basis-Wafer 1 und dem Abdeck-Wafer 2 eine dünne Verbindungsschicht 17, zum Beispiel eine Oxidschicht, vorgesehen werden, die eine dauerhafte Verbindung des Abdeck-Wafers 2 mit dem Basis-Wafer 1 herstellt. Die Durchkontaktierung ist für ein Anschluss-Pad 3 vorgesehen, das zum Beispiel als Anteil einer der Metallisierungsebenen 6 ausgebildet sein kann oder auch, wie in 1, eine dünne Metallschicht auf einer der Metallisierungsebenen 6 sein kann.
Auf dem Anschluss-Pad 3 kann eine elektrisch leitende Unterlotmetallisierung 4 vorgesehen sein (UBM, under-bump metalization).
Eine Lotkugel 5 (bump) ist über die Unterlotmetallisierung 4 mit dem Anschluss-Pad 3 elektrisch leitend verbunden. Die Lotkugel 5 kann statt dessen in elektrisch leitendem Kontakt direkt auf dem Anschluss-Pad 3 aufgebracht sein. Die Lotkugel 5 befindet sich in einer durchgehenden Öffnung 25 des Abdeck-Wafers 2, was bedeutet, dass diese Öffnung 25 die durch den Abdeck-Wafer 2 gebildete Halbleiterschicht vollständig durchbricht. Damit wird erreicht, dass die Oberseite des Basis-Wafers 1 über dem Anschluss-Pad 3 nicht von dem Abdeck-Wafer 2 überdeckt wird. Die als Durchkontaktierung vorgesehene Lotkugel 5 kann daher direkt auf den Basis-Wafer 1 aufgebracht werden, ohne dass elektrische Leiter als Verbindungen zwischen dem Anschluss-Pad 3 des Basis-Wafers 1 und der von dem Basis-Wafer 1 abgewandten Seite des Abdeck-Wafers 2 erforderlich sind.
Auf der von dem Basis-Wafer 1 abgewandten Seite des Abdeck-Wafers 2 kann ein weiterer Wafer angeordnet sein oder auch, wie in dem Beispiel der 1, ein PCB (printed circuit board), das seinerseits mit einem Anschluss-Pad 19 für externen elektrischen Anschluss versehen ist. Dieses Anschluss-Pad 19 ist mit Leiterbahnen des PCB oder weiteren elektronischen Komponenten elektrisch leitend verbunden, was in der 1 nicht im Einzelnen dargestellt ist. Die nicht mit dem Basis-Wafer 1 verbundene Oberseite des Abdeck-Wafers 2 kann mit einer Passivierungsschicht 3 abgedeckt sein, die insbesondere auch die Seitenwände der durchgehenden Öffnung 25 bedecken kann.
Im Folgenden wird die Herstellung einer solchen Durchkontaktierung für Halbleiterwafer anhand der 2 bis 9 beschrieben. Die 2 zeigt einen Querschnitt durch einen Basis-Wafer 1, in dem elektronische Bauelemente oder Komponenten einer integrierten Schaltung ausgebildet sein können. In der schematischen Darstellung der 2 ist auf der Oberseite nur die Schicht des Zwischenmetalldielektrikums 7 eingezeichnet, in der Metallisierungsebenen einer Verdrahtung angeordnet sein können. Auf einem strukturierten Bereich einer solchen Metallisierungsebene 6 befindet sich ein metallisches Anschluss-Pad 3, das als Basis für die Durchkontaktierung vorgesehen ist. In dem Beispiel der 2, das für die Herstellung einer Anordnung gemäß der 1 geeignet ist, ist die Oberseite des Basis-Wafers 1 mit einer Aussparung strukturiert, in die eine Opferschicht 8 eingebracht worden ist. Die Opferschicht 8 ermöglicht es, die Oberseite für den nachfolgenden Wafer-Bonding-Prozess sehr glatt einzuebnen. Die Oberseite des Basis-Wafers kann nach Bedarf glatt geschliffen und poliert werden. Während die für die Bauelemente vorgesehenen Oberflächenstrukturen vertikale Abmessungen im Bereich von Mikrometern aufweisen können, ist die Rauhigkeit der polierten Oberfläche in den für die Verbindung der Wafer vorgesehenen Bereichen geringer als 1 nm. Es können die an sich bekannten Wafer-Bonding-Verfahren angewendet werden.
Die 3 zeigt einen Querschnitt gemäß der 2 nach dem Entfernen der Opferschicht 8 und dem Freilegen der Aussparung 9 und des Anschluss-Pads 3.
Die 4 zeigt einen Abdeck-Wafer 2 im Querschnitt nach dem Polieren der Oberseite und dem Herstellen einer Aussparung 11.
Die mit der Aussparung 11 versehene Hauptseite des Abdeck-Wafers 2 wird anschließend mit der Oberseite des Basis-Wafers 1 verbunden. In dem Querschnitt der 4 ist gestrichelt eine Kontur 24 einer Aussparung dargestellt, die bei einer Variante des Herstellungsverfahrens vor dem Verbinden der Wafer in dem Abdeck-Wafer 2 hergestellt werden kann. Diese Aussparung ist für die Herstellung der durchgehenden Öffnung in dem Abdeck-Wafer 2 vorgesehen und wird zum Beispiel bis in eine Tiefe von typisch 50 μm bis 250 μm ausgeätzt.
Die 5 zeigt einen Querschnitt durch die Anordnung des Basis-Wafers 1 und des damit verbundenen Abdeck-Wafers 2. Die mit der Aussparung 9 beziehungsweise mit der Aussparung 11 versehenen Oberseiten der Wafer sind einander zugewandt, so dass die Aussparungen einen gemeinsamen Hohlraum 9/11 bilden. Zwischen der zuvor freigelegten Oberfläche des Anschluss-Pads 3 und dem Abdeck-Wafer 2 kann, wie in der 5 angedeutet, gegebenenfalls ein dünner Hohlraum vorhanden sein. In dem Querschnitt der 5 ist an der Lage der gestrichelt eingezeichneten Kontur 24 auch erkennbar, dass sich bei der Ausführungsvariante, bei der dort eine Aussparung in dem Abdeck-Wafer 2 hergestellt worden ist, diese Aussparung oberhalb des Anschluss-Pads 3 angeordnet ist. Die waagrechte gestrichelte Linie, die quer durch den Abdeck-Wafer 2 verlaufend eingezeichnet ist, markiert eine Position einer ebenen Fläche, die durch ein Rückschleifen des Abdeck-Wafers 2 als neue Oberseite der Anordnung hergestellt wird. Nach dem Rückschleifen kann die Oberfläche zum Beispiel mittels CMP (chemical mechanical polishing) poliert werden.
Die 6A und 6B zeigen Querschnitte gemäß der 5 für zwei alternative Varianten des Herstellungsverfahrens. Die 6A zeigt eine Variante ohne die Aussparung gemäß der Kontur 24 im Abdeck-Wafer 2. Der Abdeck-Wafer 2 ist auf die gewünschte Dicke von typisch etwa 30 μm bis 200 μm gedünnt. Das mikroelektromechanische Bauelement ist in dem Hohlraum 9/11 verkapselt. Es wird dann, vorzugsweise durch Ätzen, eine Öffnung über dem Anschluss-Pad 3 hergestellt.
Die 6B zeigt eine Variante, bei der der Abdeck-Wafer 2 mit einer Aussparung entsprechend der gestrichelten Kontur 24 in 5 versehen wurde. Wie in der 5 auch erkennbar ist, erfolgt das Rückschleifen des Abdeck-Wafers 2 bis auf ein Niveau, das sich im Bereich dieser Aussparung befindet, so dass entsprechend dem Querschnitt der 6B nach dem Rückschleifen des Abdeck-Wafers 2 eine Öffnung über dem Anschluss-Pad 3 des Basis-Wafers 1 vorhanden ist.
Die 7A und 7B zeigen Querschnitte gemäß den 6A und 6B nach dem Aufbringen einer Passivierungsschicht 13 und einer Lackmaske 14. Die Passivierungsschicht 13 kann in beiden Varianten zum Beispiel Siliziumdioxid oder eine Verbindung aus SiO₂ und Si₃N₄ sein und eine typische Dicke von 1 μm bis 3 μm besitzen.
In der ersten Variante gemäß 7A bildet die Passivierungsschicht 13 eine ebene Schicht. Die Lackmaske 14 wird mit einer Öffnung oberhalb des Anschluss-Pads 3 versehen. Die lateralen Abmessungen der Öffnung der Lackmaske 14 können typisch im Bereich von 100 μm bis 400 μm liegen, entsprechend den Abmessungen des Anschluss-Pads 3.
Bei der Variante gemäß der 7B wird die Passivierungsschicht 13 auf den Seitenwänden der Öffnung und auf dem Anschluss-Pad 3 aufgebracht. Die Lackmaske 14 bedeckt die Seitenwände der Öffnung und wird mit einer Öffnung über dem Anschluss-Pad 3 versehen, damit die Passivierungsschicht 13 innerhalb der Öffnung der Lackmaske entfernt werden kann.
Die 8 zeigt einen Querschnitt gemäß der 7A nach dem Herstellen einer Öffnung in dem Abdeck-Werfer 2 über dem Anschluss-Pad 3. Zur Herstellung der Öffnung wird zunächst die Passivierungsschicht 13 innerhalb der Öffnung der Lackmaske entfernt. Danach wird das Material des Abdeck-Werfers 2, das zum Beispiel Silizium sein kann, durch Ätzen entfernt, wozu insbesondere DRIE (deep reactive ion etching) geeignet ist. Dieses Ätzverfahren wird durchgeführt, bis die Oberseite des Anschluss-Pads 3 freigelegt ist. Vorzugsweise wird bei dieser Variante eine weitere Passivierungsschicht 15 aufgebracht, was insbesondere im Hinblick auf die später herzustellende Unterlotmetallisierung 4 geschieht. Die weitere Passivierungsschicht 15 kann zum Beispiel Siliziumdioxid sein. Die Anordnung der Passivierungsschicht 13 und der weiteren Passivierungsschicht 15 ist vergleichbar mit der Anordnung der Passivierungsschicht 13 in der zweiten Variante des Verfahrens gemäß dem Querschnitt der 7B.
In einem weiteren Verfahrensschritt, zum Beispiel einem Trockenätzschritt ohne Verwendung einer Maske, wird die weitere Passivierungsschicht 15 von dem Anschluss-Pad 3 entfernt. Auf der Hauptseite des Abdeck-Werfers 2 bleibt zumindest die zuerst aufgebrachte Passivierungsschicht 13 stehen. Die Seitenwände der Öffnung bleiben mit Anteilen der weiteren Passivierungsschicht 15 bedeckt, was mit der Herstellung von Seitenwandspacern durch anisotropes Ätzen einer konformen Schicht vergleichbar ist. In diesem Prozessablauf bleibt der Abdeck-Wafer 2 im Wesentlichen mit einer Passivierung bedeckt, und nur der Anschluss-Pad 3 ist freigelegt.
In beiden Herstellungsvarianten kann dann, vorzugsweise in einem stromlosen Verfahren, eine Metallschicht als Unterlotmetallisierung 4 auf dem Anschluss-Pad 3 hergestellt werden. Ein solcher stromloser Galvanisierungsprozess ist in der Halbleitertechnologie an sich bekannt.
Die 9A und 9B zeigen Querschnitte gemäß den 8 beziehungsweise 7B nach weiteren Schritten der betreffenden Varianten des Herstellungsverfahrens. Die Lotkugel 5, die die eigentliche Durchkontaktierung darstellt, wurde auf der Unterlotmetallisierung 4 aufgebracht. Die Lotkugel 5 kann so angeordnet werden, dass sie die durchgehende Öffnung 25 in dem Abdeck-Wafer 2 nicht vollständig auffüllt und dass ein gewisser Abstand zwischen der Lotkugel 5 und den Seitenwänden der durchgehenden Öffnung 25 des Abdeck-Werfers 2 verbleibt. Die Varianten des Herstellungsverfahrens sind in den 9A und 9B an den etwas unterschiedlichen Ausgestaltungen der Passivierungsschichten erkennbar.
Auf der Lotkugel 5 kann ein externer elektrischer Anschluss angebracht werden. Zu diesem Zweck ist es vorteilhaft, wenn die Lotkugel 5 die Oberseite des Abdeck-Werfers 2 etwas überragt. Während die Dicke des Abdeck-Werfers 2 nach dem Bonding und Rückschleifen vorzugsweise im Bereich von 30 μm bis 200 μm liegt und zum Beispiel typisch 100 μm betragen kann, ragt die Lotkugel 5 typisch zum Beispiel etwa 50 μm über die Ebene der Passivierungsschicht 13 hinaus.
Die Lotkugel 5 kann als externer elektrischer Anschluss des in der Wafer-Anordnung verkapselten Bauelementes dienen. Zur weiteren Verwendung der Durchkontaktierung, insbesondere zur Anordnung auf einem PCB gemäß dem Querschnitt der 1, können entsprechende weitere Verfahrensschritte erfolgen.
Die 10 zeigt einen Querschnitt des Randbereiches des Abdeck-Wafers 2. Der Randbereich ist kritisch für die Verbindung der Wafer, weil die miteinander zu verbindenden Oberflächen dort oftmals nicht ausreichend eben und glatt sind. Die Verbindung der Wafer ist daher im Randbereich oftmals ungenügend. Das kann dazu führen, dass Halbleitermaterial im Randbereich der Wafer ausbricht und die Wafer-Anordnung beschädigt wird. Es wird daher angestrebt, eine einwandfreie Verbindung der beiden Wafer in einem definierten Bereich zu garantieren. Das kann dadurch geschehen, dass die Oberseite des Abdeck-Wafers 2 in dem Randbereich entsprechend der in der 10 gestrichelt eingezeichneten Kontur, z. B. unter Verwendung einer Lackmaske 16, ausgeätzt wird. Mittels DRIE erhält man in diesem Verfahrensschritt eine besonders glatte Seitenwand des Abdeck-Wafers 2, so dass das Risiko einer Beschädigung des geätzten Bereiches gering ist.
Die 11 zeigt die Anordnung eines Basis-Wafers 1 und des Abdeck-Wafers 2, der mit der geätzten Randstruktur versehen wurde, nach dem Bonding. Die Verbindungsschicht 17 kann zum Beispiel ein Oxid des Siliziums sein. Die waagrecht eingezeichnete gestrichelte Linie gibt wie in der 5 die Position der äußeren Oberseite des Abdeck-Wafers 2 nach dem Rückschleifen an. Es ist in der 11 erkennbar, dass der Abdeck-Wafer 2 nachdem Rückschleifen nur noch einen Anteil besitzt, der den Randbereich des Basis-Wafers 1 nicht abdeckt und vollständig mit dem Basis-Wafer 1 verbunden ist.
Dieses Verfahren ist besonders geeignet in Verbindung mit der zweiten Herstellungsvariante für die Durchkontaktierung. Die Aussparung für die spätere durchgehende Öffnung 25 über dem Anschluss-Pad 3, gemäß der in 4 gestrichelt eingezeichneten Kontur 24, und die Aussparung im Randbereich des Abdeck-Wafers 2, gemäß der in 10 gestrichelt eingezeichneten Kontur können zusammen ausgeätzt werden.
Die 12 zeigt einen Querschnitt eines Ausführungsbeispiels der Durchkontaktierung gemäß der Erfindung. Der Abdeck-Wafer 2 enthält hier ebenfalls ein elektronisches Bauelement oder eine integrierte Schaltung. In diesem Ausführungsbeispiel können der Basis-Wafer 1 und/oder der Abdeck-Wafer 2 zum Beispiel ein ASIC (application-specific integrated circuit) sein. Auch der Abdeck-Wafer 2 besitzt eine Schichtstruktur 20, wobei die Schichtstruktur 10 des Basis-Wafers 1 und die Schichtstruktur 20 des Abdeck-Wafers 2 einander zugewandt sind. In der schematischen Darstellung der 12 sind diese Schichtstrukturen durch Metallisierungsebenen von Verdrahtungen dargestellt. Auf einem Anschluss-Pad 3, das mit einer Unterlotmetallisierung 4 versehen sein kann, befindet sich die Lotkugel 5 in einer durchgehenden Öffnung 25 des Abdeck-Wafers 2. Ein Anschluss-Pad 21 des Abdeck-Wafers 2 wurde ebenfalls auf der von dem Basis-Wafer 1 abgewandten Seite freigelegt und kann gegebenenfalls mit einer Unterlotmetallisierung versehen sein. Auf dem Anschluss-Pad 21 des Abdeck-Wafers 2 ist eine weitere Lotkugel 22 angeordnet und elektrisch leitend mit dem Anschluss-Pad 21 verbunden. Beide Lotkugeln 5, 22 überragen die Oberseite des Abdeck-Wafers 2. Ein in dem Querschnitt der 12 erkennbarer geringfügiger Höhenunterschied der beiden Lotkugeln 5, 22 ist für eine externe Kontaktierung, zum Beispiel auf einem PCB, unschädlich. Gegebenenfalls kann durch unterschiedliche Wahl der Größe der Lotkugeln dieser Höhenunterschied ausgeglichen werden.
Es ist ein Vorteil der Durchkontaktierung und des zugehörigen Herstellungsverfahrens, dass hiermit eine grundsätzlich beliebige Anordnung solcher Durchkontaktierungen realisiert werden kann. Durchgehende Öffnungen können mittels einer geeigneten Maske an beliebigen Stellen des Abdeck-Wafers 2 hergestellt werden, so dass die Positionen der für externen elektrischen Anschluss vorgesehenen Anschluss-Pads des Basis-Wafers 1 beliebig gewählt werden können. Die Herstellung der Durchkontaktierungen ist vergleichsweise einfach, da die Lotkugeln direkt auf den Anschluss-Pads des Basis-Wafers 1 aufgebracht werden können, ohne dass für die Durchkontaktierung eigens vorgesehene Verdrahtungen oder Leiterstrukturen in dem Abdeck-Wafer hergestellt werden müssten. Ein weiterer Vorteil besteht in der Möglichkeit, die Durchkontaktierung so anzubringen, dass die Öffnung in dem Abdeck-Wafer nicht vollständig aufgefüllt wird. Es ist insbesondere keine Seitenwandmetallisierung erforderlich.
Bezugszeichenliste

1: Basis-Wafer
2: Abdeck-Wafer
3: Anschluss-Pad
4: Unterlotmetallisierung
5: Lotkugel
6: Metallisierungsebene
7: Zwischenmetalldielektrikum
8: Opferschicht
9: Aussparung
10: Schichtstruktur des Basis-Wafers
11: Aussparung
12: Öffnung
13: Passivierungsschicht
14: Lackmaske
15: weitere Passivierungsschicht
16: Lackmaske
17: Verbindungsschicht
18: PCB
19: Anschluss-Pad
20: Schichtstruktur des Abdeck-Wafers
21: Anschluss-Pad des Abdeck-Wafers
22: weitere Lotkugel
23: Biegebalken
24: Kontur einer Öffnung
25: durchgehende Öffnung

Claims

Durchkontaktierung für Halbleiterwafer, bei der – ein Basis-Wafer (1) mit einem Anschluss-Pad (3) versehen ist, – ein Abdeck-Wafer (2) auf dem Basis-Wafer (1) angeordnet ist, – der Abdeck-Wafer (2) eine Schichtstruktur (20) aufweist, die für ein elektronisches Bauelement oder eine integrierte Schaltung vorgesehen ist, – die Schichtstruktur (20) des Abdeck-Wafers (2) auf einer dem Basis-Wafer (1) zugewandten Seite des Abdeck-Wafers (2) angeordnet ist und auf einer von dem Basis-Wafer (1) abgewandten Seite einen Anschluss-Pad (21) aufweist, der als elektrischer Anschluss des Bauelementes oder der Schaltung vorgesehen ist, – der Abdeck-Wafer (2) über den Anschluss-Pads (3, 21) durchgehende Öffnungen (25) aufweist, – eine Lotkugel (5), die mit dem Anschluss-Pad (3) des Basis-Wafers (1) elektrisch leitend verbunden ist, in der Öffnung (25) über diesem Anschluss-Pad (3) angeordnet ist und – eine weitere Lotkugel (22), die mit dem Anschluss-Pad (21) des Abdeck-Wafers (2) elektrisch leitend verbunden ist, in der Öffnung über diesem Anschluss-Pad (21) angeordnet ist.
Durchkontaktierung nach Anspruch 1, bei der die Lotkugeln (5, 22) den Abdeck-Wafer (2) überragen.
Durchkontaktierung nach Anspruch 1 oder 2, bei der – der Basis-Wafer (1) eine Schichtstruktur (10) aufweist, die für ein elektronisches Bauelement oder eine integrierte Schaltung vorgesehen ist, – der Abdeck-Wafer (2) das elektronische Bauelement oder die integrierte Schaltung abdeckt und – der Anschluss-Pad (3) des Basis-Wafers (1) als elektrischer Anschluss des Bauelementes oder der Schaltung vorgesehen ist.
Durchkontaktierung nach einem der Ansprüche 1 bis 3, bei der die Lotkugeln (5, 22) die Öffnungen (25) in dem Abdeck-Wafer (2) nicht auffüllen.
Verfahren zur Herstellung einer Durchkontaktierung für Halbleiterwafer, bei dem – ein Basis-Wafer (1) und ein Abdeck-Wafer (2) jeweils mit einem Anschluss-Pad (3, 21) versehen werden, – der Abdeck-Wafer (2) auf dem Basis-Wafer (1) angeordnet und dauerhaft mit dem Basis-Wafer (1) verbunden wird, – in dem Abdeck-Wafer (2) auf der von dem Basis-Wafer (1) abgewandten Seite durchgehende Öffnungen (25) hergestellt werden, in denen die Anschluss-Pads (3, 21) freiliegen, und – eine Lotkugel (5) und eine weitere Lotkugel (22) in die Öffnungen (25) eingebracht werden und die Lotkugel (5) elektrisch leitend mit dem Anschluss-Pad (3) des Basis-Wafers (1) und die weitere Lotkugel (22) mit dem Anschluss-Pad (21) des Abdeck-Wafers (2) verbunden werden.
Verfahren nach Anspruch 5, bei dem in dem Basis-Wafer (1) und in dem Abdeck-Wafer (2) elektronische Bauelemente oder integrierte Schaltungen hergestellt werden, die Lotkugel (5) als elektrischer Anschluss des Bauelementes oder der Schaltung des Basis-Wafers vorgesehen wird und die weitere Lotkugel (22) als elektrischer Anschluss des Bauelementes oder der Schaltung des Abdeck-Wafers vorgesehen wird.
Verfahren nach Anspruch 5 oder 6, bei dem die Öffnung (25) über dem Anschluss-Pad (3) des Basis-Wafers (1) hergestellt wird, indem nach dem Verbinden des Abdeck-Wafers (2) mit dem Basis-Wafer (1) eine Lackmaske (14) mit einer Öffnung über dem Anschluss-Pad (3) auf einer von dem Basis-Wafer (1) abgewandten Oberseite des Abdeck-Wafers (2) angeordnet wird und die Öffnung (25) über dem Anschluss-Pad (3) des Basis-Wafers (1) durch die Öffnung der Lackmaske (14) hindurch geätzt wird.
Verfahren nach Anspruch 5 oder 6, bei dem die Öffnung (25) über dem Anschluss-Pad (3) des Basis-Wafers (1) hergestellt wird, indem vor dem Verbinden des Abdeck-Wafers (2) mit dem Basis-Wafer (1) eine Aussparung in dem Abdeck-Wafer (2) hergestellt wird und nach dem Verbinden des Abdeck-Wafers (2) mit dem Basis-Wafer (1) der Abdeck-Wafer (2) gedünnt wird, so dass die Aussparung die Öffnung (25) des Abdeck-Wafers (2) bildet.
Verfahren nach einem der Ansprüche 6 bis 8, bei dem eine Oberseite des Basis-Wafers (1) oder eine Oberseite des Abdeck-Wafers (2) strukturiert wird oder eine Oberseite des Basis-Wafers (1) und eine Oberseite des Abdeck-Wafers (2) strukturiert werden und die strukturierte Oberseite eines Wafers mit dem anderen Wafer verbunden wird.
Verfahren nach Anspruch 9, bei dem vor dem Verbinden des Abdeck-Wafers (2) mit dem Basis-Wafer (1) eine Aussparung (9) in einer Oberseite des Basis-Wafers (1) und/oder eine Aussparung (11) in einer Oberseite des Abdeck-Wafers (2) hergestellt wird.
Verfahren nach Anspruch 10, bei dem eine Aussparung (9) in der Oberseite des Basis-Wafers (1) und eine Aussparung (11) in der Oberseite des Abdeck-Wafers (2) hergestellt wird und die Aussparungen (9, 11) so angeordnet werden, dass die Aussparungen (9, 11) nach dem Verbinden des Abdeck-Wafers (2) mit dem Basis-Wafer (1) einen Hohlraum (9/11) bilden.
Verfahren nach einem der Ansprüche 5 bis 11, bei dem die Lotkugeln (5, 22) so ausgebildet werden, dass sie den Abdeck-Wafer (2) überragen, und die Lotkugeln (5, 22) mit Anschluss-Pads (19) eines weiteren Wafers oder eines PCB (18) elektrisch leitend verbunden werden.
Verfahren nach einem der Ansprüche 5 bis 12, bei dem eine Passivierungsschicht (13, 15) hergestellt wird, mit der Seitenwände der durchgehenden Öffnung (25) des Abdeck-Wafers (2) bedeckt werden, und die Lotkugeln (5, 22) im Abstand zu der Passivierungsschicht (13, 15) angeordnet werden.