[go: up one dir, main page]

DE102009006802B3 - Verfahren und Halbleiterbauelement mit Einstellung der Austrittsarbeit in einer Gateelektrodenstruktur mit großem ε nach der Transistorherstellung unter Anwendung von Lanthanum - Google Patents

Verfahren und Halbleiterbauelement mit Einstellung der Austrittsarbeit in einer Gateelektrodenstruktur mit großem ε nach der Transistorherstellung unter Anwendung von Lanthanum Download PDF

Info

Publication number
DE102009006802B3
DE102009006802B3 DE102009006802A DE102009006802A DE102009006802B3 DE 102009006802 B3 DE102009006802 B3 DE 102009006802B3 DE 102009006802 A DE102009006802 A DE 102009006802A DE 102009006802 A DE102009006802 A DE 102009006802A DE 102009006802 B3 DE102009006802 B3 DE 102009006802B3
Authority
DE
Germany
Prior art keywords
metal
gate electrode
layer
forming
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009006802A
Other languages
English (en)
Inventor
Richard Carter
Sven Beyer
Joachim Metzger
Robert Binder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
AMD Fab 36 LLC and Co KG
Advanced Micro Devices Inc
AMD Fab 36 LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMD Fab 36 LLC and Co KG, Advanced Micro Devices Inc, AMD Fab 36 LLC filed Critical AMD Fab 36 LLC and Co KG
Priority to DE102009006802A priority Critical patent/DE102009006802B3/de
Priority to US12/691,192 priority patent/US8343837B2/en
Application granted granted Critical
Publication of DE102009006802B3 publication Critical patent/DE102009006802B3/de
Priority to US13/689,992 priority patent/US8653605B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/8311—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having different channel structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/83138—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having different shapes or dimensions of their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Die Austrittsarbeit einer Gateelektrodenstruktur mit großem ε wird in einer späten Fertigungsphase auf der Grundlage von Lanthanum in einem n-Kanaltransistor eingestellt, wodurch die gewünschte Austrittsarbeit in Verbindung mit einem typischen leitenden Barrierenmaterial, etwa Titannitrid erreicht wird. Zu diesem Zweck wird in einigen anschaulichen Ausführungsformen das Lanthanum auf das zuvor bereitgestellte metallenthaltende Material aufgebracht, wobei ein effizientes Barrierenmaterial in dem p-Kanaltransistor vorgesehen wird, um damit eine unerwünschte Wechselwirkung des Lanthanums in dem p-Kanaltransistor zu vermeiden.

Description

  • Gebiet der vorliegenden Offenbarung
  • Im Allgemeinen betrifft die vorliegende Offenbarung komplexe integrierte Schaltungen mit Transistorelementen, die hoch kapazitive Gatestrukturen auf der Grundlage eines metallenthaltenden Elektrodenmaterials und einem Gatedielektrikum mit großem ε mit erhöhter Permittivität im Vergleich zu konventionellen Gatedielektrika, etwa Siliziumdioxid und Siliziumnitrid, aufweisen.
  • Beschreibung des Stands der Technik
  • Die Herstellung moderner integrierter Schaltungen, etwa von CPU’s, Speicherbauelementen, ASIC’s (anwendungsspezifische integrierte Schaltungen) und dergleichen erfordert das Herstellen einer großen Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau, wobei Feldeffekttransistoren eine wichtige Art an Schaltungselementen repräsentieren, die im Wesentlichen das Leistungsverhalten der integrierten Schaltungen bestimmen. Generell werden eine Vielzahl von Prozesstechnologien aktuell eingesetzt, wobei für viele Arten komplexer Schaltungen mit Feldeffekttransistoren die MOS-Technologie aktuell eine der vielversprechendsten Vorgehensweise auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung beispielsweise der MOS-Technologie werden Millionen Transistoren, beispielsweise n-Kanaltransistoren und/oder p-Kanaltransistoren auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Gebiete, die als Drain- und Sourcegebiete bezeichnet werden, mit einem leicht dotierten oder nicht dotierten Gebiet, etwa einem Kanalgebiet, gebildet sind, das benachbart zu den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor ist die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet angeordnet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Majoritätsladungsträger und – eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet, der auch als Kanallänge bezeichnet wird. Somit ist in Verbindung mit der Fähigkeit, schnell einen leitenden Kanal unter der isolierenden Schicht beim Anlegen der Steuerspannung an der Gateelektrode aufzubauen, die Leitfähigkeit des Kanalgebiets ein wesentlicher Einflussfaktor für das Leistungsverhalten von MOS-Transistoren. Da die Geschwindigkeit des Aufbaus des Kanals, die von der Leitfähigkeit der Gateelektrode abhängt, und der Kanalwiderstand im Wesentlichen die Transistoreigenschaften bestimmen, ist die Verringerung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands und die Zunahme des Gatewiderstandsverhaltens – ein wichtiges Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
  • Gegenwärtig beruht der überwiegende Anteil der integrierten Schaltung auf Silizium auf Grund der nahezu unbeschränkten Verfügbarkeit, den gut verstandenen Eigenschaften von Silizium und damit in Beziehung stehenden Materialien und Prozessen und auf Grund der Erfahrung, die über die letzten 50 Jahre gewonnen wurde. Daher bleibt Silizium mit hoher Wahrscheinlichkeit das Material der Wahl für künftige Schaltungsgenerationen, die für Massenprodukte geeignet sind. Ein Grund für die große Bedeutung des Siliziums bei der Herstellung von Halbleiterbauelementen liegt in den Eigenschaften der Silizium/Siliziumdioxidgrenzfläche, die eine zuverlässige elektrische Isolierung unterschiedlicher Gebiete voneinander ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei hohen Temperaturen stabil und ermöglicht daher das Ausführen von nachfolgender Hochtemperaturprozesse, wie sie etwa für Ausheizzyklen zum Aktivieren von Dotierstoffen und zum Ausheilen von Kristallschäden erforderlich sind, ohne dass dabei die elektrischen Eigenschaften der Grenzfläche beeinträchtigt werden.
  • Aus den zuvor genannten Gründen wird Siliziumdioxid vorzugsweise als eine Gateisolationsschicht in Feldeffekttransistoren eingesetzt, die die Gateelektrode, die häufig aus Polysilizium oder anderen metallenthaltenden Materialien aufgebaut ist, von dem Siliziumkanalgebiet getrennt. Beim stetigen Verbessern des Leistungsverhaltens von Feldeffekttransistoren wurde die Länge des Kanalgebiets kontinuierlich verringert, um damit die Schaltgeschwindigkeit und den Durchlassstrom zu erhöhen. Da das Transistorverhalten durch die der Gateelektrode zugeführten Spannung erhöht wird, um damit die Oberfläche des Kanalgebiets in eine ausreichend hohe Ladungsträgerdichte zu invertieren, um somit den gewünschten Durchlassstrom bei einer vorgegebenen Versorgungsspannung bereitzustellen, ist ein gewisser Grad an kapazitiver Kopplung erforderlich, die durch einen Kondensator erzeugt wird, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid gebildet ist. Es erweist sich, dass das Verringern der Kanallänge eine größere kapazitive Kopplung notwendig macht, um das sogenannte Kurzkanalverhalten des Transistorbetriebs zu vermeiden. Das Kurzkanalverhalten kann zu einem erhöhten Leckstrom zu einer größeren Abhängigkeit der Schwellwertspannung von der Kanallänge führen. Aggressiv skalierte Transistorbauelemente mit einer relativ geringen Versorgungsspannung kann somit mit einer geringen Schwellwertspannung weisen eine exponentielle Zunahme des Leckstromes auf, während eine höhere kapazitive Kopplung der Gateelektrode an das Kanalgebiet erforderlich ist. Daher muss die Dicke der Siliziumdioxidschicht entsprechend verringert werden, um die erforderliche Kapazität zwischen dem Gate und dem Kanalgebiet zu erzeugen. Beispielsweise erfordert eine Gatelänge von ungefähr 0,08 μm ein Gatedielektrikum aus Siliziumdioxid mit einer Dicke von ungefähr 1,2 nm. Obwohl im Allgemeinen Hochgeschwindigkeitstransistorelemente mit einem extrem kurzen Kanal vorzugsweise für Hochgeschwindigkeitsanwendungen vorgesehen sind, wohingegen Transistorelemente mit einem längeren Kanal für weniger kritische Anwendungen eingesetzt werden, etwa als Speichertransistorelemente, erreicht der relativ ausgeprägte Leckstrom, der durch das direkte Tunneln von Ladungsträgern durch eine sehr dünne Siliziumdioxidgateisolastionsschicht hervorgerufen wird, entsprechende Werte für eine Oxiddicke im Bereich von 1 bis 2 nm, die nicht mehr mit den Erfordernissen für die thermische Entwurfsleistung für Schaltungen mit hohem Leistungsvermögen verträglich sind.
  • Daher wurde das Ersetzen des Siliziumdioxids als Material für die Gateisolationsschichten in Betracht gezogen insbesondere für sehr dünne Siliziumdioxidgateschichten. Mögliche alternative Materialien enthalten solche, die eine deutlich höhere Permittivität aufweisen, so dass eine physikalisch größere Dicke einer entsprechend gebildeten Gateisolationsschicht für eine kapazitive Kopplung sorgt, die durch eine extrem dünne Siliziumdioxidschicht erreicht würde. Daher wurde vorgeschlagen, Siliziumdioxid durch Materialien mit hoher Permittivität zu ersetzen, etwa durch Tantaloxid (Ta2O5) mit einem ε von ungefähr 25, durch Strontiumtitan (SrTiO3) mit einem ε von ungefähr 150, Hafniumoxid (HfO2), Hafniumsiliziumoxid, Zirkonoxid (ZrO2) und dergleichen.
  • Ferner kann das Transistorleistungsverhalten verbessert werden, indem ein geeignet leitendes Material für die Gateelektrode vorgesehen wird, so dass das üblicherweise verwendete Polysiliziummaterial ersetzt wird, da Polysilizium eine Ladungsträgerverarmung in der Nähe der Grenzfläche zu dem Gatedielektrikum ausbildet, wodurch die effektive Kapazität zwischen dem Kanalgebiet und der Gateelektrode verringert wird. Es wurde daher ein Gatestapel vorgeschlagen, in welchem ein dielektrisches Material mit großem ε eine erhöhte Kapazität auf der Grundlage der gleichen Dicke wie eine Siliziumdioxidschicht bietet, wobei zusätzlich die Leckströme auf einem akzeptablen Niveau gehalten werden. Andererseits wird das nicht-Polysiliziummaterial, Titannitrid und dergleichen so gebildet, dass es mit dem dielektrischen Material mit großem ε in Kontakt ist, wodurch das Auftreten einer Verarmungszone im Wesentlichen vermieden wird. Da typischerweise eine geringe Schwellwertspannung des Transistors, d. h, die Spannung, auf der sich der leitende Kanal in dem Kanalgebiet ausbildet, gewünscht ist, um hohe Durchlassströme zu erreichen, erfordert üblicherweise die Steuerbarkeit des entsprechenden Kanals ausgeprägte laterale Dotierstoffprofile und Dotierstoffgradienten zumindest in der Nähe der pn-Übergänge. Daher werden sogenannte Halo-Gebiete für gewöhnlich durch Ionenimplantation hergestellt, um eine Dotierstoffsorte einzuführen, deren Leitfähigkeitsart der Leitfähigkeitsart des verbleibenden Kanals und des Halbleitergebiets entspricht, um damit den Dotierstoffgradienten des resultierenden pn-Übergangs „zu verstärken” nach der Herstellung entsprechender Erweiterungsgebiete und tiefer Drain- und Sourcegebiete. Auf diese Weise beeinflusst die Schwellwertspannung des Transistors wesentlich die Steuerbarkeit des Kanals, wobei eine ausgeprägte Variabilität der Schwellwertspannung bei geringeren Gatelängen beobachtet werden kann. Durch Vorsehen eines geeigneten Halo-Implantationsgebietes kann die Steuerbarkeit des Kanals verbessert werden, wodurch auch die Variabilität der Schwellwertspannung, was auch als Schwellwertvariabilität bezeichnet wird, verringert werden und wodurch deutliche Schwankungen des Transistorleistungsverhaltens bei einer Änderung der Gatelänge ebenfalls verringert werden kann.
  • Andererseits ist die Schwellwertspannung zusätzlich zu der speziellen Transistorkonfiguration, wie dies zuvor beschrieben ist, auch wesentlich von der Austrittsarbeit der Gateelektrodenstruktur ab, die in geeigneter Weise auf die Leitfähigkeitsart auf die entsprechenden Transistoreigenschaften, die Gatelänge und dergleichen, eingestellt werden muss. Die Anpassung der Austrittsarbeit des metallenthaltenden Gateelektrodenmaterials wird typi scherweise bewerkstelligt, indem ein spezielles Metall oder eine Metalllegierung vorgesehen wird, um damit die erforderliche Austrittarbeit zu erhalten. Es zeigt sich jedoch, dass gegenwärtig die Anzahl vielversprechender Materialkandidaten für das Einstellen der Austrittsarbeit komplexer Transistorelemente relativ gering ist, insbesondere wenn diese Metalle in sehr komplexen Fertigungsprozessen zur Herstellung von Halbleiterbauelementen in einer Massenproduktion zu handhaben sind. Beispielsweise können Titan und Aluminium, und ihre Legierungen davon, als Gateelektrodenmaterialien verwendet werden, die jedoch als spezielle Materialzusammensetzungen und dergleichen anzupassen sind, um damit die erforderliche Austrittsarbeit und somit Schwellwerteinstellung zu erreichen. Beispielsweise ist insbesondere für komplexe n-Kanaltransistoren eine moderat hohe Austrittsarbeit von ungefähr 4,1 Elektronenvolt schwer zu erreichen, da typischerweise die Austrittsarbeit auf der Grundlage eines geeigneten Barrierenmaterials bereitzustellen ist, das vorzusehen ist, um die Integrität des dielektrischen Materials mit großem ε gemäß den konventionellen Prozessstrategien zu bewahren. D. h., gemäß einer Vielzahl konventioneller Prozessstrategien wird das dielektrische Material mit großem ε in einer frühen Fertigungsphase vorgesehen und durchläuft somit eine Vielzahl von Prozessschritten, etwa eine Vielzahl von Ätzschritten, Hochtemperaturbehandlungen und dergleichen, um schließlich die grundlegende Transistorstruktur fertig zu stellen. Danach wird in einigen dieser Vorgehensweisen ein entsprechendes Platzhaltermaterial, etwa Polysilizium, durch das gewünschte Metallelektrodenmaterial ersetzt, wobei jedoch, wie zuvor erläutert ist, eine geeignete Materialzusammensetzung vorzusehen ist, um in Verbindung mit einer leitenden Barrierenschicht, die während der vorhergehenden Prozessschritte beibehalten werden muss, die gewünschte Austrittsarbeit zu erreichen. Z. B. wird Titannitrid häufig als leitendes Barrierenmaterial eingesetzt, das nicht in einfacher Weise eine hohe Austrittsarbeit zulässt, wie sie für aufwendige n-Kanaltransistoren erforderlich ist. Andererseits ist das Weglassen der leitenden Barrierenschicht während der vorhergehenden Prozessschritte wenig wünschenswert auf Grund der ausgeprägten Materialerosion des empfindlichen dielektrischen Materials mit großem ε. In ähnlicher Weise ist ein Entfernen der leitenden Deckschicht vor dem Abscheiden des Metalls für die Austrittsarbeit ein sehr vielversprechender Ansatz auf Grund der entsprechenden ausgeprägten Erosion des dielektrischen Materials mit großem ε.
  • In anderen konventionellen Lösungen werden das dielektrische Material mit großem ε und ein geeignetes Metall für die Austrittsarbeit für n-Kanaltransistoren in einer frühen Fertigungsphase vorgesehen und werden dann strukturiert, um Gateelektrodenstrukturen mit großem ε zu erhalten. In diesem Falle ist jedoch eine sehr komplexe Fertigungssequenz erforderlich, um die gewünschten Eigenschaften des Metalls für die Austrittsarbeit beizubehalten, da häufig eine ausgeprägte Verschiebung nach Hochtemperaturprozessen beobachtet werden kann. Des weiteren ist die Bandlücke des Kanalmaterials von p-Kanaltransistoren speziell an Metall für die Austrittsarbeit anzupassen, was häufig auf der Grundlage eines Silizium/Germanium-Materials bewerkstelligt wird, das lokal in dem Kanalgebiet der p-Kanaltransistoren vorgesehen wird. Folglich ist eine sehr komplexe Prozesssequenz vor dem Strukturieren der Metallgateelektrode mit großem ε auszuführen, was in Verbindung mit der hohen Wahrscheinlichkeit des Verschiebens von Eigenschaften des Metalls für die Austrittsarbeit zu einem geringeren Leistungsverhalten der Halbleiterbauelemente führt, wodurch diese Vorgehensweise, d. h. das Vorsehen der Metallgatestruktur mit großem ε in einer frühen Fertigungsphase, ein wenig attraktiver Ansatz ist.
  • In der US 2007/0 037 343 A1 wird ein Verfahren zur Herstellung eines Halbleiterbauteils mit einem Metallgate, das zwei unterschiedliche Arbeitsfunktionen aufweist, beschrieben, in dessen Verlauf eine Gateopferschicht entfernt wird.
  • Die US 2006/0 022 277 A1 offenbart die Herstellung von CMOS-Bauteilen unter Verwendung von Opfer-Gates, und die US 2005/0 233 527 A1 offenbart ein Verfahren zur Herstellung von Gatestrukturen eines Halbleiterbauteils, in dem Kappenschichten nach dem Entfernen zuvor gebildeter Abstandshaltern abgeschieden werden.
  • Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Offenbarung Halbleiterbauelemente und Verfahren, in denen das Metall für die Austrittsarbeit nach dem Fertigstellen der grundlegenden Transistorstruktur vorgesehen wird, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest verringert werden.
  • Überblick über die vorliegende Offenbarung
  • Im Allgemeinen betrifft die vorliegende Offenbarung Halbleiterbauelemente und Verfahren, in denen die Austrittsarbeit und somit die Transistorschwellwertspannung auf der Grundlage einer geeigneten Metallsorte eingestellt wird, die selektiv für n-Kanaltransistoren in einer sehr fortgeschrittenen Fertigungsphase vorgesehen wird, ohne dass die Austrittsarbeit der Gateelektroden von p-Kanaltransistoren unnötig beeinflusst wird. In einigen anschaulichen hierin offenbarten Aspekten ist die die Austrittsarbeit einstellende Sorte für die n-Kanaltransistoren auf Lanthanum aufgebaut, das in Verbindung mit einem geeigneten metallenthaltenden Elektrodenmaterial, das als leitendes Barrierenmaterial dient, etwa Titannitrid, Aluminiumoxid und dergleichen, eine gewünschte hohe Austrittsarbeit für n-Kanaltransistoren bietet. In anderen anschaulichen hierin offenbarten Aspekten wird eine sehr effiziente Fertigungssequenz bereitgestellt, in der die selektive Einstellung der Austrittsarbeit erreicht wird, ohne dass in unerwünschter Weise zur gesamten Prozesskomplexität beigetragen wird, beispielsweise in Bezug auf zusätzliche Lithographieschritte und dergleichen, wodurch eine bessere Produktionsausbeute auf Grund der geringeren Prozesskomplexität erreicht wird, wobei gleichzeitig die Schwellwerteinstellung von n-Kanaltransistoren, etwa Kurzkanaltransistoren und Langkanaltransistoren innerhalb des gleichen Halbleiterbauelements in einer sehr effizienten Weise auf der Grundlage einer geeigneten die Austrittsarbeit einstellenden Sorte, etwa Lanthanum bewerkstelligt wird.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden einer ersten Gateelektrodenstruktur eines ersten Transistors über einer Halbleiterschicht, wobei die erste Gateelektrodenstruktur ein Platzhalterelektrodenmaterial aufweist, das über einer ersten Gateisolationsschicht mit großem ε gebildet ist; das Bilden von Drain- und Sourcegebieten des ersten Transistors; das Entfernen des Platzhalterelektrodenmaterials; Bilden einer Lanthanum enthaltenden Materialschicht über der ersten Gateisolationsschicht mit großem ε; und das Bilden eines metallenthaltenden Elektrodenmaterials auf der Lanthanum enthaltenden Materialschicht; und es umfasst weiterhin das Bilden einer zweiten Gateelektrodenstruktur eines zweiten Transistors, der von unterschiedlicher Leitfähigkeitsart im Vergleich zu dem ersten Transistor ist, wobei die zweite Gateelektrodenstruktur eine zweite Gateisolationsschicht mit großem ε und ein zweites Platzhalterelektrodenmaterial, das über der zweiten Gateisolastionsschicht mit großem ε gebildet ist, aufweist, wobei das Platzhalterelektrodenmaterial und das zweite Platzhalterelektrodenmaterial durch Ausführen eines gemeinsamen Abtragungsprozesses entfernt werden.
  • Ein weiteres anschauliches hierin offenbartes Verfahren umfasst das Entfernen eines Platzhaltermaterials einer ersten Gateelektrodenstruktur eines ersten Transistors und einer zweiten Gateelektrodenstruktur eines zweiten Transistors durch Ausführen eines gemeinsamen Abtragungsprozesses, um ein metallenthaltendes Material, das auf einer Gateisolationsschicht mit großem ε der ersten und zweiten Gateelektrodenstruktur gebildet ist, freizulegen, wobei der erste und der zweite Transistor eine unterschiedliche Leitfähigkeitsart besitzen. Das Verfahren umfasst das Bilden eines austrittsarbeiteinstellenden Materials auf dem metallenthaltenden Material selektiv in ersten Gateelektrodenstrukturen. Des weiteren wird eine erste Metallschicht auf dem austrittsarbeiteinstellenden Material und eine zweite Metallschicht auf dem metallenthaltenden Material der zweiten Gateelektrodenstruktur gebildet, wobei die zweite Metallschicht eine Austrittsarbeit der zweiten Gateelektrodenstruktur in Verbindung mit dem metallenthaltenden Material festlegt.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst eine erste Gateelektrodenstruktur eines ersten Transistors. Die erste Gateelektrodenstruktur umfasst ein Gateisolationsmaterial mit großem ε, ein metallenthaltendes Material, das auf dem Gateisolationsmaterial mit großem ε gebildet ist, ein austrittsarbeitseinstellendes Material, das auf dem metallenthaltenden Material gebildet ist, und ein metallenthaltendes Elektrodenmaterial. Ferner umfasst das Halbleiterbauelement eine zweite Gateelektrodenstruktur eines zweiten Transistors, wobei die zweite Gateelektrodenstruktur das Gateisolationsmaterial mit großem ε, das metallenthaltende Material, das auf dem Gateisolationsmaterial mit großem ε gebildet ist, ein erstes Metallmaterial, ein leitendes Barrierenmaterial, das auf dem ersten Material gebildet ist, das austrittsarbeitseinstellende Material, das über den leitenden Barrierenmaterial angeordnet ist und ein zweites Metallmaterial aufweist.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1f schematisch Querschnittsansichten eines n-Kanaltransistors während diverser Fertigungsphasen beim Ersetzen eines Platzhalterelektrodenmaterials einer Gateelektrodenstruktur in einer sehr fortgeschrittenen Fertigungsphase und beim Einstellen einer Austrittsarbeit auf der Grundlage einer Lanthanum-Sorte gemäß Beispielen, die nicht Teil der Erfindung sind, aber zum Verständnis derselben beitragen können, zeigen; und
  • 2a bis 2i schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zur Herstellung von Transistoren unterschiedlicher Leitfähigkeitsart auf der Grundlage einer komplexen Elektrodenstruktur zeigen, in denen die Austrittsarbeit und somit eine Schwellwerteinstellung nach der Fertigstellung der grundlegenden Konfiguration gemäß anschaulicher Ausführungsformen ausgeführt wird.
  • Detaillierte Beschreibung
  • Im Allgemeinen stellt der hierin offenbarte Gegenstand verbesserte Techniken und Bauelemente bereit, wobei komplexe Gatestapel mit großem ε nach der Fertigstellung der grundlegenden Transistorstruktur hergestellt werden, wodurch die Wahrscheinlichkeit für ausgeprägte Schwellwertschwankungen komplexer Transistoren zu konventionellen Strategien verringert wird, in denen austrittsarbeitseinstellende Metalle in einer frühen Fertigungsphase vorgesehen werden. In einigen anschaulichen Ausführungsformen wird eine Lanthanum-Sorte in das Metall für die Austrittsarbeit selektiv in n-Kanaltransistoren eingebaut, wodurch die Möglichkeit geschaffen wird, eine gewünschte hohe Austrittsarbeit in Verbindung mit entsprechenden metallenthaltende Materialien zu erhalten, etwa mit Titannitrid, Aluminiumoxid und dergleichen, die vorgesehen werden, um die Integrität des empfindlichen Gatedielektrikumsmaterials mit großem ε während der vorhergehenden Fertigungsprozesse beizubehalten. Wie nachfolgend detaillierter beschrieben ist, wird in einigen anschaulichen Ausführungsformen die Lanthanum-Sorte auf der Grundlage einer sehr effizienten Fertigungsstrategie vorgesehen, ohne dass zusätzliche Lithographieschritte im Vergleich zu konventionellen Prozesstechniken erforderlich sind, in denen die Austrittsarbeit in einer späten Fertigungsphase für p-Kanaltransistoren und für n-Kanaltransistoren eingestellt wird. Zu diesem Zweck wird in einigen anschaulichen Ausführungsformen das Lanthanum nach der Herstellung für die Austrittsarbeit selektiv für den Kanaltransistor bereitgestellt und dessen einstellende Eigenschaften für die Austrittsarbeit werden auf der Grundlage des geeigneten leitenden Barrierenmaterials, etwa Titannitrid, beibehalten, wodurch ebenfalls eine effiziente Diffusionsbarriere für das Lanthanum bereitgestellt wird, das in einer nachfolgenden Fertigungsphase abzuscheiden ist. Folglich wird ein sehr effizienter Gesamtfertigungsablauf bereitgestellt, um das Einstellen der Austrittsarbeit für unterschiedliche Konfigurationen von n-Kanaltransistoren zu ermöglichen, da komplexe Strukturierungsschemata für das geeignete Bereitstellen spezieller Titan/Aluminium-Legierungen für unterschiedliche n-Kanaltransistorkonfigurationen vermieden wird.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr vergleichende Beispiel und anschauliche Ausführungsformen der Erfindung detaillierter beschrieben.
  • 1a zeigt schematisch gemäß einem vergleichenden Beispiel, das nicht Teil der Erfindung ist, einen Feldeffekttransistor 100 in einer sehr fortgeschrittenen Fertigungsphase. D. h., der Transistor 100 umfasst ein Substrat 101, das ein beliebiges geeignetes Trägermaterial repräsentiert, etwa ein siliziumbasiertes Material, ein isolierendes Trägermaterial und dergleichen, über welchem eine geeignete Halbleiterschicht 102, etwa eine siliziumbasierte Schicht oder ein anderes geeignetes Material mit entsprechenden Atomsorten zum Einstellen der gewünschten gesamten elektronischen Eigenschaften des Materials 102 gebildet ist. Es sollte beachtet werden, dass das Substrat 101 in Verbindung mit der Halbleiterschicht 102 zumindest lokal innerhalb des Substrats 101 eine SOI-(Silizium-auf-Isolator-)Konfiguration bilden kann, wenn eine entsprechende vergrabene isolierende Schicht (nicht gezeigt) so vorgesehen ist, dass diese die Halbleiterschicht 103 „vertikal” von dem Substrat 101 trennt. In einem Bereich oder einem aktiven Gebiet der Halbleiterschicht 102, der als 102b bezeichnet ist, ist ein geeignetes Dotierstoffprofil ausgebildet, um damit Drain- und Sourcegebiete 103 des Transistors 100 zu erzeugen, wobei, wie zuvor erläutert ist, das entsprechende Dotierstoffprofil eine beliebige geeignete Struktur aufweisen kann, um damit die gesamten Transistoreigenschaften, etwa den Durchlassstrom, die Schwellwertspannung und dergleichen einzustellen. Es sollte jedoch beachtet werden, dass zumindest die Schwellwertspannungseinstellung in einer späteren Fertigungsphase abgeschlossen wird, wie dies nachfolgend beschrieben ist. Bei Bedarf sind auch Metallsilizidgebiete 104 in den Drain- und Sourcegebieten vorgesehen, um damit den gesamten Reihenwiderstand eines leitenden Pfads zu verringern, der durch die Drain- und Sourcegebiete 103 und ein Kanalgebiet 105, das lateral zwischen dem Draingebiet und dem Sourcegebiet 103 angeordnet ist, gebildet ist. Der Transistor umfasst ferner eine Gateelektrodenstruktur 100, die eine Gateisolationsschicht mit großem ε 111 aufweist, die somit mindestens eine Materialzusammensetzung enthält, die eine Dielektrizitätskonstante von ungefähr 10,0 oder höher besitzt. Es sollte beachtet werden, dass der Begriff „Gateisolationsschicht mit großem ε oder Gatedielektrikumsmaterial mit großem ε” eine beliebige Materialzusammensetzung mit einschließt, in der auch konventionelle dielektrische Materialien, etwa Siliziumdioxid, Siliziumnitrid und dergleichen enthalten sind, die eine relative Permittivität von 10,0 oder weniger besitzen. Beispielsweise wird in einigen Ausführungsformen eine Oxidschicht, etwa eine natürliche Oxidschicht und dergleichen, auf dem Kanalgebiet gebildet, woran sich ein dielektrisches Material mit großem ε anschließt, beispielsweise in Form eines der Materialien, wie sie zuvor benannt wurden. Des weiteren wird die Gateisolationsschicht 111 mit großem ε ein metallenthaltendes Material abgedeckt, das ebenfalls als ein Barrierenmaterial zum Beibehalten der Integrität der Gateisolationsschicht mit großem ε 111 während der Fertigungsprozesse zur Herstellung des Transistors 100, wie er in 1a gezeigt ist, dient. Des weiteren sorgt das metallenthaltende Material 112 für eine bessere Leitfähigkeit im Vergleich zu beispielsweise dotiertem Polysiliziummaterial, das ein gut etabliertes Gateelektrodenmaterial repräsentiert. Auf Grund der moderat hohen Leitfähigkeit des Materials 112 wird somit ein Erzeugen einer Verarmungszone, wie sie typischerweise in Polysiliziumgateelektroden auftritt, vermieden, so dass in Verbindung mit der besseren Leitfähigkeit ein verbessertes Leistungsverhalten des Transistors 100 erreicht wird. Wie zuvor erläutert ist, muss das metallenthaltende Material eine geeignete Austrittsarbeit besitzen, um damit die schließlich gewünschte Schwellwertspannung des Transistors 100 einzustellen, das durch Einbau einer geeigneten Sorte in einer späteren Fertigungsphase bewerkstelligt werden kann. Beispielsweise wird das metallenthaltende Material in Form von Titannitridmaterial, Aluminiumoxid und dergleichen bereitgestellt. Des weiteren umfasst die Gateelektrodenstruktur 110 ein Platzhalterelektrodenmaterial oder ein Austauschmaterial 113, etwa ein Siliziummaterial und dergleichen, für einen hohen Grad an Kompatibilität zu gut etablierten Fertigungstechniken sorgt. Des weiteren umfasst die Gateelektrodenstruktur 110 eine Abstandshalterstruktur 114, die eine beliebige geeignete Struktur aufweisen kann, um damit die Gateintegrität während der vorhergehenden Fertigungsprozesse zu bewahren und um auch geeignete Bedingungen während der Implantationsprozesse zu erreichen, die zum Bilden der Drain- und Sourcegebiete 103 auf der Grundlage der Implantation erforderlich sind. Es sollte beachtet werden, dass der Aufbau der Abstandshalterstruktur 114 sich somit während der gesamten Prozesssequenz zur Herstellung des Transistors 100 abhängig von den speziellen Erfordernissen jede der diversen Fertigungsphasen ändern. Beispielsweise enthält die Seitenwandabstandshalterstruktur 114 ein geeignetes Beschichtungsmaterial, etwa ein Siliziumnitridmaterial, das an Seitenwänden des Platzhaltermaterials 113 und insbesondere an Seitenwänden der Gateisolationsschicht mit großem ε 111 gebildet ist, um damit die Integrität des Materials zu bewahren. Das Platzhaltermaterial 113 kann ebenfalls ein Silizid 112a aufweisen, wobei dies von der angewendeten Prozessstrategie abhängt. Des weiteren ist eine dielektrische Schicht 120 über den Drain- und Sourcegebieten 103 und der Gateelektrodenstruktur 110 gebildet, das in Form eines beliebigen geeigneten Materials bereitgestellt werden kann. Beispielsweise enthält in anspruchsvollen Anwendungen das dielektrische Material 120 eine hohe interne Verspannungskomponente, die in das Kanalgebiet 105 übertragen wird, wodurch eine spezielle Art an Verformung darin erzeugt wird, die wiederum die gesamte Ladungsträgerbeweglichkeit und damit die Leitfähigkeit des Kanalgebiets 105 verbessert. Beispielsweise wird die dielektrische Schicht 120 in Form eines Siliziumnitridmaterials vorgesehen, das eine Zugverspannungskomponente aufweist, wobei dies vorteilhaft ist, um das Leistungsverhalten von n-Kanaltransistoren bei einer standardmäßigen Kristallkonfiguration des aktiven Gebiets 102b zu verbessern. In dieser Hinsicht soll beachtet werden, dass eine standardmäßige Kristallkonfiguration als eine An ordnung zu verstehen ist, der ein siliziumbasiertes Halbleitermaterial eine (100) Oberflächenorientierung besitzt, während die Transistorlängsrichtung, d. h. in 1a die horizontale Richtung, gemäß einer (110) Kristallachse ausgerichtet ist. Es sollte jedoch beachtet werden, dass eine beliebige andere Kristallorientierung eingesetzt werden kann, wenn dies für den Transistor 100 als günstig erachtet wird. Ein weiteres dielektrisches Material 121, etwa ein Siliziumdioxidmaterial, ist über der dielektrischen Schicht 120 ausgebildet, wobei auch in diesem Falle ein beliebiges anderes geeignetes Material verwendet werden kann, wobei dies von den gesamten Prozess- und Bauteilerfordernissen abhängt. Typischerweise repräsentiert das Material 121 einen Teil eines dielektrischen Zwischenschichtmaterials, das vorzusehen ist, um die Integrität des Transistors 100 zu bewahren und um eine „Plattform” für die weitere Metallisierungsebene zu schaffen, wie sie für das Verbinden für eine Vielzahl von Schaltungselementen, etwa dem Transistor 100 erforderlich sind.
  • Der in 1a gezeigte Transistor 100 kann auf der Grundlage gut etablierter Prozesstechniken zum Ausbilden moderner Transistorelemente hergestellt werden. Beispielsweise wird nach dem Bilden des aktiven Gebiets 102b, etwa auf der Grundlage geeigneter Isolationsstrukturen (nicht gezeigt) und dem Erzeugen einer gewünschten grundlegenden Dotierstoffkonzentration, wird beispielsweise die Gateelektrodenstruktur 110 hergestellt, etwa durch Vorsehen einer geeigneten dielektrischen Basisschicht, etwa eines Siliziumdioxidmaterials, falls dies gewünscht ist, gefolgt von dem Abscheiden der Gateisolationsschicht mit großem ε 111, was auf der Grundlage von CVD-(chemische Dampfabscheide-)Techniken und dergleichen bewerkstelligt werden kann. Daraufhin wird das metallenthaltende Material 112 hergestellt, beispielsweise durch Sputter-Abscheidung, CVD und dergleichen. Als nächstes wird das Platzhaltermaterial 113 aufgebracht, beispielsweise auf Grundlage von CVD mit geringem Druck, wodurch Material, etwa Siliziummaterial, in einem amorphen Zustand gebildet wird. Daraufhin werden aufwendige Strukturierungstechniken mit geeigneten Lithographieprozessen ausgeführt, um den zuvor hergestellten Schichtstapel zu strukturieren, so dass die Gateelektrodenstruktur 110 erhalten wird, die eine geeignete Gatelänge aufweist, d. h. in 1a die horizontale Erstreckung des metallenthaltenden Materials 112. Z. B. wird die Länge der Gateelektrodenstruktur 110 auf ungefähr 50 nm und weniger in komplexen Halbleiterbauelementen festgelegt. Daraufhin wird eine Abstandshalterstruktur 114, etwa in Form einer Nitridbeschichtung, bereitgestellt, um die Integrität des Materials 111 während der weiteren Bearbeitung sicherzustellen. Anschließend werden die Drain- und Sourcegebiete 103 in Verbindung mit einer geeignet ausgewählten Konfiguration der Abstandshalterstruktur 114 gebildet, um damit ein gewünschtes komplexes Dotierstoffprofil zu erhalten, wie dies zuvor beschrieben ist. Daraufhin werden entsprechende Ausheizprozesse ausgeführt, um die Dotierstoffe zu aktivieren und durch Implantation hervorgerufene Schäden zu rekristallisieren. Es sollte beachtet werden, dass eine Vielzahl zusätzlicher Prozessschritte erforderlich sein kann, beispielsweise komplexe Maskierungsschritte zur Erzeugung der Drain- und Sourcegebiete 103 für unterschiedliche Transistorarten, eine Vielzahl von Reinigungsschritten und dergleichen, während welchem die Integrität des Materials 111 durch das metallenthaltende Material 112 und die Abstandshalterstruktur 114 bewahrt wird. Daraufhin werden die Metallsilizidgebiete 104 möglicherweise in Verbindung mit dem Gebiet 113a durch gut etablierte Silizidierungstechniken geschaffen, woran sich das Abscheiden des Materials 120 anschließt, was durch plasmaunterstützte CVD-Techniken bewerkstelligt werden kann. Als nächstes wird das dielektrische Material 121 aufgebracht, beispielsweise auf der Grundlage plasmaunterstützter CVD, thermisch aktivierter CVD und dergleichen. Daraufhin wird, wie in 1a gezeigt ist, ein Materialabtragungsprozess 123 ausgeführt, um überschüssiges Material der Schicht 121 abzutragen, wodurch zumindest ein oberer Bereich der Schicht 120 freigelegt wird. Der Abtragungsprozess 123 kann selektive Ätzrezepte, einen CMP-Prozess (chemisch-mechanisches Polieren) und dergleichen umfassen.
  • 1b zeigt schematisch den Transistor 100 nach dem Entfernen des Ätzprozesses 123 der 1a, wodurch ein oberer Bereich 120a der dielektrischen Schicht 120 freigelegt wird.
  • 1c zeigt schematisch den Transistor 100, wenn dieser einen weiteren Materialabtragungsprozess 124 unterzogen wird, der beispielsweise einen selektiven Ätzprozess zum selektiven Ätzen von Material der Schicht 120 in Bezug auf das dielektrische Material 121 repräsentiert. Zu diesem Zweck sind eine Vielzahl gut etablierter Ätzchemien verfügbar. In anderen Fällen enthält der Prozess 124 auch eine mechanische Komponente, beispielsweise auf der Grundlage von CMP und dergleichen. Somit wird die Gateelektrodenstruktur 110 während des Abtragungsprozesses 124 freigelegt. Daraufhin wird ein weiterer Materialabtragungsprozess ausgeführt, um das Platzhaltermaterial 113 selektiv zu entfernen, was auf der Grundlage einer chlorgestützten Ätzchemie bewerkstelligt werden kann, während in anderen Fällen sehr selektive nasschemische Ätzrezepte verwendet werden. Beispielsweise kann eine Ätzchemie auf der Grundlage von Tetramethylammoniumhydroxid (TMAH) in einer geeigneten Konzentration und mit einer geeigneten Temperatur angewendet werden, so dass eine moderat hohe Ätzrate für Siliziummaterial erreicht wird, während ein hoher Grad an Selektivität in Bezug auf Siliziumnitrid, Siliziumdioxid und dergleichen durch diese Ätzchemie geboten wird. Während des entsprechenden Ätzprozesses dient das metallenthaltende Material 112 als eine effiziente Ätzstoppschicht, wodurch die Integrität der Gateisolationsschicht mit großem ε 111 bewahrt bleibt.
  • 1d zeigt schematisch den Transistor 100 in einer weiter fortgeschrittenen Fertigungsphase, in der eine Materialschicht zur Einstellung der Austrittsarbeit 116 an Seitenwänden einer Öffnung 115 gebildet ist, die wiederum in der Gateelektrodenstruktur 110 erzeugt wird, nachdem ein Platzhaltermaterial entfernt ist, wie dies zuvor beschrieben ist. Die Schicht 116 kann eine Lanthanum-Sorte aufweisen, die in Verbindung mit dem metallenthaltenden Material 112 eine gewünschte hohe Auftrittsarbeit bzw. von ungefähr 4,0 Elektronenvolt liefert, so dass eine geeignete Einstellung der Schwellwertspannung des Transistors 100 möglich ist. Zu diesem Zweck wird ein geeigneter Abscheideprozess 126 ausgeführt, beispielsweise als ein Sputter-Abscheideprozess, ein CVD-Prozess, ein ALD-Prozess (Atomlagenabscheidung) und dergleichen. Z. B. wird die Schicht 116 mit einer Dicke von ungefähr 0,1 nm bis 2,5 nm vorgesehen, wie dies für das geeignete Einstellen der schließlich gewünschten Austrittsarbiet erforderlich ist, wie dies während der Wärmebehandlung während einer späteren Fertigungsphase bewerkstelligt wird.
  • 1e zeigt schematisch den Transistor 100 in einer Fertigungsphase, in der ein geeignetes Metallmaterial 117 auf der Grundlage eines geeigneten Abscheideprozesses 127 aufgebracht wird, um die Öffnung 115 zu füllen. Beispielsweise kann ein beliebiges geeignetes metallenthaltendes Material für die Schicht 117 in Abhängigkeit von den gesamten Prozesserfordernissen verwendet werden. Auch kann eine geeignete Abscheidetechnik während des Prozesses 127 eingesetzt werden, etwa CVD, Sputter-Abscheidung, stromloses Plattieren, und dergleichen. Danach wird überschüssiges Material der Schicht 117 abgetragen, beispielsweise durch elektrochemisches Ätzen, Elektro-CMP, CMP und dergleichen, wobei auch Reste des materialeinstellenden Austrittsarbeit 116 von horizontalen Bereichen des Transistors 100 entfernt werden.
  • 1f zeigt schematisch den Transistor 100 in einer weiter fortgeschrittenen Fertigungsphase, während der Transistor 100 einer Wärmebehandlung 128 unterzogen wird, um damit den Einbau einer die Austrittsarbeit einstellenden Sorte der Schicht 116 in das metall enthaltende Material 112 in Gang zu setzen, um damit die gewünschte Austrittsarbeit zu erreichen. Beispielsweise wird die Wärmebehandlung 128 bei erhöhten Temperaturen von ungefähr 400 bis 600 Grad C ausgeführt, wodurch die Schicht 116 „aufgeschmolzen” wird, um damit einen gewissen Grad an Diffusion in die Schicht 112 zu erreichen. Z. B. wird die Lanthanum-Sorte mit einem gewissen Grad abhängig von der anfänglichen Dicke der Schicht 116 und den Prozessparametern der Behandlung 128 eingebaut. Somit kann auf diese Weise eine gewünschte hohe Austrittsarbeit für den Transistor 100 und somit die entsprechende Schwellwertspannung eingestellt werden, beispielsweise auf der Grundlage von Lanthanum, wodurch die Herstellung von komplexen n-Kanaltransistoren, etwa von Kurzkanaltransistoren und dergleichen, ermöglicht wird.
  • Mit Bezug zu den 2a bis 2i werden nunmehr anschauliche Ausführungsformen der Erfindung beschrieben, in denen eine effiziente Gesamtfertigungssequenz erreicht wird, indem eine geeignete die Austrittsarbeit einstellende Sorte für n-Kanaltransistoren, etwa Lanthanum, bereitgestellt wird, ohne dass die Einstellung der Austrittsarbeit von p-Kanaltransistoren unerwünscht beeinflusst wird.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 250 mit einem ersten Transistor 200 und einem zweiten Transistor 200a in einem sehr fortgeschrittenen Fertigungsstadium. In einer anschaulichen Ausführungsformen repräsentiert der erste Transistor 200 einen n-Kanaltransistor, während der Transistor 200a einen p-Kanaltransistor repräsentiert. Die Transistoren besitzen im Wesentlichen einen Aufbau, wie er zuvor mit Bezug zu dem Transistor 100 beschrieben ist, wobei zu beachten ist, dass die Transistoren 200, 200a, sich in der Leitfähigkeitsart und in den jeweiligen Dotierstoffprofilen und dem Dotierstoffmaterial unterscheiden. Der Einfachheit halber sind derartige Unterschiede in 2a nicht gezeigt. Somit besitzen die Transistoren 200, 200a, entsprechende Gateelektrodenstrukturen 210, 210a, die somit eine Gateisolationsschicht mit großem ε 211, 211a, ein metallenthaltendes Material 212, 212a aufweisen, das auch als eine leitende Barrierenschicht oder Deckschicht für die Schichten 211, 211a dient. Des weiteren ist eine Seitenwandabstandshalterstruktur 214, 214a vorgesehen. Es sollte beachtet werden, dass in einigen anschaulichen Ausführungsformen die Komponenten der Gateelektrodenstrukturen 210, 210a auf Grund einer gemeinsamen Fertigungssequenz gleich sind, während in anderen Fällen bei Bedarf zumindest einige dieser Komponenten in den Transistoren 200, 200a unterschiedlich sind. In der gezeigten Fertigungsphase sind entsprechende Öffnungen 215, 215a in den jeweiligen Gateelektrodenstrukturen 210, 210a vorgesehen.
  • Die Transistoren 200, 200a enthalten entsprechende aktive Gebiete 202b, 202a, die in einer Halbleiterschicht 202 gebildet sind, die über einem Substrat 201 angeordnet ist. Entsprechende Drain- und Sourcegebiete 203, 203a möglicherweise in Verbindung mit Metallsilizidgebieten 204 sind ebenfalls in den aktiven Gebieten 202b, 202a gebildet. Im Hinblick auf diese Komponenten gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu dem Transistor 100 erläutert sind.
  • Des weiteren kann das Halbleiterbauelement 250 auf der Grundlage ähnlicher Prozesstechniken hergestellt werden, wie sie zuvor erklärt sind. Es sollte jedoch beachtet werden, dass auf Grund der unterschiedlichen Leitfähigkeitsart ein entsprechendes Maskierungsschema für das Eindringen geeigneter Dotierstoffsorten in die aktiven Gebiete 202a, 202b anzuwenden ist. Nach dem Fertigstellen der grundlegenden Transistorkonfiguration des Bauelements 250 werden somit eine oder mehrere dielektrische Schichten 220, 220a hergestellt, beispielsweise in Form verspannter dielektrischer Materialien, um damit eine gewünschte Art an Verformung in den Transistoren 200, 200a zu erzeugen. Z. B. wird eine Zugverspannungskomponente für den Transistor 200 erzeugt, während eine kompressive Verspannung in der Schicht 220 angewendet wird. Zu diesem Zweck werden gut etablierte Prozesstechniken eingesetzt, um in selektiver Weise die Schicht 220 über den Transistor 200 und die Schicht 220a über den Transistor 200a zu bilden. Es sollte jedoch beachtet werden, dass andere geeignete Prozessschemata angewendet werden können, wenn unterschiedliche Verspannungskomponenten nicht erforderlich sind. Danach wird das dielektrische Material 211 abgeschieden und wird in der Dicke verringert, um damit obere Bereiche der Gateelektrodenstruktur 210, 210a freizulegen, wie dies zuvor erläutert ist. Als nächstes wird ein Ätzprozess 227 auf der Grundlage von Ätzchemien, wie sie zuvor angegeben sind, ausgeführt, um entsprechende Öffnungen 215, 215a in den Gateelektrodenstrukturen 215, 210a zu erzeugen, wodurch die metallenthaltenden Materialien 212, 212a freigelegt werden.
  • 2b zeigt schematisch das Halbleiterbauelement 250 während einer Abscheidesequenz 228, in der ein Metallmaterial 217a aufgebracht wird, das in geeigneter Weise so gewählt ist, dass eine Austrittsarbeit für den Transistor 200a in Verbindung mit dem verbleibenden Bereich des Materials 212a in gewünschter Weise bestimmt wird. Zu diesem Zweck wird ein beliebiges geeignetes metallenthaltendes Material verwendet, etwa Aluminium, Titan und dergleichen. Dazu kann eine beliebige Abscheidetechnik angewendet werden, beispielsweise Sputter-Abscheidung, wobei eine sehr gerichtete Abscheidung erreicht wird, wodurch in zuverlässiger Weise Material auf dem metallenthaltenden Material 212a innerhalb der Öffnung 215a aufgebracht wird. Es sollte beachtet werden, dass das Material 217 ebenfalls in der Öffnung 215 abgeschieden wird. Danach kann die Abscheidesequenz 228 einen weiteren Abscheideschritt enthalten, in welchem ein leitendes Barrierenmaterial 218, etwa Titannitrid und dergleichen, mit einer geeigneten Dicke aufgebracht wird, etwa mit einigen Nanometern, um damit eine ausreichende diffusionshindernde Wirkung während der nachfolgenden Bearbeitung zu gewährleisten. Zu diesem Zweck kann eine beliebige geeignete Abscheidetechnik eingesetzt werden.
  • 2c zeigt schematisch das Halbleiterbauelement 250 in einer Fertigungsphase, in der der Transistor 200a durch eine Ätzmaske 229 abgedeckt ist, etwa eine Lackmaske, während der Transistor 200 der Einwirkung einer Ätzumgebung 230 unterliegt, die auf der Grundlage einer Ätzchemie eingerichtet werden kann, um die Materialien einer Schicht 218 und 217a selektiv in Bezug auf die dielektrischen Materialien 221, 220 und die Abstandshalterstruktur 214 zu entfernen. Beispielsweise sind eine Vielzahl von nasschemischen oder plasmaunterstützten Ätzrezepten für das Entfernen von Metallmaterial selektiv zu dielektrischen Materialien, etwa Siliziumnitrid, Siliziumdioxid und dergleichen verfügbar. Während des Prozesses 220 wird das leitende Barrierenmaterial 218 zuerst entfernt und nachfolgend wird eine geeignete Ätzchemie eingesetzt, um das Material 217a von dem Transistor 200 abzutragen, wobei in einer abschließenden Phase des Ätzprozesses 230 das Material 212 als ein Ätzstoppmaterial oder Ätzsteuermaterial dient, wodurch die Integrität der darunter liegenden Gateisolationsschicht mit großem ε 211 bewahrt wird.
  • 2d zeigt schematisch das Halbleiterbauelement 250 nach dem Entfernen der Ätzmaske 220 (siehe 2c). Das Bauelement 250 wird in geeigneter Weise für die Aufnahme einer Metallsorte für die Austrittsarbeitseinstellung für den Transistor 200 vorbereitet, wobei das leitende Barrierenmaterial 218 eine geeignete Barriere für den Transistor 200a bildet, wodurch eine unerwünschte Wechselwirkung der die Austrittsarbeit einstellenden Sorte mit dem darunter liegendem Material 217a unterbunden wird, das somit seine Austrittsarbeit beibehält, wodurch ebenfalls die erforderliche Schwellwertspannung für den Transistor 200a bewahrt wird.
  • 2e zeigt schematisch das Halbleiterbauelement 250, wenn es einem Abscheideprozess 226 unterliegt, während welchem eine die Austrittsarbeit einstellende Sorte, etwa eine Lanthanum enthaltende Materialschicht 216, über den Transistoren 200, 200a abgeschieden wird. Während des Prozesses 226 wird folglich das Material 216 auf dem metallenthaltenden Material 212 gebildet, während in dem Transistor 200a das Material 216 auf dem leitenden Barrierenmaterial 218 gebildet wird, wodurch das Metall 217a für die Austrittsarbeit von der die Austrittsarbeit einstellenden Schicht 216 getrennt wird. Im Hinblick auf den Abscheideprozess 226 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu dem Abscheideprozess 216 erläutert sind, der in 1d gezeigt ist. Wie zuvor angegeben ist, kann eine Dicke der Schicht 216 im Bereich von 0,1 bis 2,5 nm liegen.
  • 2f zeigt schematisch das Halbleiterbauelement 250 während eines weiteren Metallabscheideprozesses 227, während welchem ein geeignetes Metall 217 so gebildet wird, dass es die Öffnungen 215, 215a füllt. Zu diesem Zweck wird ein beliebiges geeignetes Material verwendet, da die Austrittsarbeit für den Transistor 200 auf der Grundlage der Schicht 216 in Verbindung mit dem metallenthaltenden Material 212 eingestellt ist, während in dem Transistor 200a die Austrittsarbeit durch das Material 212a in Verbindung mit dem Metall 217a festgelegt ist, das zuverlässig von den Materialien 216 und 217 durch das leitende Barrierenmaterial 218 getrennt ist. Der Abscheideprozess 227 kann auf der Grundlage einer beliebigen geeigneten Abscheidetechnik ausgeführt werden, wie dies auch zuvor mit Bezug zu dem Abscheideprozess 217 erläutert ist, der in 1e gezeigt ist.
  • 2g zeigt schematisch das Halbleiterbauelement 250 in einer weiter fortgeschrittenen Fertigungsphase. In dieser Ausführungsform wird eine Wärmebehandlung 228 ausgeführt, dass der Einbau einer Sorte der Schicht 216 in das Material 212 in Gang gesetzt wird, wie dies auch zuvor mit Bezug zu dem Transistor 100 erläutert ist, wenn auch die Wärmebehandlung 128 in 1f Bezug genommen wird. Es sollte beachtet werden, dass die Wärmebehandlung 228 vor dem Entfernen von überschüssigem Material der Schicht 217 ausgeführt werden kann, wie dies in 2g gezeigt ist, während die entsprechende Wärmebehandlung nach dem Entfernen von überschüssigem Material ausgeführt wird, wie dies beispielsweise mit Bezug zu dem Transistor 100 erläutert ist. In ähnlicher Weise kann für den Transistor 100 eine entsprechende Wärmebehandlung 228 (siehe 2f) vor dem Abtragen von überschüssigem Material ausgeführt werden. Auf der Grundlage der Eigenschaften der Schicht 216, etwa der Materialzusammensetzung, deren Dicke und dergleichen, in Verbindung mit den Prozessparametern des Prozesses 228 kann somit der Grad an Wechselwirkung zwischen den Materialien 216 und 212 eingestellt werden, wodurch auch die Austrittsarbeit und damit die Schwellwertspannung des Transistors 200 eingestellt wird. Wie zuvor erläutert ist, kann die Schicht 216 in Form einer Lanthanum-Schicht eingestellt werden, oder diese kann darin eingebaut eine moderat hohe Konzentration an Lanthanum aufweisen, wodurch die gewünschte hohe Austrittsarbeit erreicht wird, wie sie für komplexe n-Kanaltransistoren erforderlich ist, wie dies auch zuvor erläutert ist.
  • 2h zeigt schematisch das Halbleiterbauelement 250 während eines Materialabtragungsprozesses 231, während welchem überschüssiges Material der Schicht 217, 216, 217a, 218 (siehe 1g) entfernt wird. Zu diesem Zweck wird eine beliebige geeignete Prozesstechnik individuell oder in Kombination angewendet, etwa CMP, Elektro-CMP, Ätzen, Elektro-Ätzen und dergleichen.
  • 2i zeigt schematisch das Halbleiterbauelement 250 nach dem Herstellen eines weiteren dielektrischen Zwischenschichtmaterials 222, beispielsweise in Form von Siliziumdioxid und dergleichen, was durch einen geeigneten Abscheideprozess, etwa einen plasmaunterstützten CVD-Prozess, einen thermisch aktivierten CVD-Prozess und dergleichen bewerkstelligt werden. Daraufhin wird die weitere Bearbeitung fortgesetzt, indem geeignete Kontaktöffnungen in den Materialien 222, 221, 220 und 220a erzeugt werden, um einen Kontakt zu den jeweiligen Kontaktbereichen der Transistoren 200a, 200 herzustellen. Die entsprechende Prozesssequenz kann auf der Grundlage beliebiger gut etablierter Prozesstechniken ausgeführt werden.
  • Es gilt also: Die vorliegende Offenbarung stellt Halbleiterbauelemente und Fertigungstechniken bereit, in denen die Austrittsarbeit und somit die Schwellwertspannung komplexer Transistoren, etwa von n-Kanaltransistoren unterschiedlicher Bauart, in einer späten Fertigungsphase auf der Grundlage eines sehr effizienten Gesamtfertigungsablaufs eingestellt wird. Zu diesem Zweck wird in einigen anschaulichen Ausführungsformen eine Lanthanum-Sorte eingebaut, um damit eine Materialdiffusion zum Einstellen der Austrittsarbeit einer Art an Transistoren in Gang zu setzen, während eine Diffusion des Lanthanums in der anderen Art an Transistoren im Wesentlichen unterdrückt wird, das durch selektives Vorsehen des geeigneten leitenden Barrierenmaterials bewerkstelligt wird. Anwendung des Lanthanums als eine die Austrittsarbeit einstellende Sorte kann daher moderat hohe Austrittsarbeitswerte ermöglichen, wie sie für n-Kanaltransistoren erforderlich sind, wodurch zu einem besseren Transistorleistungsverhalten und zu einer erhöhten Produktionsausbeute beigetragen wird, da der effiziente Gesamtfertigungsablauf prozessabhängige Defekte deutlich verringert, die typischerweise mit den sehr komplexen Schemata zum Einstellen der Austrittsarbeit von n-Kanaltransistoren unterschiedlicher Konfigurationen, etwa von Kurzkanaltransistoren und Langkanaltransistoren verknüpft sind.

Claims (24)

  1. Verfahren mit: Bilden einer ersten Gateelektrodenstruktur (210) eines ersten Transistors (200) über einer Halbleiterschicht (202), wobei die erste Gateelektrodenstruktur (210) ein Platzhalterelektrodenmaterial aufweist, das über einer ersten Gateisolationsschicht (211) mit großem ε gebildet ist; Bilden von Drain- und Sourcegebieten (203) des ersten Transistors (200); Entfernen des Platzhalterelektrodenmaterials; Bilden einer Lanthanum enthaltenden Materialschicht (216) über der ersten Gateisolationsschicht (211) mit großem ε; und Bilden eines metallenthaltenden Elektrodenmaterials (217) auf der Lanthanum enthaltenden Materialschicht (216); und das weiterhin umfasst Bilden einer zweiten Gateelektrodenstruktur (210a) eines zweiten Transistors (200a), der von unterschiedlicher Leitfähigkeitsart im Vergleich zu dem ersten Transistor (200) ist, wobei die zweite Gateelektrodenstruktur (210a) eine zweite Gateisolationsschicht (211a) mit großem ε und ein zweites Platzhalterelektrodenmaterial, das über der zweiten Gateisolastionsschicht (211a) mit großem ε gebildet ist, aufweist, wobei das Platzhalterelektrodenmaterial und das zweite Platzhalterelektrodenmaterial durch Ausführen eines gemeinsamen Abtragungsprozesses entfernt werden.
  2. Verfahren nach Anspruch 1, wobei Bilden der Gateelektrodenstruktur (210, 210a) umfasst: Bilden eines metallenthaltenden Barrierenmaterials (212, 212a) auf der Gateisolationsschicht (211, 211a) mit großem ε und Bilden des Platzhalterelektrodenmaterials auf dem metallenthaltendem Barrierenmaterial (212, 212a).
  3. Verfahren nach Anspruch 2, wobei die Lanthanum enthaltende Materialschicht (216) auf dem metallenthaltenden Barrierenmaterial (212, 212a) gebildet wird.
  4. Verfahren nach Anspruch 3, das ferner umfasst: Ausführen einer Wärmebehandlung (228), um die Diffusion von Lanthanum in das metallenthaltende Barrierenmaterial (212, 212a) in Gang zu setzen.
  5. Verfahren nach Anspruch 1, wobei der erste Transistor (200) einen n-Kanaltransistor repräsentiert.
  6. Verfahren nach Anspruch 1, das ferner umfasst: Bilden einer Metallschicht (217a) über der ersten und der zweiten Gateelektrodenstruktur (210a), um eine Austrittsarbeit der zweiten Gateelektrodenstruktur (210a) vor dem Bilden der Lanthanum enthaltenden Materialschicht (216) einzustellen.
  7. Verfahren nach Anspruch 6, das ferner umfasst: Bilden einer leitenden Barrierenschicht (218) auf der Metallschicht (217a) vor dem Bilden der Lanthanum enthaltenden Materialschicht (216).
  8. Verfahren nach Anspruch 7, das ferner umfasst: Entfernen der leitenden Barrierenschicht (218) und der Metallschicht (217a) von der Gateisolationsschicht mit großem ε der Gateelektrodenstruktur vor dem Bilden der Lanthanum enthaltenden Materialschicht (216).
  9. Verfahren nach Anspruch 8, das ferner umfasst: Bilden eines metallenthaltenden Materials (217) über der ersten Gateelektrodenstruktur (210) und der zweiten Gateelektrodenstruktur (210a) nach dem Bilden der Lanthanum enthaltenden Materialschicht (216).
  10. Verfahren nach Anspruch 1, wobei die Lanthanum enthaltende Materialschicht (216) mit einer Dicke von ungefähr 0,1 bis 2,5 nm gebildet wird.
  11. Verfahren mit: Entfernen eines Platzhaltermaterials einer ersten Gateelektrodenstruktur (210) eines ersten Transistors (200) und einer zweiten Gateelektrodenstruktur (210a) eines zweiten Transistors (200a) durch Ausführen eines gemeinsamen Abtragungsprozesses, um ein metallenthaltendes Material freizulegen (212, 212a), das auf einer Gateisolationsschicht (211, 211a) mit großem ε der ersten und der zweiten Gateelektrodenstruktur (210a) gebildet ist, wobei der erste und zweite Transistor (200, 200a) eine unterschiedliche Leitfähigkeitsart besitzen; Bilden eines austrittsarbeitseinstellenden Materials (216) auf dem metallenthaltenden Material (212) selektiv in der ersten Gateelektrodenstruktur (210); Bilden einer ersten Metallschicht (217) auf dem austrittsarbeitseinstellenden Material (216); und Bilden einer zweiten Metallschicht (217a) auf dem metallenthaltenden Material (212a) der zweiten Gateelektrodenstruktur (210a), wobei die zweite Metallschicht (218) eine Austrittsarbeit der zweiten Gateelektrode in Kombination mit dem metallenthaltenden Material (212a) festlegt.
  12. Verfahren nach Anspruch 11, wobei Bilden des austrittsarbeitseinstellenden Materials (216) Bilden eines Lanthanum enthaltenden Materials umfasst.
  13. Verfahren nach Anspruch 11, wobei Bilden der zweiten Metallschicht (217a) umfasst: Bilden der zweiten Metallschicht (217a) auf dem metallenthaltenden Material (212, 212a) der ersten und der zweiten Gateelektrodenstruktur (210, 210a) und Entfernen der zweiten Metallschicht (217a) selektiv von der ersten Gateelektrodenstruktur (210).
  14. Verfahren nach Anspruch 13, das ferner umfasst: Bilden einer leitenden Barrierenschicht (218) auf der zweiten Metallschicht (217a) der zweiten Gateelektrodenstruktur (210a) vor dem Bilden des austrittsarbeiteinstellenden Materials (216).
  15. Verfahren nach Anspruch 14, wobei Bilden des austrittsarbeiteinstellenden Materials (216) auf dem metallenthaltenden Material (212a) selektiv in der ersten Gateelektrodenstruktur (210) umfasst: Bilden des austrittsarbeiteinstellenden Materials (216) auf dem metallenthaltenden Material (212a) und dem leitenden Barrierenmaterial (218).
  16. Verfahren nach Anspruch 11, das ferner umfasst: Ausführen einer Wärmebehandlung (226), um den Einbau einer Metallsorte des austrittsarbeiteinstellenden Materials (216) in das metallenthaltende Material (212) selektiv in der ersten Gateelektrodenstruktur (210) in Gang zu setzen.
  17. Verfahren nach Anspruch 15, wobei die erste Metallschicht (217) auf dem austrittsarbeiteinstellenden Material (216), das auf dem leitenden Barrierenmaterial (28) der zweiten Gateelektrodenstruktur (210a) gebildet ist, bereitgestellt wird.
  18. Verfahren nach Anspruch 11, wobei das Platzhaltermaterial der ersten und der zweiten Gateelektrodenstruktur (210a) nach dem Bilden von Drain- und Sourcegebieten (203, 203a) des ersten und des zweiten Transistors (200a) entfernt wird.
  19. Verfahren nach Anspruch 11, wobei der erste Transistor (200) einen n-Kanaltransistor repräsentiert.
  20. Halbleiterbauelement mit: einer ersten Gateelektrodenstruktur (210) eines ersten Transistors (200), die ein Gateisolationsmaterial (211) mit großem ε, ein metallenthaltendes Material (212), das auf dem Gateisolationsmaterial (211) mit großem ε gebildet ist, ein austrittsarbeiteinstellendes Material (216), das auf dem metallenthaltenden Material (212) gebildet ist, und ein metallenthaltendes Elektrodenmaterial (217) aufweist; und einer zweiten Gateelektrodenstruktur (210a) eines zweiten Transistors (200a), die das Gateisolationsmaterial (211a) mit großem ε, das auf dem Gateisolationsmaterial (211a) mit großem ε gebildete metallenthaltende Material (212a), ein erstes Metallmaterial (217a), ein auf dem ersten Metallmaterial (217a) gebildetes leitendes Barrierenmaterial (218), das austrittsarbeiteinstellende Material (216), das auf dem leitenden Barrierenmaterial (218) gebildet ist, und ein zweites Metallmaterial (217) aufweist.
  21. Halbleiterbauelement nach Anspruch 20, wobei das austrittsarbeitseinstellende Material (216) Lanthanum aufweist.
  22. Halbleiterbauelement nach Anspruch 20, wobei das austrittsarbseiteinstellende Material (216) eine Dicke von ungefähr 0,1 bis 2,5 nm besitzt.
  23. Halbleiterbauelement nach Anspruch 20, wobei das metallenthaltende Elektrodenmaterial (217) der ersten Gateelektrodenstruktur (210) und das erste und das zweite Metallmaterial (217, 217a) der zweiten Gateelektrodenstruktur (210a) Titan und/oder Aluminium aufweisen.
  24. Halbleiterbauelement nach Anspruch 20, wobei der erste Transistor (200) ein n-Kanaltransistor ist.
DE102009006802A 2009-01-30 2009-01-30 Verfahren und Halbleiterbauelement mit Einstellung der Austrittsarbeit in einer Gateelektrodenstruktur mit großem ε nach der Transistorherstellung unter Anwendung von Lanthanum Expired - Fee Related DE102009006802B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102009006802A DE102009006802B3 (de) 2009-01-30 2009-01-30 Verfahren und Halbleiterbauelement mit Einstellung der Austrittsarbeit in einer Gateelektrodenstruktur mit großem ε nach der Transistorherstellung unter Anwendung von Lanthanum
US12/691,192 US8343837B2 (en) 2009-01-30 2010-01-21 Work function adjustment in a high-k gate electrode structure after transistor fabrication by using lanthanum
US13/689,992 US8653605B2 (en) 2009-01-30 2012-11-30 Work function adjustment in a high-K gate electrode structure after transistor fabrication by using lanthanum

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009006802A DE102009006802B3 (de) 2009-01-30 2009-01-30 Verfahren und Halbleiterbauelement mit Einstellung der Austrittsarbeit in einer Gateelektrodenstruktur mit großem ε nach der Transistorherstellung unter Anwendung von Lanthanum

Publications (1)

Publication Number Publication Date
DE102009006802B3 true DE102009006802B3 (de) 2010-06-17

Family

ID=42169009

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009006802A Expired - Fee Related DE102009006802B3 (de) 2009-01-30 2009-01-30 Verfahren und Halbleiterbauelement mit Einstellung der Austrittsarbeit in einer Gateelektrodenstruktur mit großem ε nach der Transistorherstellung unter Anwendung von Lanthanum

Country Status (2)

Country Link
US (2) US8343837B2 (de)
DE (1) DE102009006802B3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013100414B4 (de) * 2012-03-09 2020-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur Herstellung von Hybrid-High-k/Metall-Gate-Stapeln

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653602B2 (en) 2010-09-11 2014-02-18 International Business Machines Corporation Transistor having replacement metal gate and process for fabricating the same
CN102810561B (zh) * 2011-06-02 2015-12-02 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
US8357978B1 (en) * 2011-09-12 2013-01-22 Globalfoundries Inc. Methods of forming semiconductor devices with replacement gate structures
US8580635B2 (en) * 2011-12-05 2013-11-12 International Business Machines Corporation Method of replacing silicon with metal in integrated circuit chip fabrication
CN103311281B (zh) * 2012-03-14 2016-03-30 中国科学院微电子研究所 半导体器件及其制造方法
US9000533B2 (en) * 2012-04-26 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Device and methods for high-K and metal gate stacks
US9136343B2 (en) * 2013-01-24 2015-09-15 Intel Corporation Deep gate-all-around semiconductor device having germanium or group III-V active layer
US8872285B2 (en) 2013-03-01 2014-10-28 Globalfoundries Inc. Metal gate structure for semiconductor devices
US9219155B2 (en) * 2013-12-16 2015-12-22 Intel Corporation Multi-threshold voltage devices and associated techniques and configurations
CN104733387B (zh) * 2013-12-18 2017-12-01 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
KR102381342B1 (ko) * 2015-09-18 2022-03-31 삼성전자주식회사 게이트를 갖는 반도체 소자의 형성 방법
US9748354B2 (en) 2015-12-17 2017-08-29 Applied Materials, Inc. Multi-threshold voltage structures with a lanthanum nitride film and methods of formation thereof
US10325824B2 (en) * 2017-06-13 2019-06-18 Globalfoundries Inc. Methods, apparatus and system for threshold voltage control in FinFET devices
KR20190034822A (ko) * 2017-09-25 2019-04-03 삼성전자주식회사 반도체 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050233527A1 (en) * 2004-04-20 2005-10-20 Brask Justin K Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
US20060022277A1 (en) * 2004-07-28 2006-02-02 Jack Kavalieros Planarizing a semiconductor structure to form replacement metal gates
US20070037343A1 (en) * 2005-08-10 2007-02-15 Texas Instruments Inc. Process for manufacturing dual work function metal gates in a microelectronics device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528024B2 (en) * 2004-05-24 2009-05-05 Texas Instruments Incorporated Dual work function metal gate integration in semiconductor devices
US7651935B2 (en) * 2005-09-27 2010-01-26 Freescale Semiconductor, Inc. Process of forming an electronic device including active regions and gate electrodes of different compositions overlying the active regions
GB0625004D0 (en) * 2006-12-15 2007-01-24 Nxp Bv Semiconductor device and method of manufacture
KR100843230B1 (ko) * 2007-01-17 2008-07-02 삼성전자주식회사 금속층을 가지는 게이트 전극을 구비한 반도체 소자 및 그제조 방법
US8034678B2 (en) * 2008-01-17 2011-10-11 Kabushiki Kaisha Toshiba Complementary metal oxide semiconductor device fabrication method
US7947588B2 (en) * 2008-08-26 2011-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a CMOS device with doped conducting metal oxide as the gate electrode
US8202773B2 (en) * 2008-08-29 2012-06-19 Texas Instruments Incorporated Engineered oxygen profile in metal gate electrode and nitrided high-k gate dielectrics structure for high performance PMOS devices
US8643113B2 (en) * 2008-11-21 2014-02-04 Texas Instruments Incorporated Structure and method for metal gate stack oxygen concentration control using an oxygen diffusion barrier layer and a sacrificial oxygen gettering layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050233527A1 (en) * 2004-04-20 2005-10-20 Brask Justin K Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
US20060022277A1 (en) * 2004-07-28 2006-02-02 Jack Kavalieros Planarizing a semiconductor structure to form replacement metal gates
US20070037343A1 (en) * 2005-08-10 2007-02-15 Texas Instruments Inc. Process for manufacturing dual work function metal gates in a microelectronics device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013100414B4 (de) * 2012-03-09 2020-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur Herstellung von Hybrid-High-k/Metall-Gate-Stapeln

Also Published As

Publication number Publication date
US20140015058A1 (en) 2014-01-16
US8653605B2 (en) 2014-02-18
US20100193872A1 (en) 2010-08-05
US8343837B2 (en) 2013-01-01

Similar Documents

Publication Publication Date Title
DE102009006802B3 (de) Verfahren und Halbleiterbauelement mit Einstellung der Austrittsarbeit in einer Gateelektrodenstruktur mit großem ε nach der Transistorherstellung unter Anwendung von Lanthanum
DE102009015747B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und Gatedielektrikum mit großem ε und einer Zwischenätzstoppschicht
DE102009023376B4 (de) Einstellen der Austrittsarbeit in Metallgateelektrodenstrukturen mit großem ε durch selektives Entfernen einer Barrierenschicht
DE102009031155B4 (de) Einstellen einer Schwellwertspannung für komplexe Transistoren durch Diffundieren einer Metallsorte in das Gatedielektrikum vor der Gatestrukturierung
DE102007046849B4 (de) Verfahren zur Herstellung von Gateelektrodenstrukturen mit großem ε nach der Transistorherstellung
DE102009015715B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement
DE102009047306B4 (de) Verfahren zur Herstellung von Gateelektrodenstrukturen durch getrennte Entfernung von Platzhaltermaterialien unter Anwendung eines Maskierungsschemas vor der Gatestrukturierung
DE102009010883B4 (de) Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
DE102009031146B4 (de) Abtrag einer Deckschicht in einem Metallgatestapel mit großem ε unter Anwendung eines Ätzprozesses
DE102009031110B4 (de) Verbesserte Deckschichtintegrität in einem Gatestapel durch Verwenden einer Hartmaske für die Abstandshalterstrukturierung
DE102009047891B4 (de) Verfahren zur Herstellung eines Transistors mit verbesserten Füllbedingungen in einem Austauschgateverfahren durch Eckenverrundung vor dem vollständigen Entfernen eines Platzhaltermaterials
DE102010001403B4 (de) Austauschgateverfahren auf der Grundlage eines Umkehrabstandhalters, der vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102007063270B4 (de) Verfahren zur Verringerung zur Erzeugung von Ladungseinfangstellen in Gatedielektrika in MOS-Transistoren durch Ausführen einer Wasserstoffbehandlung
DE102009023298B4 (de) Verformungserhöhung in Transistoren mit einer eingebetteten verformungsinduzierenden Halbleiterlegierung durch Erzeugen von Strukturierungsungleichmäßigkeiten an der Unterseite der Gateelektrode
DE102009006801B4 (de) Verfahren zur Herstellung eines Feldeffekt-Kurzkanaltransistors mit geringerer Längenfluktuation durch Verwenden eines amorphen Elektrodenmaterials während der Implantation
DE102010001406B4 (de) Austausch-Gate-Verfahren auf der Grundlage eines früh aufgebrachten Austrittsarbeitsmetalls
DE102009039521B4 (de) Verbesserte Füllbedingungen in einem Austauschgateverfahren unter Anwendung einer zugverspannten Deckschicht
DE102008059648B4 (de) Gateelektrodenstruktur mit großem ε, die nach der Transistorherstellung unter Anwendung eines Abstandshalters gebildet wird
DE102009046250B4 (de) Verfahren zur Kantenverrundung in einem Austauschgateverfahren auf der Grundlage eines Opferfüllmaterials, das vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102009055393B4 (de) Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε
DE102009006886A1 (de) Verringerung von Dickenschwankungen einer schwellwerteinstellenden Halbleiterlegierung durch Verringern der Strukturierungsungleichmäßigkeiten vor dem Abscheiden der Halbleiterlegierung
DE102009035418B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Abscheiden einer Hartmaske für das selektive epitaktische Aufwachsen
DE102008063402B4 (de) Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
DE102010064291B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε mit einem polykristallinen Halbleitermaterial und eingebetteten verformungsinduzierenden Halbleiterlegierungen
DE102009039419B4 (de) Verfahren zum Bearbeiten eines Gateelektrodenmaterialsystems unter Bewahrung der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas und Transistorbauelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG,, DE

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20120125

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20120125

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee