[go: up one dir, main page]

DE102009002065B4 - Lot mit intermetallische Phase aufweisenden Teilchen, Verfahrenzur Herstellung eines solchen Lots, Leistungshalbleitermodulmit stabiler Lötverbindung und Verfahren zur Herstellungeines solchen Leistungshalbleitermoduls - Google Patents

Lot mit intermetallische Phase aufweisenden Teilchen, Verfahrenzur Herstellung eines solchen Lots, Leistungshalbleitermodulmit stabiler Lötverbindung und Verfahren zur Herstellungeines solchen Leistungshalbleitermoduls Download PDF

Info

Publication number
DE102009002065B4
DE102009002065B4 DE102009002065.9A DE102009002065A DE102009002065B4 DE 102009002065 B4 DE102009002065 B4 DE 102009002065B4 DE 102009002065 A DE102009002065 A DE 102009002065A DE 102009002065 B4 DE102009002065 B4 DE 102009002065B4
Authority
DE
Germany
Prior art keywords
solder
particles
power semiconductor
roughness
lot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102009002065.9A
Other languages
English (en)
Other versions
DE102009002065A1 (de
Inventor
Reinhold Bayerer
Jens Goerlich
Karsten Guth
Olaf Hohlfeld
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102009002065A1 publication Critical patent/DE102009002065A1/de
Application granted granted Critical
Publication of DE102009002065B4 publication Critical patent/DE102009002065B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262Sn as the principal constituent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H10W40/255
    • H10W40/258
    • H10W72/20
    • H10W76/136
    • H10W76/47
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0373Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0307Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H10W72/073
    • H10W72/07331
    • H10W72/07336
    • H10W72/07355
    • H10W72/075
    • H10W72/325
    • H10W72/352
    • H10W72/3528
    • H10W72/354
    • H10W72/5363
    • H10W72/5522
    • H10W72/5524
    • H10W72/5525
    • H10W72/884
    • H10W74/00
    • H10W90/00
    • H10W90/734
    • H10W90/754

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Lot umfassend ein Weichlot mit einem Schmelzpunkt von weniger als 450°C, in das eine Anzahl von Teilchen (408) eingebettet ist, die jeweils eine Länge (l408) größer 50 µm aufweisen und die in ihrer Gesamtheit einen Anteil von mindestens 20 Vol% aber von weniger als 60 Vol% des Lotes (600) ausmachen, wobei die Teilchen (408) aus einer intermetallischen Phase gebildet oder mit einer intermetallischen Phase beschichtet sind.

Description

  • Die Erfindung betrifft das Gebiet von Leistungselektronikmodulen. Leistungselektronikmodule sind Halbleiterbaugruppen, die in leistungselektronischen Schaltkreisen verwendet werden. Leistungselektronikmodule werden typischerweise im Fahrzeugbereich und in industriellen Anwendungen, beispielsweise bei Umrichtern oder Gleichrichtern, eingesetzt. Bei den in den Leistungselektronikmodulen enthaltenen Halbleiterkomponenten handelt es sich typischerweise um Halbleiterchips mit einem Bipolartransistor, der ein isoliertes Gate aufweist (IGBT), oder um Halbleiterchips mit einem Metalloxid-Feldeffekttransistor (MOSFET). Die IGBT- und MOSFET-Halbleiterchips besitzen unterschiedliche Spannungs- und Strombelastbarkeiten. Einige Leistungselektronikmodule weisen in der Halbleiterbaugruppe auch zusätzliche Halbleiterdioden (d. h. Freilaufdioden) als Überspannungsschutz auf.
  • Generell werden zwei verschiedene Ausführungen von Leistungselektronikmodulen eingesetzt. Eine Ausführung wird für Anwendungen mit höherer Leistung, die andere für Anwendungen niedrigerer Leistung eingesetzt. Für Anwendungen mit höherer Leistung weist ein Leistungselektronikmodul typischerweise einige Halbleiterchips auf, die auf einem gemeinsamen Substrat integriert sind. Die Substrate weisen typischerweise ein Keramiksubstrat beispielsweise aus Sn-Pb, Sn-Ag, Sn-Ag-Cu oder ein anderes zur Isolation der Leistungselektronikmodule geeignetes Material auf. Zumindest die Oberseite des Keramiksubstrats ist entweder mit reinem oder mit beschichtetem Kupfer oder Aluminium oder einem anderen Material metallisiert, das geeignet ist, elektrische und mechanische Kontakte für die Halbleiterchips bereitzustellen. Die Metallschicht wird typischerweise mittels eines DCB-Prozesses (DCB=Direct Copper Bonding) eines DAB-Prozesses (DAB=Direct Aluminium Bondung) oder eines AMB-Prozesses (AMB=Activ Metal Brazing) mit dem Keramiksubstrat verbunden. Üblicherweise wird zum Verbinden eines Halbleiterchips mit einem metallisierten Keramiksubstrat Weichlöten mit Sn-Pb, Sn-Ag, Sn-Ag-Cu oder jede andere geeignete Lotlegierung verwendet. Typischerweise weist das Modul ein oder mehrere Substrate auf, die auf einer metallischen Grundplatte angeordnet sind. In diesem Fall ist auch die Rückseite des Keramiksubstrats entweder mit reinem oder beschichtetem Kupfer oder Aluminium metallisiert, oder mit einem anderen, zum Verbinden des Substrates mit der metallischen Grundplatte geeigneten Material. Um die Substrate mit der metallischen grundplatte zu verbinden, wird Weichlöten Sn-Pb, Sn-Ag, Sn-Ag-Cu oder einer anderen geeigneten Lotlegierung verwendet.
  • Für Anwendungen im Fahrzeugbereich, beispielsweise bei hybridelektrischen Fahrzeugen, kann das Kühlmittel der Maschine zur Kühlung des Leistungshalbleitermoduls verwendet werden. Innerhalb der Leistungshalbleiterchips können Sperrschichttemperaturen von bis zu 200°C erreicht werden. Die Lotschicht zwischen dem Substrat und der Metallgrundplatte ist einer Temperatur ausgesetzt, die um etwa 10°C höher ist als die Temperatur des Kühlmittels, was vom thermischen Übergangswiderstand von dem Substrat zu der Metallgrundplatte und dem Kühlmittel herrührt. Die Temperatur am Substrat beträgt typischerweise etwa 110°C, kann aber eine Maximaltemperatur von bis zu etwa 140°C erreichen. Deshalb kann die Lotschicht im Vergleich zu typischen industriellen Anwendungen einem größeren Temperaturbereich ausgesetzt sein, sowie einen Temperaturhub, der annäherungsweise 30°C bis 60°C über dem von industriellen Anwendungen liegt. Der zusätzliche Temperaturhub von 30°C bis 60°C bedeutet im Vergleich zu typischen industriellen Anwendungen ungefähr eine Verdopplung des Temperaturhubs.
  • Durch den großen, bei Temperaturwechselbelastungen auftretenden Temperaturhub kann die Lebensdauer des Leistungselektronikmoduls reduziert sein. Nach wiederholten Temperaturzyklen können sich innerhalb der Lotschicht Risse ausbilden. Die Risse können sich leicht über die gesamt Lotschicht ausbreiten und zum Ausfall des Leistungselektronikmoduls führen. Mit dem steigenden Bedarf hinsichtlich des Einsatzes von Leistungselektronik in rauer Umgebung (z. B. in Automotive-Anwendungen) und der fortschreitenden Integration von Halbleiterchips wird auch der Temperaturhub, dem Leistungselektronikmodule ausgesetzt sind, weiterhin anwachsen. Deshalb besteht ein gesteigerter Bedarf nach Leistungselektronikmodulen, die in der Lage sind, einer Temperaturwechselbelastung mit einem Temperaturhub von ≥ etwa 100°C standzuhalten.
  • Aus US 5 127 969 A ist eine Lot- Hartlot- oder Schweißzusammensetzung mit einer zusammenhängenden Phase bekannt, die etwa 40-99 Volumenprozent ausmacht und die ein Lot, ein Hartlot, ein Schweißmetall oder eine Legierung enthält. Die Zusammensetzung enthält außerdem eine verteilte Phase im Bereich von 60-1 Volumenprozent, die ein Verstärkungsmaterial insbesondere in Faserform enthält, das über die zusammenhängende Phase hinweg homogen gemischt ist. Das Verstärkungsmaterial ist zumindest eines von Graphit, Silziumkarbid, ein Metalloxid, ein Elementmetall und eine Metalllegierung. Intermetallische Phasen werden als schädlich angesehen.
  • Die US 5 520 752 A beschreibt eine Lotzusammensetzung. Diese kann intermetallische Füllstoffpartikel enthalten. Geeignete Partikel besitzen einen Durchmesser im Bereich von 1-50 Mikrometern.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Lot bereitzustellen, mit dem sich eine verbesserte Lötverbindung realisieren lässt. Eine weitere Aufgabe besteht darin, ein Verfahren zur Herstellung eines solchen Lotes anzugeben.
  • Noch eine andere Aufgabe besteht darin, ein Leistungshalbleitermodul mit einer verbesserten Lötverbindung sowie ein Verfahren zur Herstellung eines solchen Leistungshalbleitermoduls bereitzustellen.
  • Diese Aufgaben werden durch ein Lot gemäß Patenanspruch 1, durch ein Verfahren zur Herstellung eines Lotes gemäß Patentanspruch 16, durch ein Leistungshalbleitermodul gemäß Patentanspruch 20 bzw. durch ein Verfahren zur Herstellung eines Leistungshalbleitermoduls gemäß Patentanspruch 26 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Eine Ausgestaltung der Erfindung stellt ein Modul bereit. Das Modul umfasst ein mit einer Metallschicht metallisiertes Substrat, eine Grundplatte, sowie eine Fügeverbindung, die die Metallschicht mit der Grundplatte verbindet. Die Fügeverbindung umfasst ein Lot, das die Grundplatte kontaktiert, sowie eine intermetallische Zone, die ihrerseits die Metallschicht und das Lot kontaktiert. Die intermetallische Zone weist Spitzen (210) von bis zu 100 µm oder bis zu 200 pm, sowie eine Rauhigkeit (Rz) von wenigstens 20 µm auf.
  • Zusätzlich weist die Fügeverbindung Teilchen mit einer Länge von wenigstens 50 µm auf, die aus einer intermetallischen Phase gebildet oder einer solchen beschichtet sind und die in dem Lot verteilt sind, so dass sie die Ausbreitung von Rissen, die in der Lotverbindung auftreten können, unterbinden. Der Anteil dieser Teilchen mit einer Länge von wenigstens 50 µm beträgt mehr als 20 Vol% und weniger als 60 Vol% der Lotverbindung (Vol% = Volumenprozent).
  • Ein weiterer Aspekt der vorliegenden Erfindung betrifft ein Verfahren zur Herstellung eines solchen Moduls.
  • Weitere Aspekte der vorliegenden Erfindung betreffen ein Lot, welches Teilchen mit einer Länge von wenigstens 50 µm aufweist, die aus einer intermetallischen Phase gebildet oder damit beschichtet sind und deren gemeinsamer Anteil 20 Vol% bis 60 Vol% des Lotes beträgt, sowie ein Verfahren zur Herstellung eines solchen Lotes.
  • Die begleitenden Zeichnungen sind beigefügt, um ein weitergehendes Verständnis der Ausgestaltungen der Erfindung zu ermöglichen. Die Zeichnungen, welche Ausführungsbeispiele der Erfindung wiedergeben, dienen zusammen mit der Beschreibung dazu, das Grundprinzip der Erfindung und der Ausgestaltungen zu erläutern. Andere Ausgestaltungen und viele der angestrebten Vorteile der Ausgestaltungen werden durch die Bezugnahme auf die nachfolgende detaillierte Beschreibung besser verständlich. Die in den Zeichnungen dargestellten Elemente sind im Verhältnis zueinander nicht notwendigerweise maßstäblich. Gleiche Bezugszeichen kennzeichnen einander entsprechende, ähnliche Teile.
    • 1 ist eine Querschnittsansicht einer Ausgestaltung eines Moduls.
    • 2 ist eine Querschnittsansicht einer anderen Ausgestaltung eines Moduls.
    • 3 ist eine Querschnittsansicht einer Lotverbindung.
    • 4 ist eine Querschnittsansicht einer Ausgestaltung eines Abschnitts eines Moduls, der ein metallisiertes Substrat umfasst, welches Strukturen zur Erhöhung der Rauhigkeit aufweist.
    • 5B ist eine unterseitige Ansicht einer weiteren Ausgestaltung eines metallisierten Substrates, das Strukturen aufweist, welche die Oberflächerauhigkeit erhöhen.
    • 5C ist eine unterseitige Ansicht einer weiteren Ausgestaltung eines metallisierten Substrates, das eine Metallschicht aufweist, welche Strukturen zur Erhöhung der Rauhigkeit aufweist.
    • 6 ist ein Diagramm, welches zu einer Ausgestaltung die Löttemperatur gegenüber der zur Ausbildung einer intermetallischen Zone erforderlichen Zeit wiedergibt.
    • 7 ist eine perspektivische Ansicht eines Lotplättchens.
    • 8A ist eine Querschnittsansicht des in 7 gezeigten Lotplättchens in einer Schnittebene E.
    • 8B veranschaulicht eine Ausgestaltung eines in ein Weichlot eingebetteten, metallischen Teilchens.
    • 8C veranschaulicht eine Ausgestaltung eines in ein Weichlot eingebetteten, metallisierten Teilchens.
    • 9A und 9B veranschaulichen ein Verfahren zur Herstellung einer Lotverbindung zwischen einer Komponente eines Moduls und einer Metallgrundplatte.
    • 10 veranschaulicht ein Verfahren zur Herstellung eines mit größeren Teilchen versehenen Lotplättchens.
    • 11 veranschaulicht einen Block aus Weichlot, in den Teilchen eingebettet sind.
  • Die nachfolgende detaillierte Beschreibung bezieht sich auf die begleiteten Zeichnungen, welche einen Teil der Beschreibung bilden, und in denen anhand konkreter Ausgestaltungen erläutert wird, auf welche Weise die Erfindung umgesetzt werden kann. Diesbezügliche Richtungsangaben wie z.B. „oben“, „unten“, „vorne“, „hinten“, „vordere“, „hintere“ etc. wird in Bezug auf die Ausrichtung der erläuterten Figuren verwendet. Da die Elemente in den Ausgestaltungen in einer Vielzahl von verschiedenen Ausrichtungen angeordnet werden können, dient die richtungsgebundene Terminologie lediglich für Zwecke der Veranschaulichung und ist in keiner Weise als beschränkend zu verstehen. Es wird darauf hingewiesen, dass die vorliegende Erfindung auch andere Ausgestaltungen umfassen kann und dass andere oder strukturell sinngemäße Änderungen vorgenommen werden können, die im Rahmen der vorliegenden Erfindung liegen. Die nachfolgende, ausführliche Beschreibung ist deshalb nicht in einem einschränkenden Sinn zu verstehen. Es wird darauf hingewiesen, dass die Merkmale der verschiedenen, nachfolgend beschriebenen beispielhaften Ausgestaltungen miteinander kombiniert werden können, sofern dies nicht ausdrücklich anders erwähnt ist.
  • 1 stellt eine Querschnittsansicht von einer Ausgestaltung eines Moduls 100 dar. Gemäß einer Ausgestaltung ist das Modul 100 als Leistungselektronikmodul ausgebildet. Das Leistungselektronikmodul 100 umfasst einen Bonddraht 102, einen Halbleiterchip 104, eine Lotverbindung 106, ein metallisiertes Keramiksubstrat 110 mit metallischen Oberflächen oder Schichten 108 und 112, eine Lötverbindung 114, eine Metallgrundplatte 116, sowie einen Kühlkörper 118. Gemäß einer Ausgestaltung kann die Lotverbindung 106 durch eine Sinterverbindung ersetzt sein, die mittels eines Niedertemperatur-Silbersinterverfahrens (z.B. LTJT = Low Temperature Joining Technique, NTV = Niedertemperaturverbindung) hergestellt ist. Gemäß einer anderen Ausgestaltung kann zur Herstellung der Fügeverbindung 106 ein kurzzeitiger Flüssigphasenlötprozess eingesetzt werden, in dem eine Legierung mit einem Schmelzpunkt von über 400°C entsteht.
  • Die Lötverbindung 114 verbindet die Metallschicht 112 mit der Metallgrundplatte 116. Gemäß einer Ausgestaltung umfasst die Lötverbindung 114 ein Weichlot sowie eine intermetallische Zone, welche Spitzen von mehr als 10 µm bis zu 100 µm oder bis zu 200 pm, sowie eine Rauhigkeit (Rz) von wenigstens 20 µm aufweist, wobei Rz gemäß DIN ISO 4287 definiert ist. Gemäß einer anderen Ausgestaltung umfasst die Metallschicht 112 Strukturen zur Erhöhung der Rauhigkeit, wie beispielsweise Gräben, Vertiefungen oder andere geeignete Strukturen, die die Rauhigkeit der Lötverbindung 114 erhöhen. Gemäß einer Ausgestaltung werden die Strukturen zur Erhöhung der Rauhigkeit in Kombination mit einer intermetallischen Zone eingesetzt, die Spitzen von mehr als 10 µm bis hin zu 100 µm oder bis hin zu 200 µm aufweist, um damit eine Rauhigkeit (Rz) von wenigstens 20 µm zu erzeugen. Die Rauhigkeit der Lötverbindung 114 verringert die Belastung der Lötverbindung während der Temperaturwechselbelastung und erhöht gleichzeitig die Lebensdauer des Leistungselektronikmoduls 100, indem es einen Ausfall der Lötverbindung verhindert.
  • In der vorliegenden Beschreibung ist der Ausdruck „elektrisch gekoppelt“ nicht so zu verstehen, dass die betreffenden Elemente direkt miteinander gekoppelt sein müssen. Vielmehr können auch Zwischenelemente zwischen den „elektrisch gekoppelten“ Elementen vorgesehen sein.
  • Der Halbleiterchip 104 umfasst einen oder mehrere Bipolartransistoren mit isoliertem Gate (GBTs), Metalloxidhalbleiterfeldeffekttransistoren (MOSFETs), Dioden oder andere geeignete Leistungshalbleiter. Ein Anschluss auf der Oberseite des Halbleiterchips 104 ist mittels eines Bonddrahtes 102 elektrisch mit einem ersten Abschnitt der Metallschicht 108 verbunden. Der Bonddraht umfasst Aluminium, Kupfer, Aluminium-Magnesium, Gold, oder ein anderes geeignetes Material. Gemäß einer Ausgestaltung ist der Bonddraht an den Halbleiterchip 104 und den ersten Abschnitt der Metallschicht 108 durch Ultraschalldrahtbonden gebondet. Der Halbleiterchip 104 ist mittels einer Lötverbindung 106 mit einem zweiten Teil der Metallschicht 108 verbunden.
  • Die Metallschicht 108 ist mit der Oberseite des Keramiksubstrats 110 verbunden. Die Metallschicht 112 ist mit der Unterseite des Keramiksubstrats 110 verbunden. Die Metallschichten 108 und 112 sind mittels eines DCB-Verfahrens (DCB = Direct Copper Bonding), eines DAB-Verfahrens (DAB = Direct Aluminum Bonding), eines AMB-Verfahrens (AMB = Active Metal Brazing) oder eines anderen geeigneten Verfahrens mit dem Keramiksubstrat 110 verbunden. Das Keramiksubstrat 110 umfasst Al2O3, AlN, Si3N4 oder ein anderes geeignetes Material. Die Metallschichten 108 und 112 umfassen ein oder mehrere Schichten aus Kupfer, Aluminium, Silber, Gold, Palladium oder einem anderes geeignetem Material. Gemäß einer Ausgestaltung werden Kupfer oder Aluminium mit dem Keramiksubstrat 110 verbunden und Nickel, Silber, Gold, Palladium oder Kupfer werden auf die Oberseite der gebondeten Metalle aufgebracht, um lötfähige Oberflächen herzustellen. Die Metallschicht 112 ist mit der Grundplatte 116 wie vorangehend beschrieben mittels einer Lötverbindung 114 verbunden. Die Grundplatte 116 umfasst eines oder mehrere der Materialien Kupfer, Aluminium, Nickel, Silber, Gold, Palladium, oder ein anderes geeignetes Metall. Gemäß einer Ausgestaltung umfasst die Grundplatte 116 Aluminium, das mit Nickel, Silber, Palladium, Gold oder Kupfer beschichtet ist. Die Grundplatte 116 ist an einen Kühlkörper 118 gekoppelt. Der Kühlkörper 118 umfasst Aluminium oder ein anderes geeignetes Material.
  • 2 zeigt eine Querschnittsansicht einer anderen Ausgestaltung eines Moduls 120. Gemäß einer Ausgestaltung ist das Modul 120 als Leistungselektronikmodul ausgebildet. Das Leistungselektronikmodul 120 umfasst eine Metallgrundplatte 124, Lötverbindungen 126, metallisierte Keramiksubstrate 130 mit metallischen Oberflächen oder Schichten 128 und 132, Lötverbindungen 134, Halbleiterchips 136, Bonddrähte 138, eine Schaltkreisplatine 140, Steueranschlüsse 142, Leistungsanschlüsse 144, eine Vergussmasse 146 und 148, sowie ein Gehäuse 150.
  • Die Metallschichten 128 und 132 sind mittels eines DCB-Verfahrens, eines DAB-Verfahrens, eines AMB-Verfahrens oder eines anderen geeigneten Verfahrens mit dem Keramiksubstrat 130 verbunden. Die Keramiksubstrate 130 umfassen Al2O3, AlN, Si3N4 oder ein anderen geeignetes Material. Die Metallschichten 128 und 132 umfassen eine oder mehrere Schichten aus Kupfer, Aluminium, Nickel, Silber, Gold, Palladium oder einem anderen geeigneten Material. Gemäß einer Ausgestaltung wird eine Schicht aus Kupfer oder Aluminium auf die Keramiksubstrate 130 gebondet und mit Nickel, Silber, Gold, Palladium oder Kupfer beschichtet, um lötbare Oberflächen bereitzustellen. Die Lötverbindungen 126 verbinden die Metallschichten 128 mit der Metallgrundplatte 124. Gemäß einer Ausgestaltung umfassen die Lötverbindungen 126 ein Weichlot und eine intermetallische Zone, welche Spitzen von mehr als 7 µm bis hin zu 100 µm sowie eine Rauhigkeit (Rz) von wenigstens 20 µm aufweist.
  • Gemäß einer anderen Ausgestaltung umfassen die Metallschichten 128 Strukturen zur Erhöhung der Rauhigkeit, beispielsweise Gräben, Vertiefungen oder andere Strukturen, die geeignet sind, die Rauhigkeit der Lötverbindungen 126 zu erhöhen. Gemäß einer Ausgestaltung werden die Strukturen zur Erhöhung der Rauhigkeit in Kombination mit intermetallischen Zonen eingesetzt, die Spitzen von mehr als 10 µm bis hin zu 100 µm oder bis hin zu 200 µm aufweisen, um eine Rauhigkeit (Rz) von wenigstens 20 µm bereitzustellen. Die Rauhigkeit der Lötverbindungen 126 verringert die durch die Temperaturwechselbelastung hervorgerufene Belastung der Lötverbindungen, so dass sich die Lebensdauer der Leistungselektronikmodule 120 durch die Vermeidung eines Ausfalls der Lötverbindungen erhöht.
  • Jeder der Leitungshalbleiterchips 136 umfasst eine oder mehrerer IGBTs, MOSFETs, Dioden oder andere geeignete Leistungshalbleiter. Die Leistungshalbleiterchips 136 sind mittels Lötverbindungen 134 mit Metallschichten 132 verbunden. Gemäß einer Ausgestaltung können die Lötverbindungen 134 durch Sinterverbindungen ersetzt werden, die mittels eines Niedertemperatur-Silbersinterverfahrens (z. B. LTJT, NTV) hergestellt werden. Gemäß einer anderen Ausgestaltung kann zur Herstellung der Verbindungen 134 ein Flüssigphasen-Lötprozess eingesetzt werden, bei dem eine Legierung mit einem Schmelzpunkt von mehr als 400°C erzeugt wird. Anschlüsse auf der Oberseite der Halbleiterchips 136 sind mittels Bonddrähten 138 mit Metallschichten 132 verbunden. Die Bonddrähte 138 umfassen Aluminium, Kupfer, Aluminium-Magnesium, Gold, oder ein anderes geeignetes Material. Gemäß einer Ausgestaltung werden die Bonddrähte 138 mittels eines Ultraschall-Drahtbondverfahrens mit den Halbleiterchips 136 und den Metallschichten 132 verbunden. Die Metallschichten 132 sind elektrisch mit der Schaltkreisplatine 140 und den Leistungsanschlüssen 144 verbunden. Die Schaltkreisplatine 140 ist elektrisch mit den Steueranschlüssen 142 verbunden. Das Gehäuse 150 umfasst Lötverbindungen 126, metallisierte Keramiksubstrate 130 mit Metallschichten 128 und 132, Lötverbindungen 134, Halbleiterchips 136, Bonddrähte 138, Schaltkreisplatinen 140, Abschnitte der Steueranschlüsse 142, sowie Abschnitte der Leistungsanschlüsse 144. Das Gehäuse 150 umfasst Kunststoff oder ein anderes geeignetes Material. Das Gehäuse 150 ist mit der Metallgrundplatte 124 verbunden.
  • Eine Vergussmasse 146 füllt Bereiche unterhalb der Schaltkreisplatine 140 innerhalb des Gehäuses 150 im Bereich der Lötverbindungen 126, der metallisierten Keramiksubstrate 130 einschließlich der Metallschichten 128 und 132, der Lötverbindungen 134, der Halbleiterchips 136 und der Bonddrähte 138. Gemäß einer Ausgestaltung handelt es sich bei der Vergussmasse 146 um eine Weichvergussmasse wie beispielsweise Silikongel oder ein anderes geeignetes Material. Die Vergussmasse 148 füllt den Bereich in dem Gehäuse 150 oberhalb der Schaltkreisplatine 140 in der Nähe der Abschnitte der Steueranschlüsse 142 und der Abschnitte der Leistungsanschlüsse 144. Gemäß einer Ausgestaltung handelt es sich bei der Vergussmasse 148 um eine Hartvergussmasse, wie zum Beispiel Epoxid oder ein anderes geeignetes Material. Die Vergussmassen 146 und 148 vermeiden eine Beschädigung des Leistungselektronikmoduls 120 durch dielektrischen Durchschlag.
  • 3 zeigt eine Querschnittsansicht einer Ausgestaltung einer Lötverbindung 200. Gemäß einer Ausgestaltung entspricht die Lötverbindung 200 einer vorangehend beschriebenen und unter Bezugnahme auf 1 erläuterten Lötverbindung 114 und einer vorangehend unter Bezugnahme auf 2 beschriebenen Lötverbindung 126. Gemäß einer anderen Ausgestaltung entspricht die Lötverbindung 200 einer vorangehend beschriebenen und unter Bezugnahme auf 1 erläuterten Lötverbindung 106, oder wie vorangehend unter Bezugnahme auf in 2 erläuterten Lötverbindungen 134.
  • Die Lötverbindung 200 verbindet eine Metallschicht 202 eines metallisierten Substrats mit einer Metallgrundplatte (nicht gezeigt). Gemäß einer Ausgestaltung umfasst die Metallschicht 202 ein optionales Oberflächenmetall 204, welches sich von dem für die Metallschicht 202 verwendeten Material unterscheidet. Gemäß einer Ausgestaltung umfasst die Metallschicht 202 Kupfer, Nickel, Gold oder ein anderes geeignetes Metall. Optional kann das Oberflächenmetall 204 eine Beschichtung aus Nickel, Nickel-Gold, Silber, Nickel-Palladium, oder einem anderen geeigneten Material bzw. einer anderen geeigneten Legierung beschichtet sein. Die Metallschicht 202 oder das optionale Oberflächenmetall 204 kontaktiert eine intermetallische Zone 206, welche eine intermetallische Legierung umfasst. Die intermetallische Legierung 206 kontaktiert ein Weichlot 208, welches eine Grundplatte (nicht gezeigt) kontaktiert. Zusätzlich können Inseln aus einer intermetallischen Legierung 207 in das Weichlot 208 eingebettet sein. Gemäß einer Ausgestaltung umfasst die intermetallische Legierung Zinn-Kupfer, wie zum Beispiel Cu3Sn oder Cu6Sn5. Gemäß anderer Ausgestaltungen umfasst die intermetallische Legierung SnaCubXc oder eine andere geeignete intermetallische Legierung, welche während des Lötprozesses entsteht, wobei es sich bei X um ein drittes Metall, beispielsweise um Nickel oder Gold, oder um ein anderes Metall handelt, welches geeignet ist, die Bildung einer Legierung zu beschleunigen.
  • Gemäß einer Ausgestaltung umfasst das Oberflächenmetall 204 ein lötbares Metall, welches die Entstehung einer dicken und rauen intermetallischen Zone 206 während des Lötprozesses unterstützt. Gemäß einer Ausgestaltung umfasst das Oberflächenmetall 204 Kupfer, Nickel, Gold oder ein anderes Material, das geeignet ist, die Ausbildung einer intermetallischen Sna-Cub-Legierung zu unterstützen. Gemäß einer anderen Ausgestaltung umfasst das Oberflächenmetall 204 ein lötbares Metall, welches Aktivatoren, Beschleuniger und/oder Katalysatoren enthält, das die Ausbildung einer dicken und rauen metallischen Zone während des Lötprozesses unterstützt.
  • Gemäß einer anderen Ausgestaltung wird eine dicke und raue intermetallische Zone 206 in einem besonderen Lötprozess durch eine erhöhte Maximaltemperatur und/oder Lötzeit erreicht. Gemäß einer Ausgestaltung umfasst das Lot einen Anteil von mehr als 50% Zinn, beispielsweise mehr als 80% Zinn, in einem Sn-Cu-, Sn-Ag-, Sn-Ag-Cu-, Sn-Sb-, Sn-Ag-Sg- oder einem anderen geeigneten Lot. Nach dem besonderen Lötprozess umfasst die intermetallische Zone 206 Spitzen 210 aus einer intermetallischen Legierung, die über eine Länge im Bereich von annäherungsweise 10 µm bis 100 µm oder bis 200 µm in das Weichlot 208 hineinreichen. Die maximale Löttemperatur beträgt mehr als 80°C über dem Solidus des Lotes, beispielweise mehr als 110°C, mehr als 130°C oder mehr als 160°C. Gemäß einer Ausgestaltung beträgt die Löttemperatur etwa 350°C für wenigstens 20 Sekunden, beispielsweise für 180 Sekunden. Gemäß einer anderen Ausgestaltung beträgt die Löttemperatur wenigstens 330°C für wenigstens 50 Sekunden.
  • Gemäß einer anderen Ausgestaltung umfasst das Oberflächenmetall 204 ein lötbares Material, das geeignet ist, intermetallische Zonen während des Lötprozesses auszubilden. Die Grundplatte, welche mit der unteren Grenzfläche des Weichlotes 208 verbunden ist, umfasst Aktivatoren, Beschleuniger, und/oder Katalysatoren, die die Ausbildung einer dicken und rauen intermetallischen Zone 206 an der oberen Oberfläche des Lotes (d. h. an dem Oberflächenmetall 204) während des Lötprozesses unterstützen. Sobald sich das Lot während des Lötprozesses verflüssigt, diffundieren die Aktivatoren, Beschleuniger, und/oder Katalysatoren in das Lot. Gemäß einer Ausgestaltung umfassen die Aktivatoren Kupfer, Nickel, Silber oder ein anderes geeignetes Material.
  • Gemäß einer anderen Ausgestaltung umfasst wenigstens eine der Oberflächen einer Grundplatte oder das Oberflächenmetall 204 als Basismaterial Kupfer oder eine Kupferlegierung, welche eine beschleunigte Ausbildung einer intermetallischen Zone auf dem Oberflächenmetall 204 unterstützt. Gemäß einer anderen Ausgestaltung umfasst das Lot Kupferteilchen, Nickelteilchen oder Silberteilchen oder andere geeignete Aktivatormetalle, die die Ausbildung ternärer oder höherer Legierungen unterstützt und dadurch die Ausbildung der intermetallischen Zone 206 beschleunigt. Gemäß einer anderen Ausgestaltung wer den Lotschichten mit einer Dicke im Bereich von etwa 50 µm bis 150 µm verwendet, so dass sich die intermetallische Zone 206 einschließlich der Spitzen 210 überall im Weichlot 108 erstreckt.
  • 4 zeigt eine Querschnittsansicht gemäß einer Ausgestaltung eines Abschnitts 220 eines Moduls, das ein metallisiertes Substrat 230 umfasst, welches Strukturen 234 zur Erhöhung der Rauhigkeit aufweist. Der Abschnitt 220 des Moduls umfasst Leistungshalbleiterchips 222, Lötverbindungen 224, sowie ein metallisiertes Keramiksubstrat 230 mit metallischen Oberflächen oder Schichten 228 und 232. Die Leistungshalbleiterchips 222 sind mittels Lötverbindungen 224 mit der Metallschicht 228 des metallisierten Substrates 230 verbunden.
  • Die Metallschicht 332 umfasst Strukturen 234 zur Erhöhung der Rauhigkeit, beispielsweise Gräben, Vertiefungen oder andere geeignete Strukturen. Gemäß einer Ausgestaltung weist jedes Merkmal 234 zur Erhöhung der Rauhigkeit eine Tiefe d234 von mehr als 20 pm, beispielsweise von mehr als 5 µm oder mehr als 100 µm auf. Der seitliche Abstand dx zwischen den Strukturen 234 zur Erhöhung der Rauhigkeit ist gleich dem Durchmesser D234 eines jeden Merkmals 234 zur Erhöhung der Rauhigkeit, oder gleich einem anderen geeigneten Wert. Der Durchmesser D234 eines jeden Merkmals 234 beträgt etwa bis zu 1 mm, beispielsweise 20 pm, 50 pm, 100 pm, oder jeder andere geeignete Wert.
  • Die Strukturen 234 zur Erhöhung der Rauhigkeit können in die Metallschicht 232 geätzt oder unter Verwendung einer anderen geeigneten Methode erzeugt werden. Die Strukturen 234 zur Erhöhung der Rauhigkeit bewirken eine erhöhte Rauhigkeit der Lötverbindung, wenn die Metallschicht 232 an die Grundplatte gelötet wird. Gemäß einer Ausgestaltung entspricht die die Strukturen 234 zur Erhöhung der Rauhigkeit aufweisende Metallschicht 232 der vorangehend unter Bezugnahme auf 1 beschriebenen Metallschicht 112 oder den vorangehend beschriebenen und unter Bezugnahme auf 2 erläuterten Metallschichten 128. Gemäß einer Ausgestaltung werden die Strukturen 234 zur Erhöhung der Rauhigkeit in Kombination mit einer vorangehend beschriebenen und unter Bezugnahme auf 3 erläuterten intermetallischen Zone 206 eingesetzt.
  • 5A stellt eine unterseitige Ansicht einer Ausgestaltung eines metallisierten Substrates mit einer Metallschicht 232a dar, welche Strukturen 234 zur Erhöhung der Rauhigkeit aufweist. Bei dieser Ausgestaltung bedecken die Strukturen 234 zur Erhöhung der Rauhigkeit die gesamte Oberfläche der Metallschicht 232a. Während die in 5A dargestellten Strukturen 234 zur Erhöhung der Rauhigkeit Vertiefungen aufweisen, kann in anderen Ausgestaltungen jedes Merkmal verwendet werden, das geeignet ist, eine Erhöhung der Rauhigkeit der Oberfläche der Metallschicht 232 zu bewirken.
  • 5B stellt eine unterseitige Ansicht einer anderen Ausgestaltung eines metallisierten Substrats mit einer Metallschicht 232b dar, welche Strukturen 234 zur Erhöhung der Rauhigkeit aufweist. Gemäß dieser Ausgestaltung bedecken die Strukturen 234 zur Erhöhung der Rauhigkeit die äußeren Ecken der Oberfläche der Metallschicht 232b. Die Strukturen 234 zur Erhöhung der Rauhigkeit erstrecken sich vom äußeren Rand der Oberfläche der Metallschicht 232b in einem ersten mit 236 gekennzeichneten Abstand auf ersten Seiten der Metallschicht 232b, und einem zweiten, mit 238 gekennzeichneten Abstand von zweiten Seiten der Metallschicht 232b, wobei die zweiten Seiten senkrecht zu den ersten Seiten verlaufen. Gemäß einer Ausgestaltung sind die Abstände 236 und 238 gleich groß. Gemäß einer Ausgestaltung sind die Abstände 236 und 238 größer oder gleich 10 mm. Währen die in 5B gezeigten Strukturen 234 zur Erhöhung der Rauhigkeit Vertiefungen aufweisen, können an den anderen Ausgestaltungen beliebige Strukturen eingesetzt werden, die geeignet sind, die Rauhigkeit der Oberfläche der Metallschicht 232 zu erhöhen.
  • 5C stellt eine unterseitige Ansicht einer anderen Ausgestaltung eines metallisierten Substrates mit einer Metallschicht 232c dar, welche Strukturen 234 zur Erhöhung der Rauhigkeit aufweist. Gemäß dieser Ausgestaltung bilden die Strukturen 234 zur Erhöhung der Rauhigkeit an jeder Ecke der Metallschicht 232c ein Dreieck. Die Strukturen 234 zur Erhöhung der Rauhigkeit erstrecken sich von jeder Ecke der Oberfläche der Metallschicht 232 in einem ersten, durch 240 gekennzeichneten Abstand auf ersten Seiten der Metallschicht 232c und in einem durch 242 gekennzeichneten, zweiten Abstand auf zweiten Seiten der Metallschicht 232c, wobei die zweiten Seiten senkrecht zu den ersten Seiten verlaufen. Gemäß einer Ausgestaltung sind die Abstände 240 und 242 gleich groß. Gemäß einer Ausgestaltung sind die Abstände 240 und 242 größer oder gleich 10 mm. Während die in 5C dargestellten Strukturen zur Erhöhung der Rauhigkeit Vertiefungen aufweisen, können in anderen Ausgestaltungen beliebige Strukturen eingesetzt werden, die geeignet sind, die Rauhigkeit der Oberfläche der Metallschicht 232c zu erhöhen.
  • 6 zeigt ein Diagramm 300, in dem für eine mögliche Ausgestaltung die Löttemperatur gegenüber der Zeit aufgetragen ist, die zur Ausbildung einer intermetallischen Zone, beispielsweise einer solchen intermetallischen Zone 206, wie sie vorangehend beschrieben und unter Bezugnahe auf 3 erläutert wurde, erforderlich ist. Das Diagramm 300 zeigt die Spitzenlöttemperatur in °C auf der x-Achse 302 in logarithmischer Skalierung, und die Zeit in Minuten auf der y-Achse 304. Gemäß einer Ausgestaltung wird eine Löttemperatur und eine Lötdauer innerhalb des mit 306 bezeichneten Bereiches verwendet, um eine intermetallische Zone 206, wie sie vorangehend beschrieben und unter Bezugnahme auf 3 erläutert wurde, auszubilden. Wie anhand von 306 zu erkennen ist, verringert sich die Lötzeit mit zunehmender Spitzenlöttemperatur. Verringert sich die Spitzenlöttemperatur, so erhöht sich die erforderliche Lötzeit. Gemäß einer Ausgestaltung beträgt die Löttemperatur beispielsweise etwa 350°C für die Dauer von drei Minuten, um eine intermetallische Zone 206 zu erzeugen, die Spitzen 210 von bis zu 100 µm oder von bis zu 200 pm, sowie eine Rauhigkeit (Rz) von wenigsten 20 µm zu erzeugen.
  • 7 ist eine perspektivische Ansicht eines flachen, im Wesentlichen ebenen Lotplättchens 400. Das Lotplättchen 400 weist eine Länge 1400, eine Breite b400 und eine Dicke d400 auf. Diese Abmessungen 1400, b400 und d400 können beliebig gewählt werden. Beispielsweise kann die mittlere arithmetische Länge <1400> wenigstens 1 µm und/oder die mittlere arithmetische Breite <b400> wenigstens 1 µm betragen. Alternativ oder zusätzlich kann die mittlere Breite <b408> zwischen 1% und 20% der Dicke d400 des Lotplättchens 400betragen. Die mittlere arithmetische Dicke <d400> kann beispielsweise 0,05 mm bis 0,5 mm betragen.
  • 8A zeigt eine Querschnittsansicht des in 7 dargestellten Lotplättchens 400 in einer Schnittebene E. Das Lotplättchen 400 weist ein Weichlot 402 auf, d.h. ein Lot, welches eine Liquidustemperatur von weniger als 450°C besitzt. Bei dem Weichlot kann es sich beispielsweise um SnAg3,5 handeln. Weiterhin kann das Lotplättchen 400 Teilchen 408 aufweisen, die in das Weichlot 402 eingebettet sind. Die Teilchen 408 sind gleichmäßig in dem Lotplättchen 400 verteilt.
  • Die 8B und 8C zeigen vergrößerte Ansichten von möglichen Ausgestaltungen solcher Teilchen 408. Jedes dieser Teilchen 408 hat eine maximale Länge 1408 und, in einer lateralen Richtung, die senkrecht zu der Längsrichtung verläuft, in der die maximale Länge 1408 vorliegt, eine maximale Breite b408. Unterschiedliche Teilchen 408 können gleiche oder unterschiedliche maximale Längen 1408 und/oder gleiche oder unterschiedliche maximale Breiten b408 aufweisen. Diese Teilchen 408 dienen dazu, die Ausbreitung von Rissen, die in einer mittels dem Lotplättchen 400 hergestellten Lötverbindung auftreten können, zu unterbinden, d.h. das Wachstum eines Risses in der Lötverbindung im Idealfall zu stoppen, sobald der Riss auf ein Teilchen 408 trifft. Hierdurch wird die Beständigkeit einer Lötverbindung, insbesondere zwischen Komponenten mit unterschiedlichen thermischen Ausdehnungskoeffizienten, gegenüber einer Temperaturwechselbelastung verbessert. Insbesondere können die Teilchen 408 eine Ausscheidungshärtung in der Lotverbindung bewirken.
  • Die Teilchen 408 können optional eine metallische Oberfläche 409 und/oder z.B. stäbchenförmig, streifenförmig oder plättchenförmig ausgebildet sein. 8B zeigt eine Ausgestaltung, bei der die metallische Oberfläche 409 dadurch realisiert ist, dass die Teilchen 408 aus Metall bestehen. Gemäß einer anderen, in 8C gezeigten Ausgestaltung kann eine metallische Oberfläche 409 durch eine metallische Beschichtung 407 eines Trägerteilchens 406 erzeugt werden. Ein derartiges Trägerteilchen 406 kann metallisch oder nicht metallisch sein. Gemäß einer Ausgestaltung kann ein nicht metallisches Trägerteilchen 406 aus einem Dielektrikum, beispielsweise aus Keramik, bestehen.
  • Weiterhin können ein aus Metall hergestelltes Teilchen 408 wie es in 8B gezeigt ist, oder eine metallische Beschichtung 407, wie sie in 8C gezeigt ist, z.B. aus Kuper (Cu), Nickel (Ni), Eisen (Fe) oder - im Fall eines Zinn (Sn) enthaltenden Weichlotes 402 - eine Zinn enthaltende intermetallische Phase wie z.B. CuxSny oder NixSny oder AgxSny, oder - im Fall eines Indium (In) oder Gallium (Ga) enthaltenden Weichlotes 402 - eine Indium oder Gallium enthaltende intermetallische Phase, wie z.B. CuxIny oder NixIny oder CuxGay oder NixGay bestehen. Beispiele für intermetallische Phasen sind: Cu3Sn, Cu6Sn5, Ni3Sn, Ni3Sn2, Ni3Sn4, Ag3Sn, Cu11In9, Cu7In3, Cu2In, Ni28In72, Ni2In3, Ni3In, Ni2In, □□CuGa (Cu34at%Ga66at%), NiGa4, Ni2Ga3, Ni3Ga4. Ternäre intermetallische Phasen sind ebenso möglich.
  • Geeignete Weichlote 402, welche Teilchen 408 aufweisen, die aus einer intermetallischen Phase bestehen oder mit einer solchen beschichtet sind, sind reine Metalle, wie z.B. Zinn (Sn), Indium (In), Wismut (Bi), Blei (Pb) oder Gallium (Ga), oder Weichlotlegierungen, wie z.B. SnxAgyCuz, SnxIny, SnxPbyAg-zCux, SnxBiyAgzCux. Der Schmelzpunkt eines Zinn (Sn) enthaltenden Weichlotes sollte kleiner oder gleich 250°C, der Schmelzpunkt eines Indium (In) enthaltenden Weichlotes kleiner oder gleich 170°C sein.
  • Die mittlere arithmetische Länge <1408> von Teilchen 408 mit einer Länge 1408 von mehr als 50 µm kann beispielsweise 0,2-d400 bis 0,8-d400 oder von 0,3-d400 bis 0,6-d400 betragen. Zusätzlich oder alternativ dazu kann die mittlere arithmetische Breite <b408> von Teilchen 408, die Längen 1408 von mehr als 50 µm aufweisen, beispielsweise 1 µm bis <1408>, und/oder 0,01·d400 bis 0,20·d400 betragen. Als Breite b408 eines Teilchens 408 wird seine maximale Abmessung senkrecht zu seiner Längsrichtung betrachtet.
  • Weiterhin kann die mittlere arithmetische Dicke <d408> von Teilchen 408, die Längen 1408 von mehr als 50 µm aufweisen, von 1 µm bis <1408> und/oder von 1 µm bis 30 µm betragen. Die Dicke d408 eines Teilchens 408 wird die maximale Abmessung angesehen, die das Teilchen 408 senkrecht zu seiner Längsrichtung und senkrecht zu der Richtung seiner Dicke angesehen. Die durchschnittliche mittlere Dicke <d408> ist der arithmetische Mittelwert der Dicken d408 derjenigen Teilchen 408, die Längen 1408 von mehr als 50 µm aufweisen.
  • Mit Ausnahme der Werte, die von der Dicke d400 des Lotplättchens 400 abhängen, gelten die oben erwähnten Werte für die Abmessungen der Teilchen 408 ebenso für die entsprechenden Abmessungen von Teilchen, die in ein Weichlot einer Lötpaste eingebettet sind.
  • Mittels eines derartigen Lotplättchens oder einer derartigen Lötpaste kann eine Lötverbindung zwischen zwei Komponenten hergestellt werden. In diesem Fall gelten die oben genannten Werte für die Abmessungen der Teilchen 408 ebenso für die entsprechenden Abmessungen der Teilchen 408 nach dem Lötprozess. Soweit die oben genannten Wert von der Dicke d400 des Lotplättchens 400 abhängen, ist die Dicke d400 durch die Dicke der Lötverbindung zu ersetzen.
  • Die 9A und 9B veranschaulichen ein Verfahren zur Herstellung einer Lötverbindung zwischen einem Teil 420 eines Moduls und einer metallischen Grundplatte 416. Das Substrat 430 weist eine obere Metallisierung 428 und eine untere Metallisierung 432 auf und ist mit Halbleiterchips 422 bestückt, die auf die obere Metallisierung 428 gelötet sind. Zwischen jeden der Halbleiterchips 422 und der oben Metallisierung 428 besitzt das Modul eine Lötverbindung 424. Die untere Metallisierung 432 umfasst Merkmale 434 zur Erhöhung der Rauhigkeit. Die obere Metallisierung 428 und/oder die untere Metallisierung 432 kann beispielsweise mit Kupfer (Cu) oder Nickel (Ni) beschichtet sein, um die Lötbarkeit zu verbessern. Der Teil 420 kann beispielsweise so ausgestaltet sein, wie der in Bezugnahme auf 4 beschriebene Teil 220. Weiter kann die metallische Grundplatte 416 so ausgestaltet und optional beschichtet sein, wie die unter Bezugnahme auf die 1 bzw. 2 beschriebenen Metallgrundplatten 116 und/oder 124.
  • Um eine Lötverbindung zwischen dem Teil 420 und der metallischen Grundplatte 416 herzustellen, wird ein Lot 400 zwischen der unteren Metallisierung 432 und der metallischen Grundplatte 416 angeordnet. Bei dem Lot 400 kann es sich beispielsweise um ein Lotplättchen oder um eine Lötpaste handeln, wie es bzw. wie sie unter Bezugnahme auf die 7 oder 8A, 8B, 8C beschrieben wurde. Das Lot kann auf der Oberseite 417 der metallischen Grundplatte 416 und/oder auf der Unterseite 433 der unteren Metallisierung 432 angeordnet werden. Nach dem Anordnen des Teils 420, des Lotes 400 und der metallischen Grundplatte 316 derart, dass das Lot 400 sowohl die untere Metallisierung 433, als auch die metallische Grundplatte 416 berührt, wird das Lot 400 aufgeschmolzen und dann abgekühlt, um eine Lötverbindung 400' zwischen dem Teil 420 und der metallischen Grundplatte 416 auszubilden, wie diese in 9B gezeigt ist. Die Dicke d400' der Lötverbindung 400' kann beispielsweise von 10 µm bis 1000 µm betragen.
  • Nachfolgend wird anhand eines Beispiels zur Herstellung von Cu6Sn5 ein Verfahren erläutert, das zur Herstellung einer intermetallischen Phase dient und das dazu verwendet werden kann, Teilchen 408 herzustellen, wie sie unter Bezugnahme auf 8B beschrieben wurden , oder dazu, eine Beschichtung 407 zu bilden, wie dies unter Bezugnahme auf 8C erläutert wurde.
  • Kupfer (Cu) und Zinn (Sn) werden in dem erforderlichen Verhältnis gemischt, dann aufgeschmolzen, abgeschreckt und für eine vorgegebene Dauer bei einer Temperatur unterhalb des Schmelzpunktes der herzustellenden intermetallischen Phase, d.h. im vorliegenden Ausführungsbeispiel unterhalb von 415°C, nachgealtert (engl.: „post-aged“, d.h. getempert). Das Ergebnis ist eine Materialmischung, die insbesondere Raumbereiche der intermetallischen Phase Cu6Sn5, möglicherweise einen geringen Anteil der intermetallischen Phase Cu3Sn, sowie Zinn aufweist. Die Größe der Raumbereiche mit der intermetallischen Phase Cu6Sn5 steigt mit der Dauer des Nachalterungsschrittes. Nach dem Schritt des Nachalterns wird das unerwünschte Zinn, nicht jedoch die intermetallische Phase Cu6Sn5, selektiv weg geätzt, beispielsweise unter Verwendung eines Ätzmittels, beispielsweise verdünnte Salzsäure, z.B. in einer Zusammensetzung von 5 Vol% 32%iger Salzsäure und 95 Vol% Etanol. Dann kann die verbleibende Materialmischung gepresst und/oder ungeformt und/oder geschnitten und/oder gemahlen werden, um Teilchen 408 mit der gewünschten Größe, oder ein Pulver, zu erhalten, welche bzw. welches im Wesentlichen die intermetallische Phase Cu6Sn5 enthält.
  • Derartige Teilchen 408 können, wie unter Bezugnahme auf die 7, 8A, 8B beschrieben wurde, in ein Lotplättchen eingewalzt werden, das aus einem Weichlot 402 hergestellt ist oder das ein solches enthält. Ein derartiges Lotplättchen kann annäherungsweise dieselben Abmessungen aufweisen wie das unter Bezugnahme auf 7 beschriebene Lotplättchen 400. Wie in 10 gezeigt ist, wird ein Lotplättchen, welches aus einem Weichlot 402 hergestellt ist oder ein solches enthält, auf seiner Oberseite mit den Teilchen 408 bestreut. Außerdem werden auf seiner Unterseite weitere Teilchen 408 mittels eines Förderbandes 505 zugeführt, welches zusammen mit dem Lotplättchen und den Teilchen 408 zwischen einem Walzenpaar 501, 502 gewalzt wird, um die Teilchen 408 in das Weichlot 402 einzuwalzen. Das Ergebnis ist ein Lotplättchen 400, welches, wie in den 7 und 8A gezeigt, Teilchen 408 aufweist. Auf die gleiche Art und Weise können beliebige Arten von Teilchen 408, wie sie unter Bezugnahme auf die 8A, 8B, 8C erläutert wurden, in ein Weichlot 402 auf die gleiche Weise eingepresst werden. Ein auf diese Weise hergestelltes Lotplättchen 400 eignet sich beispielsweise für die Verwendung als Lotplättchen 400 in dem unter Bezugnahme auf die 9A und 9B erläuterten Verfahrens.
  • Allerdings können zusätzlich oder alternativ zum Einpressen von Teilchen 408 in ein Weichlot Teilchen 408 auch verteilt über eine Lötpaste gestreut werden, die auf eine zu lötende, metallische Oberfläche aufgebracht ist. In einem nachfolgenden Lötschritt wird die Lötpaste aufgeschmolzen, so dass die Teilchen 408 in das Weichlot einwandern und sich darin verteilen können.
  • Gemäß einem weiteren Verfahren zur Herstellung eines Lotes, welches Teilchen 408 aus einer intermetallischen Phase enthält, wie sie vorangehend unter Bezugnahme auf die 7, 8A, 8B beschrieben wurden, können die Stoffe der herzustellenden intermetallischen Phase in dem erforderlichen Verhältnis gemischt, aufgeschmolzen, abgeschreckt und für eine vorgegebene Dauer einer Temperatur unterhalb des Schmelzpunktes der herzustellenden intermetallischen Phase, d.h. bei dem oben erläuterten Cu6Sn5 unterhalb von 415°C, nachgealtert werden. Das Ergebnis ist eine Materialmischung, welche, wie oben beschrieben, insbesondere Raumbereiche der intermetallischen Phase Cu6Sn5 sowie Zinn aufweist. Dann kann diese Mischung - ohne das Zinn weg zu ätzen, gepresst und/oder umgeformt und/oder geschnitten und/oder gemahlen werden, um Teilchen 408 zu erhalten, welche die gewünschte Größe aufweisen, und dann schnell in einem aufgeschmolzenen Weichlot verteilt werden. Nach dem Abschrecken dieser Mischung verbleibt ein Block 600 aus dem Weichlot 402 mit eingebetteten Teilchen 408. Das Abschrecken erfolgt so schnell, dass die Teilchen 408 im Wesentlichen fest bleiben, d.h. der Schmelzpunkt des Blocks 600 bleibt im Wesentlichen unverändert. Der Block 600 kann dann gewalzt und in Lotplättchen 601 geschnitten werden, die eine Dicke von beispielsweise etwa 300 µm und/oder eine Größe von beispielsweise 3 cm-6 cm aufweisen. Insbesondere kann der Block 600 in Lotplättchen geschnitten werden, die dieselben Abmessungen aufweisen, wie das unter Bezugnahme auf 7 erläuterte Lotplättchen 400. Generell können die Größe und die Dicke des Lotplättchens beliebig gewählt und an die erforderliche Anwendung angepasst werden. Grundsätzlich soll ein Lot oder eine Lotverbindung, welche Teilchen zur Verhinderung der Ausbreitung von Rissen enthält, die Menge der Teilchen, welche eine Länge von wenigstens 50 µm aufweisen, beispielsweise 20 Vol% bis 60 Vol% betragen. Es ist vorgesehen, dass diese Teilchen während des Lötprozesses nicht aufgeschmolzen werden, da ein Aufschmelzen die Eigenschaft der Lötverbindung betreffend die Vermeidung der Rissausbreitung verschlechtern würde.
  • Weiterhin kann die Härte derartiger Teilchen größer sein als die Härte des umgebenden Weichlotes.
  • Bei allen Anwendungen müssen die Oberflächen der beiden durch Löten miteinander zu verbindenden Komponenten lötbar sein. Um eine lötbare Oberfläche zu erhalten oder um die Lötbarkeit einer Komponente zu verbessern, kann die Komponente mit einer lötbaren Schicht beschichtet werden. Beispielsweise sind Kupfer (Cu) oder Nickel (Ni) geeignete Materialien, die für eine derartige Beschichtung verwendet werden können.
  • Bezugnehmend insbesondere auf die Verbindung zwischen einer unteren Metallisierung 122, 128, 232, 432 eines Keramiksubstrats 110, 130, 230 oder 430, wie dies in den 1, 2, 4, 9A, 9B gezeigt ist, und einer Metallgrundplatte 116, 124, 416, wie sie in den 1, 2, 9A oder 9B gezeigt ist, kann die Metallgrundplatte beispielsweise aus Kupfer bestehen und/oder mit Nickel beschichtet sein. Weiterhin kann die untere Oberfläche der unteren Metallisierung, die an die metallische Grundplatte gelötet wird, aus Kupfer oder aus Aluminium bestehen und optional beispielsweise mit Kupfer oder Nickel beschichtet sein.
  • Weiterhin können die Oberflächen zweier miteinander durch Löten zu verbindender Komponenten optional mit einer Schutzschicht beschichtet sein, die sich während des Lötprozesses verflüchtigt oder auflöst, um die Oberfläche gegen chemische Veränderungen wie beispielsweise Oxidation zu schützen, da solche Veränderung die Lötbarkeit nachteilig beeinflussen können. Im Fall einer bestehenden Beschichtung zum Erreichen oder zum Verbessern der Lötbarkeit wird eine derartige Beschichtung vor der Schutzbeschichtung aufgebracht. Geeignete Materialien für eine solche Schutzbeschichtung sind beispielsweise Silber (Ag), Gold (Au) oder organische Oberflächenschutzbeschichtungen. Ausgestaltungen stellen Lötverbindungen bereit, welche ein Weichlot und eine intermetallische Zone von wenigstens 10 pm, wie beispielsweise bis zu 100 pm, oder bis zu 200 µm aufweisen, sowie eine Rauhigkeit von wenigstens 20 µm. Gemäß einer Ausgestaltung weist eine zu lötende Metallschicht Merkmale zur Erhöhung der Rauhigkeit wie beispielsweise Gräben, Vertiefungen oder andere geeignete Merkmale auf, die die Rauhigkeit der Lötverbindung verbessern und das Wachstum der intermetallischen Zone erhöhen. Eine derartige Rauhigkeit verringert die auf die Lötverbindung während einer Temperaturwechselbelastung wirkende Beanspruchung und vermeidet dabei einen Ausfall der Lötverbindung.
  • Während die erläuterten Ausgestaltungen im Wesentlichen auf Leistungselektronikmodule gerichtet waren, können die Ausgestaltungen auch auf beliebige andere Module angewendet werden, in denen es gewünscht ist, dass die Lötverbindung in der Lage ist, einer Temperaturwechselbelastung stand zu halten.

Claims (30)

  1. Lot umfassend ein Weichlot mit einem Schmelzpunkt von weniger als 450°C, in das eine Anzahl von Teilchen (408) eingebettet ist, die jeweils eine Länge (l408) größer 50 µm aufweisen und die in ihrer Gesamtheit einen Anteil von mindestens 20 Vol% aber von weniger als 60 Vol% des Lotes (600) ausmachen, wobei die Teilchen (408) aus einer intermetallischen Phase gebildet oder mit einer intermetallischen Phase beschichtet sind.
  2. Lot nach Anspruch 1, bei dem das Weichlot ein Zinnhaltiges Lot ist und die intermetallische Phase genau eine oder aber mehrere der folgenden Phasen umfasst: CuxSny; NixSny; AgxSny; eine ternäre Phase mit zumindest einer dieser Phasen.
  3. Lot nach Anspruch 1, bei dem das Weichlot ein indium- und/oder galliumhaltiges Lot ist und die intermetallische Phase genau eine oder aber mehrere der folgenden Phasen umfasst: CuxIny; NixIny; CuxGay; NixGay; eine ternäre Phase mit zumindest einer dieser Phasen.
  4. Lot nach einem der vorangehenden Ansprüche, bei dem das Weichlot (208, 402) ein reines Metall ist.
  5. Lot nach Anspruch 4, bei dem das reine Metall Zinn oder Eisen oder Wismut oder Blei oder Gallium ist.
  6. Lot nach einem der Ansprüche 1 bis 3, bei dem das Weichlot (208, 402) eine Legierung ist.
  7. Lot nach Anspruch 6, bei dem die Legierung eine der folgenden Legierungen ist: SnxAgyCuz oder SnxIny oder SnxPbyAgzCux oder SnxBiyAgzCux.
  8. Lot nach einem der vorangehenden Ansprüche, das als Lotpaste ausgebildet ist.
  9. Lot nach einem der vorangehenden Ansprüche, das als Lotplättchen (400, 600) ausgebildet ist.
  10. Lot nach Anspruch 9, bei dem die Teilchen (408) eine mittlere Länge (<1408>) aufweisen, die größer ist als das 0,2-fache der Dicke des Lotplättchens (400, 600) und kleiner als das 0,8-fache der Dicke des Lotplättchens (400, 600) .
  11. Lot nach Anspruch 10, bei dem die mittlere Länge (<1408>) der Teilchen (408) größer ist als das 0,3-fache der Dicke des Lotplättchens (400, 600) und kleiner als das 0,6-fache der Dicke des Lotplättchens (400, 600).
  12. Lot nach einem der Ansprüche 9 bis 11, bei dem die Teilchen (408) eine mittlere Breite (<b408>) aufweisen, die zwischen 1% und 20% der Dicke (d400) des Lotplättchens (400, 600) beträgt.
  13. Lot nach einem der vorangehenden Ansprüche, bei dem die Teilchen (408) eine mittlere Breite (<b408>) von mehr als 1 µm aufweisen.
  14. Lot nach einem der Ansprüche 9 bis 12, bei dem die Teilchen (408) eine mittlere Dicke (<d408>) aufweisen, die zwischen 1 µm und 30 µm beträgt.
  15. Lot nach einem der vorangehenden Ansprüche, bei dem die Teilchen (408) eine mittlere Dicke (<d408>) von mehr als 1 µm aufweisen.
  16. Verfahren zur Herstellung eines Lotes (400, 600) mit den Schritten: - Bereitstellen eines Ausgangslotes, das ein Weichlot (402) mit einem Schmelzpunkt von weniger als 450°C umfasst, in welches keine Teilchen eingebettet sind, deren Länge größer 50 µm beträgt oder bei dem die Gesamtheit der in das Weichlot eingebetteten Teilchen mit einer Länge größer 50 µm weniger als 20 Vol% des Lotes ausmacht; - Bereitstellen einer Vielzahl von Teilchen (408), die eine mittlere Länge (<1408>) von mehr als 50 µm aufweisen und die aus einer intermetallischen Phase gebildet oder mit einer intermetallischen Phase beschichtet sind, - Einbringen der Teilchen (408) in das Ausgangslot.
  17. Verfahren nach Anspruch 16, bei dem das Ausgangslot als flaches Lotplättchen (400, 600) ausgebildet ist.
  18. Verfahren nach Anspruch 16 oder 17, bei dem die intermetallische Phase genau eine oder aber mehrere der folgenden Phasen umfasst: CuxSny; NixSny; AgxSny; CuxIny; NixIny; CuxGay; NixGay; eine ternäre Phase mit zumindest einer dieser Phasen.
  19. Leistungshalbleitermodul mit einem Leistungshalbleiterchip (222, 422), einer Grundplatte (116, 124, 416), sowie mit einem Keramiksubstrat (110, 130, 430), das eine Oberseite und eine der Oberseite gegenüberliegende Unterseite aufweist, wobei - die Oberseite mit einer oberen Metallisierung (108, 132, 224, 428) versehen ist, mit der der Leistungshalbleiterchip (222, 422) mittels einer flächigen Verbindung (106, 134, 224, 424) elektrisch leitend verbunden ist; - die Unterseite mit einer unteren Metallisierung (112, 128, 232, 432) versehen ist, die mittels einer flächigen Lötverbindung (114, 126, 400') mit der Grundplatte (116, 124, 416) verbunden ist; und wobei (i) die Lötverbindung (114, 126, 400') ein Weichlot mit einem Schmelzpunkt von weniger als 450°C aufweist, in das eine Anzahl von Teilchen (408) eingebettet ist, die jeweils eine Länge (l408) größer 50 µm aufweisen die aus einer intermetallischen Phase gebildet oder mit einer intermetallischen Phase beschichtet sind, und die in ihrer Gesamtheit einen Anteil von mindestens 20 Vol% und von weniger als 60 Vol% der Lötverbindung (114, 126, 400') ausmachen; und (ii) die flächige Lötverbindung (114, 126, 400') ein Lot aufweist, das die Grundplatte (116, 124, 416) kontaktiert, sowie eine intermetallische Zone (206), welche Spitzen (210) mit einer Länge von bis zu 100 µm oder von bis zu 200 pm, sowie eine Rauhigkeit (Rz) von wenigstens 20 µm aufweist.
  20. Leistungshalbleitermodul gemäß Anspruch 19, bei dem die Spitzen (210) eine Länge von wenigstens 20 µm aufweisen.
  21. Leistungshalbleitermodul gemäß Anspruch 19 oder 20, bei dem die untere Metallisierung (112, 128, 232, 432) Strukturen (234, 434) zur Erhöhung von deren Rauhigkeit (Rz) aufweist.
  22. Leistungshalbleitermodul gemäß Anspruch 21, bei dem die Strukturen (234, 434) zur Erhöhung der Rauhigkeit (Rz) als Gräben und/oder als Vertiefungen ausgebildet sind.
  23. Leistungshalbleitermodul gemäß Anspruch 22, bei dem die Gräben und/oder Vertiefungen einen Durchmesser (D234) von wenigstens 20 µm aufweisen.
  24. Leistungshalbleitermodul gemäß Anspruch 22 oder 23, bei dem die Gräben und/oder Vertiefungen eine Tiefe von wenigstens 20 µm aufweisen.
  25. Verfahren zur Herstellung eines Leistungshalbleitermoduls mit folgenden Schritten: - Bereitstellen einer Grundplatte (116, 124, 416), sowie eines Keramiksubstrates (110, 130, 430), das eine mit einer oberen Metallisierung (108, 132, 224, 428) versehene Oberseite und eine der Oberseite gegenüberliegende, mit einer unteren Metallisierung (112, 128, 232, 432) versehene Unterseite aufweist; - Herstellen einer flächigen Lötverbindung (114, 126, 400') zwischen der unteren Metallisierung (112, 128, 232, 432) und der Grundplatte (116, 124, 416) mittels eines Lotes, das zwischen der unteren Metallisierung (112, 128, 232, 432) und der Grundplatte (116, 124, 416) angeordnet wird, wobei (i) das Lot nach einem der Ansprüche 1 bis 15 ausgebildet und/oder das nach einem Verfahren gemäß einem der Ansprüche 16 bis 18 hergestellt ist; und (ii) in der unteren Metallisierung (112, 128, 232, 432) Strukturen (234, 434) zur Erhöhung von deren Rauhigkeit (Rz) erzeugt werden, so dass die untere Metallisierung (112, 128, 232, 432) eine Rauhigkeit (Rz) von wenigstens 20 µm aufweist.
  26. Verfahren gemäß Anspruch 25, bei dem die Strukturen (234, 434) als Gräben und/oder Vertiefungen mit einer Tiefe ausgebildet sind und eine Tiefe von wenigstens 20 µm aufweisen.
  27. Verfahren gemäß Anspruch 25 oder 26, bei dem die Strukturen (234, 434) einen Durchmesser (D408) von wenigstens 20 µm aufweisen.
  28. Verfahren gemäß einem der Ansprüche 25 bis 27, bei dem die Strukturen (234, 434) zur Erhöhung der Rauhigkeit (Rz) der unteren Metallisierung (112, 128, 232, 432) durch Ätzen erzeugt werden.
  29. Verfahren gemäß einem der Ansprüche 25 bis 28, bei dem das Lot zur Herstellung der Lötverbindung für eine Dauer von wenigstens 20 Sekunden auf eine Temperatur von wenigstens 350°C erhitzt wird.
  30. Verfahren gemäß einem der Ansprüche 25 bis 28, bei dem das Lot zur Herstellung der Lötverbindung für eine Dauer von wenigstens 50 Sekunden auf eine Temperatur von wenigstens 330°C erhitzt wird.
DE102009002065.9A 2008-03-31 2009-03-31 Lot mit intermetallische Phase aufweisenden Teilchen, Verfahrenzur Herstellung eines solchen Lots, Leistungshalbleitermodulmit stabiler Lötverbindung und Verfahren zur Herstellungeines solchen Leistungshalbleitermoduls Active DE102009002065B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/059,188 US7821130B2 (en) 2008-03-31 2008-03-31 Module including a rough solder joint
US12/059,188 2008-03-31

Publications (2)

Publication Number Publication Date
DE102009002065A1 DE102009002065A1 (de) 2009-10-15
DE102009002065B4 true DE102009002065B4 (de) 2018-12-13

Family

ID=41060743

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009002065.9A Active DE102009002065B4 (de) 2008-03-31 2009-03-31 Lot mit intermetallische Phase aufweisenden Teilchen, Verfahrenzur Herstellung eines solchen Lots, Leistungshalbleitermodulmit stabiler Lötverbindung und Verfahren zur Herstellungeines solchen Leistungshalbleitermoduls

Country Status (2)

Country Link
US (1) US7821130B2 (de)
DE (1) DE102009002065B4 (de)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5070014B2 (ja) * 2007-11-21 2012-11-07 株式会社豊田自動織機 放熱装置
JP2009130060A (ja) * 2007-11-21 2009-06-11 Toyota Industries Corp 放熱装置
DE102008009510B3 (de) * 2008-02-15 2009-07-16 Danfoss Silicon Power Gmbh Verfahren zum Niedertemperatur-Drucksintern
DE102009028360B3 (de) * 2009-08-07 2010-12-09 Infineon Technologies Ag Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung
DE102009046858B3 (de) * 2009-11-19 2011-05-05 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
JP5672707B2 (ja) * 2010-02-01 2015-02-18 富士電機株式会社 半導体装置の製造方法
US8348139B2 (en) * 2010-03-09 2013-01-08 Indium Corporation Composite solder alloy preform
JP5659663B2 (ja) * 2010-09-28 2015-01-28 富士電機株式会社 半導体装置及び半導体装置の製造方法
US8587116B2 (en) 2010-09-30 2013-11-19 Infineon Technologies Ag Semiconductor module comprising an insert
DE102011013172A1 (de) * 2011-02-28 2012-08-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Paste zum Verbinden von Bauteilen elektronischer Leistungsmodule, System und Verfahren zum Auftragen der Paste
DE102011076774A1 (de) * 2011-05-31 2012-12-06 Continental Automotive Gmbh Baugruppe mit einem Träger und einem Kühlkörper
DE102011083931A1 (de) 2011-09-30 2013-04-04 Robert Bosch Gmbh Schichtverbund aus einem elektronischen Substrat und einer Schichtanordnung umfassend ein Reaktionslot
JP2013201255A (ja) * 2012-03-23 2013-10-03 Toshiba Lighting & Technology Corp 配線基板装置、発光モジュール、照明装置および配線基板装置の製造方法
DE102012105110A1 (de) 2012-06-13 2013-12-19 Osram Opto Semiconductors Gmbh Montageträger und Verfahren zur Montage eines Montageträgers auf einem Anschlussträger
JP2014033092A (ja) * 2012-08-03 2014-02-20 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP6099453B2 (ja) * 2012-11-28 2017-03-22 Dowaメタルテック株式会社 電子部品搭載基板およびその製造方法
JP6008750B2 (ja) * 2013-01-28 2016-10-19 三菱電機株式会社 半導体装置
JP6111764B2 (ja) * 2013-03-18 2017-04-12 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
JP5672324B2 (ja) 2013-03-18 2015-02-18 三菱マテリアル株式会社 接合体の製造方法及びパワーモジュール用基板の製造方法
JP6214273B2 (ja) * 2013-08-08 2017-10-18 三菱電機株式会社 金属ナノ粒子を用いた接合構造および金属ナノ粒子を用いた接合方法
JP2015050303A (ja) * 2013-08-30 2015-03-16 東芝ライテック株式会社 発光装置
JP6262968B2 (ja) * 2013-09-09 2018-01-17 Dowaメタルテック株式会社 電子部品搭載基板およびその製造方法
DE102013110812B3 (de) * 2013-09-30 2014-10-09 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines weitergebildeten Metallformkörpers und Verfahren zur Herstellung einer Leistungshalbleitereinrichtung mit einer Lotverbindung diesen weitergebildeten Metallformkörper verwendend.
US10020275B2 (en) 2013-12-26 2018-07-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductive packaging device and manufacturing method thereof
JP6281468B2 (ja) * 2014-10-30 2018-02-21 トヨタ自動車株式会社 半導体装置とその製造方法
JP6287759B2 (ja) * 2014-10-30 2018-03-07 トヨタ自動車株式会社 半導体装置とその製造方法
CN109390308B (zh) * 2014-11-26 2023-02-10 意法半导体股份有限公司 具有引线键合和烧结区域的半导体器件及其制造工艺
JP2016128184A (ja) * 2015-01-09 2016-07-14 カルソニックカンセイ株式会社 ハンダ接合方法およびパワーモジュール
DE102016107287A1 (de) * 2016-04-20 2017-11-09 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung und Verfahren zum Betrieb einer Leistungshalbleitereinrichtung
JP2017199842A (ja) * 2016-04-28 2017-11-02 株式会社光波 Led光源装置
CN109155305B (zh) * 2016-05-26 2022-02-18 三菱电机株式会社 功率用半导体装置
JP2016171344A (ja) * 2016-06-10 2016-09-23 カルソニックカンセイ株式会社 ハンダ接合体およびハンダ接合方法
DE102016118784A1 (de) 2016-10-04 2018-04-05 Infineon Technologies Ag Chipträger, konfiguriert zur delaminierungsfreien Kapselung und stabilen Sinterung
US10886251B2 (en) * 2017-04-21 2021-01-05 Toyota Motor Engineering & Manufacturing North America, Inc. Multi-layered composite bonding materials and power electronics assemblies incorporating the same
JP6832426B2 (ja) * 2017-06-28 2021-02-24 京セラ株式会社 パワーモジュール用基板およびパワーモジュール
CN111052353B (zh) * 2018-03-01 2023-12-08 富士电机株式会社 半导体装置
DE102018130936B4 (de) 2018-12-05 2022-08-11 Infineon Technologies Ag Halbleitergehäuse, Metallblech zur Anwendung in einem Halbleitergehäuse und Verfahren zum Herstellen eines Halbleitergehäuses
CN114303237A (zh) * 2019-08-29 2022-04-08 京瓷株式会社 电路基板及功率模块
JP7302670B2 (ja) * 2019-11-12 2023-07-04 株式会社デンソー 半導体装置
JP7351209B2 (ja) 2019-12-17 2023-09-27 富士電機株式会社 半導体装置
JP7484156B2 (ja) 2019-12-18 2024-05-16 富士電機株式会社 半導体装置
JP2022044549A (ja) * 2020-09-07 2022-03-17 ロバート ボッシュ (オーストラリア) ピーティーワイ リミテッド 整流素子のパッケージング方法および整流素子
US11610861B2 (en) * 2020-09-14 2023-03-21 Infineon Technologies Austria Ag Diffusion soldering with contaminant protection
US20220307779A1 (en) * 2021-03-28 2022-09-29 Amulaire Thermal Technology, Inc. Heat dissipation substrate for increasing solderability
DE102022107649B4 (de) * 2022-03-31 2025-08-14 Infineon Technologies Ag Leistungshalbleitermodul, system mit einem leistungshalbleitermodul und einem kühler und verfahren zur herstellung eines systems
DE102024202395A1 (de) * 2024-03-14 2025-09-18 Zf Friedrichshafen Ag Verfahren und Vorrichtung zum Herstellen eines Bauteils

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1508356A1 (de) * 1965-08-09 1970-01-15 Westinghouse Electric Corp Thermoelektrische Anordnung und Verfahren zur Herstellung dieser Anordnung
DE3622979A1 (de) * 1985-07-11 1987-01-22 Nat Semiconductor Corp Verfahren zum befestigen eines halbleiterplaettchens auf einem metallenen tragrahmen
US5127969A (en) 1990-03-22 1992-07-07 University Of Cincinnati Reinforced solder, brazing and welding compositions and methods for preparation thereof
US5520752A (en) 1994-06-20 1996-05-28 The United States Of America As Represented By The Secretary Of The Army Composite solders
WO2002020211A1 (de) * 2000-09-07 2002-03-14 Infineon Techonologies Ag Lötmittel zur verwendung bei diffusionslötprozessen sowie verfahren zur herstellung von lötverbindungen unter verwendung des lötmittels
DE60019651T2 (de) * 2000-11-16 2005-09-22 Singapore Asahi Chemical & Solder Industries Pte. Ltd. Bleifreies weichlot
US20070031279A1 (en) * 2000-06-12 2007-02-08 Renesas Technology Corporation Solder composition for electronic devices
DE102007053277A1 (de) * 2007-11-08 2009-05-14 Robert Bosch Gmbh Verfahren zur Erhöhung der Viskosität einer Schmelze aus einer Metall-Legierung
DE112007001029T5 (de) * 2006-04-28 2009-05-14 Denso Corporation, Kariya Lötformteil und Elektronikbauteil

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701034A (en) * 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
US6602777B1 (en) * 2001-12-28 2003-08-05 National Central University Method for controlling the formation of intermetallic compounds in solder joints
US6844621B2 (en) 2002-08-13 2005-01-18 Fuji Electric Co., Ltd. Semiconductor device and method of relaxing thermal stress
DE102004054063B3 (de) 2004-11-05 2006-06-08 Danfoss Silicon Power Gmbh Verfahren zum Herstellen einer rissarmen Verbindung und rissarme Verbindung
US9214442B2 (en) * 2007-03-19 2015-12-15 Infineon Technologies Ag Power semiconductor module, method for producing a power semiconductor module, and semiconductor chip
US8211752B2 (en) * 2007-11-26 2012-07-03 Infineon Technologies Ag Device and method including a soldering process

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1508356A1 (de) * 1965-08-09 1970-01-15 Westinghouse Electric Corp Thermoelektrische Anordnung und Verfahren zur Herstellung dieser Anordnung
DE3622979A1 (de) * 1985-07-11 1987-01-22 Nat Semiconductor Corp Verfahren zum befestigen eines halbleiterplaettchens auf einem metallenen tragrahmen
US5127969A (en) 1990-03-22 1992-07-07 University Of Cincinnati Reinforced solder, brazing and welding compositions and methods for preparation thereof
US5520752A (en) 1994-06-20 1996-05-28 The United States Of America As Represented By The Secretary Of The Army Composite solders
US20070031279A1 (en) * 2000-06-12 2007-02-08 Renesas Technology Corporation Solder composition for electronic devices
WO2002020211A1 (de) * 2000-09-07 2002-03-14 Infineon Techonologies Ag Lötmittel zur verwendung bei diffusionslötprozessen sowie verfahren zur herstellung von lötverbindungen unter verwendung des lötmittels
DE60019651T2 (de) * 2000-11-16 2005-09-22 Singapore Asahi Chemical & Solder Industries Pte. Ltd. Bleifreies weichlot
DE112007001029T5 (de) * 2006-04-28 2009-05-14 Denso Corporation, Kariya Lötformteil und Elektronikbauteil
DE102007053277A1 (de) * 2007-11-08 2009-05-14 Robert Bosch Gmbh Verfahren zur Erhöhung der Viskosität einer Schmelze aus einer Metall-Legierung

Also Published As

Publication number Publication date
US7821130B2 (en) 2010-10-26
DE102009002065A1 (de) 2009-10-15
US20090243089A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
DE102009002065B4 (de) Lot mit intermetallische Phase aufweisenden Teilchen, Verfahrenzur Herstellung eines solchen Lots, Leistungshalbleitermodulmit stabiler Lötverbindung und Verfahren zur Herstellungeines solchen Leistungshalbleitermoduls
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102009028360B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung
DE102009029577B3 (de) Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls
DE102010003533B4 (de) Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102012200329B4 (de) Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung
DE102011083218B4 (de) Halbleitermodul mit einem Einsatz und Verfahren zur Herstellung eines Halbleitermoduls mit einem Einsatz
DE102006002452A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE202012100090U1 (de) Halbleiteranordnung mit plattierter Basisplatte
DE112006003036T5 (de) Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102012222791A1 (de) Verfahren zur Kontaktierung eines Halbleiters und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
EP2812912A2 (de) Verbindungsanordnung eines elektrischen und/oder elektronischen bauelements
DE102009026480A1 (de) Modul mit einer gesinterten Fügestelle
DE102009001722A1 (de) Verfahren zum Aufbringen eines Wärmeleitmediums auf eine Wärmeableitfläche
DE102018115509A1 (de) Wärmedissipationsvorrichtung, Halbleiterpackagingsystem und Verfahren zum Herstellen derselben
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE112018006382B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102012216546A1 (de) Halbleiterchip, verfahren zur herstellung eines halbleiterchips und verfahren zum verlöten eines halbleiterchips mit einem träger
DE102014115201B4 (de) Verfahren zum verlöten eines schaltungsträgers mit einer trägerplatte
DE102012207470B3 (de) Verfahren zur herstellung einer halbleitermodulanordnung
DE102014115202B4 (de) Verfahren zum verlöten mindestens eines substrats mit einer trägerplatte
DE102016103967B4 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative