-
Gebiet der vorliegenden Erfindung
-
Im Allgemeinen betrifft die vorliegende Erfindung komplexe integrierte Schaltungen mit aufwendigen Transistorelementen, die komplexe Gateelektrodenstrukturen enthalten mit einer metallenthaltenden Elektrode und mit einem Gatedielektrikum mit großem ε mit erhöhter Permittivität.
-
Beschreibung des Stands der Technik
-
Die Herstellung moderner integrierter Schaltungen, etwa von CPU's, Speicherbauelementen, ASIC's (anwendungsspezifische integrierte Schaltungen) und dergleichen erfordert es, dass eine große Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau hergestellt werden, wobei Feldeffekttransistoren eine wichtige Art an Schaltungselementen repräsentieren, die das Leistungsverhalten der integrierten Schaltungen wesentlich bestimmen. Im Allgemeinen wird eine Vielzahl von Prozesstechnologien aktuell eingesetzt, wobei für viele Arten komplexer Schaltungen mit Feldeffekttransistoren die MOS-Technologie eine der vielversprechendsten Vorgehensweisen ist auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz. Bei der Herstellung komplexer integrierter Schaltungen unter Anwendung von beispielsweise der MOS-Technologie werden Millionen Transistoren, beispielsweise n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Gebiete, die als Drain- und Sourcegebiete bezeichnet werden, mit einem leicht dotierten oder nicht-dotierten Gebiet gebildet sind, etwa einem Kanalgebiet, das benachbart zu den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit beeinflusst in Verbindung mit der Fähigkeit, rasch einen leitenden Kanal unter der isolierenden Schicht beim Anlegen der Steuerspannung an der Gateelektrode aufzubauen, die Leitfähigkeit des Kanalgebiets wesentlich das Leistungsverhalten von MOS-Transistoren. Da somit die Geschwindigkeit des Erzeugens des Kanals, die von der Leitfähigkeit der Gateelektrode abhängt, und der Kanalwiderstand im Wesentlichen die Transistoreigenschaften bestimmt, ist die Verringerung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands und eine Verringerung des Gatewiderstands – ein wichtiges Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
-
Gegenwärtig wird der Hauptanteil integrierter Schaltungen auf der Grundlage von Silizium hergestellt auf Grund der nahezu unbegrenzten Verfügbarkeit, den gut verstandenen Eigenschaften des Siliziums und zugehöriger Materialien und Prozesse und auf Grund der Erfahrung, die über die letzten 50 Jahre gewonnen wurde. Daher bleibt in der näheren Zukunft Silizium mit hoher Wahrscheinlichkeit das Material der Wahl für Schaltungsgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die Bedeutung des Siliziums bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften einer Silizium/Siliziumdioxidgrenzfläche, die eine zuverlässige elektrische Isolation unterschiedlicher Gebiete voneinander ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei hohen Temperaturen stabil und erlaubt somit das Ausführen nachfolgender Hochtemperaturprozesse, wie sie beispielsweise für Ausheizzyklen erforderlich sind, um Dotiermittel zu aktivieren und um Kristallschäden auszuheilen, ohne die elektrischen Eigenschaften der Grenzfläche zu beeinträchtigen.
-
Aus den zuvor dargelegten Gründen wird Siliziumdioxid vorzugsweise als eine Gateisolationsschicht in Feldeffekttransistoren verwendet, die die Gateelektrode, die häufig aus Polysilizium oder metallenthaltenden Materialien hergestellt ist, von dem Siliziumkanalgebiet trennt. Beim stetigen Verbessern des Bauteilverhaltens von Feldeffekttransistoren wurde die Länge des Kanalgebiets ständig verringert, um die Schaltgeschwindigkeit und den Durchlassstrom zu verbessern. Da das Transistorverhalten durch die Spannung gesteuert ist, die der Gateelektrode zugeführt wird, um die Oberfläche des Kanalgebiets in eine ausreichend hohe Ladungsträgerdichte zu invertieren, um damit den gewünschten Durchlassstrom über einer vorgegebenen Versorgungsspannung bereitzustellen, ist ein gewisser Grad an kapazitiver Kopplung erforderlich, die durch den Kondensator erreicht wird, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid gebildet wird. Es zeigt sich, dass eine Verringerung der Kanallänge eine größere kapazitive Kopplung erfordert, um das sogenannten Kurzkanalverhalten während des Transistorbetriebs zu vermeiden. das Kurzkanalverhalten kann zu einem erhöhten Leckstrom und zu einer ausgeprägten Abhängigkeit der Schwellwertspannung von der Kanallänge führen. Aggressiv skalierte Transistorbauelemente mit einer relativ geringen Versorgungsspannung und damit mit einer geringen Schwellwertspannung zeigen eine exponentiellen Anstieg der Leckströme auf Grund der erforderlichen größeren kapazitiven Kopplung der Gateelektrode an das Kanalgebiet, da dies durch Verringerung der Dicke der Siliziumdioxidschicht erreicht wird. Beispielsweise erfordert eine Kanallänge von ungefähr 0,08 μm ein Gatedielektrikum aus Siliziumdioxid mit einer Dicke von ungefähr 1,2 nm. Obwohl im Allgemeinen die Verwendung von Hochgeschwindigkeitstransistoren mit einem äußerst kurzen Kanal auf Hochgeschwindigkeitssignalwege beschränkt wird, wohingegen Transistorelemente mit einem längeren Kanal für weniger kritische Signalwege eingesetzt werden, erreicht der relativ hohe Leckstrom, der durch das direkte Tunneln von Ladungsträgern durch eine sehr dünne Siliziumdioxidgateisolationsschicht hervorgerufen wird, Werte bei einer Oxiddicke im Bereich von 1 bis 2 nm, die nicht mehr kompatibel sind mit den Anforderungen für viele Arten integrierter Schaltungen.
-
Daher wurde das Ersetzen des Siliziumdioxids oder zumindest eines Teils davon als Material für Gateisolationsschichten in Erwägung gezogen. Mögliche alternative Dielektrika enthalten solche Materialien, die eine deutlich höhere Permittivität besitzen, so dass eine physikalisch größere Dicke einer entsprechend gebildeten Gateisolationsschicht dennoch für eine kapazitive Kopplung sorgt, die durch eine äußerst dünne Siliziumdioxidschicht erreicht wurde. Es wurde daher vorgeschlagen, Siliziumdioxid durch Materialien mit hoher Permittivität zu ersetzen, wie durch Tantaloxid (Ta2O5) mit einem ε von ungefähr 25, durch Strontiumtitanoxid (SrTiO3) mit einem ε von ungefähr 150, durch Hafniumoxid (HfO2) durch HfSiO, durch Zirkonoxid (ZrO2) und dergleichen.
-
Beim Übergang zu komplexen Gatearchitekturen auf der Grundlage von Dielektrika mit großem ε kann das Transistorverhalten ferner verbessert werden, indem ein geeignetes leitendes Material für die Gateelektrode vorgesehen wird, um das für gewöhnlich verwendete Polysiliziummaterial zu ersetzen, da Polysilizium eine Ladungsträgerverarmung in der Nähe der Grenzfläche zum Gatedielektrikum zeigt, wodurch die wirksame Kapazität zwischen dem Kanalgebiet und der Gateelektrode verringert wird. Es wurde daher ein Gatestapel vorgeschlagen, in welchem ein dielektrisches Material mit großem ε eine erhöhte Kapazität schafft, selbst bei einer weniger kritischen Dicke im Vergleich zu einer Siliziumdioxidschicht, wobei zusätzlich Leckströme auf einem akzeptablen Niveau gehalten werden. Andererseits wird ein metallenthaltendes nicht-Polysiliziummaterial, etwa Titannitrid, und dergleichen so gebildet, dass es direkt mit dem dielektrischen Material mit großem ε in Kontakt ist, wodurch das Auftreten einer Verarmungszone im Wesentlichen vermieden wird. Daher wird die Schwellwertspannung der Transistoren wesentlich von der Austrittsarbeit des Gatematerials beeinflusst, das mit dem Gatedielektrikumsmaterial in Kontakt ist, und es muss eine geeignete Einstellung der wirksamen Austrittsarbeit in Bezug auf die Leitfähigkeitsart des betrachteten Transistors sichergestellt sein.
-
Beispielsweise werden geeignete metallenthaltende Gateelektrodenmaterialien, etwa Titannitrid und dergleichen häufig in Verbindung mit einer geeigneten Metallsorte, etwa Lanthanum, Aluminium und dergleichen eingesetzt, um die Austrittsarbeit geeigneter Weise jeweils für die entsprechende Art an Transistor einzustellen, d. h. für n-Kanaltransistoren und p-Kanaltransistoren, wobei diese einen zusätzlichen Bandlückenversatz erfordern. Aus diesem Grunde wurde vorgeschlagen, die Schwellwertspannung der Transistorbauelemente in geeigneter Weise einzustellen, indem ein speziell gestaltetes Halbleitermaterial der Grenzfläche zwischen dem dielektrischen Material mit großem ε und dem Kanalgebiet des Transistors vorgesehen wird, um in geeigneter Weise die Bandlücke des speziell gestalteten Materials an die Austrittsarbeit des metallenthaltenden Elektrodenmaterials „anzupassen”, wodurch die gewünschte geringe Schwellwertspannung des betrachteten Transistors erreicht wird. Typischerweise wird ein entsprechend gestaltetes Halbleitermaterial, etwa ein Silizium/Germanium-Material und dergleichen, mittels einer epitaktischen Aufwachstechnik in einer frühen Fertigungsphase vorgesehen, was einen weiteren komplexen Prozessschritt, der jedoch komplexe Prozesse in einer fortgeschrittenen Phase zum Einstellen der Austrittsarbeit und damit der Schwellwertspannungen vermeidet.
-
Es zeigt sich jedoch, dass die Fertigungssequenz zur Herstellung der schwellwerteinstellenden Halbleiterlegierung einen wesentlichen Einfluss auf Transistoreigenschaften ausübt, wie es nachfolgend mit Bezug zu einem bislang nicht veröffentlichten Prozessablauf der Anmelderin in Verbindung mit den 1a bis 1f beschrieben ist.
-
1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit einem Substrat 101, über welchem ein siliziumbasiertes Halbleitermaterial 102 gebildet ist, das eine geeignete Dicke aufweist, um darin und darüber Transistorelemente herzustellen. Des weiteren ist eine Isolationsstruktur 102c in der Halbleiterschicht 102 gebildet, wodurch aktive Gebiete 102a, 102b lateral abgegrenzt und somit definiert werden. In diesem Zusammenhang ist ein aktives Gebiet als ein Haibleitermaterial zu verstehen, in welchem ein geeignetes Dotierstoffprofil gebildet ist oder zu erzeugen ist, um damit pn-Übergänge für eine oder mehrere Transistorelemente zu erzeugen. In dem in 1a gezeigten Beispiel entspricht das aktive Gebiet 102a einem p-Kanaltransistor, während das aktive Gebiet 102b einen n-Kanaltransistor repräsentiert. D. h., die aktiven Gebiete 102a, 102b weisen eine geeignete grundlegende Dotierstoffkonzentration auf, um die Leitfähigkeit eines p-Kanaltransistors bzw. eines n-Kanaltransistors zu bestimmen. Es sollte beachtet werden, dass die aktiven Gebiete 102a, 102b andere Komponenten aufweisen oder später erhalten können, etwa Germanium, Kohlenstoff und dergleichen, um in geeigneter Weise die gesamten elektronischen Eigenschaften einzustellen. In ähnlicher Weise ist in dem aktiven Gebiet 102a ein geeigneter Versatz des Valenzbandes in Bezug auf eine komplexe Gateelektrodenstruktur einzustellen, die noch zu bilden ist, indem eine geeignete Halbleiterlegierung hergestellt wird, wie dies nachfolgend beschrieben ist.
-
Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden konventionellen Prozessstrategien hergestellt werden. Zunächst wird die Isolationsstruktur 102 durch gut etablierte Lithographie-, Ätz-, Abscheide-, Einebnungs- und Ausheiztechniken hergestellt, wobei ein Graben in der Halbleiterschicht 102 gebildet wird, der nachfolgend mit einem geeigneten isolierenden Material gefüllt wird, etwa Siliziumdioxid und dergleichen. Zu beachten ist, dass die Prozesssequenz zur Herstellung der Isolationsstruktur zu einem mehr oder minder ausgeprägten Verspannungspegel führen kann, der in den aktiven Gebieten 102a, 102b eingeführt wird, beispielsweise in dem ein dichtes Siliziumoxidmaterial zumindest teilweise in den Isolationsgräben 102c gebildet wird, was zu einem verspannten Zustand eines Teils des Siliziumdioxidmaterials führt. Nach dem Entfernen von überschüssigem Material und dem Einebnen der Oberflächentopographie wird die weitere Bearbeitung fortgesetzt, indem mehrere Implantationsprozesse unter Anwendung eines geeigneten Maskierungsschemas ausgeführt werden, um damit die erforderlichen Dotierstoffensorten zum Erzeugen des grundlegenden Dotierstaffkonzentrationsprofils in den aktiven Gebieten 102a, 102b entsprechend der darin zu bildenden Transistorenart einzuführen. Nach dem Aktivieren der Dotierstoffsorte und dem Rekristallisieren von durch die Implantation hervorgerufenen Schäden wird die weitere Bearbeitung fortgesetzt, indem das Bauelement 100 der Einwirkung einer oxidierenden Umgebung 110 ausgesetzt wird, die typischerweise auf der Grundlage erhöhter Temperaturen, etwa im Bereich von 700 Grad C bis 1200 Grad C, eingerichtet wird, und indem Sauerstoff zugeführt wird, um eine gewünschte Oxidationsrate zu erreichen. Während des Trockenoxidationsprozesses 110 wird folglich eine Maskenschicht 104 in gut steuerbarer Weise während des Prozesses 110 erzeugt. Z. B. beträgt eine maximale Dicke der Maskenschicht 104 10 nm oder weniger.
-
1b zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der eine Ätzmaske 105, etwa eine Lackmaske, über dem Halbleiterbauelement 100 so gebildet ist, dass das Maskenmaterial 104 auf dem ersten aktiven Gebiet 102a freiliegt, während der Bereich des Maskenmaterials 104, der auf dem zweiten aktiven Gebiet 102b gebildet ist, durch die Maske 105 geschützt wird. Die Ätzmaske 105 kann durch eine beliebige gut etablierte Lithographietechnik hergestellt werden. Danach wird ein Ätzprozess angewendet, um das Maskenmaterial 104 selektiv von dem ersten Halbleitergebiet zu entfernen, was typischerweise unter Anwendung einer selektiven Ätzchemie bewerkstelligt wird, etwa durch wässrige Flusssäure (HF), wodurch ein selektives Entfernen von Siliziumdioxidmaterial möglich ist, während das Siliziummaterial im Wesentlichen nicht angegriffen wird.
-
1c zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, d. h. nach dem selektiven Entfernen des Maskenmaterials 104 und nach dem Entfernen der Ätzmaske 105 (siehe 1b). Zu beachten ist, dass auf Grund der vorhergehenden Ätzsequenz ein gewisser Materialverlust auch in der Isolationsstruktur 102c, d. h. in einem freiliegenden Teil davon, auftreten kann.
-
1d zeigt schematisch das Halbleiterbauelement 100, wenn es der Einwirkung einer weiteren reaktiven Prozessumgebung 106 ausgesetzt wird, die einen Reinigungsprozess und dergleichen beinhaltet, um das Bauelement 100 für das nachfolgende Abscheiden einer Silizium/Germanium-Legierung selektiv auf dem aktiven Gebiet 102a vorzubereiten. Der Prozess 106 wird auf der Grundlage einer geeigneten Chemie ausgeführt, um Kontaminationsstoffe und dergleichen zu entfernen, die während der vorhergehenden Entfernung der Ätzmaske und dergleichen gebildet wurden. Typischerweise verursacht der Reinigungsprozess 106 einen gewissen Grad an Materialerosion der Maske 104, wodurch deren Dicke verringert wird, wie dies durch 104r angegeben ist, ohne dass jedoch Oberflächenbereiche des zweiten aktiven Gebiets 102b freigelegt werden sollen. Zu beachten ist, dass der Reinigungsprozess 106, der natürliche Oxide und dergleichen entfernt, ausgeführt wird, um geeignete Oberflächenbedingungen für das epitaktische Aufwachsen des Silizium/Germanium-Materials in dem nachfolgenden Prozessschritt zu erhalten. Um nicht in unerwünschter Weise das Halbleiterbauelement 100 der Einwirkung anderer Umgebungsbedingungen auszusetzen, etwa der Reinraumatmosphäre und dergleichen, ist typischerweise eine sehr beschränkte Wartezeit vorgegeben, d. h. ein gewisses Zeitintervall zwischen dem Reinigungsprozess 106 und der nachfolgenden tatsächlichen Abscheidung des Silizium/Germanium-Legierungsmaterials soll im Hinblick auf die Prozessqualität des nachfolgenden Abscheideprozesses nicht überschritten werden.
-
1e zeigt schematisch das Halbleiterbauelement 100 während eines selektiven epitaktischen Aufwachsprozesses 107, in welchem Prozessparameter, etwa Temperatur, Druck, Durchflussraten von Vorstufengasen und dergleichen, geeignet so gewählt sind, dass die Materialabscheidung im Wesentlichen auf freiliegende Siliziumoberflächenbereiche beschränkt ist, während dielektrische Oberflächen im Wesentlichen ein Abscheiden von Material unterdrücken. Folglich wird während des Prozesses 107 ein Silizium/Germanium-Material 108 selektiv auf dem aktiven Gebiet 102a und zu einem gewissen Grade der Isolationsstruktur 102c gebildet, wobei dies von dem Grad des Freilegens von Seitenwandoberflächen des aktiven Gebiets 102a abhängt. Wie zuvor erläutert ist, hängt die schließlich erreichte Schwellwertspannung eines in und über dem aktiven Gebiet 102a zu bildenden Transistors wesentlich von den Eigenschaften der Schicht 108 ab, etwa der Germaniumkonzentration und der Dicke, so dass genau bestimmte Prozessbedingungen während des Prozesses 107 und somit auch während des Reinigungsprozesses 106 und auch ein Zeitintervall zwischen diese beiden Prozessschritten einzuhalten sind. Zu beachten ist, dass ein weiterer Reinigungsprozess typischerweise ausgeführt wird vor dem eigentlichen Abscheiden des Materials 108, der jedoch ebenfalls wesentlich von der Wirksamkeit des Reinigungsprozesses 106 abhängt. Andererseits kann die Maskenschicht 104 wirksam das Abscheiden von Material auf den aktiven Gebieten 102b im Hinblick auf die Transistoreigenschaften eines entsprechenden n-Kanaltransistors, der in und über dem aktiven Gebiet 102b zu bilden ist, unterdrücken.
-
Nach dem Abscheideprozess 107 wird die Maskenschicht 104 entfernt, etwa unter Anwendung selektiver nasschemischer Ätzrezepte, und daraufhin wird die weitere Bearbeitung fortgesetzt, indem die eigentlichen Transistorstrukturen gebildet werden.
-
1f zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der ein Transistor 150a in und über dem aktiven Gebiet 102a gebildet ist, das zumindest einen Teil der Silizium/Germanium-Legierung 108 umfasst. In ähnlicher Weise ist ein Transistor 150b in und über dem aktiven Gebiet 102b gebildet, wobei in dem Transistor 150b die Anwesenheit einer Silizium/Germanium-Legierung vermieden werden sollte. In der gezeigten Fertigungsphase enthaften die Transistoren 150a, 150b, die einen p-Kanaltransistor bzw. einen n-Kanaltransistor repräsentieren, eine Gateelektrodenstruktur 160a, 160b. Wie gezeigt, ist die Gateelektrodenstruktur 160a auf der schwellwerteinstellenden Silizium/Germanium-Legierung 108 gebildet und enthält ein Gatedielektrikumsmaterial 161 mit einem dielektrischen Material mit großem ε in Verbindung mit einem metallenthaltenden Elektrodenmaterial 162. Ferner ist typischerweise ein „konventionelles” Elektrodenmaterial, etwa ein Polysiliziummaterial 163 über dem Elektrodenmaterial 162 vorgesehen. Die Gateelektrodenstruktur 160b besitzt einen ähnlichen Aufbau mit Ausnahme der schwellwerteinstellenden Silizium/Germanium-Legierung, so dass das Gatedielektrikumsmaterial 161 direkt auf dem aktiven Gebiet 102b gebildet ist. Ferner enthalten die Transistoren 150a, 150b eine Abstandshalterstruktur 151, die eine beliebige geeignete Konfiguration aufweist, um ein gewünschtes Dotierstoffprofil für Drain- und Sourcegebiete 153 zu erreichen und um eine gewünschte Maske für einen Silizidierungsprozess bereitzustellen, der in einer späteren Fertigungsphase noch auszuführen ist. Des weiteren ist ein Kanalgebiet 152 lateral von den Drain- und Sourcegebieten 153 eingeschlossen und steht mit dem Gatedielektrikumsmaterial 161 in Verbindung. Somit weist in dem Transistor 150a das Kanalgebiet 152 einen Teil der Silizium/Germanium-Legierung auf, wodurch eine gewünschte Austrittsarbeit und damit Schwellwertspannung des Transistors 150a erreicht wird.
-
Das in 1f gezeigte Halbleiterbauelement 100 kann auf der Grundlage von gut etablierten Prozesstechniken hergestellt werden, die das Abscheiden der Materialien 161, 162 und 163 möglicherweise mit anderen Materialien, etwa dielektrischen Deckschichten, ARC-(antireflektierende Beschichtungs-)Materialien, Hartmaskenmaterialien und dergleichen enthalten. Zu beachten ist, dass die Materialien 161 und 162 somit so ausgewählt werden können, dass eine gewünschte hohe kapazitive Kopplung in Verbindung mit einer guten Leitfähigkeit erreicht wird, wobei auch eine gewünschte Austrittsarbeit und damit Schwellwertspannung für den Transistor eingestellt wird, ohne dass zusätzliche Bandlückeneinstellungen erforderlich sind. Nach dem Strukturieren des komplexen Schichtstapels zum Erhalten der Gateelektrodenstrukturen 160a, 160b werden die Drain- und Sourcegebiete 153 auf der Grundlage gut etablierter Implantationstechniken unter Anwendung geeigneter Maskierungsschemata hergestellt. Zu beachten ist, dass zusätzliche verformungsinduzierende Mechanismen bei Bedarf eingerichtet werden können. Im Prinzip weisen die Transistoren 150a, 150b ein besseres Leistungsverhalten auf und ermöglichen das Einstellen der grundlegenden Transistoreigenschaften in einer sehr frühen Fertigungsphase auf Grund des Vorsehens der Silizium/Germanium-Legierung 108 und geeigneter Metallssorten in der Schicht 162, wodurch komplexe Fertigungstechniken in einer sehr fortgeschrittenen Fertigungsphase vermieden werden, um ansonsten die Schwellwertspannungen von Feldeffekttransistoren geeignet einzustellen, wie dies in sogenannten Austauschgatelösungen der Fall ist. Es zeigt sich jedoch, dass ein gewisser Grad an Transistorvariabilität im Transistor 150b beobachtet werden kann auf Grund des Vorhandenseins von Silizium/Germanium-Resten 108r, die in einer frühen Fertigungsphase bei der Herstellung der Silizium/Germanium-Schicht 108 (siehe 1e) erzeugt werden können. Beispielsweise kann das Vorhandensein der Reste 108r die elektronischen Eigenschaften des aktiven Gebiets 102b beeinflussen und kann auch einen negativen Einfluss auf die weitere Bearbeitung ausüben, wenn beispielsweise Metallsilizidgebiete in den Drain- und Sourcegebieten 153 hergestellt werden. Andererseits wird auch ein gewisser Grad an Transistorvariabilität für die p-Kanaltransistoren 150a beobachtet, was mit der entsprechenden Wartezeitabhängigkeit im Zusammenhang stehen kann, wie dies zuvor erläutert ist, insbesondere, wenn das Bauelement 100 wieder aufbereitet wird, beispielsweise einem zusätzlichen Reinigungsprozess auf Grund einer Wartezeitüberschreitung vor dem Abscheiden der Silizium/Germanium-Schicht 108 unterzogen wird.
-
Die Druckschrift
US 2008/0111155 A1 beschreibt ein Halbleiterbauelement, in welchem eine Schutzschicht verwendet wird, um als Ätzstoppschicht oder Maske beim Aufbringen eines Halbleitermaterials selektiv in einigen aktiven Gebieten zu dienen. Anschließend werden dann Gateelektrodenstrukturen auf dem einen oder den mehreren Halbleitermaterialien in Verbindung mit weiteren Gateelektrodenstrukturen hergestellt, die auf aktiven Gebieten ohne zusätzliches Halbleitermaterial gebildet werden.
-
Die Druckschrift
US 2008/0079086 A1 beschreibt ein Halbleiterbauelement und ein Herstellungsverfahren, in welchem eine Blockierschicht vorgesehen wird, die ein aktives Gebiet bei einem nachfolgenden epitaktischen Aufwachsen von Halbleitermaterial in einem anderen aktiven Gebiet schützt. Daraufhin werden aufwändige Metall-Gateelektrodenstrukturen hergestellt.
-
Die Druckschrift
US 7 282 402 B2 beschreibt eine Prozesstechnik, in der das Leistungsvermögen von Feldeffekttransistoren unterschiedlicher Leitfähigkeitsart dadurch verbessert wird, dass ein verspanntes Siliziummaterial einerseits und verspanntes Si/Ge-Material andererseits in die aktiven Gebiete der jeweiligen Transistoren eingebaut wird. Dazu werden entsprechende Maskenschichtstapel verwendet.
-
Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Erfindung Techniken, in denen Gateelektrodenstrukturen auf der Grundlage einer schwellwerteinstellenden Halbleiterlegierung hergestellt werden, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in ihrer Auswirkung reduziert werden.
-
Überblick über die vorliegende Erfindung
-
Im Allgemeinen betrifft die vorliegende Erfindung Techniken zur Herstellung komplexer Gateelektrodenstrukturen auf der Grundlage einer schwellwerteinstellenden Halbleiterlegierung, wobei eine Schwankung in den Transistoreigenschaften verringert werden kann und wobei die Flexibilität beim Disponieren des gesamten Prozessablaufs insbesondere im Hinblick auf Wartezeitüberschreitungen zwischen einem Reinigungsprozess und einem nachfolgenden selektiven epitaktischen Aufwachsprozess verbessert wird. Ohne die vorliegende Anmeldung auf die folgende Erläuterung einschränken zu wollen, so wird dennoch angenommen, dass eine signifikante Variation der Schichtdicke einer Aufwachsmaske, die konventioneller Weise durch einen Oxidationsprozess hergestellt wird, zu einer geringeren Zuverlässigkeit für das Verhindern einer Materialabscheidung auf aktiven Gebieten der n-Kanaltransistoren führt, insbesondere beim Aufbereiten von Substraten, die eine Wartezeitüberschreitung aufweisen. Die Siliziumoxidaufwachsmaske kann eine deutlich geringere Dicke am Rand der aktiven Gebiete im Vergleich zum Zentrum besitzen, wodurch die Wahrscheinlichkeit des Freiliegens gewisser Oberflächenbereiche vor dem Abscheiden der schwellwerteinstellenden Halbleiterlegierung erhöht wird. Folglich kann sich das schwellwerteinstellende Halbleitermaterial auch lokal in aktiven Gebieten der n-Kanaltransistoren ausbilden, was das Transistorleistungsverhalten negativ beeinflussen kann. Gemäß den hierin offenbarten Prinzipien wird die gesamte Dickengleichmäßigkeit der Aufwachsmaske und somit der gesamte Prozessablauf verbessert, indem das Maskenmaterial zumindest teilweise durch einen Abscheideprozess möglicherweise in Verbindung mit zusätzlichen Materialien und/oder Behandlungen bereitgestellt wird, um damit die endgültigen gewünschten Eigenschaften der Aufwachsmaske einzustellen.
-
Insbesondere wird die zuvor genannte Aufgabe durch ein Verfahren gemäß dem Anspruch 1 und ein Verfahren gemäß dem Anspruch 8 gelöst.
-
Kurze Beschreibung der Zeichnungen
-
Weitere Ausführungsformen der vorliegenden Erfindung sind in den abhängigen Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
-
1a bis 1f schematisch Querschnittsansichten eines konventionellen Halbleiterbauelements zeigen, in welchem komplexe Gateelektrodenstrukturen auf der Grundlage einer schwellwerteinstellenden Silizium/Germanium-Legierung gebildet sind, wobei Transistorschwankungen hervorgerufen werden;
-
2a bis 2g schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung moderner Gateelektrodenstrukturen auf der Grundlage einer schwellwerteinstellenden Halbleiterlegierung zeigen, wobei eine bessere Transistorgleichmäßigkeit auf Grund des Vorsehens einer Abscheidemaske erreicht wird, die auf der Grundlage eines Abscheideprozesses gemäß anschaulicher Ausführungsformen gebildet wird; und
-
2h bis 2i schematisch Querschnittsansichten des Halbleiterbauelements gemäß noch weiteren anschaulichen Ausführungsformen zeigen, in denen weitere Materialkomponenten oder Schichten vorgesehen werden, um die gesamte Prozessgleichmäßigkeit während dese Aufwachsens einer schwellwerteinstellenden Halbleiterlegierung zu verbessern.
-
Detaillierte Beschreibung
-
Im Allgemeinen betrifft die vorliegende Erfindung Techniken zur Herstellung einer Aufwachsmaske in einer frühen Fertigungsphase mit einer besseren Dickengleichmäßigkeit, um die Wahrscheinlichkeit des Erzeugens von Materialresten auf n-Kanaltransistoren zu verringern. Wie zuvor kurz erläutert ist, wird angenommen, dass die Verspannungsbedingungen in den aktiven Gebieten komplexer Halbleiterbauelemente einen wesentlichen Einfluss auf die lokale Oxidationsrate während der Herstellung der Maskenschicht ausüben, woraus sich eine lokale variierende Oxiddicke bis zu 40% Unterschied zwischen dem Rand des aktiven Gebiets und der Mitte ergibt. Aus diesem Grunde stellen die hierin offenbarten Prinzipien Techniken bereit, in denen zumindest ein Abscheideprozess angewendet wird, um einen wesentlichen Anteil einer Maskenschicht oder eines Maskenschichtstapels herzustellen. Folglich wird eine deutlich geringere Dickenvariabilität des Maskenmaterials erreicht, da der Abscheideprozess weniger abhängig von den lokalen Verspannungsbedingungen in den aktiven Gebieten ist. Erfindungsgemäß werden die Materialeigenschaften eines abgeschiedenen dielektrischen Materials ferner eingestellt, etwa im Hinblick auf die Dichte und den Ätzwiderstand, indem eine nachfolgende Behandlung, etwa ein Ausheizprozess, eine plasmagestützte Behandlung und dergleichen, durchgeführt wird. In einem Aspekt wird Oxidmaterial, das auf der Grundlage eines thermisch aktivierten chemischen Abscheideprozesses oder auf der Grundlage plasmaunterstützten CVD-Prozesses aufgebracht wird „verdichtet”, indem ein Ausheizprozess etwa auf der Grundlage von Temperaturen von ungefähr 900 Grad C bis 1100 Grad C in einer inerten Atmosphäre für mehrere Sekunden durchgeführt wird, um nicht in unerwünschter Weise eine Sauerstoffdiffusion in das tieferliegende Siliziummaterial der aktiven Gebete in Gang zu setzen, wobei dennoch für eine höhere Materialdichte gesorgt wird. In einem anderen Aspekt der vorliegenden Erfindung werden andere geeignete dielektrische Materialien, etwa Siliziumnitrid und dergleichen, effizient als Basismaterial verwendet, das durch Anwendung einer geeigneten Abscheidetechnik hergestellt wird, wobei zusätzliche Behandlungen ausgeführt werden. In einigen anschaulichen Ausführungsformen wird ein Siliziumnitridmaterial vorgesehen durch Abscheidung und wird nachfolgend in einer Plasmaumgebung, einer thermischen Oxidationsumgebung und dergleichen „oxidiert”, um damit dem resultierenden Material eine höhere Ätzwiderstandsfähigkeit zu verleihen, ohne dass übermäßig Sauerstoff in die aktiven Gebiete eingeführt wird.
-
Mit Bezug zu den 2a bis 2i werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1a bis 1f verwiesen wird.
-
2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200, das ein Substrat 201 und eine Bauteilschicht 202 aufweist, die in der gezeigten Fertigungsphase ein im Wesentlichen kristallines Halbleitermaterial in Form mehrerer aktiver Gebiete 202a, 202b enthält. Des weiteren ist eine Isolationsstruktur 202c in der Bauteilschicht 202 vorgesehen und begrenzt lateral die aktiven Gebiete 202a, 202b gemäß dem gesamten Schaltungsaufbau des Bauelements 200. Es ist zu beachten, dass die Bauteilschicht 202 anfänglich als eine zusammenhängende Halbleiterschicht vorgesehen wird und daher die Schicht 202 auch als eine „Halbleiterschicht” bezeichnet wird, unabhängig von den Tatsache, dass die Schicht 202 eine Vielzahl von „Halbleiterinseln” in Form der aktiven Gebiete 202a, 202b in der gezeigten Fertigungsphase aufweist. Ferner repräsentiert in einigen anschaulichen Ausführungsformen (nicht gezeigt) die Halbleiterschicht 202 in Verbindung mit dem Substrat 201 eine SOI-(Silizium-auf-Isolator-)Konfiguration, wenn eine vergrabene isolierende Schicht (nicht gezeigt) zwischen dem Substrat 201 und der Halbleiterschicht 202 angeordnet ist. In diesem Falle können die aktiven Gebiete 202a, 202b vollständig voneinander isoliert sein. Die aktiven Gebiete 202a, 202b besitzen eine geeignete Größe und Form, um einen oder mehrere Transistorelemente in und über dem aktiven Gebieten zu bilden, wobei komplexe Gateelektrodenstrukturen mit einer Gatelänge von ungefähr 50 nm und weniger in Verbindung mit einem komplexen Gateaufbau vorzusehen sind durch Verwenden eines dielektrischen Materials mit großem ε in Verbindung mit einem metallenthaltenden Elektrodenmaterial.
-
Ferner ist eine Maskenschicht 204 auf den aktiven Gebieten 202a, 202b und der Isolationsstruktur 202c gebildet, wobei eine Dicke 204t der Schicht 204 innerhalb jedes der aktiven Gebiete 202a, 202b um weniger als ungefähr 5% in Bezug auf eine maximale Dicke variiert. In anderen Fällen beträgt eine Dickenschwankung innerhalb eines einzelnen aktiven Gebiets 202a, 202b ungefähr wenige als 1% relativ zum maximalen Wert der Dicke 204t. Die Dicke 204t wird gemäß den Materialeigenschaften der Schicht 204 und im Hinblick auf die weitere Bearbeitung so gewählt, dass eine ausreichende Ätzwiderstandsfähigkeit erreicht wird, um eine gewünschte Materialdicke beim Abscheiden eines schwellwerteinstellenden Halbleiterlegierungsmaterials in einem selektiven epitaktischen Aufwachsprozess in einer weiter fortgeschrittenen Fertigungsphase beizubehalten. Wie zuvor erläutert ist, müssen ggf. Reinigungsprozesse, Maskenabtragungsprozesse und dergleichen während der weiteren Beareitung durchgeführt werden und können zu einem gewissen Grad an Materialerosion in die Schicht 204 führen, die berücksichtigt werden können, indem eine geeignete anfängliche Dicke gewählt wird. Beispielsweise wird eine Dicke von ungefähr 10 bis 50 nm verwendet, wobei die von den Materialeigenschaften der Schicht 204 abhängt. In einer anschaulichen Ausführungsform wird die Schicht 204 in Form eines Siliziumoxidmaterials, etwa ein Siliziumdioxidmaterial und dergleichen vorgesehen. In anderen Fällen werden andere geeignete Materialzusammensetzungen, etwa Siliziumnitrid, Siliziumkarbid, stickstoffenthaltendes Siliziumkarbid, Siliziumoxinitrid und dergleichen verwendet. Es sollte beachtet werden, dass in einigen Fällen die Schicht 204 ein Basismaterial repräsentiert, dessen Eigenschaften während der nachfolgenden Prozesse eingestellt werden, wie dies auch später beschrieben ist.
-
Es sollte ferner beachtet werden, dass die Anfangsdicke 204t so gewählt ist, dass ein Nachbearbeitung des Bauelements 200 vor dem Ausführen des selektiven epitaktischen Aufwachsprozesses möglich ist, wie dies auch nachfolgend detaillierter beschrieben ist.
-
im Hinblick auf Prozessstrategien zur Herstellung des Halbleiterbauelements 200 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert sind, mit Ausnahme des Vorsehens der Maskenschicht 204 mit verbesserter Gleichmäßigkeit im Hinblick auf die Schichtdicke. Nach der Herstellung der Isolationsstrukturen 202c und der mit dem Erzeugen einer gewünschten grundlegenden Dotierung der aktiven Gebiete 202a, 202b wird das Bauelement 200 einer Prozessumgebung eines Abscheideprozesses 200 ausgesetzt, um die Schicht 204 mit der gewünschten Dicke 204t zu bilden. Beispielsweise ist eine Vielzahl von plasmagestützten CVD-Rezepten zur Abscheidung von Materialien, etwa Siliziumdioxid, Siliziumnitrid, Siliziumoxinitrid, Siliziumkarbid und dergleichen verfügbar. In anderen Fällen wird ein thermisch aktivierter CVD-Prozess angewendet, der zu einer höheren Materialdichte führt, beispielsweise zur Herstellung eines Siliziumnitridmaterials und dergleichen. Folglich können gut etablierte Prozesse, Vorstufenmaterialien und Prozessanlagen während des Prozesses 210 eingesetzt werden.
-
2b schematisch das Halbleiterbauelement 200 gemäß anschaulicher Ausführungsformen, in denen die Eigenschaften der Maskenschicht 204 modifiziert werden, beispielsweise auf der Grundlage einer Behandlung 212, die als ein Ausheizprozess, ein Plasmabehandlungsprozess und dergleichen ausgeführt wird. In einer Ausführungsform repräsentiert der Prozess 212 eine Wärmebehandlung, die auf der Grundlage von Temperaturen von ungefähr 900 bis 1100 Grad C ausgeführt wird, etwa bei ungefähr 1000 Grad C, wenn die Schicht 204 im Wesentlichen aus Siliziumoxidmaterial aufgebaut ist. Während einer derartigen Behandlung wird das Material der Schicht 204 „verdichtet”, wodurch der Schicht 204 eine erhöhte Ätzwiderstandsfähigkeit verliehen wird, das zu ähnlichen Materialeigenschaften der Schicht 204 führt, wie die Eigenschaften eines Siliziumoxidmaterials, das auf der Grundlage eines thermischen Oxidationsprozesses hergestellt wird. Folglich weist die Schicht 204 einen ähnlichen Ätzwiderstand in Bezug auf beispielsweise wässrige Flusssäure (HF) auf, wobei ein Unterschied in der Ätzrate im Vergleich zu thermischen Oxid berücksichtigt werden kann, indem die Anfangsdicke der Schicht 204 geeignet ausgewählt wird. D. h., eine etwas höhere Ätzrate der Schicht 204 kann durch Auswählen einer größeren Anfangsdicke im Vergleich zu einer konventionellen Strategie kompensiert werden. Zu beachten ist, dass geeignete Materialeigenschaften der Maskenschicht 204 effizient auf der Grundlage von Experimenten und dergleichen ermittelt werden können. In ähnlicher Weise können geeignete Prozessparameter für die Behandlung 212 durch Experimente und dergleichen bestimmt werden, wenn eine entsprechende Modifizierung der Schicht 204 als geeignet erachtet wird. Z. B. führt ein Oxidationsprozess zu den zuvor angegebenen Temperaturen bei einer Zeitdauer von 1 bis 10 Sekunden zu einem deutlichen Anstieg der Ätzwiderstandsfähigkeit des Materials 204, ohne dass unerwünschter Weise Sauerstoff in die aktiven Gebiete 202a, 202b eindiffundiert.
-
2c zeigt schematisch das Halbleiterbauelement 200 mit einer Ätzmaske 205, die die Maskenschicht 204 über dem aktiven Gebiet 202a abdeckt und den Bereich der Maskenschicht 204, der auf dem aktiven Gebiet 202b gebildet ist, freilässt. Im Hinblick auf das Bereitstellen der Ätzmaske 205, beispielsweise in Form einer Lackmaske oder in Form eines anderen geeigneten Maskenmaterials, sei auf das Halbleiterbauelement 100 verwiesen. Ferner wird das Bauelement 200 der Einwirkung einer Ätzumgebung 211 ausgesetzt, um den freiliegenden Bereich der Maskenschicht 204 abzutragen, beispielsweise auf der Grundlage einer geeigneten Ätzchemie, etwa wässriger HF und dergleichen. Auf Grund der besseren Gleichmäßigkeit der Maskenschicht 204 wird auch der Ätzprozess 211 auf der Grundlage besserer Prozessbedingungen ausgeführt, beispielsweise eine geringere Nachätzzeit erforderlich. Nach dem Ätzprozess 211 ist die Ätzmaske 205 entfernt, indem eine geeignete Ätzstrategie, etwa plasmabasierte Abtragungsprozesse, nasschemische Prozesse und dergleichen, angewendet wird.
-
2d zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, wird das Bauelement 200 der Einwirkung einer reaktiven Prozessumgebung 206 unterzogen, die einen Reinigungsprozess repräsentieren kann, um das aktive Gebiet 202a für das nachfolgende selektive epitaktische Aufwachsen vorzubereiten, wie dies auch zuvor erläutert ist. Andererseits deckt ein verbleibender Teil der Maskenschicht 207 zuverlässig das aktive Gebiet 202b ab. Wie mit Bezug zu dem Bauelement 100 beschrieben ist, kann der Prozess 206 Oxidmaterialien, Kontaminationsstoffe und anderer Komponenten abtragen, wodurch auch ein gewisser Grad an Materialerosion der Maskenschicht 204 hervorgerufen wird, woraus sich eine geringere Dicke 204r ergibt. Im Gegensatz zu konventionellen Strategien führt die geringere Dicke 204r dennoch zu einer zuverlässigen Abdeckung des aktiven Gebiets 202b auf Grund der besseren Gleichmäßigkeit der anfänglichen Schichtdicke. Folglich kann die Dicke 204r ebenfalls um weniger als ungefähr 5% im Vergleich zu einer maximalen Dicke der Schicht 204 über dem aktiven Gebiet 202b variieren.
-
Wie zuvor erläutert ist, kann der Ablauf in einer komplexen Fertigungsstätte zu gewissen Wartezeiten zwischen aufeinanderfolgenden Fertigungsprozessen auf Grund der Nichtverfügbarkeit von Prozessanlagen führen, was durch vorhersagbare oder nicht vorhersagbare Wartungsereignisse und dergleichen hervorgerufen werden kann. Auf Grund des hohen Grades an Komplexität können jedoch häufig derartige Wartezeitüberschreitungen auftreten, insbesondere wenn nur sehr kleine Zeitintervalle als zulässig zwischen kritischen Prozessschritten erachtet werden. Beispielsweise repräsentieren der Reinigungsprozess 206 und das nachfolgende selektive epitaktische Aufwachsen eine kritische Prozesssequenz in dem Sinne, dass eine ungeeignete Wartezeit zwischen diesen beiden Prozessschritten zu schlechteren Oberflächenbedingungen führen kann, was wiederum zu Prozessschwankungen während des selektiven epitaktischen Abscheiders des schwellwerteinstellenden Halbleitermaterials beitragen kann. Diese Prozessschwankungen wiederum führen zu variierenden Transistoreigenschaften, wie dies zuvor erläutert ist. Folglich wird in einigen anschaulichen Ausführungsformen die Anfangsdicke der Schicht 204 und somit die reduzierte Dicke 204r so gewählt, dass ein weiterer Reinigungsprozess ausgeführt werden kann, wobei dennoch die Integrität des aktiven Gebiets 202g sichergestellt ist. D. h., ein wiederholtes Bearbeiten des Bauelements 200 ist möglich, wenn eine Wartezeitüberschreitung im Hinblick auf den nachfolgenden selektiven epitaktischen Aufwachsprozess auftritt.
-
2e zeigt schematisch das Halbleiterbauelement 200 in einem Falle, in welchem das Bauelement 200 eine Wartezeitüberschreitung erfahren hat, d. h. ein Zeitintervall zwischen dem Reinigungsprozess 206 aus 2d und dem Beginn eines nachfolgenden selektiven Aufwachsprozesses ist größer als dies durch die Prozessablaufspezifikationen als akzeptabel erachtet wird. Somit kann in diesem Falle die Wartezeit Q des Bauelements 200 größer sein als ein vordefinierter Schwellwert Tthreshold, wodurch ein weiterer Reinigungsprozess 206a erforderlich ist. Andererseits kann für Halbleiterbauelemente 200, die die zulässige Wartezeit Tthreshold eingehalten haben, die weitere Bearbeitung durch einen selektiven epitaktischen Aufwachsprozess fortgesetzt werden, wie dies in 2f beschrieben ist.
-
Während des Reinigungsprozesses 206, der auf der Grundlage ähnlicher Prozessparameter wie der Prozess 206 in 2d durchgeführt werden kann, wird das aktive Gebiet 202a „wieder aufbereitet”, während auch ein gewisser Materialabtrag in der Maskenschicht 204 stattfinden kann, wodurch eine weiter reduzierte Dicke 204q erzeugt wird, die jedoch dennoch für eine zuverlässige Abdeckung des aktiven Gebiets 202b auf Grund der besseren Gleichmäßigkeit der Eingangsschicht der Dicke 204r liefert. Folglich kann die bessere Gleichmäßigkeit der Maskenschicht 204 für eine größere Flexibilität beim Disponieren des Fertigungsablaufs sorgen, da Wartezeitüberschreitungen nicht seinem Verlust bei zugehörigen Substraten führen.
-
2f zeigt schematisch das Halbleiterbauelement 200, das das Bauelement aus 2a oder 2b repräsentiert, wenn keine Wartezeitüberschreitung aufgetreten ist, oder dass das Bauelement 200 aus 2e repräsentiert, wenn eine Wartezeitüberschreitung zu einem Nachbearbeiten des Bauelements 200 führt. Während eines selektiven epitaktischen Aufwachsprozesses 207 wird ein schwellwerteinstellendes Halbleitermaterial 208 selektiv auf dem aktiven Gebiet 202a mit einer geeigneten Dicke und Materialzusammensetzung gebildet, um eine gewünschte Schwellwertspannung in Verbindung mit einer Gateelektrodenstruktur zu erreichen, die noch herzustellen ist. In einer anschaulichen Ausführungsform repräsentiert das Halbleitermaterial 208 eine Silizium/Germanium-Legierung mit einer Germaniumkonzentration von ungefähr 15 Atomprozent Germanium, um damit eine geeignete Valenzbandverschiebung für einen p-Kanaltransistor zu erreichen. Andererseits repräsentiert das aktive Gebiet 202b ein p-dotiertes Gebiet eines n-Kanaltransistors. Auf Grund der zuverlässigen Abdeckung des aktiven Gebiets 202b wird eine Abscheidung des Materials 208 auf dem aktiven Gebiet 202b im Wesentlichen unterdrückt. Nach dem selektiven epitaktischen Aufwachsprozess 207 wird die Maskenschicht 204 entfernt, wie dies auch zuvor mit Bezug zu dem Bauelement 100 erläutert ist, und die weitere Bearbeitung fortgesetzt durch Erstellung von Transistorstrukturen.
-
2g zeigt schematisch das Halbleiterbauelement 200 in einer fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Transistor 205a, etwa ein p-Kanaltransistor, in und über dem aktiven Gebiet 202a hergestellt. Der Transistor 250a enthält ein Kanalgebiet 252 und Drain- und Sourcegebiete 253, möglicherweise in Verbindung mit Metallsilizidgebieten 254. Zu beachten ist, dass zumindest das eine Kanalgebiet 252 das schwellwerteinstellende Halbleiterlegierungsmaterial 208 mit einer geeigneten Materialzusammensetzung und Dicke aufweist, wie dies auch zuvor angegeben ist, wodurch eine Schwellwertspannung des Transistors 250a in Verbindung mit einem Gatedielektrikumsmaterial 261 und einem metallenthaltendem Elektrodenmaterial 262 einer Gateelektrodenstruktur 260a eingestellt wird. Des weiteren enthält die Elektrodenstruktur 260a ein zusätzliches Elektrodenmaterial, etwa ein Polysiliziummaterial, ein Silizium/Germanium-Material und dergleichen, möglicherweise in Verbindung mit einem Metallsilizidmaterial 264. In ähnlicher Weise ist eine Gateelektrodenstruktur 260b eines Transistors 250b, der in und über dem aktiven Gebiet 202b hergestellt ist, mit einem Gatedielektrikumsmaterial 261 versehen, das auf dem aktiven Gebiet 202b hergestellt ist. Der weitere Aufbau der Gateelektrodenstruktur 260 kann im Wesentlichen gleich sein wie in der Gateelektrodenstruktur 260a. Wie ferner erläutert ist, enthält typischerweise das Gatedielektrikumsmaterial 261 ein dielektrisches Material mit großem ε möglicherweise in Verbindung mit einem konventionellen dielektrischen Material. Es sollte beachtet werden, dass bei Bedarf das Material 262 in den Gateelektrodenstrukturen 260a, 260b sich zumindest in einer Metallsorte unterscheiden kann, während in anderen Fällen eine geeignete Sorte in die Gatedielektrikumsmaterialien eingebaut sein kann, um damit die gewünschte Schwellwertspannung zu erreichen. Des weiteren ist eine Seitenwandabstandshalterstruktur 251 an Seitenwänden der Gateelektrodenstrukturen 260a, 260b ausgebildet.
-
Das in 2g gezeigte Halbleiterbauelement 200 kann auf der Grundlage geeigneter Prozessstrukturierung der komplexen Gateelektrodenstrukturen 260a, 260b und zur Herstellung der Drain- und Sourcegebiete 253 in Verbindung mit den Metallsilizidgebieten 254 hergestellt werden. Bei Bedarf können weitere verformungsinduzierende Mechanismen eingebaut werden, etwa durch Einbau einer verformungsinduzierenden Halbleiterlegierung in einem Teil der Drain- und Sourcegebiete 253, indem beispielsweise eine Silizium/Germanium-Legierung und dergleichen verwendet wird, wenn eine kompressive Verformungskomponente als geeignet erachtet wird, während eine Silizium/Kohlenstoff-Legierung vorgesehen werden kann, wenn eine Zugverformungskomponente zur Verbesserung des Transistorverhaltens erforderlich ist. Während der gesamten Prozesssequenz wird eine bessere Prozessgleichmäßigkeit insbesondere an einem Randgebiet 202p des aktiven Gebiets 202b auf Grund des Fehlens von Resten der schwellwerteinstellenden Halbleiterlegierung 208 erreicht, wie dies auch zuvor erläutert ist. Beispielsweise wird insbesondere eine bessere Gleichmäßigkeit während der Herstellung der Metallsilizidgebiete 254 in dem aktiven Gebiet 202b auf Grund des Ausschlusses des Materials 208 erreicht. In ähnlicher Weise besitzt der Transistor 250a eine bessere Gleichmäßigkeit der gesamten Dicke des aktiven Gebiets 202a, beispielsweise in der Transistorbreitenrichtung, d. h. in einer Richtung senkrecht zur Zeichenebene der 1g, da das Abtragen des Maskenmaterials 204 (siehe 2b) zu einer gleichmäßigeren Gesamtdicke des aktiven Gebiets 202a führt. Da das schwellwerteinstellende Halbleitermaterial 208 sich zu der Isolationsstruktur 202c entlang der Breitenrichtung erstrecken kann, wird auch eine bessere Gleichmäßigkeit der Transistoreigenschaften für den Transistor 250a erreicht.
-
2h zeigt schematisch das Halbleiterbauelement 200 gemäß weiteren anschaulichen Ausführungsformen, in denen die Maskenschicht 204 während des Prozesses 210 abgeschieden wird, um damit ein geeignetes Basismaterial zu schaffen, das nachfolgend modifiziert wird, indem eine weitere Sorte eingebaut wird. Beispielsweise wird die Schicht 204 als ein Siliziumnitridmaterial oder ein Siliziumoxiodmaterial vorgesehen. Im Hinblick auf eine anfängliche Schichtdicke und im Hinblick auf Abscheidetechniken, sei auf die zuvor beschriebenen Ausführungsformen verwiesen.
-
2i zeigt schematisch das Bauelement 200, wenn es der Einwirkung einer Prozessumgebung 213 ausgesetzt wird, während welcher eine weitere Sorte 213a in die Schicht 204 eingebaut wird, um deren Eigenschaften zu modifizieren, etwa die Ätzwiderstandsfähigkeit und dergleichen. Der Prozess 213 repräsentiert in einer Ausführungsform einen plasmabasierten Prozess, um beispielsweise eine Sauerstoffsorte in ein Siliziumnitridmaterial einzubauen. In diesem Falle wird die Schicht 204 „oxidiert”, wodurch die Ätzwiderstandsfähigkeit der Schicht 204 in Bezug auf eine Vielzahl von Ätzchemien deutlich verbessert wird. In anderen Fällen wird eine Oxidation einer siliziumnitridbasierten Materialschicht auf der Grundlage einer oxidierenden Umgebung erreicht, die bei erhöhten Temperaturen im Bereich von 800 Grad C und mehr eingerichtet wird. In noch anderen anschaulichen Ausführungsformen repräsentiert der Prozess 213 einen Plasmaprozess zum Einbau einer Stickstoffsorte in ein siliziumoxidbasiertes Material, wodurch ebenfalls dessen Ätzeigenschaften deutlich modifiziert werden.
-
Nach dem Prozess 213 wird die weitere Bearbeitung fortgesetzt, wie dies auch zuvor beschrieben ist.
-
Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken bereit, in denen Transistoren Gateelektrodenstrukturen auf der Grundlage von dielektrischen Materialien mit großem ε und metallenthaltenden Elektrodenmaterialien aufweisen, wobei eine geeignete Schwellwertspannung für p-Kanaltransistoren und n-Kanaltransistoren in einer frühen Fertigungsphase auf der Grundlage einer schwellwerteinstellenden Halbleiterlegierung eingestellt wird. Es wird eine verbesserte Gleichmäßigkeit und es werden bessere Bedingungen im Hinblick auf die Nachbearbeitbarkeit von Substraten vor dem epitaktischen Aufwachsprozess erreicht, indem die Gleichmäßigkeit einer Maskenschicht verbessert wird, was durch Anwenden zumindest eines Abscheideprozesses in Verbindung mit nachgeordneten Prozessen in Form einer Oxidation oder einer Plasmabehandlung oder durch eine Ausheizung erfolgt.