DE102008057412B4

DE102008057412B4 - Halbleiterbauelement, insbesondere Leistungshalbeiterbauelement

Info

Publication number: DE102008057412B4
Application number: DE102008057412.0A
Authority: DE
Inventors: Wolfgang Werner
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2007-11-26
Filing date: 2008-11-14
Publication date: 2016-05-25
Anticipated expiration: 2028-11-15
Also published as: DE102008057412A1; US20090134434A1; US7582922B2

Abstract

Halbleiterbauelement (200, 200', 200'') mit folgenden Merkmalen: einer oberen Oberfläche (202); einem ersten lateralen Halbleiterbereich (220), der an der oberen Oberfläche (202) angrenzend angeordnet ist und eine Transistorstruktur (230) aufweist, die eine hochdotierte Drainzone (234) eines ersten Leitfähigkeitstyps umfasst, wobei die Transistorstruktur (230) eine Sourcezone (232) eines ersten Leitfähigkeitstyps und eine Kanalzone (236) aufweist, wobei die Sourcezone (232) und die hochdotierte Drainzone (234) der Transistorstruktur (230) in dem ersten Halbleiterbereich (220) angeordnet und voneinander beabstandet sind und die Kanalzone (236) zwischen der Sourcezone (232) und der Drainzone (234) der Transistorstruktur (230) angeordnet ist; und einem zweiten lateralen Halbleiterbereich (250), der unter dem ersten Halbleiterbereich (220) angeordnet ist und eine Sperrschicht-Feldeffekttransistorstruktur (260) aufweist, wobei die Sperrschicht-Feldeffekttransistorstruktur (260) eine hochdotierte Sourcezone (262) des ersten Leitfähigkeitstyps aufweist, die mit der hochdotierten Drainzone (234) der Transistorstruktur (230) elektrisch gekoppelt ist, wobei die Sperrschicht-Feldeffekttransistorstruktur (260) eine Drainzone (264) und eine Kanalzone (266) des ersten Leitfähigkeitstyps aufweist und eine hochdotierte Gatezone (268) eines zweiten Leitfähigkeitstyps aufweist, der invers zu dem ersten Leitfähigkeitstyp ist, wobei die Gatezone (268) das Gate (GJFET) der Sperrschicht-Feldeffekttransistorstruktur (260) bildet.

Description

Eines oder mehrere Ausführungsbeispiele der Erfindung beziehen sich auf ein Halbleiterbauelement, beispielsweise auf ein Leistungshalbleiterbauelement.
DMOS-Transistoren (DMOS-Double Diffusion Metal Oxide Semiconductor = Doppel-Diffusions-Metall-Oxid-Halbleiter) kommen insbesondere als Leistungshalbleiterbauelemente zum Einsatz. Bei DMOS-Transistoren wird der Einschaltwiderstand des gesamten DMOS-Transistors u. a. durch den Widerstandsanteil des MOS-Schalters (MOS-Metal Oxide Semicondutor = Metall-Oxid-Halbleiter) bestimmt. Dabei kann der Widerstandsanteil des MOS-Schalters bei bestimmten Halbleitermaterialien, wie z. B. Silizium (Si), gegenüber anderen Widerstandsanteilen des DMOS-Transistors häufig vernachlässigt werden, bei anderen Halbleitermaterialien, wie z. B. Siliziumcarbid (SiC), häufig jedoch nicht vernachlässigt werden.
Die US 6 066 878 A bezieht sich auf eine Hochspannungshalbleiterstruktur und insbesondere auf einen Hochspannungs-MOSFET mit einem niedrigen Einschalt-Widerstandswert und ein Verfahren zum Verringern des Einschalt-Widerstandswerts für eine spezifische Bauelementdurchbruchspannung eines Hochspannungs-MOSFETs. Der MOSFET umfasst eine Blocking-Schicht eines ersten Leitfähigkeitstyps mit vertikalen Abschnitten eines zweiten Leitfähigkeitstyps. Alternativ kann die Blocking-Schicht abwechselnd vertikale Abschnitte eines ersten und zweiten Leitfähigkeitstyps aufweisen.
So weist der VDMOS-FET ein n⁺-Substrat mit dem Drainkontakt, der auf einer Seite angeordnet ist, und eine Blocking-Schicht, die auf der anderen Seite angeordnet ist, auf. Benachbart zu der Seite der Blocking-Schicht und gegenüberliegend zu dem Substrat sind P-Wannenbereiche und N⁺-Sourcebereiche angeordnet. Die N-Bereiche sind zwischen den P-Wannenbereichen angeordnet. Ein Gatepolybereich liegt über den N-Bereichen und den Abschnitten der P-Wanne im Bereich und der Sourcebereiche, die benachbart zu den N-Regionen sind. Eine dielektrische Schicht liegt über den Gatepolybereich und trennt den Gatepolybereich von dem Sourcemetall.
Die US 2007/0228462 A1 betrifft ein Leistungshalbleiterbauelement, das eine zweite Halbleiterschicht des ersten Leitfähigkeitstyps und eine dritte Halbleiterschicht des zweiten Leitfähigkeitstyps umfasst, die auf einer ersten Halbleiterschicht gebildet sind und entlang zumindest einer Richtung parallel zu einer Oberseite der ersten Halbleiterschicht abwechselnd angeordnet sind. Ferner sind eine vierte Halbleiterschicht des zweiten Leitfähigkeitstyps, die selektiv in einer Oberseite der zweiten und dritten Halbleiterschicht gebildet ist, und eine Steuerelektrode vorgesehen, die über der zweiten, dritten und vierten Halbleiterschicht über einen Gate-Isolationsfilm gebildet sind. Die Steuerelektrode umfasst erste Abschnitte, die periodisch entlang einer ersten Richtung angeordnet sind, und zweite Abschnitte, die entlang einer zweiten Richtung angeordnet sind. Die Anordnungsperiodizität der ersten Abschnitte weist einen m-fachen Wert der Anordnungsperiode der dritten Halbleiterschicht auf, wobei m eine Ganzzahl ≥ 2 ist.
Die EP 0 654 827 A1 bezieht sich auf eine integrierte Leistungskaskode, die einen Niederspannungs-MOSFET aufweist, der mit einem Hochspannungs-JFET verbunden ist und lateral innerhalb einer Halbleiterschicht angeordnet sind.
Die EP 0 113 540 A2 bezieht sich auf ein FET-Bauelement und ein Herstellungsverfahren desselben. Das FET-Bauelement umfasst einen Kanalbereich mit einer vorbestimmten Dotierungskonzentration und Dicke, um einen aktiven pn-Übergang zwischen dem Gatekontakt und dem Sourcebereich des FET-Bauelements zu bilden. Der pn-Übergang erzeugt einen aktiven, intrinsischen Junktion-FET (JFET), der in dem Betriebsbereich des FET-Bauelements abgeschnürt werden kann. Die resultierende Kombination ist eine Kaskoden-FET-JFET-Verstärkeranordnung.
Die US 6 091 108 A bezieht sich auf ein Halbleiterbauelement aus SiC mit einem isolierten Gatebereich und einem vergrabenen Gridbereich für eine hohe Durchbruchspannung. Das Halbeiterbauelement weist zwei Teile auf, von denen jeder eine oder mehrere Halbleiterschichten aus SiC aufweist und in Serie zwischen zwei gegenüberliegende Abschnitte des Bauelements geschaltet ist, nämlich einem Teilhalbleiterbauelement, das in der Lage ist, lediglich niedrigen Spannungen in dem Blocking-Zustand desselben zu widerstehen, und einen Spannungsbegrenzungsabschnitt, der in der Lage ist, hohe Spannungen in dem Blocking-Zustand des Bauelements auszuhalten und der angepasst ist, um das Teil-Halbleiterbauelement zu schützen, indem der Spannungsbegrenzungsabschnitt einen Hauptanteil der über dem Bauelement anfallenden Spannung in dem Blocking-Zustand desselben aufnimmt.
Es ist die Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement mit verbesserten Charakteristika zu schaffen.
Diese Aufgabe wird durch ein Halbleiterbauelement gemäß Anspruch 1, 5 und 20 gelöst.
Ein Ausführungsbeispiel der Erfindung schafft ein Halbleiterbauelement, das unter anderem eine obere Oberfläche und einen ersten lateralen Halbleiterbereich umfasst, der an der oberen Oberfläche angrenzend angeordnet ist und eine Transistorstruktur umfasst. Die Transistorstruktur umfasst eine Drainzone eines ersten Leitfähigkeitstyps. Ein zweiter lateraler Halbleiterbereich ist unter dem ersten Halbleiterbereich angeordnet und umfasst eine Sperrschicht- bzw. Junction-Feldeffekttransistorstruktur. Die Sperrschicht-Feldeffekttransistorstruktur umfasst eine Sourcezone des ersten Leitfähigkeitstyps, die mit der Drainzone der Transistorstruktur elektrisch verbunden ist, und weist als Gate eine hochdotierte Gatezone auf.
Die zugehörigen Zeichnungen sind enthalten, um ein weitergehendes Verständnis von Ausführungsbeispielen zu liefern. Die Zeichnungen stellen Ausführungsbeispiele dar und dienen zusammen mit der Beschreibung dazu, Grundlagen von Ausführungsbeispielen zu erläutern. Andere Ausführungsbeispiele und viele der beabsichtigten Vorteile von Ausführungsbeispielen werden ohne Weiteres ersichtlich, wenn dieselben durch Bezugnahme auf die folgende detaillierte Beschreibung klarer werden. Die Elemente der Zeichnungen sind nicht zwangsläufig maßstabsgerecht relativ zueinander. Gleichartige Bezugszeichen bezeichnen entsprechende ähnliche Teile.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die zugehörigen Zeichnungen näher erläutert. Es zeigen:
1A einen Querschnitt eines DMOS-Transistors;
1B die Kanalzonen des DMOS-Transistors von 1A;
1C einen Teil des DMOS-Transistors von 1A und 1B einschließlich der entsprechenden Schaltzeichen der Elemente des DMOS-Transistors, die die Eigenschaften des DMOS-Transistors beeinflussen;
2A einen Querschnitt eines ersten Ausführungsbeispiels eines Halbleiterbauelements mit einem ersten lateralen Halbleiterbereich und einem darunter angeordneten zweiten lateralen Halbleiterbereich, wobei in dem ersten Halbleiterbereich eine MOS-Feldeffekttransistorstruktur angeordnet ist und in dem zweiten Halbleiterbereich eine Sperrschicht-Feldeffekttransistorstruktur angeordnet ist, und wobei eine Drainzone der MOS-Feldeffekttransistorstruktur elektrisch mit einer Sourcezone der Sperrschicht-Feldeffekttransistorstruktur verbunden ist;
2B einen Querschnitt eines zweiten Ausführungsbeispiels eines Halbleiterbauelements;
2C den Querschnitt des ersten Ausführungsbeispiels des Halbleiterbauelements von 2A, bei dem der erste Leitfähigkeitstyp eine n-Dotierung und der zweite Leitfähigkeitstyp eine p-Dotierung ist;
2D den Querschnitt des ersten Ausführungsbeispiels des Halbleiterbauelements von 2C und zusätzlich die Schaltzeichen der Elemente, die das Verhalten des Ausführungsbeispiels wesentlich beeinflussen;
2E einen Querschnitt eines dritten Ausführungsbeispiels eines Halbleiterbauelements, bei dem die Source-, Gate- und Drainzonen des MOS-Feldeffekttransistors in Streifen nebeneinander angeordnet sind und die Kanal-, Gate- und Dainzonen des Sperrschicht-Feldeffekttransistors ebenfalls in Streifen nebeneinander angeordnet sind, jedoch orthogonal zu den Streifen des MOS-Feldeffekttransistors;
2F den Querschnitt des dritten Ausführungsbeispiels des Halbleiterbauelements von 2E, bei dem der erste Leitfähigkeitstyp eine n-Dotierung und der zweite Leitfähigkeitstyp eine p-Dotierung ist;
2G den Querschnitt des dritten Ausführungsbeispiels des Halbleiterbauelements von 2F und zusätzlich die Schaltzeichen der Elemente, die das Verhalten des Ausführungsbeispiels wesentlich beeinflussen;
3A eine Draufsicht eines Ausführungsbeispiels des Halbleiterbauelements mit streifenförmig nebeneinander angeordneten Gate-, Source- und Drainzonen;
3B einen Querschnitt C-C' des Ausführungsbeispiels von 3A;
3C einen zweiten Querschnitt D-D' des Ausführungsbeispiels von 3A;
3D einen Längsschnitt A-A' des Ausführungsbeispiels von 3A; und
3E einen zweiten Längsschnitt B-B' des Ausführungsbeispiels von 3A.
In der folgenden detaillierten Beschreibung wird Bezug auf die zugehörigen Zeichnungen genommen, in denen durch eine Darstellung spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird eine Richtungsterminologie, wie beispielsweise „oben”, „unten”, „vorne”, „hinten”, „Vorder-”, „Hinter-” etc., mit Bezug auf die Ausrichtung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsbeispielen der vorliegenden Erfindung in einer Anzahl unterschiedlicher Ausrichtungen positioniert sein können, wird die Richtungsterminologie zu Darstellungszwecken verwendet und ist insoweit nicht einschränkend.
Es sollte klar sein, dass die Merkmale der verschiedenen exemplarischen Ausführungsbeispiele, die hierin beschrieben sind, miteinander kombiniert werden können, wenn es nicht spezifisch anderweitig angegeben ist.
In der vorliegenden Anmeldung werden für Objekte und Funktionseinheiten, die gleiche oder gleiche bzw. ähnliche funktionelle Eigenschaften aufweisen, gleiche Bezugszeichen verwendet. In diesem Zusammenhang wird darauf hingewiesen, dass einerseits, sofern es nicht explizit anders angegeben ist, Abschnitte, die sich auf Objekte mit ähnlichen oder gleichen funktionalen Eigenschaften beziehen, zwischen den Beschreibungen der verschiedenen Ausführungsbeispiele austauschbar sind. Andererseits wird darauf hingewiesen, dass durch eine gemeinsame Verwendung eines Bezugszeichens für ein Objekt, das in mehr als einem Ausführungsbeispiel auftritt, nicht gesagt ist, dass diese in den verschiedenen Ausführungsbeispielen oder den betreffenden Ausführungsbeispielen identische Merkmale und Eigenschaften aufweisen. Gleiche oder ähnliche Bezugszeichen stellen also keine Aussage bezüglich der konkreten Auslegung und Dimensionierung dar.
Für den Begriff Feldeffekttransistor wird auch die Abkürzung FET verwendet, so dass der MOS-Feldeffekttransistor auch als MOSFET bezeichnet wird und der Sperrschicht-Feldeffekttransistor auch als Sperrschicht-FET bezeichnet wird, für den auch die Abkürzung JFET (Junction FET; Junction = pn-Übergang) verwendet wird.
Feldeffekttransistoren werden typischerweise durch ihre Durchbruchspannung und ihren Einschaltwiderstand beschrieben.
Die Durchbruchspannung ist als die Spannung im Sperrbetrieb definiert, bei der der Transistor „durchbricht” bzw. zerstört wird. Die Durchbruchspannung (engl. breakdown voltage) bestimmt die maximale Sperrspannung des Transistors. Statt des Begriffs Sperrbetrieb (engl. off-state) werden auch die Begriffe „im abgeschalteten Zustand” oder „im gesperrten Zustand bzw. Betrieb” verwendet.
Der Einschaltwiderstand ist als der Widerstand des Transistors im Einschaltzustand definiert. Für den Begriff Einschaltzustand (engl. on-state) wird auch der Begriff Durchlasszustand bzw. -betrieb verwendet, für den Begriff Einschaltwiderstand (engl. on-state resistance) auch der Begriff Durchlasswiderstand oder Drain-Source-Durchlasswiderstand verwendet.
1A zeigt einen DMOS-Transistor 100 mit einem Sourceanschluss 110, einem Drainanschluss 120 und einem Gateanschluss 130. Der DMOS-Transistor 100 weist ein Substrat 140 auf, in dem p-Wannen 150 angeordnet sind, in denen wiederum n⁺-Zonen 160 bzw. Sourcezonen 160 und eine p⁺-Zone 170 angeordnet sind. Dabei bildet die p-Wanne 150 den Bulk-Bereich für den MOS-Anteil 180. Die Sourcezone 160 ist mit dem Sourceanschluss 110 elektrisch verbunden. Die Bulkzone 150 ist über die p⁺-Zone ebenfalls mit dem Sourceanschluss 110 elektrisch verbunden. Zwischen den Bulkzonen 150 befindet sich der Sperrschicht-Feldeffektransistoranteil 190 des DMOS-Transistors. Die Gate-Elektroden 132 sind über dem MOS-Feldeffekttransistoranteil 180 und dem Sperrschicht-Feldeffekttransistoranteil 190 angeordnet und von diesen durch eine Isolationsschicht 134 elektrisch isoliert.
Im Folgenden wird die Funktionsweise des DMOS-Transistors 100 anhand der 1B und 1C näher erläutert.
1B zeigt einen Ausschnitt eines Querschnitts eines DMOS-Transistors von 1A, indem zusätzlich die Kanalzone 182 (gestrichelte Linie) des MOS-Feldeffektortransistoranteils 180, die Kanalzone 192 (gestrichelte Linie) des Sperrschicht-Feldeffekttransistoranteils 190 und eine Sperrschicht bzw. Verarmungszone 152 (strichpunktierte Linie) eingezeichnet ist. Dabei verläuft die Kanalzone 182 des MOS-Feldeffekttransistoranteils lateral zwischen der Sourcezone 160 und der Kanalzone 192 des Sperrschicht-Feldeffekttransistoranteils.
Die Länge des lateralen Kanals 182 in x-Richtung wird mit dem Bezugszeichen 184 bezeichnet, die Breite des Kanals 182 in z-Richtung mit 186, während die Ausdehnung des Kanals 182 in y-Richtung in 1B nicht dargestellt ist. Der vertikale Kanal 192 des Sperrschicht-Feldeffekttransistoranteils 190 verläuft vertikal zwischen den Bulkzonen 150. Die Länge des Kanals 122 in z-Richtung wird in 1B mit dem Bezugszeichen 194 bezeichnet, die Breite des Kanals 192 in x-Richtung mit dem Bezugszeichen 196, während die Ausdehnung des Kanals 192 in y-Richtung in 1B nicht dargestellt ist.
Wird der pn-Übergang 154 in Sperrrichtung betrieben, so bildet sich eine Verarmungszone 152 (strichpunktierte Linie), die mit zunehmender Ausdehnung den Kanalquerschnitt des Kanals 192 des Sperrschicht-Feldeffekttransistoranteils reduziert und somit den Widerstandsanteil des Sperrschicht-Feldeffekttransistoranteils 190 erhöht (siehe Pfeil 156).
Bezugszeichen 122 zeigt den Stromfluss (Doppelpunkt-Strich-Linie) des DMOS-Transistors im Einschaltzustand vom Drainanschluss 120 durch das Substrat bzw. die Driftzone 140, den Kanal 192, den Kanal 182 bis zur Sourcezone 160 bzw. zu dem Sourceanschluss 110.
1C zeigt einen Teil von 1A und 1B und die entsprechenden Schaltzeichen der Transistor- und Widerstandsanteile, die das Strom- und Spannungsverhaltendes DMOS-Transistors wesentlich beeinflussen.
Im Detail zeigt 1C den MOS-Feldeffekttransistoranteil 180, den Sperrschicht-Feldeffekttransistoranteil 190 und den Driftstreckenanteil 142. Der MOS-Feldeffekttransistoranteil 180 weist eine Source S_MOS, eine Drain D_MOS, ein Gate G_MOS und ein Bulk B_MOS auf. Dabei wird die Source S_MOS von der n⁺-dotierten Sourcezone 160 gebildet, das Gate G_MOS durch die Gateelektrode 132, die Drain D_MOS durch den n-dotierten Bereich zwischen den Bulkzonen 150 und das Bulk B_MOS durch die p-dotierte Bulkzone 150. Entsprechend ist der MOS-Feldeffekttransistoranteil von 1C als selbstsperrender n-Kanal MOS-Feldeffekttransistoranteil ausgebildet. Der Sperrschicht-Feldeffekttransistoranteil 190 (JFET) weist eine Source S_JFET, eine Drain D_JFET und ein Gate G_JFET auf. Die Source S_JFET wird durch den n-dotierten oberen Bereich zwischen den p-dotierten Bulkzonen 150 gebildet und die Drain D_JFET durch den unteren Bereich zwischen den p-dotierten Bulkzonen 150. Dabei bildet der obere Bereich zwischen den Bulkzonen 150 bzw. der obere Bereich des Kanals 192 sowohl die Drain D_MOS des MOS-Feldeffekttransistoranteils wie auch die Source S_JFET des Sperrschicht-Feldeffekttransistoranteils. Das Gate G_JEET wird durch die p-dotierte Bulkzone 150 gebildet. Entsprechend handelt es sich in 1C um einen n-Kanal-Sperrschicht-Feldeffekttransistoranteil. Das elektrische Verhalten der Driftstrecke kann durch einen Driftwiderstandsanteil R_Drift beschrieben werden.
Die MOS-Feldeffekttransistoranteile 180, die Sperrschicht-Feldeffekttransistoranteile 190 und die Widerstandsanteile der Driftzone 142 bzw. deren Schaltzeichen sind in Reihe geschaltet und beschreiben das Spannungs- und Stromverhalten im Sperrzustand (engl. off-state) und im Einschaltzustand (engl. on-state). Im eingeschalteten Zustand wird der Einschaltwiderstand des DMOS-Transistors im Wesentlichen durch die Widerstandsanteile der Driftstrecke (R_Drift), des Sperrschicht-Feldeffekttransistors 190 und des MOS-Feldeffekttransistoranteils 180 bestimmt.
Wie zuvor dargelegt, wird der Kanal 192, abhängig von der Spannung, die an dem pn-übergang 154 anliegt, durch die Verarmungszone 152 mehr oder weniger eingeengt bzw. im Extremfall sogar abgeschnürt, das heißt, der Widerstand des Sperrschicht-Feldeffekttransistoranteils 190 wird unendlich groß und es fließt kein Strom mehr.
Um den MOS-Feldeffekttransistoranteil 180 im Sperrzustand vor einem Durchbruch zu schützen, kann beispielsweise der Sperrschicht-Feldeffekttransistoranteil 190 so ausgebildet sein, dass dieser den Kanal 192 abschnürt, das heißt sperrt, bevor der Kanal 182 des MOS-Feldeffekttransistoranteils 180 durchbricht. In anderen Worten, der DMOS-Transistor kann so dimensioniert werden, dass die Abschnürspannung (engl. pinch-off-voltage) V_P des Sperrschicht-Feldeffekttransistoranteils 190 kleiner ist als die Durchbruchspannung (engl. break-through-voltage) V_BR des MOS-Feldeffektransistoranteils 180, das heißt: V_P-JFET < V_BR-MOS. Dies kann durch eine entsprechende Dimensionierung der Kanallängen und -breiten der beiden Kanäle 182, 192 sowie eine entsprechende Dotierung der involvierten Halbleiterzonen erreicht werden.
Damit der Kanalwiderstand des Sperrschicht-Feldeffekttransistoranteils im Einschaltzustand gering bleibt, wird die Kanalbreite 196 unter Einbeziehung der Verarmungszone entsprechend groß dimensioniert. Dies bedeutet jedoch im Umkehrschluss, dass in diesem Fall auch die Kanallänge 184 entsprechend groß dimensioniert wird, damit der MOS-Feldeffekttransistoranteil 180 im Sperrzustand eine entsprechende Spannungsfestigkeit aufweist.
Diese gegenseitige Abhängigkeit der Kanaldimensionen (Kanallänge/-breite) schränkt die Möglichkeiten der Dimensionierung der einzelnen Feldeffekttransistoranteile bzw. der Dimensionen der jeweiligen Kanäle ein, insbesondere bei der weiteren Reduzierung der Kanaldimensionen, um eine höhere Packungsdichte, die typischerweise als Kanalbreite pro Flächeneinheit angegeben wird, zu erreichen.
Diese gegenseitige Abhängigkeit des Sperrschicht-Feldeffekttransistoranteils und des MOS-Feldeffekttransistoranteils bzw. der jeweiligen Kanäle ergibt sich unabhängig von dem verwendeten Halbleitermaterial bei einem Entwurf eines derartigen DMOS.
Wird Silizium als Halbleitermaterial verwendet, so können häufig im Einschaltzustand die Widerstandsanteile des MOS-Feldeffekttransistoranteils 180 und des Sperrschicht-Feldeffekttransistoranteils 190 gegenüber dem Widerstandsanteil der Driftstrecke 142 vernachlässigt werden. Bei einem Entwurf von Halbleiterbauelementen auf der Basis von Silizium werden daher beispielsweise hauptsächlich die Charakteristika der Driftzone gewählt bzw. die Driftzone so dimensioniert und gegenüber den anderen Bereichen dotiert, dass eine bestimmte Durchbruchspannung des DMOS-Transistors im Sperrzustand erreicht werden kann.
Alternativ zum Halbleitermaterial Silizium wird bei Leistungshalbleiterbauteilen vermehrt Siliziumcarbid (SiC) eingesetzt, bei dem die Herstellungsprozesse der Silizium-Technologie übernommen werden können. Im Vergleich zu Silizium weist Siliziumcarbid einen größeren Bandabstand auf. Der größere Bandabstand von Siliziumcarbid führt zu einer höheren spezifischen Durchbruchspannung bzw. ermöglicht eine wesentlich höhere Sperrspannung bei gleichen Bauelementstrukturen. Diese höhere Sperrfähigkeit kann aber auch für dünnere Halbleitersperrschichten bzw. dünnere Driftzonen im Bauelement genutzt werden, wodurch die etwas schlechtere Elektronendriftgeschwindigkeit des Siliziumcarbid gegenüber dem Silizium kompensiert werden kann. Außerdem ermöglichen die dünneren Halbleiterschichten im Einschaltzustand geringere Durchlasswiderstände bzw. Einschaltwiderstände, was wiederum statische Verluste verringert.
Damit ergibt sich bei einem DMOS-Transistor auf Basis von Siliziumcarbid-Technologie mit einer dünneren bzw. kürzeren Driftstrecke gegenüber einem entsprechenden DMOS-Transistor auf Basis von Silizium-Technologie – aufgrund der kürzeren Driftstrecke – ein DMOS mit reduziertem Widerstandsanteil der Driftstrecke. Gleichzeitig steigt – aufgrund der geringeren Elektronendriftgeschwindigkeit bzw. Kanalbeweglichkeit – der Widerstandsanteil des Sperrschicht-Feldeffekttransistoranteils 190, aber bei einem Beispiel steigt der Widerstandsanteil des MOS-Feldeffekttransistoranteils 180 gegenüber einem DMOS-Transistor auf Silizium-Basis, so dass der Widerstandsanteil des MOS-Feldeffekttransistoranteils im Einschaltzustand typischerweise an Einfluss gewinnt.
Damit gewinnt die Dimensionierung der Kanaldimensionen des MOS-Feldeffekttransistoranteils 180 und ggf. aufgrund der zuvor erläuterten gegenseitigen Abhängigkeit auch die Dimensionierung des Sperrschicht-Feldeffekttransistoranteils 190 gegenüber der Dimensionierung der Driftzone an Bedeutung.
2A zeigt einen Querschnitt eines Ausführungsbeispiels eines Halbleiterbauelements 200 mit einer oberen Oberfläche 202, einer der oberen Oberfläche gegenüberliegenden unteren Oberfläche 204, einem Sourceanschluss 212, einem Drainanschluss 214 und einem Gateanschluss 216, einem ersten Halbleiterbereich 220, einem zweiten Halbleiterbereich 250, und einem Drainbereich 280.
Der erste Halbleiterbereich 220 ist ein lateraler Halbleiterbereich, der an die obere Oberfläche 202 angrenzt und eine MOS-Feldeffekttransistorstruktur 230 aufweist. Die MOS-Feldeffekttransistorstruktur 230 selbst weist zumindest eine Sourcezone 232 eines ersten Leitfähigkeitstyps, zumindest eine Drainzone 234 des ersten Leitfähigkeitstyps, zumindest eine Kanalzone 236 und zumindest eine Bulkzone eines zweiten Leitfähigkeitstyps, der invers zum ersten Leitfähigkeitstyps ist, auf. In dem in 2A gezeigten Ausführungsbeispiel erstreckt sich die Bulkzone 238 in die Kanalzone 236, so dass auch die Kanalzone 236 einen zweiten Leitfähigkeitstyp aufweist, und somit die MOS-Feldeffekttransistorstruktur eine selbstsperrende MOS-Feldeffekttransistorstruktur ist. In alternativen Ausführungsbeispielen kann die Kanalzone 236 auch einen ersten Leitfähigkeitstyp aufweisen, so dass die MOS-Feldeffekttransistorstruktur eine selbst leitende MOS-Feldeffekttransistorstruktur sein kann. Über der Kanalzone 236 ist eine Gatezone 240 angeordnet, die durch einen Isolator 242 von der Kanalzone 236 elektrisch isoliert ist.
Der zweite Halbleiterbereich ist lateral unter dem ersten Halbleiterbereich angeordnet und weist eine Sperrschicht-Feldeffekttransistorstruktur 260 auf. Die Sperrschicht-Feldeffekttransistorstruktur 260 weist zumindest eine Sourcezone 262 des ersten Leitfähigkeitstyps, zumindest eine Drainzone 264 des ersten Leitfähigkeitstyps, zumindest einen vertikalen Kanal 266 des ersten Leitfähigkeitstyps sowie zumindest eine Gatezone 268 des zweiten Leitfähigkeitstyps auf. In dem in 2A dargestellten Ausführungsbeispiel wird die Drainzone 264 durch den Drainbereich 280 gebildet.
Die Drainzone 234 der MOS-Feldeffekttransistorstruktur 230 ist elektrisch mit der Sourcezone 262 der Sperrschicht-Feldeffekttransistorstruktur 260 verbunden. In dem in 2A gezeigten Beispiel sind die Drainzone 234 und die Sourcezone 262 direkt miteinander verbunden bzw. grenzen direkt aneinander an. In einem oder mehreren Ausführungsbeispielen kann die elektrische Verbindung auch durch beliebige leitende Verbindungen realisiert werden und/oder andere Schichten zwischen den ersten Halbleiterbereich und den zweiten Halbleiterbereich eingefügt werden.
Die Sourcezone 232 des MOS-Feldeffektransistors ist mit dem Sourceanschluss 212 des Halbleiterbauelements 200 verbunden, die Gatezone 240 des MOS-Feldeffekttransistorstruktur ist mit dem Gateanschluss 216 des Halbleiterbauelements verbunden, und die Drainzone 234 der MOS-Feldeffekttransistorstruktur ist über die Kanalzone 266 mit dem Drainanschluss 214 des Halbleiterbauelements 200 verbunden.
Die Kanallänge wird in 2A mit 236L (in x-Richtung), die Kanalbreite mit 236W (in z-Richtung) bezeichnet. Das Bezugszeichen 266L bezeichnet die Länge des Kanals 266 der Sperrschicht-Feldeffekttransistorstruktur (in z-Richtung) und Bezugszeichen 266W die Breite bzw. Weite des Kanals in x-Richtung. Die Ausdehnung der Kanäle 236 und 266 in y-Richtung ist in 2A nicht dargestellt.
Eines oder mehrere Ausführungsbeispiele des Halbleiterbauelements 200 entkoppeln den Feldeffekttransistoranteil 230 und den Sperrschicht-Feldeffekttransistoranteil 260, indem die beiden Anteile in zwei übereinanderliegende Halbleiterbereiche 220 und 250 angeordnet werden, und ermöglichen so allgemein (d. h. unabhängig davon, ob die Sperrschicht-Feldeffekttransistorstruktur die zuvor erläuterte Schutzfunktion hat oder nicht) eine unabhängige Dimensionierung der Kanallänge/-breite des MOS-Feldeffekttransistoranteils und der Kanallänge/-breite des Sperrschichtfeldeffekttransistoranteils 260. Die Bulkzone 238 und der Kanal 236 in dem ersten Halbleiterbereich 220 können unabhängig von den Gatezonen 268 und der Kanalzone 266 im zweiten Halbleiterbereich 250 dimensioniert werden.
Bei weiteren Ausführungsbeispielen des Halbleiterbauelements, bei denen die Sperrschicht-Feldeffektransistorstruktur 260 die schon anhand der 1A bis 1C erläuterte Schutzfunktion für die MOS-Feldeffekttransistorstruktur 220 erfüllt, nämlich im Sperrbetrieb den Kanal 266 des Sperrschicht-Feldeffekttransistoranteils 260 abschnürt, bevor der MOS-Feldeffekttransistoranteil 230 „durchbricht” (V_P-JFET < V_BR-MOS), kann die Kanallänge 236L des Kanals 236 der MOS-Feldeffekttransistorstruktur 230 weiter reduziert werden, und so eine weitere Reduzierung der Kanallänge pro Flächeneinheit erzielt werden. Die Abschnürspannung der Sperrschicht-Feldeffekttransistorstruktur 260 kann dabei durch eine geeignete Wahl der Kanallänge 266L, der Kanalbreite 266W bzw. dem Verhältnis der Kanallänge 260L zu der Kanalbreite 266W und den entsprechenden Dotierungen bzw. Dotierungskonzentrationen der Gatezonen 268 und der Kanalzonen 266, der Sourcezone 262 und der Drainzone 264 auf nahezu einen beliebigen Wert eingestellt werden.
Eines oder mehrere Ausführungsbeispiele des Halbleiterbauelements können eine laterale MOS-Feldeffekttransistorstruktur 230 und eine vertikale Sperrschicht-Feldeffekttransistorstruktur 260 umfassen, wie es in 2A gezeigt ist, oder können z. B. vertikale MOS-Feldeffekttransistorstrukturen und/oder laterale Sperrschicht-Feldeffekttransistorstrukturen oder alternative Strukturen aufweisen.
Entsprechend stellt 2A bezüglich der gezeigten Dimensionen der Sperrschicht-Feldeffekttransistorstruktur 260 allgemein das Prinzip der Entkopplung bzw. der zwei Schichten und der darin enthaltenden Feldeffekttransistorstrukturen dar.
Alternativ zu dem in 2A dargestellten Ausführungsbeispiel kann sich beispielsweise die Sourcezone 262 durchgehend oder nahezu durchgehend an der Grenzebene 206 zwischen dem ersten und dem zweiten Halbleiterbereich erstrecken, und die Gatezonen 268 darunterliegend angeordnet sein, wie dies in dem zweiten Ausführungsbeispiel des Halbleiterbauelements 200' in 2B dargestellt ist. Dadurch wird eine von der Anzahl der Drainzonen 234 unabhängige Anzahl von Kanälen 266 ermöglicht. Die Gatezonen 268 können in diesen Ausführungsbeispielen beispielsweise durch leitende Öffnungen in der Sourcezone bzw. Sourcezonenschicht 262 oder andere leitfähige Verbindungen mit der Bulkzone 238 in dem ersten Halbleiterbereich elektrisch verbunden sein.
2C zeigt ein Ausführungsbeispiel des Halbleiterbauelements 200 gemäß 2A, bei dem der erste Leitfähigkeitstyp allgemein eine n-Dotierung und der dazu inverse zweite Leitfähigkeitstyp allgemein eine p-Dotierung ist.
In dem in 2C gezeigten Ausführungsbeispiel weist die Sourcezone 232, die Drainzone 234, die Sourcezone 262 und die Drainzone 264 bzw. der Drainbereich 280 eine n⁺-Dotierung auf, die Bulkzone 238 eine p-Dotierung und die Gatezone 268 eine p⁺-Dotierung auf.
Bei Ausführungsbeispielen des Halbleiterbauelements ist die Oberflächenladung in der Gatezone 268 (hier p-Zone) größer oder gleich dem Doppelten der Durchbruchladung. Die Durchbruchladung beträgt in etwa 10¹² (Elementarladung) pro cm². Die Oberflächenladung in der Kanalzone 266 (hier n-Zone) ist kleiner oder gleich dem Doppelten der Durchbruchladung.
In dem in 2C dargestellten Ausführungsbeispiel ist die Bulkzone 238, wie auch die Sourcezone 232, mit dem Sourceanschluss 212 des Halbleiterbauelements 200 verbunden. Der im Einschaltbetrieb fließende Strom (Drain-Source-Strom) ist in 2C mit dem Bezugszeichen 210 eingezeichnet (siehe Doppelpunkt-Strich-Linie).
2D zeigt einen Querschnitt gemäß der 2C, bei dem zusätzlich die Schaltsymbole für die MOS-Feldeffekttransistorstruktur 230 und die Sperrschicht-Feldeffekttransistorstruktur 260 und deren serielle Verbindung eingezeichnet sind. Die Sourcezone 232 bildet die Source S_MOS, die Drainzone 234 die Drain D_MOS, die Gatezone 240 das Gate G_MOS und die Bulkzone 238 das Bulk B_MOS der MOS-Feldeffekttransistorstruktur 230. Die Sourcezone 262 bildet die Source S_JFET, die Drainzone 264 die Drain D_JFET und die Gatezone 268 das Gate G_JFET der Sperrschicht-Feldeffekttransistorstruktur 260.
2E zeigt einen Querschnitt eines dritten Ausführungsbeispiels eines Halbleiterbauelements 200'', bei dem die Sourcezone 232, die Gatezone 240 bzw. die Kanalzone 236 und die Drainzone 234 der MOS-Feldeffekttransistorstruktur 230 nebeneinander und streifenförmig ausgebildet sind, das heißt, in x-Richtung nebeneinander und in y-Richtung streifenförmig ausgebildet sind. Die Drainzone 262, die Kanalzone 266 und die Gatezonen 268 der Sperrschicht-Feldeffekttransistorstruktur 260 sind ebenfalls nebeneinander und in Streifen angeordnet, wobei diese orthogonal zu den Streifen der MOS-Feldeffekttransistorstruktur 230 angeordnet sind, das heißt, nebeneinander in y-Richtung und die Streifen sich in x-Richtung erstreckend angeordnet sind.
Ferner zeigt das Ausführungsbeispiel von 2E einen dritten Halbleiterbereich 270, der beispielsweise als Driftbereich 270 eines ersten Leitfähigkeitstyps ausgebildet sein kann. In anderen Worten, zwischen dem zweiten Halbleiterbereich 250 und den Drainbereich 280 ist der dritte Halbleiterbereich 270 angeordnet. Entsprechende dritte Halbleiterbereiche 270 können beispielsweise auch in Ausführungsbeispielen von 2A bis 2D eingefügt werden.
Die Gatezonen 268 erstrecken sich nur bis zur zweiten Grenzebene 208 (durch die gestrichelte Linie dargestellt, um zu verdeutlichen, dass in 2E die Kanalzone 266 dargestellt ist und die Gatezone 268 beispielsweise in y-Richtung dahinter angeordnet ist, d. h. in 2E nicht sichtbar ist).
2F zeigt einen Querschnitt eines Ausführungsbeispiels von 2E, bei dem der erste Leitfähigkeitstyp allgemein einer n-Dotierung und der zweite Leitfähigkeitstyp einer p-Dotierung entspricht, ungeachtet der Dotierungskonzentration. Die Sourcezone 232, die Drainzone 234, die Sourcezone 262 und der Drainbereich 280 weisen eine n⁺-Dotierung auf, die Kanalzone 266 und der dritte Halbleiterbereich 270 eine n-Dotierung, die Bulkzone 238 weist eine p-Dotierung und die Gatezone 268 (in 2F nicht gezeigt) weist eine p⁺-Dotierung auf.
2G zeigt einen Querschnitt von 2F, bei dem – analog zu 2D – zusätzlich die Schaltzeichen der Elemente eingezeichnet sind, die die Spannungs- und Stromcharakteristika des Halbleiterbauelements 200'' bestimmen, nämlich die MOS-Feldeffekttransistorstruktur 230, die Sperrschicht-Feldeffekttransistorstruktur 260 und zusätzlich der Driftbereich 270 mit dem entsprechenden Driftwiderstand R_Drift.
3A zeigt eine Aufsicht eines Ausführungsbeispiels, bei dem die Drainzonen, Sourcezonen und Gatezonen bzw. Kanalzonen streifenförmig nebeneinander in eine erste Richtung (y-Richtung) angeordnet sind, z. B. wie anhand der 2E bis 2G schon beschrieben. 3A zeigt die nebeneinander angeordneten streifenförmigen Sourcezonen 232 bzw. S_MOS, die an den Sourceanschluss 212 bzw. S angeschlossen sind, die Gatezonen 240 bzw. G_MOS, die an den Gateanschluss 216 bzw. G angeschlossen sind, und die Drainzonen 234 bzw. D_MOS, die über den Sperrschicht-Feldeffekttransistor mit dem Drainanschluss 214 bzw. D des Halbleiterbauelements elektrisch verbunden sind.
3B zeigt einen ersten Querschnitt C-C' von 3A, 3C zeigt einen zweiten Querschnitt D-D' von 3A, 3D zeigt einen ersten Längsschnitt A-A' von 3A und 3E zeigt einen zweiten Längsschnitt B-B' von 3A.
Die 3B und 3C zeigen die Streifenstruktur der MOS-Feldeffekttransistorstruktur 230 in dem ersten Halbleiterbereich 220, die in beiden Querschnitten gleich ist. Die Unterschiede zwischen den 3B und 3C ergeben sich durch die Streifenstruktur der Sperrschicht-Feldeffekttransistorstruktur 260 in dem zweiten Halbleiterbereich 250, die orthogonal zu der Streifenstruktur des MOS-Feldeffekttransistorstruktur 230 angeordnet ist. Entsprechend zeigt 3B den Querschnitt C-C', der wie aus den 3D und 3E ersichtlich die Sperrschicht-Feldeffekttransistorstruktur 260 im Kanalbereich 266 schneidet, während 3C einen Querschnitt D-D' zeigt, der wie aus den 3D und 3E ersichtlich die Sperrschicht-Feldeffekttransistorstruktur in der Gatezone 268 schneidet.
Entsprechend zeigt 3D den Längsschnitt A-A', der in Bezug auf den ersten Halbleiterbereich 220 durch die Gatezone 240, die Sourcezone 232 (der Isolator ist in 3D nicht gezeigt) und die Bulkzone 238 geht, die sich entsprechend unverändert über die gesamte Länge der 3B erstrecken, während 3D in Bezug auf den zweiten Halbleiterbereich 250 klar die Streifenform der Sperrschicht-Feldeffekttransistorstruktur 250 mit den abwechselnden Kanalzonen 266 bzw. Sourcezonen 262 und den Gatezonen 266 zeigt.
3E zeigt den zweiten Längsschnitt B-B' entlang der Mitte der Drainzone 234 des ersten Halbleiterbereichs, entsprechend erstreckt sich die Drainzone 232 bzw. der erste Halbleiterbereich 220 auf der gesamten Länge der 3E unverändert, während, wie in 3D, auch 3E die entsprechende Streifenform der Sperrschicht-Feldeffekttransistorstruktur 250 zeigt.
Bei den Ausführungsbeispielen von 2E bis 2G bzw. 3A bis 3E kann die Kanallänge des Kanals 236 unabhängig von der Kanalbreite bzw. Kanallänge des Kanals 266 dimensioniert werden.
Ferner wird aufgrund der Streifenstruktur eine einfache Kontaktierung der Drainzone 236 mit der Sourcezone 262 und der Bulkzone 238 mit der Gatezone 268 ermöglicht.
Anhand der vorausgegangenen Beschreibung wurden bei einem Ausführungsbeispiel Ausführungsbeispiele beschrieben, bei denen der erste Leitfähigkeitstyp eine n-Dotierung und der zweite Leitfähigkeitstyp eine p-Dotierung sind. In alternativen Ausführungsbeispielen kann der erste Leitfähigkeitstyp auch eine p-Dotierung und der zweite Leitfähigkeitstyp eine n-Dotierung sein.
Ferner können bei Ausführungsbeispielen, bei denen die Sourcezone 232, die Kanalzone 236 und die Drainzone 234 der MOS-Feldeffekttransistorstruktur 230 in Streifen in einer ersten Richtung nebeneinander angeordnet sind und die Gatezone 268 und die Kanalzone 266 bzw. die Sourcezone 262 der Sperrschicht-Feldeffekttransistorstruktur in Streifen nebeneinander in einer zweiten Richtung angeordnet sind, die erste und zweite Richtung identisch sein, die erste Richtung und die zweite Richtung unterschiedlich sein bzw. einen Winkel, der größer als 0° ist, zueinander aufweisen oder gemäß einem weiteren Ausführungsbeispiel einen Winkel von 90° zueinander aufweisen.
Alternativ zu den Ausführungsbeispielen mit streifenförmigen Source-, Drain-, Gate- und Kanalzonen können auch andere Strukturen, beispielsweise hexagonale Strukturen für die MOS-Feldeffekttransistorstruktur in dem ersten Halbleiterbereich und/oder die Sperrschicht-Feldeffekttransistorstruktur in dem zweiten Halbleiterbereich verwendet werden.
Eines oder mehrere Ausführungsbeispiele des Halbleiterbauelements können als Halbleitermaterial beispielsweise Siliziumcarbid, Silizium oder andere, beliebige Halbleitermaterialien aufweisen, oder auch mehr als ein Halbleitermaterial aufweisen.
Zuvor wurden DMOS-Transistoren von 1A bis 1C beschrieben, bei denen der Einschaltwiderstand im Wesentlichen durch die Widerstandsanteile des MOS-Schalters 180, des Sperrschicht-Feldeffekttransistoranteils 190 und der Driftstrecke 342 bestimmt wird. Bei Hochvolttransistoren (größer 200 Volt) unter Verwendung von Silizium als Halbleitermaterial können die Widerstandsanteile des MOS-Schalters 180 und des JFET häufig vernachlässigt werden. Verwendet man jedoch Siliziumcarbid als Halbleitermaterial, so erniedrigt sich der spezifische Widerstand der Driftstrecke 142 dramatisch aufgrund der sehr viel höheren Durchbruchsstärke von Siliziumcarbid, die ca. um den Faktor 10 größer als die von Silizium ist. Gleichzeitig weist Siliziumcarbid eine erheblich niedrigere Kanalbeweglichkeit des MOS-Schalters 180 auf, die ebenfalls bei einem Faktor 10 liegt. Dies bedeutet, dass der Einschaltwiderstand von Siliziumcarbid-Hochvolttransistoren weitgehend vom Widerstand des MOS-Schalters 180 bzw. des Kanalwiderstands bestimmt wird. Es wurde ferner beschrieben, dass bei DMOS-Transistoren von 1A bis 1C die Kanalbreiten pro Flächeneinheit des MOS-Schalters 180 und des JFET 190 nicht unabhängig voneinander eingestellt werden können. Der MOS-Schalter 180 liegt im Body-Gebiet bzw. Bulkgebiet 150. Damit ist die Ausdehnung dieser Body-Gebiete bzw. p-Gebiete sehr viel größer als für die Funktion des JFET erforderlich. Das Body-Gebiet entspricht den Gateelektroden des JFET. Zwischen den Body-Gebieten (also im Kanalbereich 192) des JFET, kann kein MOS-Schalter untergebracht werden. Damit der Kanalwiderstand des JFET nicht zu groß wird, darf die Kanalbreite des JFET nicht zu klein sein, was wiederum eine entsprechende Spannungsfestigkeit des MOS-Schalters 180 und damit eine entsprechende große Kanallänge 184 des MOS-Schalters 180 erforderlich machen kann.
Eines oder mehrere Ausführungsbeispiele des Halbleiterbauelements, das auch als „DMOS mit maximaler Kanalbreite” bezeichnet werden kann, entkoppeln den MOS-Schalter und den Sperrschicht-Feldeffekttransistor bzw. JFET geometrisch vollständig voneinander. Dabei kann, wie in den Ausführungsbeispielen von 2A bis 2E bzw. 3A bis 3E dargestellt, unmittelbar auf der Kristalloberfläche in dichtestmöglicher Packung, zum Beispiel streifenförmig, die Sourcezone 232, die Gatezone 240 und die Drainzone 234 des MOS-Schalters bzw. der MOS-Feldeffekttransistorstruktur 230 nebeneinander angeordnet werden. Unmittelbar darunter (z. B. ebenfalls streifenförmig), aber senkrecht zu den Elektroden bzw. Zonen des MOS-Schalters 230, können in dichtestmöglicher Packung die Gateelektroden bzw. Gatezonen 268 und der Kanal bzw. die Kanalzonen 266 des Sperrschicht-Feldeffekttransistors angeordnet werden. Die Verbindung zwischen der Drainzone 234 des MOS-Schalters und dem Sourcegebiet bzw. der Sourcezone 262 des Sperrschicht-Feldeffekttransistors kann dabei wie in 2B bis 2F bzw. 3A bis 3E dargestellt erfolgen.
Dabei kann die Kanalbreite 266W des Kanals 266 des Sperrschicht-Feldeffekttransistors bei gleichem spezifischen Widerstand des Sperrschicht-Feldeffekttransistors 260 wesentlich kleiner gemacht werden als im Vergleich zu einem DMOS von 1A bis 1C und dennoch die Abschnürspannung bzw. pinch-off-Spannung des Sperrschicht-Feldeffekttransistors 260 auf einen sehr viel geringeren Wert reduziert werden. Damit kann ferner die Kanallänge 236L des Kanals 236 des MOS-Feldeffekttransistors 230 entsprechend reduziert werden, wenn die folgende Bedingung erfüllt ist: Abschnürspannung des Sperrschicht-Feldeffekttransistors < Durchbruchspannung des MOS-Feldeffekttransistors. Damit kann wiederum die Packungsdichte des MOS-Feldeffekttransistors 230 erhöht werden. Mit moderner Lithographie kann beispielsweise eine Kanallänge von 100 nm realisiert werden.
Bei Ausführungsbeispielen kann beispielsweise die Größe „Kanalbreite/Kanallänge pro Flächeneinheit” des MOS-Feldeffekttransistors um mehr als eine Größenordnung erhöht werden.
Bei einem Siliziumcarbid-Schalter bzw. einem Ausführungsbeispiels eines Halbleiterbaulements 200, 200', 200'' mit SiC als Halbleitermaterial kann damit beispielsweise der Einfluss der geringen Kanalbeweglichkeit auf den Widerstand reduziert und bestenfalls eliminiert werden.
Bei weiteren Ausführungsbeispielen kann die Gateelektrode 268 des Sperrschicht-Feldeffekttransistors mit entsprechend reduzierter Dotierung in die Driftstrecke 270 hineinragen, um eine Kompensationswirkung wie bei der CoolMOS-Technologie zu erreichen.
Bei einem oder mehreren Ausführungsbeispielen können beispielsweise der MOS-Feldeffekttransistor und der Sperrschicht-Feldeffekttransistor derart entkoppelt werden, dass die Kanallängen und -breiten des MOS-Feldeffekttransistoranteils und des Sperrschicht-Feldeffekttransistoranteils und die Größe „Kanalbreite/Kanallänge pro Flächeneinheit” unabhängig voneinander eingestellt werden können.

Claims

Halbleiterbauelement (200, 200', 200'') mit folgenden Merkmalen: einer oberen Oberfläche (202); einem ersten lateralen Halbleiterbereich (220), der an der oberen Oberfläche (202) angrenzend angeordnet ist und eine Transistorstruktur (230) aufweist, die eine hochdotierte Drainzone (234) eines ersten Leitfähigkeitstyps umfasst, wobei die Transistorstruktur (230) eine Sourcezone (232) eines ersten Leitfähigkeitstyps und eine Kanalzone (236) aufweist, wobei die Sourcezone (232) und die hochdotierte Drainzone (234) der Transistorstruktur (230) in dem ersten Halbleiterbereich (220) angeordnet und voneinander beabstandet sind und die Kanalzone (236) zwischen der Sourcezone (232) und der Drainzone (234) der Transistorstruktur (230) angeordnet ist; und einem zweiten lateralen Halbleiterbereich (250), der unter dem ersten Halbleiterbereich (220) angeordnet ist und eine Sperrschicht-Feldeffekttransistorstruktur (260) aufweist, wobei die Sperrschicht-Feldeffekttransistorstruktur (260) eine hochdotierte Sourcezone (262) des ersten Leitfähigkeitstyps aufweist, die mit der hochdotierten Drainzone (234) der Transistorstruktur (230) elektrisch gekoppelt ist, wobei die Sperrschicht-Feldeffekttransistorstruktur (260) eine Drainzone (264) und eine Kanalzone (266) des ersten Leitfähigkeitstyps aufweist und eine hochdotierte Gatezone (268) eines zweiten Leitfähigkeitstyps aufweist, der invers zu dem ersten Leitfähigkeitstyp ist, wobei die Gatezone (268) das Gate (G_JFET) der Sperrschicht-Feldeffekttransistorstruktur (260) bildet.
Halbleiterbauelement nach Anspruch 1, wobei die Gatezone (268) in dem zweiten lateralen Halbleiterbereich (250) mit einer Bulkzone (238) in dem ersten Halbleiterbereich (220) elektrisch verbunden ist.
Halbleiterbauelement nach Anspruch 1 oder 2, bei dem die Kanalzone (236) im ersten lateralen Halbleiterbereich (220) einen zweiten Leitfähigkeitstyp aufweist, der invers zu dem ersten Leitfähigkeitstyp ist.
Halbleiterbauelement nach einem der Ansprüche 1 bis 3, wobei die Kanalzone (266) im zweiten lateralen Halbleiterbereich (250) zumindest teilweise unter der hochdotierten Sourcezone (262) der Sperrschicht-Feldeffekttransistorstruktur (260) angeordnet ist.
Halbleiterbauelement (200, 200', 200'') mit folgenden Merkmalen: einer oberen Oberfläche (202); einem ersten lateralen Halbleiterbereich (220), der an der oberen Oberfläche (202) angrenzend angeordnet ist und eine MOS-Feldeffekttransistorstruktur (230) aufweist, die eine hochdotierte Drainzone (234) eines ersten Leitfähigkeitstyps umfasst; und einem zweiten lateralen Halbleiterbereich (260), der unter dem ersten Halbleiterbereich (220) angeordnet ist und eine Sperrschicht-Feldeffekttransistorstruktur (260) aufweist, wobei die Sperrschicht-Feldeffekttransistorstruktur (260) eine hochdotierte Sourcezone (262) des ersten Leitfähigkeitstyps und eine hochdotierte Gatezone (268) eines zweiten Leitfähigkeitstyps aufweist, die mit der hochdotierten Drainzone (234) der MOS-Feldeffekttransistorstruktur (230) elektrisch gekoppelt ist, wobei die Gatezone (268) das Gate (G_JFET) der Sperrschicht-Feldeffekttransistorstruktur (260) bildet, wobei die Sperrschicht-Feldeffekttransistorstruktur (260) und die MOS-Feldeffekttransistorstruktur (230) derart ausgeführt sind, dass eine Abschnürspannung der Sperrschicht-Feldeffekttransistorstruktur (260) kleiner als eine Durchbruchspannung der MOS-Feldeffekttransistorstruktur (230) ist.
Halbleiterbauelement nach Anspruch 5, bei dem die MOS-Feldeffekttransistorstruktur (230) eine Sourcezone (232) eines ersten Leitfähigkeitstyps und eine Kanalzone (236) aufweist, wobei die Sourcezone (232) und die hochdotierte Drainzone (234) der MOS-Feldeffekttransistorstruktur (230) in dem ersten Halbleiterbereich (220) angeordnet und voneinander beabstandet sind und die Kanalzone (236) zwischen der Sourcezone (232) und der Drainzone (234) der MOS-Feldeffekttransistorstruktur (230) angeordnet ist.
Halbleiterbauelement nach Anspruch 6, bei dem die Kanalzone (236) einen zweiten Leitfähigkeitstyp aufweist, der invers zu dem ersten Leitfähigkeitstyp ist.
Halbleiterbauelement nach einem der Ansprüche 6 bis 7, bei dem die Sperrschicht-Feldeffekttransistorstruktur (260) eine Drainzone (264) und eine Kanalzone (266) des ersten Leitfähigkeitstyps aufweist und eine Gatezone (268) eines zweiten Leitfähigkeitstyps aufweist, der invers zu dem ersten Leitfähigkeitstyp ist, wobei die Kanalzone (266) zumindest teilweise unter der hochdotierten Sourcezone (262) der Sperrschicht-Feldeffekttransistorstruktur (260) angeordnet ist.
Halbleiterbauelement nach Anspruch 6, bei dem die Sourcezone (232), die Kanalzone (236) und die hochdotierte Drainzone (234) der MOS-Feldeffekttransistorstruktur (230) in Streifen in einer ersten Richtung nebeneinander angeordnet sind und bei dem die Kanalzone (266) und die Gatezone (268) der Sperrschicht-Feldeffekttransistorstruktur (260) in Streifen in einer zweiten Richtung nebeneinander angeordnet sind.
Halbleiterbauelement nach Anspruch 9, bei dem die erste Richtung und die zweite Richtung unterschiedlich sind.
Halbleiterbauelement nach Anspruch 10, bei dem die erste Richtung orthogonal zu der zweiten Richtung ist.
Halbleiterbauelement nach einem der Ansprüche 8 bis 11, bei dem das Halbleiterbauelement eine untere Oberfläche (204) aufweist, die der oberen Oberfläche (202) gegenüberliegend angeordnet ist, und einen Drainbereich (280) des ersten Leitfähigkeitstyps aufweist, der an die untere Oberfläche (204) angrenzend angeordnet ist, wobei die hochdotierte Drainzone (234) der MOS-Feldeffekttransistorstruktur (230) über die Kanalzone (266) der Sperrschicht-Feldeffekttransistorstruktur (260) mit dem Drainbereich (280) des Halbleiterbauelements elektrisch verbunden ist.
Halbleiterbauelement nach Anspruch 12, bei dem das Halbleiterbauelement einen dritten lateralen Halbleiterbereich (270) des ersten Leitfähigkeitstyps aufweist, der als Driftbereich zwischen dem zweiten Halbleiterbereich (250) und dem Drainbereich (280) angeordnet ist.
Halbleiterbauelement nach einem der Ansprüche 6 bis 13, wobei der erste Halbleiterbereich (220) eine Bulkzone (238) eines zweiten Leitfähigkeitstyps, der invers zu dem ersten Leitfähigkeitstyp ist, aufweist, die die Sourcezone (232) der MOS-Feldeffekttransistorstruktur (230) im Wesentlichen umgibt.
Halbleiterbauelement nach Anspruch 14, mit einem Source-Anschluss (212), wobei der Source-Anschluss mit der Sourcezone (232) der MOS-Feldeffekttransistorstruktur und mit der Bulkzone (238) der MOS-Feldeffekttransistorstruktur (230) elektrisch verbunden ist.
Halbleiterbauelement nach Anspruch 14, wobei die Gatezone (268) in dem zweiten lateralen Halbleiterbereich (250) mit der Bulkzone (238) in dem ersten Halbleiterbereich (220) elektrisch verbunden ist.
Halbleiterbauelement nach einem der Ansprüche 5 bis 16, bei dem zumindest der erste Halbleiterbereich (220) und der zweite Halbleiterbereich (250) das gleiche Halbleitermaterial aufweisen.
Halbleiterbauelement nach Anspruch 17, bei dem das Halbleitermaterial Siliziumcarbid (SiC) ist.
Halbleiterbauelement nach einem der Ansprüche 6 bis 18, bei dem der erste Leitfähigkeitstyp eine n-Dotierung ist.
Leistungshalbleiterbauelement (200, 200', 200'') mit einem Sourceanschluss (212), einem Drainanschluss (214) und einem Gateanschluss (216), das folgende Merkmale aufweist: einer oberen Oberfläche (202); einem ersten lateralen Halbleiterbereich (220), der an der oberen Oberfläche (202) angrenzend angeordnet ist und eine MOS-Feldeffekttransistorstruktur (230) aufweist, wobei die MOS-Feldeffekttransistorstruktur (230) eine hochdotierte Drainzone (234) eines ersten Leitfähigkeitstyps, eine Sourcezone (232) des ersten Leitfähigkeitstyps und eine Kanalzone (236) eines zweiten Leitfähigkeitstyps, der invers zu dem ersten Leitfähigkeitstyp ist, aufweist, wobei die Kanalzone (236) zwischen der Sourcezone (232) und der Drainzone (234) des MOS-Feldeffekttransistors (230) angeordnet ist; und einem zweiten lateralen Halbleiterbereich (260), der unter dem ersten Halbleiterbereich (220) angeordnet ist und eine Sperrschicht-Feldeffekttransistorstruktur (260) aufweist, wobei die Sperrschicht-Feldeffekttransistorstruktur (260) eine hochdotierte Sourcezone (262) des ersten Leitfähigkeitstyps, eine Drainzone (264) des ersten Leitfähigkeitstyps und eine Kanalzone (266) des ersten Leitfähigkeitstyps und eine hochdotierte Gatezone (268) des zweiten Leitfähigkeitstyps aufweist, wobei die Kanalzone (236) zumindest teilweise unter der Sourcezone (262) angeordnet ist; wobei die Gatezone (268) das Gate (G_JFET) der Sperrschicht-Feldeffekttransistorstruktur (260) bildet, wobei die hochdotierte Sourcezone (262) der Sperrschicht-Feldeffekttransistorstruktur (260) mit der hochdotierten Drainzone (234) der MOS-Feldeffekttransistorstruktur (230) elektrisch verbunden ist; wobei die Sourcezone (232), die Kanalzone (236) und die hochdotierte Drainzone (234) der MOS-Feldeffekttransistorstruktur (230) in Streifen in einer ersten Richtung nebeneinander angeordnet sind, und wobei die Kanalzone (266) und die hochdotierte Gatezone (268) der Sperrschicht-Feldeffekttransistorstruktur (260) in Streifen in einer zweiten Richtung nebeneinander angeordnet sind, wobei die erste Richtung orthogonal zu der zweiten Richtung ist; und wobei der Sourceanschluss (212) mit der Sourcezone (232) der MOS-Feldeffekttransistorstruktur (230), der Drainanschluss (214) mit der Drainzone (264) der Sperrschicht-Feldeffekttransistorstruktur (260), und der Gateanschluss (216) mit einer Gatezone (240) der MOS-Feldeffekttransistorstruktur (230) verbunden ist.
Leistungshalbleiterbauelement nach Anspruch 20, wobei die Sperrschicht-Feldeffekttransistorstruktur (260) und die MOS-Feldeffekttransistorstruktur (230) derart ausgeführt sind, dass eine Abschnürspannung der Sperrschicht-Feldeffekttransistorstruktur (260) kleiner als eine Durchbruchspannung der MOS-Feldeffekttransistorstruktur (230) ist.
Leistungshalbleiterbauelement nach einem der Ansprüche 20 oder 21, wobei die hochdotierte Gatezone (268) in dem zweiten lateralen Halbleiterbereich (250) mit einer Bulkzone (238) in dem ersten Halbleiterbereich (220) elektrisch verbunden ist.