DE102008029794A1

DE102008029794A1 - Metall-Isolator-Metall-Kondensator und Verfahren zu dessen Herstellung

Info

Publication number: DE102008029794A1
Application number: DE102008029794A
Authority: DE
Inventors: Hyun Su Icheon Bae
Original assignee: Dongbu HitekCo Ltd
Current assignee: DB HiTek Co Ltd
Priority date: 2007-06-26
Filing date: 2008-06-24
Publication date: 2009-01-15
Also published as: CN101335268A; JP2009010388A; US20090001514A1; KR100815969B1

Abstract

Ein Metall-Isolator-Metall-(MIM)-Kondensator kann eine untere Metallschicht enthalten, die eine erste untere Metallschicht und eine zweite untere Metallschicht umfasst, die auf einem Halbleitersubstrat ausgebildet sind, eine obere Metallschicht, die eine erste obere Metallschicht und eine zweite obere Metallschicht umfasst, die auf der unteren Metallschicht ausgebildet sind, eine dielektrische Kondensator-Schicht, die zwischen der unteren Metallschicht und der oberen Metallschicht ausgebildet ist, eine erste Verbindungs-Metallschicht, die auf der oberen Metallschicht ausgebildet ist, und eine zweite Verbindungs-Metallschicht, die auf der unteren Metallschicht ausgebildet ist, eine erste Verbindungs-Verdrahtung, die zwischen der oberen Metallschicht und der ersten Verbindungs-Metallschicht ausgebildet ist, um die obere Metallschicht direkt mit der ersten Verbindungs-Metallschicht zu verbinden, und eine zweite Verbindungs-Verdrahrung, die zwischen der unteren Metallschicht und der zweiten Verbindungs-Metallschicht ausgebildet ist, um die untere Metallschicht direkt mit der zweiten Verbindung-Metallschicht zu verbinden.

Description

Die vorliegende Patentanmeldung beansprucht die Priorität der koreanischen Patentanmeldung Nr. 10-2007-0062848 (eingereicht am 26. Juni 2007), die in ihrer Gesamtheit hiermit durch Bezugnahme aufgenommen wird.
GEBIET DER ERFINDUNG
Die vorliegende Erfindung bezieht sich auf ein Halbleiterbauelement und ein Verfahren zu dessen Herstellung und spezieller auf einen Metall-Isolator-Metall-(MIM)-Kondensator und ein Verfahren zu dessen Herstellung.
HINTERGRUND
Bei der Herstellung eines komplexen Chips, bei dem Speicherbauelemente und digitale/analoge Logik-Bauelemente gleichzeitig hergestellt werden, ist es wichtig, die Gesamtzahl der zusätzlichen Prozesse zu begrenzen und auch Charakteristiken der jeweiligen Prozesse zu berücksichtigen. Zurzeit werden Anstrengungen unternommen, durch einen Betrieb mit hoher Geschwindigkeit und eine hohe Integration der Halbleiterbauelemente die Herstellungskosten zu verringern und den Leistungsverbrauch zu verbessern. Als ein Verfahren zum Erzielen einer solchen Verbesserung wurde ein System-On-Chip-Bauelement (SOC) entwickelt, in dem sowohl ein Bauelement für geringe Spannungen, als auch ein Bauelement für hohe Spannungen in einem einzigen Chip bereitgestellt werden. In einem SOC-Bauelement werden, obwohl Charakteristiken digitaler Bauelemente wichtig sind, insbesondere Charakteristiken von analogen Bauelementen, wie Widerständen, Spulen und Kondensatoren, wichtig. Daher besteht die Notwendigkeit für ein Verfahren zur Herstellung eines Bauelementes, das den Integrationsgrad des Bauelementes durch eine Verbesserung beim Ausbilden eines analogen Bauelementes, spezieller eines Kondensators, verbessern kann.
Wie im Beispiel von 1 gezeigt ist, kann ein MIM-Kondensator 1 ein Halbleitersubstrat 10, eine untere Metallschicht 40, ausgebildet auf und/oder über dem Halbleitersubstrat 10, eine dielektrische Kondensator-Schicht 50, ausgebildet auf und/oder über einem Teilbereich der unteren Metallschicht 40, eine obere Metallschicht 60, ausbildet auf und/oder über der dielektrischen Kondensator-Schicht 50, eine erste Verbindungs-Metallschicht 70, ausgebildet auf und/oder über der oberen Metallschicht 60, eine zweite Verbindungs-Metallschicht 80, ausgebildet auf und/oder über der unteren Metallschicht 40 mit Ausnahme des Bereichs, in dem die dielektrische Kondensator-Schicht 50 ausgebildet ist, einen ersten Kontakt-Anschluss 72 und eine erste Verbindungs-Verdrahtung 74 zur Verbindung der ersten Verbindungs-Metallschicht 70 mit der oberen Metallschicht 60, einen zweiten Kontakt-Anschluss 82 und eine zweite Verbindungs-Verdrahtung 84 zur Verbindung der zweiten Verbindungs-Metallschicht 80 mit der unteren Metallschicht 40 enthalten. Die untere Metallschicht 40 und die obere Metallschicht 60 können erste Metallschichten 42 und 62, hergestellt aus Ti, bzw. zweite Metallschichten 44 und 64, hergestellt aus TiN, umfassen.
Die Beispiele von 2A bis 2E zeigen ein Verfahren zur Herstellung des in 1 gezeigten MIM-Kondensators. Wie in dem Beispiel von 2A gezeigt, wird das Halbleitersubstrat 10, das eine dreischichtige Struktur aufweist, vorbereitet.
Die Schichten können eine FSi-Schicht 12, eine SiH4-Schicht 14 und eine SiN-Schicht 16 umfassen, die man durch Oxidation oder Nitridbildung von Silizium (Si) erhält.
Wie im Beispiel von 2B gezeigt, können dann die Ti-Schicht 42 und die TiN-Schicht 44 der Reihe nach auf und/oder über dem Halbleitersubstrat 10 ausgebildet werden, das die drei Siliziumoxid- oder Nitridschichten 12, 14 und 16 enthält, wodurch die untere Metallschicht 40 ausgebildet wird. Die dielektrische Kondensator-Schicht 50 kann dann auf und/oder über der gesamten Oberfläche der unteren Metallschicht 40 mit einer Dicke von 640 Å (Angström) oder mehr ausgebildet werden. Die Ti-Schicht 62 und die TiN-Schicht 64 können dann der Reihe nach auf und/oder über einem Teilbereich der dielektrischen Kondensator-Schicht 50 ausgebildet werden, wodurch die obere Metallschicht 60 ausgebildet wird.
Wie im Beispiel von 2C gezeigt, können dann Siliziumoxid-Schichten (zum Beispiel SiH₄ und FSi) 18, 20, 22 und 24 auf und/oder über der gesamten Oberfläche des Halbleitersubstrates 10 ausgebildet werden. Die gesamte Oberfläche des Halbleitersubstrates 10 kann dann einem Fotolithografie- und einem Ätzprozess ausgesetzt werden, wobei eine Maske benutzt wird, um Fotolack-Muster auf und/oder über der unteren Metallschicht 40 und der oberen Metallschicht 60 auszubilden.
Wie im Beispiel von 2D gezeigt, kann ein Metall-Material wie Kupfer dann in den durch den Fotolithografie- und den Ätzprozess ausgebildeten Fotolack-Mustern vergaben werden, wodurch der erste Kontakt-Anschluss 72 auf und/oder über der oberen Metallschicht 60 und der zweite Kontakt-Anschluss 82 auf und/oder über der unteren Metallschicht 40 ausgebildet werden. Der erste Kontakt-Anschluss 72 und der zweite Kon takt-Anschluss 82 können mit der oberen Metallschicht 60 bzw. der unteren Metallschicht 40 verbunden werden. Der erste Kontakt-Anschluss 72 kann sich durch die Zwischenschicht-Isolationsschicht 24, FSi-Schicht 22 und SiN-Schicht 18 erstrecken, um mit der oberen Metallschicht 60 verbunden zu werden. Der zweite Kontakt-Anschluss 82 kann sich durch die Zwischenschicht-Isolationsschicht 24, FSi-Schicht 22, SiH4-Schicht 20, SiN-Schicht 18 und die dielektrische Kondensator-Schicht 50 erstrecken, um mit der unteren Metallschicht 40 verbunden zu werden. Dann kann die erste Tetraethylorthosilicat-(TEOS)-Schicht 26 ausgebildet werden. Die gesamte Oberfläche der ersten TEOS-Schicht 26 kann dann einem Fotolithografie- und einem Ätzprozess unterzogen werden, wobei eine Maske verwendet wird, mit der Fotolack-Muster auf und/oder über dem ersten Kontakt-Anschluss 72 und dem zweiten Kontakt-Anschluss 82 ausgebildet werden.
Wie im Beispiel von 2E gezeigt, kann ein Metall-Material wie Kupfer dann in den durch den Fotolithografie- und den Ätzprozess ausgebildeten Fotolack-Mustern vergraben werden, wodurch die erste Verbindungs-Verdrahtung 74 und die zweite Verbindungs-Verdrahtung 84 ausgebildet werden. Die erste Verbindungs-Verdrahtung 74 ist mit dem ersten Kontakt-Anschluss 72 verbunden, und die zweite Verbindungs-Verdrahtung 84 ist mit dem zweiten Kontakt-Anschluss 82 verbunden. Dann können die Siliziumnitrid-(SiN)-Schicht 28 und die zweite TEOS-Schicht 30 der Reihe nach ausgebildet werden. Die gesamte Oberfläche der Siliziumnitrid-(SiN)-Schicht 28 und der zweiten TEOS-Schicht 30 kann dann einem Fotolithografie- und einem Ätzprozess unterzogen werden, wobei eine Maske verwendet wird, mit der Fotolack-Muster auf und/oder über der zweiten TEOS-Schicht 30 ausgebildet werden. Ein Metall-Material wie Kupfer kann dann in einer resultierenden Durchkontaktierung vergraben werden, die durch Ätzen der Siliziumnitrid-(SiN)-Schicht 28 und der zweiten TEOS-Schicht 30 unter Verwendung des Fotolack-Musters als Maske erhalten wird, wodurch die erste Verbindungs-Metallschicht 70, die mit der ersten Verbindungs-Verdrahtung 74 verbunden ist, und die zweite Verbindungs-Metallschicht 80, die mit der zweiten Verbindungs-Verdrahtung 84 verbunden ist, ausgebildet werden.
Ein Problem des durch den oben beschriebenen Herstellungsprozess hergestellten Halbleiterbauelementes ist, dass beim Ausbilden des Kondensators die Kontakt-Anschlüsse 72 und 82 und die Verbindungs-Verdrahtungen 74 und 84 bereitgestellt werden müssen, um die obere und die untere Metallschicht 40 und 60 des Kondensators mit den Verbindungs-Metallschichten 70 und 80 zu verbinden. Dies führt zu einem komplizierten Herstellungsprozess und einer verschlechterten Effizienz bei der Herstellung. Ferner kann es sein, dass das resultierende Halbleiterbauelement wegen seinem komplizierten Aufbau einen verringerten Integrationsgrad hat. Dies führt zu einer Erhöhung des Gesamtpreises des Bauelementes.
ZUSAMMENFASSUNG
Ausführungen beziehen sich auf einen Metall-Isolator-Metall-(MIM)-Kondensator und ein Verfahren zu dessen Herstellung, mit dem durch eine Verbesserung des Herstellungsprozesses eine verbesserte Effizienz bei der Herstellung erzielt werden kann und das zu einer Verringerung des Gesamtpreises der Halbleiterbauelemente aufgrund eines erhöhten Integrationsgrades führen kann.
Ausführungen beziehen sich auf einen Metall-Isolator-Metall-(MIM)-Kondensator, der mindestens eines des folgenden enthal ten kann: eine untere Metallschicht, die mindestens eine Schicht umfasst, die auf und/oder über einem Halbleitersubstrat ausgebildet ist; eine obere Metallschicht, die mindestens eine Schicht umfasst, die auf und/oder über der unteren Metallschicht ausgebildet ist; eine dielektrische Schicht, die zwischen der unteren Metallschicht und der oberen Metallschicht ausgebildet ist; eine erste Verbindungs-Metallschicht, die auf und/oder über der oberen Metallschicht ausgebildet ist, und eine zweite Verbindungs-Metallschicht, die auf und/oder über der unteren Metallschicht ausgebildet ist; eine erste Verbindungs-Verdrahtung, die zwischen der oberen Metallschicht und der ersten Verbindungs-Metallschicht ausgebildet ist, um die obere Metallschicht direkt mit der ersten Verbindungs-Metallschicht zu verbinden; und eine zweite Verbindungs-Verdrahtung, die zwischen der unteren Metallschicht und der zweiten Verbindungs-Metallschicht ausgebildet ist, um die untere Metallschicht direkt mit der zweiten Verbindungs-Metallschicht zu verbinden.
Ausführungen beziehen sich auf eine Vorrichtung, die mindestens eines des folgenden enthalten kann: eine untere Metallschicht, die eine erste untere Metallschicht und eine zweite untere Metallschicht umfasst, die auf einem Halbleitersubstrat ausgebildet sind; eine obere Metallschicht, die eine erste obere Metallschicht und eine zweite obere Metallschicht umfasst, die auf der unteren Metallschicht ausgebildet sind; eine dielektrische Kondensator-Schicht, die zwischen der unteren Metallschicht und der oberen Metallschicht ausgebildet ist; eine erste Verbindungs-Metallschicht, die auf der oberen Metallschicht ausgebildet ist, und eine zweite Verbindungs-Metallschicht, die auf der unteren Metallschicht ausgebildet ist; eine erste Verbindungs-Verdrahtung, die zwischen der oberen Metallschicht und der ersten Verbindungs-Metallschicht ausgebildet ist, um die obere Metallschicht direkt mit der ersten Verbindungs-Metallschicht zu verbinden; und eine zweite Verbindungs-Verdrahtung, die zwischen der unteren Metallschicht und der zweiten Verbindungs-Metallschicht ausgebildet ist, um die untere Metallschicht direkt mit der zweiten Verbindungs-Metallschicht zu verbinden.
Ausführungen beziehen sich auf ein Verfahren zur Herstellung eines Metall-Isolator-Metall-(MIM)-Kondensators, das mindestens einen der folgenden Schritte umfassen kann: Ausbilden einer unteren Metallschicht auf und/oder über einem Halbleitersubstrat; und dann Ausbilden einer dielektrischen Kondensator-Schicht, auf und/oder über der unteren Metallschicht; und dann Ausbilden einer oberen Metallschicht auf und/oder über einem Teilbereich der dielektrischen Schicht; und dann Ausbilden einer ersten Silizium-Schicht, um die untere Metallschicht und die obere Metallschicht zu bedecken; und dann Ausbilden einer zweiten Silizium-Schicht auf und/oder über dem Halbleitersubstrat und der ersten Silizium-Schicht, um die Oberfläche des Halbleitersubstrates zu ebnen; und dann Ausbilden eines ersten Verdrahtungsmusters durch Ätzen der ersten und zweiten Silizium-Schichten und der dielektrischen Schicht, um einen Teil der unteren Metallschicht offen zu legen; und dann Ausbilden eines zweiten Verdrahtungsmusters durch Ätzen der ersten und zweiten Silizium-Schichten, um einen Teil der oberen Metallschicht offen zu legen; und dann Ausbilden einer dritten Silizium-Schicht auf und/oder über der zweiten Silizium-Schicht; und dann Ausbilden von dritten und vierten Verdrahtungsmustern durch Ätzen der dritten Silizium-Schicht in Bereichen, die der unteren Metallschicht und der oberen Metallschicht entsprechen; und dann gleichzeitiges Vergraben eines Metall-Materials im ersten und zweiten Verdrahtungs-Muster, um Verbindungs-Verdrahtungen auszubil den, und eines Metall-Materials im dritten und vierten Verdrahtungs-Muster, um Verbindungs-Metallschichten auszubilden.
Ausführungen beziehen sich auf ein Verfahren, das mindestens einen der folgenden Schritte umfassen kann: Ausbilden einer unteren Metallschicht, die eine erste untere Metallschicht und eine zweite untere Metallschicht umfasst, auf einem Halbleitersubstrat; und dann Ausbilden einer dielektrischen Kondensator-Schicht auf der unteren Metallschicht; und dann Ausbilden einer oberen Metallschicht aus einer ersten oberen Metallschicht und einer zweiten oberen Metallschicht auf einem Teil der dielektrischen Kondensator-Schicht; und dann Ausbilden einer ersten Silizium-Schicht, um die untere Metallschicht und die obere Metallschicht zu bedecken; und dann Ausbilden einer zweiten Silizium-Schicht auf dem Halbleitersubstrat, das die erste Silizium-Schicht enthält, um das Halbleitersubstrat zu ebnen; und dann Ausbilden eines ersten Verdrahtungsmusters durch Ätzen der ersten und zweiten Silizium-Schichten und der dielektrischen Kondensator-Schicht, um einen Teil der unteren Metallschicht offen zu legen; und dann Ausbilden eines zweiten Verdrahtungsmusters durch Ätzen der ersten und zweiten Silizium-Schichten, um einen Teil der oberen Metallschicht offen zu legen; und dann Ausbilden einer dritten Silizium-Schicht auf der zweiten Silizium-Schicht; und dann Ausbilden von dritten und vierten Verdrahtungsmustern durch Ätzen der dritten Silizium-Schicht in Bereichen, die der unteren Metallschicht und der oberen Metallschicht entsprechen; und dann gleichzeitiges Vergraben eines Metall-Materials im ersten und zweiten Verdrahtungs-Muster, um Verbindungs-Verdrahtungen auszubilden, und eines Metall-Materials im dritten und vierten Verdrahtungs-Muster, um Verbindungs-Metallschichten auszubilden.
Ausführungen beziehen sich auf ein Verfahren, das mindestens einen der folgenden Schritte umfassen kann: nacheinander Ausbilden einer ersten Metallschicht auf einem Halbleitersubstrat und einer zweiten Metallschicht auf der ersten Metallschicht; und dann Ausbilden einer ersten Silizium-Schicht auf der zweiten Metallschicht; und dann nacheinander Ausbilden einer dritten Metallschicht auf der dielektrischen Kondensator-Schicht und einer vierten Metallschicht auf der dritten Metallschicht; und dann Ausbilden einer zweiten Silizium-Schicht auf dem Halbleitersubstrat, das die erste Metallschicht, die zweite Metallschicht, die erste Silizium-Schicht, die dritte Metallschicht und die vierte Metallschicht einschließt; und dann Ausbilden einer dritten Silizium-Schicht, die eine planarisierte Oberfläche hat, auf dem Halbleitersubstrat, das die zweite Silizium-Schicht einschließt; und dann Ausführen eines ersten Ätzprozesses, mit dem die zweite Metallschicht und die vierte Metallschicht offen gelegt werden; und dann Ausbilden einer vierten Silizium-Schicht auf der zweiten Silizium-Schicht und der offen gelegten zweiten Metallschicht und der offen gelegten vierten Metallschicht; und dann Ausführen eines zweiten Ätzprozesses, mit dem die zweite Metallschicht, die vierte Metallschicht und die dritte Silizium-Schicht offen gelegt werden; und dann gleichzeitiges Ausbilden einer ersten Verbindungs-Verdrahtung, die mit der vierten Metallschicht verbunden ist, einer fünften Metallschicht, die mit der ersten Verbindungs-Verdrahtung verbunden ist, einer zweiten Verbindungs-Verdrahtung, die mit der zweiten Metallschicht verbunden ist, und einer sechsten Metallschicht, die mit der zweiten Verbindungs-Verdrahtung verbunden ist.
ZEICHNUNGEN
Die Beispiele von 1 bis 2E zeigen einen MIM-Kondensator und ein Verfahren zur Herstellung des MIM-Kondensators.
Die Beispiele von 3 bis 4G zeigen einen MIM-Kondensator und ein Verfahren zur Herstellung des MIM-Kondensators gemäß Ausführungen.
Das Beispiel von 5 zeigt die Leckstrom-Charakteristik des MIM-Kondensators gemäß Ausführungen.
BESCHREIBUNG
Im Folgenden wird detailliert auf die bevorzugten Ausführungen der vorliegenden Erfindung Bezug genommen, von denen Beispiele in den begleitenden Zeichnungen dargestellt sind. Wo möglich werden dieselben Referenzzahlen in den Zeichnungen verwendet, um gleiche oder ähnliche Teile zu bezeichnen. Im Folgenden werden ein MIM-Kondensator und ein Verfahren zu dessen Herstellung gemäß Ausführungen im Detail mit Bezug auf die begleitenden Zeichnungen beschrieben.
Wie im Beispiel von 3 gezeigt ist, kann der MIM-Kondensator 100 gemäß Ausführungen ein Halbleitersubstrat 110, eine untere Metallschicht 140, ausgebildet auf und/oder über dem Halbleitersubstrat 110 enthalten. Eine dielektrische Kondensator-Schicht 150 kann auf und/oder über der unteren Metallschicht 140 ausgebildet sein. Eine obere Metallschicht 160 kann auf und/oder über der dielektrischen Kondensator-Schicht 150 ausgebildet sein, und eine erste Verbindungs-Metallschicht 170 kann auf und/oder über der oberen Metallschicht 160 ausgebildet sein. Eine zweite Verbindungs- Metallschicht 180 kann auf und/oder über der unteren Metallschicht 140 mit Ausnahme des Bereichs, in dem die dielektrische Kondensator-Schicht 150 ausgebildet ist, ausgebildet sein. Eine erste Verbindungs-Verdrahtung 172 kann ausgebildet sein, die erste Verbindungs-Metallschicht 170 mit der oberen Metallschicht 160 zu verbinden. Eine zweite Verbindungs-Verdrahtung 182 kann ausgebildet sein, die zweite Verbindungs-Metallschicht 180 mit der unteren Metallschicht 140 zu verbinden. Die untere Metallschicht 140 und die obere Metallschicht 160 können aus einer Mehrschichten-Struktur gebildet sein, die erste Metallschichten 142 und 162, gebildet aus Ti, bzw. zweite Metallschichten 144 und 164, gebildet aus TiN, umfassen. In MIM-Kondensator 100 kann die dielektrische Kondensator-Schicht 150 aus SiN gebildet sein, das eine verringerte Dicke hat, um eine erhöhte Kapazität des MIM-Kondensators 150 zu erhalten. Der MIM-Kondensator kann eine verringerte physikalische Gesamtgröße (Fläche) haben, um einen erhöhten Integrationsgrad eines Bauelementes zu erhalten. Solche Eigenschaften können mit Bezug auf die folgende Gleichung 1 verstanden werden.
Gleichung 1

C = ε0εc At

In der oben angegebenen Gleichung 1 ist "C" die Kapazität des Kondensators, "ε₀" ist die Dielektrizitätskonstante des Vakuums, "ε_c" ist die relative Dielektrizitätskonstante der dielektrischen Schicht, "A" ist die Fläche der dielektrischen Schicht, und "t" ist die Dicke der dielektrischen Schicht. In einem Experiment, in dem die Dicke t der dielektrischen Schicht 150 auf 410 Å, 460 Å und 510 Å variiert wurde, und die Fläche A der dielektrischen Kondensator-Schicht 150 einen festen Wert von 2035 μm² hatte, zeigte der MIM-Kondensator 100, der mit dem Herstellungsverfahren gemäß Ausführungen erhalten wurde, die in der folgenden beispielhaften Tabelle 1 offen gelegten experimentellen Ergebnisse.

	Dicke der theoretischen Ziel-Dielektrikum-Schicht (Å)	Dicke der tatsächlichen experimentellen DielektrikumSchicht (Å)	Kapazitäts-Dichte des Kondensators (fF/μm²)
Erste dielektrische Schicht	410,0	412,6	1,69 ± 0,01
Zweite dielektrische Schicht	460,0	456,4	1,52 ± 0,01
Dritte dielektrische Schicht	510,0	511,0	1,36 ± 0,01

Wenn man MIM-Kondensator 100 entwirft, so dass er eine Kapazitäts-Dichte von 1,5 fF/μm² aufweist, kann man auf der Grundlage der experimentellen Ergebnisse der oben angegebenen Tabelle 1 abschätzen, dass die gewünschte Kapazitäts-Dichte von 1,5 fF/μm² des MIM-Kondensators 100 erhalten werden kann, wenn die dielektrische Schicht 150 eine Fläche von 2.035 μm² und eine Dicke im Bereich von 450 Å bis 460 Å hat. Wenn die Dicke der dielektrischen Schicht 150 auf einen Wert unter 450 Å eingestellt wird, kann man abschätzen, dass die Fläche des Kondensators verringert werden kann, um die Kapazitäts-Dichte von 1,5 fF/μm² des Kondensators zu erreichen. Wie man aus einer solchen Verringerung der Fläche des Kondensators abschät zen kann, kann der Integrationsgrad eines Bauelementes erhöht werden.
Das Beispiel von 5 zeigt die Leckstrom-Charakteristik des MIM-Kondensators 100, der gemäß Ausführungen hergestellt wurde und der eine Kapazitäts-Dichte von 1,5 fF/μm² hat. Wie im Beispiel von 5 gezeigt, ist auf der Abszisse die Spannung und auf der Ordinate der Leckstrom dargestellt. Der MIM-Kondensator 100, der durch das Herstellungsverfahren gemäß Ausführungen erhalten wurde, zeigte ausgezeichnete Leckstrom-Charakteristiken. Wie man aus den oben angegebenen experimentellen Ergebnissen abschätzen kann, kann der MIM-Kondensator 100 eine erhöhte Kapazität und einen verbesserten Integrationsgrad eines Bauelementes erreichen. Zusätzlich zu den oben beschriebenen Vorteilen und den ausgezeichneten Leckstrom-Charakteristiken kann der MIM-Kondensator 100 die Bauelemente-Sicherheit erreichen.
Wie im Beispiel von 4A gezeigt, kann ein Verfahren zur Herstellung des MIM-Kondensators 100 gemäß Ausführungen umfassen, dass ein mehrschichtiges Halbleitersubstrat 110 bereitgestellt wird, das eine erste Schicht 112, eine zweite Schicht 114 und eine dritte Schicht 124 hat. Die erste Schicht 112 kann aus FSi gebildet sein, die zweite Schicht 114 kann aus SiH gebildet sein, und die dritte Schicht 124 kann aus SiN gebildet sein, die man durch Oxidation oder Nitridbildung von Silizium (Si) erhält.
Wie im Beispiel von 4B gezeigt, können dann eine untere Metallschicht 140, einschließlich einer Ti-Schicht 142 und einer TiN-Schicht 144 nacheinander auf einem Teil des Halbleitersubstrates 110, das die drei Siliziumoxid- oder Nitrid-Schichten 112, 114 und 124 enthält, ausgebildet werden. Die Ti-Schicht 142 kann in einer Dicke zwischen 1.200 Å und 1.400 Å ausgebildet werden, und die TiN-Schicht 144 kann in einer Dicke zwischen 400 Å und 600 Å ausgebildet werden. Eine dielektrische Kondensator-Schicht 150 kann dann auf und/oder über der unteren Metallschicht 140, einschließlich TiN-Schicht 144, ausgebildet werden. Die dielektrische Kondensator-Schicht 150 kann aus SiN-Material gebildet sein. Um eine gewünschte Kapazitäts-Dichte von 1,5 fF/μm² zu erreichen, kann die Dicke der dielektrischen Kondensator-Schicht 150 in einem Bereich zwischen 410 Å und 510 Å eingestellt werden, und somit kann die Fläche der dielektrischen Kondensator-Schicht 150 eingestellt werden. Die dielektrische Kondensator-Schicht 150 kann auch mit einer Dicke von 300 Å bis 460 Å ausgebildet werden. Eine Ti-Schicht 162 kann dann auf und/oder über einem Teil der obersten Oberfläche der dielektrischen Kondensator-Schicht 150 ausgebildet werden. Die Ti-Schicht 162 kann mit einer Dicke von 1.200 Å bis 1.400 Å ausgebildet werden.
Wie im Beispiel von 4C gezeigt, kann eine TiN-Schicht 164 dann auf und/oder über der Ti-Schicht 162 ausgebildet werden, wodurch die obere Metallschicht 160 ausgebildet wird. Die TiN-Schicht 164 kann in einer Dicke zwischen 400 Å und 600 Å ausgebildet werden. Dann kann eine Siliziumoxid- oder Siliziumnitrid-Schicht 118 auf und/oder über der oberen Metallschicht 160 und der unteren Metallschicht 140, einschließlich beider Seitenwände der oberen Metallschicht 160 und einer Seitenwand der unteren Metallschicht 140 ausgebildet werden. Die Siliziumoxid- oder Siliziumnitrid-Schicht 118 kann in einer Dicke zwischen 400 Å und 600 Å ausgebildet werden. Die Siliziumoxid-(SiH₄ oder FSi)-Schicht 126 kann dann auf und/oder über der gesamten Oberfläche des Halbleitersubstrates 110, einschließlich der unteren Metallschicht 140, der oberen Metallschicht 160 und der Siliziumoxid- oder Sili ziumnitrid-Schicht 118 ausgebildet werden, wodurch die Oberfläche der auf und/oder über dem Halbleitersubstrat 110 ausgebildeten Struktur geebnet wird.
Wie im Beispiel von 4D gezeigt, wird die gesamte Oberfläche des Halbleitersubstrates 110 einem Fotolithografie- und einem Ätzprozess ausgesetzt, wobei eine Maske 190 benutzt wird, ein erstes Verdrahtungs-Muster 126a auszubilden, wobei ein Teil der obersten Oberfläche der unteren Metallschicht 140, z. B. der TiN-Schicht 144, offen gelegt wird, und ein zweites Verdrahtungs-Muster 126b auszubilden, wobei ein Teil der obersten Oberfläche der oberen Metallschicht 160, z. B. der TiN-Schicht 164, offen gelegt wird. Das erste Verdrahtungs-Muster 126a, das auf und/oder über der unteren Metallschicht 140 ausgebildet wird, erstreckt sich durch die Siliziumoxid-(SiH₄ oder FSi)-Schicht 126, Siliziumoxid- oder Nitridschicht 118 und die dielektrische Kondensator-Schicht 150. Das zweite Verdrahtungs-Muster 126b, das auf und/oder über der oberen Metallschicht 160 ausgebildet wird, erstreckt sich durch die Siliziumoxid-(SiH₄ oder FSi)-Schicht 126 und die Siliziumoxid- oder Nitridschicht 118.
Wie im Beispiel von 4E gezeigt, können eine Siliziumnitrid-Schicht (SiN) 128 und eine TEOS-Schicht 130 dann nacheinander ausgebildet werden, indem die ersten und die zweiten Verdrahtungs-Muster 126a und 126b auf und/oder über der gesamten Oberfläche des Halbleitersubstrates 110, einschließlich Siliziumoxid-(SiH₄ oder FSi)-Schicht 126, der unteren Metallschicht 140, der oberen Metallschicht 160 und der Siliziumoxid- oder Siliziumnitrid-Schicht 118 der Reihe nach ausgefüllt werden.
Wie im Beispiel von 4F gezeigt, kann dann die gesamte Oberfläche der Siliziumnitrid-Schicht (SiN) 128 und der TEOS-Schicht 130 einem Fotolithografie- und einem Ätzprozessen unterzogen werden, wobei eine Maske 194 dazu benutzt wird, ein drittes Verdrahtungs-Muster 128a auf und/oder über der unteren Metallschicht 140, und ein viertes Verdrahtungs-Muster 128b auf und/oder über der oberen Metallschicht 160 auszubilden.
Wie im Beispiel von 4G gezeigt, kann dann ein Metall-Material wie Kupfer in den ersten bis vierten, durch die Fotolithografie- und Ätzprozesse ausgebildeten Verdrahtungs-Mustern 126a, 126b, 128a und 128b vergraben werden, wodurch gleichzeitig die mit der oberen Metallschicht 160 verbundene erste Verbindungs-Verdrahtung 172 und die mit der ersten Verbindungs-Verdrahtung 172 verbundene erste Verbindungs-Metallschicht 170 ausgebildet werden. Zusätzlich dazu wird auch gleichzeitig die mit der unteren Metallschicht 140 verbundene zweite Verbindungs-Verdrahtung 182 und die mit der zweiten Verbindungs-Verdrahtung 182 verbundene zweite Verbindungs-Metallschicht 180 ausgebildet. Die erste Verbindungs-Verdrahtung 172, die zweite Verbindungs-Verdrahtung 182, die erste Verbindungs-Metallschicht 170 und die zweite Verbindungs-Metallschicht 180 können gleichzeitig ausgebildet werden.
Wie aus der obigen Beschreibung ersichtlich ist, kann der MIM-Kondensator gemäß Ausführungen die folgenden Effekte haben. Erstens kann der MIM-Kondensator unter Verwendung einer verringerten Anzahl von Fotolithografie- und Ätzprozessen unter Verwendung einer Maske hergestellt werden, was zu einer verbesserten Effizienz der Bauelemente-Herstellung führt. Zweitens kann Stabilität in einem Integrationsprozess erzielt werden, und die Kapazität und der Integrationsgrad eines Bauelementes können auch erhöht werden. Dies hat den Effekt, dass die Kosten der gesamten Einheit sich verringern. Drittens können als Folge der Benutzung von Metallschichten (Ti/TiN), die mit Metall-(Kupfer)-Verdrahtungen als Elektroden-Schichten des Kondensators verbunden sind, die elektrische Leitfähigkeit erhöht werden, die interne parasitäre Kapazitätsdichte von Elektroden beseitigt werden und die Charakteristiken der Spannungsabhängigkeit verbessert werden.
Obwohl Ausführungen mit Bezug auf eine Anzahl erläuternder Ausführungsbeispiele beschrieben wurden, sei bemerkt, dass zahlreiche weitere Abwandlungen und Ausführungen durch Fachleute entworfen werden können, welche unter Prinzip und Umfang der vorliegenden Offenbarung fallen. Insbesondere sind verschiedene Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen der fraglichen Kombinationsanordnung innerhalb des Umfangs der Offenbarung, der Zeichnungen und der beigefügten Ansprüche möglich. Zusätzlich zu Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen sind alternative Verwendungen gleichfalls für Fachleute ersichtlich.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

- KR 10-2007-0062848 [0001]

Claims

Vorrichtung, umfassend: eine untere Metallschicht, die eine erste untere Metallschicht und eine zweite untere Metallschicht umfasst, die auf einem Halbleitersubstrat ausgebildet sind; eine obere Metallschicht, die eine erste obere Metallschicht und eine zweite obere Metallschicht umfasst, die auf der unteren Metallschicht ausgebildet sind; eine dielektrische Kondensator-Schicht, die zwischen der unteren Metallschicht und der oberen Metallschicht ausgebildet ist; eine erste Verbindungs-Metallschicht, die auf der oberen Metallschicht ausgebildet ist, und eine zweite Verbindungs-Metallschicht, die auf der unteren Metallschicht ausgebildet ist; eine erste Verbindungs-Verdrahtung, die zwischen der oberen Metallschicht und der ersten Verbindungs-Metallschicht ausgebildet ist, um die obere Metallschicht direkt mit der ersten Verbindungs-Metallschicht zu verbinden; und eine zweite Verbindungs-Verdrahtung, die zwischen der unteren Metallschicht und der zweiten Verbindungs-Metallschicht ausgebildet ist, um die untere Metallschicht direkt mit der zweiten Verbindungs-Metallschicht zu verbinden.
Vorrichtung nach Anspruch 1, wobei die dielektrische Kondensator-Schicht SiN umfasst.
Vorrichtung nach Anspruch 1 oder 2, wobei die dielektrische Kondensator-Schicht eine Dicke in einem Bereich zwischen 410 Å und 510 Å hat.
Verfahren, umfassend: Ausbilden einer unteren Metallschicht, die eine erste untere Metallschicht und eine zweite untere Metallschicht umfasst, auf einem Halbleitersubstrat; und dann Ausbilden einer dielektrischen Kondensator-Schicht auf der unteren Metallschicht; und dann Ausbilden einer oberen Metallschicht [, die] eine erste obere Metallschicht und eine zweite obere Metallschicht auf einem Teil der dielektrischen Kondensator-Schicht [enthält]; und dann Ausbilden einer ersten Silizium-Schicht zum Abdecken der unteren Metallschicht und der oberen Metallschicht; und dann Ausbilden einer zweiten Silizium-Schicht auf dem Halbleitersubstrat, das die erste Silizium-Schicht enthält, um das Halbleitersubstrat zu ebnen; und dann Ausbilden eines ersten Verdrahtungsmusters durch Ätzen der ersten und zweiten Silizium-Schichten und der dielektrischen Kondensator-Schicht, um einen Teil der unteren Metallschicht offen zu legen; und dann Ausbilden eines zweiten Verdrahtungsmusters durch Ätzen der ersten und zweiten Silizium-Schichten, um einen Teil der oberen Metallschicht offen zu legen; und dann Ausbilden einer dritten Silizium-Schicht auf der zweiten Silizium-Schicht; und dann Ausbilden von dritten und vierten Verdrahtungsmustern durch Ätzen der dritten Silizium-Schicht in Bereichen, die der unteren Metallschicht und der oberen Metallschicht entsprechen; und dann gleichzeitiges Vergraben eines Metall-Materials im ersten und zweiten Verdrahtungs-Muster, um Verbindungs-Verdrahtungen auszubilden, und eines Metall-Materials im dritten und vierten Verdrahtungs-Muster, um Verbindungs-Metallschichten auszubilden.
Verfahren nach Anspruch 4, ferner umfassend, nach dem Ausbilden der dritten Silizium-Schicht ein Ausbilden einer Tetraethylorthosilicat-(TEOS)-Schicht auf der dritten Silizium-Schicht.
Verfahren nach Anspruch 5, wobei das Ausbilden der dritten und vierten Verdrahtungs-Muster ein Ätzen der dritten Silizium-Schicht und der TEOS-Schicht in Bereichen, die der unteren Metallschicht und der oberen Metallschicht entsprechen, umfasst.
Verfahren nach einem der Ansprüche 4 bis 6, wobei die erste untere Metallschicht Ti umfasst und die zweite untere Metallschicht TiN umfasst.
Verfahren nach Anspruch 7, wobei die erste untere Metallschicht eine Dicke in einem Bereich zwischen 1.200 Å und 1.400 Å hat, und die zweite untere Metallschicht eine Dicke in einem Bereich zwischen 400 Å und 600 Å hat.
Verfahren nach einem der Ansprüche 4 bis 8, wobei die dielektrische Kondensator-Schicht SiN umfasst und eine Dicke in einem Bereich zwischen 410 Å und 510 Å hat.
Verfahren nach einem der Ansprüche 4 bis 9, wobei die erste obere Metallschicht Ti umfasst und die zweite obere Metallschicht TiN umfasst.
Verfahren nach Anspruch 10, wobei die erste obere Metallschicht eine Dicke in einem Bereich zwischen 1.200 Å und 1.400 Å hat und die zweite obere Metallschicht eine Dicke in einem Bereich zwischen 400 Å und 600 Å hat.
Verfahren nach einem der Ansprüche 4 bis 11, wobei die erste Silizium-Schicht mindestens eines von SiH₄ und SiN umfasst und eine Dicke in einem Bereich zwischen 400 Å und 600 Å hat.
Verfahren nach einem der Ansprüche 4 bis 12, wobei die dritte Silizium-Schicht SiN umfasst.
Verfahren nach einem der Ansprüche 4 bis 13, wobei die Verbindungs-Verdrahtungen und die Verbindungs-Metallschichten jeweils Kupfer umfassen.
Verfahren, umfassend: nacheinander Ausbilden einer ersten Metallschicht auf einem Halbleitersubstrat und einer zweiten Metallschicht auf der ersten Metallschicht; und dann Ausbilden einer ersten Silizium-Schicht auf der zweiten Metallschicht; und dann nacheinander Ausbilden einer dritten Metallschicht auf der dielektrischen Kondensator-Schicht und einer vierten Metallschicht auf der dritten Metallschicht; und dann Ausbilden einer zweiten Silizium-Schicht auf dem Halbleitersubstrat, das die erste Metallschicht, die zweite Metallschicht, die erste Silizium-Schicht, die dritte Metallschicht und die vierte Metallschicht einschließt; und dann Ausbilden einer dritten Silizium-Schicht, die eine planarisierte Oberfläche hat, auf dem Halbleitersubstrat, das die zweite Silizium-Schicht einschließt; und dann Ausführen eines ersten Ätzprozesses, mit dem die zweite Metallschicht und die vierte Metallschicht offen gelegt werden; und dann Ausbilden einer vierten Silizium-Schicht auf der zweiten Silizium-Schicht und der offen gelegten zweiten Metallschicht und der offen gelegten vierten Metallschicht; und dann Ausführen eines zweiten Ätzprozesses, mit dem die zweite Metallschicht, die vierte Metallschicht und die dritte Silizium-Schicht offen gelegt werden; und dann gleichzeitiges Ausbilden einer ersten Verbindungsverdrahtung, die mit der vierten Metallschicht verbunden ist, einer fünften Metallschicht, die mit der ersten Verbindungs-Verdrahtung verbunden ist, einer zweiten Verbindungs-Verdrahtung, die mit der zweiten Metallschicht verbunden ist, und einer sechsten Metallschicht, die mit der zweiten Verbindungs-Verdrahtung verbunden ist.
Verfahren nach Anspruch 15, wobei die erste Metallschicht und die dritte Metallschicht Ti umfassen, und die zweite Metallschicht und die vierte Metallschicht Titannitrid umfassen.
Verfahren nach Anspruch 15 oder 16, wobei die erste Silizium-Schicht SiN umfasst, die zweite Silizium-Schicht mindestens eines von SiO₂ und SiN umfasst, die dritte Silizium-Schicht mindestens eines von SiH₄ und FSi umfasst, und die vierte Silizium-Schicht SiN umfasst.
Verfahren nach einem der Ansprüche 15 bis 17, wobei die fünfte Metallschicht und die sechste Metallschicht Kupfer umfassen.
Verfahren nach einem der Ansprüche 15 bis 18, ferner umfassend, nach dem Ausbilden der vierten Silizium-Schicht ein Ausbilden einer Tetraethylorthosilicat-(TEOS)-Schicht auf der vierten Silizium-Schicht.
Verfahren nach einem der Ansprüche 15 bis 19, wobei die erste Silizium-Schicht eine Dicke in einem Bereich zwischen 410 Å und 510 Å hat.