[go: up one dir, main page]

DE102008048651A1 - Stapelkondensator in einem Halbleiterbauelement und Verfahren zu seiner Herstellung - Google Patents

Stapelkondensator in einem Halbleiterbauelement und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102008048651A1
DE102008048651A1 DE102008048651A DE102008048651A DE102008048651A1 DE 102008048651 A1 DE102008048651 A1 DE 102008048651A1 DE 102008048651 A DE102008048651 A DE 102008048651A DE 102008048651 A DE102008048651 A DE 102008048651A DE 102008048651 A1 DE102008048651 A1 DE 102008048651A1
Authority
DE
Germany
Prior art keywords
capacitor
interlayer dielectric
electrode
upper electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008048651A
Other languages
English (en)
Other versions
DE102008048651B4 (de
Inventor
Ki Wan Cheongj Bang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of DE102008048651A1 publication Critical patent/DE102008048651A1/de
Application granted granted Critical
Publication of DE102008048651B4 publication Critical patent/DE102008048651B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10W20/496
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein Stapelkondensator in einem Halbleiterbauelement umfasst einen ersten Kondensator, der auf und/oder über einem Halbleitersubstrat ausgebildet ist, und einen zweiten Kondensator, der auf und/oder über dem ersten Kondensator ausgebildet ist. Die ersten und zweiten Kondensatoren haben alle einen mehrschichtigen Schichtaufbau, der eine untere Elektrode, eine Kondensatordielektrikumschicht und eine obere Elektrode umfasst. Mindestens zwei von den unteren Elektroden und den oberen Elektroden sind so senkrecht zueinander angeordnet, dass sie die gleiche Breite und/oder den gleichen Flächeninhalt haben.

Description

  • Diese Patentanmeldung beansprucht die Priorität der (am 16. Oktober 2007 eingereichten) koreanischen Patentanmeldung Nr. 10-2007-0103974 , die hiermit durch Bezugnahme vollständig aufgenommen wird.
  • HINTERGRUND
  • Auf dem Gebiet der logischen Schaltungen mit Hochgeschwindigkeitsverhalten wird gegenwärtig Entwicklung und Forschung für Kondensatoren mit großer Kapazität betrieben. Bei Kondensatoren mit großer Kapazität, die einen Polysilizium/Isolator/Polysilizium-(PIP)-Aufbau aufweisen, tritt an einer Grenzfläche zwischen der oberen Elektrode und einer Dielektrikumschicht und auch an einer Grenzfläche zwischen der unteren Elektrode und der Dielektrikumschicht Oxidation auf, weil leitendes Polysilizium für die oberen und unteren Elektroden verwendet wird. In Folge der Oxidation bildet sich ein natives Oxid, wodurch ein Problem der Abnahme der Gesamtgröße der Kapazität verursacht wird. Um ein solches Problem zu lösen, wurde ein Metall/Isolator/Metall-(MIM)-Aufbau auf den Kondensator angewendet. Weil der Kondensator mit dem MIM-Aufbau keine in ihm durch Verarmung entwickelte parasitäre Kapazität aufweist, wird der Kondensator mit dem MIM-Aufbau im Allgemeinen von hochwertigen Halbleiterbauelementen verwendet, die einen hohen Gütefaktor verlangen. Des Weiteren kann durch Verwendung eines Stapelaufbaus des Kondensators von einer einzigen Schicht bis zu mehreren Schichten die große Kapazität gewährleistet werden.
  • Wie im Beispiel von 1 dargestellt, kann ein MIM-Stapelkondensator in einer Weise aufgebaut sein, dass ein erster Kondensator und ein zweiter Kondensator auf und/oder über einem Halbleitersubstrat aufgebracht sind. Der erste Kondensator kann einen Schichtaufbau aufweisen, der eine erste untere Elektrode 110 als Metallschicht auf und/oder über dem Halbleitersubstrat 100, eine erste Dielektrikumschicht 121 als Dielektrikumschicht, die auf und/oder über der ersten unteren Elektrode 110 ausgebildet ist, und eine erste obere Elektrode 122 als Metallschicht, die auf und/oder über der ersten Dielektrikumschicht 121 ausgebildet ist, umfasst. Der zweite Kondensator kann eine zweite untere Elektrode 123 als Metallschicht, die auf und/oder über der ersten oberen Elektrode 122 ausgebildet ist, eine zweite Dielektrikumschicht 130 als Dielektrikumschicht, die auf und/oder über der zweiten unteren Elektrode 123 ausgebildet ist, und eine zweite obere Elektrode 140 als Metallschicht, die auf und/oder über der zweiten Dielektrikumschicht 130 ausgebildet ist, umfassen.
  • Da die erste obere Elektrode 122 des ersten Kondensators auf und/oder über einer kleineren Fläche als die erste untere Elektrode 110 ausgebildet ist, stimmen die Flächen dieser Elektroden nicht miteinander überein. Daher wird, wenn die Elektroden des ersten Kondensators unterschiedliche Flächeninhalte haben, die Anzahl der Herstellungsprozesse erhöht, um verschiedene Masken herzustellen und anzuwenden. Zudem wird, weil der zweite Kondensator ebenfalls zwei Elektroden mit unterschiedlichen Flächeninhalten umfasst, die Anzahl der Prozesse im Vergleich zu einem Einschichtkondensator um ein Weiteres erhöht, wodurch die Fertigungseffizienz verschlechtert wird. Ferner kann sich die Kapazität verschlechtern.
  • ZUSAMMENFASSUNG
  • Ausführungsformen beziehen sich auf ein Verfahren zur Herstellung eines Halbleiterbauelements und insbesondere auf einen Stapelkondensator im Halbleiterbauelement und ein Verfahren zu seiner Herstellung.
  • Ausführungsformen beziehen sich auf einen Stapelkondensator in einem Halbleiterbauelement und ein Verfahren zu seiner Herstellung, das eine Verschlechterung der Kapazität verhindert.
  • Ausführungsformen beziehen sich auf einen Stapelkondensator in einem Halbleiterbauelement, der mindestens eines von Folgendem umfassen kann: einen ersten Kondensator, der auf und/oder über einem Halbleitersubstrat ausgebildet ist, wobei der erste Kondensator einen Schichtaufbau aufweist, der eine erste untere Elektrode, eine erste Kondensatordielektrikumschicht und eine erste obere Elektrode umfasst; und einen zweiten Kondensator, der auf und/oder über dem ersten Kondensator ausgebildet ist, wobei der zweite Kondensator einen Schichtaufbau aufweist, der eine zweite untere Elektrode, eine zweite Kondensatordielektrikumschicht und eine zweite obere Elektrode umfasst, wobei mindestens zwei von der ersten unteren Elektrode, der ersten oberen Elektrode, der zweiten unteren Elektrode und der zweiten oberen Elektrode so senkrecht zueinander angeordnet sind, dass sie den gleichen Flächeninhalt haben.
  • Ausführungsformen beziehen sich auf ein Verfahren zur Herstellung eines Stapelkondensators eines Halbleiterbauelements, das mindestens einen der folgenden Schritte umfassen kann: Ausbilden eines ersten Kondensators auf und/oder über einem Halbleitersubstrat, um einen Schichtaufbau zu haben, der aufeinander folgend eine erste untere Elektrode, eine erste Kondensatordielektrikumschicht und eine erste obere Elektrode umfasst; und dann Ausbilden eines zweiten Kondensators auf und/oder über dem ersten Kondensator, um einen Schichtaufbau zu haben, der aufeinander folgend eine zweite untere Elektrode, eine zweite Kondensatordielektrikumschicht und eine zweite obere Elektrode umfasst, wobei mindestens zwei von der ersten unteren Elektrode, der ersten oberen Elektrode, der zweiten unteren Elektrode und der zweiten oberen Elektrode so senkrecht zueinander angeordnet sind, dass sie den gleichen Flächeninhalt haben.
  • Ausführungsformen beziehen sich auf ein Halbleiterbauelement, das mindestens eines von Folgendem umfassen kann: ein Halbleitersubstrat; einen ersten Kondensator, der über dem Halbleitersubstrat ausgebildet ist und einen Schichtaufbau aufweist, der eine erste untere Elektrode, eine erste Kondensatordielektrikumschicht und eine erste obere Elektrode umfasst; und einen zweiten Kondensator, der über dem ersten Kondensator ausgebildet ist und einen Schichtaufbau aufweist, der eine zweite untere Elektrode, eine zweite Kondensatordielektrikumschicht und eine zweite obere Elektrode umfasst. Gemäß Ausführungsformen sind mindestens zwei von der ersten unteren Elektrode, der ersten oberen Elektrode, der zweiten unteren Elektrode und der zweiten oberen Elektrode so senkrecht zueinander angeordnet, dass sie den gleichen Flächeninhalt haben.
  • Ausführungsformen beziehen sich auf ein Verfahren zur Herstellung eines Halbleiterbauelements, das mindestens einen der folgenden Schritte umfassen kann: Ausbilden eines ersten Kondensators, der eine erste untere Elektrode, eine erste Kondensatordielektrikumschicht und eine erste obere Elektrode über einem Halbleitersubstrat umfasst; und dann Ausbilden eines zweiten Kondensators, der eine zweite untere Elektrode, eine zweite Kondensatordielektrikumschicht und eine zweite obere Elektrode über dem ersten Kondensator umfasst. Gemäß Ausführungsformen sind mindestens zwei von der ersten unteren Elektrode, der ersten oberen Elektrode, der zweiten unteren Elektrode und der zweiten oberen Elektrode so senkrecht gestapelt zueinander angeordnet, dass sie den gleichen Flächeninhalt haben.
  • Ausführungsformen beziehen sich auf ein Verfahren, das mindestens einen der folgenden Schritte umfassen kann: Ausbilden einer unteren Metallleitung über einem Halbleitersubstrat; und dann Ausbilden eines mit der unteren Metallleitung verbundenen ersten Kondensators, wobei der erste Kondensator eine erste untere Elektrode, eine erste obere Elektrode und eine zwischen die erste untere Elektrode und die erste obere Elektrode eingefügte erste Kondensatordielektrikumschicht umfasst; und dann Ausbilden eines mit dem ersten Kondensator verbundenen zweiten Kondensators, wobei der zweite Kondensator eine zweite untere Elektrode, eine zweite obere Elektrode und eine zwischen die zweite untere Elektrode und die zweite obere Elektrode eingefügte zweite Kondensatordielektrikumschicht umfasst; und dann gleichzeitiges Ausbilden eines ersten oberen Kontakts, der mit der zweiten unteren Elektrode verbunden ist, eines zweiten oberen Kontakts, der mit der zweiten oberen Elektrode verbunden ist, und eines dritten oberen Kontakts, der mit der unteren Metallleitung verbunden ist.
  • ZEICHNUNGEN
  • Das Beispiel von 1 stellt einen MIM-Stapelkondensator dar.
  • Die Beispiele von 2 bis 8 veranschaulichen eine Reihe von Prozessen zum Herstellen eines Stapelkondensators in einem Halbleiterbauelement gemäß Ausführungsformen.
  • BESCHREIBUNG
  • Es wird nun im Einzelnen auf Ausführungsformen Bezug genommen, von denen in den begleitenden Zeichnungen Beispiele veranschaulicht werden. Wo möglich, werden in allen Zeichnungen dieselben Bezugsziffern verwendet, um gleiche Teile zu bezeichnen.
  • Wie im Beispiel von 2 dargestellt, wird eine untere Metallleitung 14 auf und/oder über einem Halbleitersubstrat 10 ausgebildet, indem eine Metallschicht auf und/oder über dem Substrat 10 vorbereitet wird und die Metallschicht strukturiert wird. Das erste Zwischenschichtdielektrikum 12 wird auf und/oder über dem Substrat 10 ausgebildet, das mit der unteren Metallleitung 14 ausgebildet ist. Eine Vielzahl von unteren Kontakten 16 wird im ersten Zwischenschichtdielektrikum 12 ausgebildet, um in Verbindung mit der unteren Metallleitung 14 zu sein. Beispielsweise wird, nachdem eine erste Fotolackstruktur durch Fotolithografie auf und/oder über dem ersten Zwischenschichtdielektrikum 12 ausgebildet wurde, das erste Zwischenschichtdielektrikum 12 unter Verwendung der ersten Fotolackstruktur als Maske selektiv geätzt, wodurch hierin Durchkontaktierungslöcher und Gräben ausgebildet werden. Nachdem die erste Fotolackstruktur entfernt wurde, wird ein metallisches Material in die Durchkontaktierungslöcher und die Gräben eingebettet, wodurch untere Kontakte 16 ausgebildet werden. Verschiedenartige Bauelemente, die einen Transistor umfassen, können unter Verwendung üblicher Halbleiterherstellungsprozesse überdies auf und/oder über dem Substrat 10 ausgebildet werden. In einem solchen Fall kann die untere Metallleitung 14 mit dem Transistor verbunden sein.
  • Wie im Beispiel von 3 dargestellt, wird ein erster Kondensator 25, der mit einigen der Vielzahl von unteren Kontakten 16 verbunden wird, auf und/oder über dem ersten Zwischenschichtdielektrikum 12 ausgebildet. Im Einzelnen werden eine erste Metallschicht, eine erste Dielektrikumschicht und eine zweite Metallschicht aufeinander folgend auf und/oder über dem ersten Zwischenschichtdielektrikum 12 ausgebildet, und eine zweite Fotolackstruktur wird durch Ausführen von Belichten und Entwickeln bezüglich der zweiten Metallschicht unter Verwendung einer ersten Maske ausgebildet. Die erste Metallschicht und die zweite Metallschicht können aus einem von Wolfram (W), Aluminium (Al), Tantal (Ta) und Tantalnitrid (TaN) gebildet sein. Die erste Dielektrikumschicht kann aus einem von Siliziumnitrid (SiN) und Siliziumoxid (SiO2) gebildet sein. Dann werden die erste Metallschicht, die erste Dielektrikumschicht und die zweite Metallschicht unter Verwendung der zweiten Fotolackstruktur als Ätzmaske der Reihe nach geätzt, wodurch eine erste untere Elektrode 18, eine erste Kondensatordielektrikumschicht 20 und eine erste obere Elektrode 22 erhalten werden. Somit ist die Herstellung des ersten Kondensators 25, der die erste untere Elektrode 18, die erste Kondensatordielektrikumschicht 20 und die erste obere Elektrode 22 umfasst, abgeschlossen.
  • Wie im Beispiel von 4 dargestellt, wird dann, nachdem eine Dielektrikumschicht auf und/oder über der gesamten Oberfläche des ersten Kondensators 25 ausgebildet wurde, eine Planarisierung wie zum Beispiel eine chemisch-mechanische Planarisierung (CMP) ausgeführt, bis die erste obere Elektrode 22 freiliegt. Demgemäß wird das zweite Zwischenschichtdielektrikum 24 ausgebildet.
  • Wie im Beispiel von 5 dargestellt, werden eine dritte Metallschicht 26a, eine zweite Dielektrikumschicht 28a und eine vierte Metallschicht 30a der Reihe nach auf und/oder über der gesamten Oberfläche des zweiten Zwischenschichtdielektrikums 24 und der ersten oberen Elektrode 22 ausgebildet. Die dritte Metallschicht 26a und die vierte Metallschicht 30a können aus einem von Wolfram (W), Aluminium (Al), Tantal (Ta) und Tantalnitrid (TaN) gebildet sein. Die zweite Dielektrikumschicht 28a kann aus einem von Siliziumnitrid (SiN) und Siliziumoxid (SiO2) gebildet sein.
  • Wie im Beispiel von 6 dargestellt, kann dann eine dritte Fotolackstruktur unter Verwendung der ersten Maske, die zum Ausbilden des ersten Kondensators 25 verwendet wurde, auf und/oder über der vierten Metallschicht 30a ausgebildet werden. Dann wird die zweite obere Elektrode 30b ausgebildet, indem eine Ätzung bezüglich nur der vierten Metallschicht 30a ausgeführt wird, wobei die dritte Fotolackstruktur als Ätzmaske verwendet wird. Die dritte Fotolackstruktur wird entfernt, nachdem die zweite obere Elektrode 30b ausgebildet wurde. Die beim Ausbilden der ersten unteren Elektrode 18 und der ersten oberen Elektrode 22 des ersten Kondensators 25 verwendete erste Maske wird noch beim Ausbilden der zweiten oberen Elektrode 30b des zweiten Kondensators 35 verwendet. Infolgedessen können die Elektroden 18, 22 und 30b so ausge bildet werden, dass sie die gleiche Breite und/oder den gleichen Flächeninhalt haben und auch senkrecht angeordnet sind.
  • Wie im Beispiel von 7 dargestellt, kann dann durch Ausführen von Belichten und Entwickeln unter Verwendung einer zweiten Maske eine vierte Fotolackstruktur auf und/oder über der zweiten Dielektrikumschicht 28a ausgebildet werden, die mit der zweiten oberen Elektrode 30b ausgebildet ist. Die vierte Fotolackstruktur kann mit einer größeren Breite und/oder Fläche als die zweite und die dritte Fotolackstruktur ausgebildet werden. Im Wesentlichen bedeckt die vierte Fotolackstruktur nicht nur die zweite obere Elektrode 30b, sondern auch die Oberfläche der zweiten Dielektrikumschicht 28a, die um die zweite obere Elektrode 30b ausgebildet ist. Beispielsweise kann die vierte Fotolackstruktur eine Breite und/oder Fläche rundherum innerhalb des selben Abstands von der zweiten oberen Elektrode 30b bedecken. Die zweite Dielektrikumschicht 28a wird unter Verwendung der vierten Fotolackstruktur als Ätzmaske geätzt, wodurch die zweite Kondensatordielektrikumschicht 28b ausgebildet wird, die eine größere Breite und/oder einen größeren Flächeninhalt als die zweite obere Elektrode 30b hat. Nach dem Ätzen der zweiten Dielektrikumschicht 28a wird die dritte Metallschicht 26a unter Verwendung der vierten Fotolackstruktur als Ätzmaske geätzt, wodurch die zweite untere Elektrode 26b ausgebildet wird, die eine größere Breite und/oder einen größeren Flächeninhalt als die zweite obere Elektrode 30b hat. Die zweite Kondensatordielektrikumschicht 28b und die zweite untere Elektrode 26b sind senkrecht zueinander angeordnet und haben die gleiche Breite und/oder den gleichen Flächeninhalt. Die zweite untere Elektrode 26b ist in Kontakt mit der ersten oberen Elektrode 22. Somit ist der zweite Kondensator 35 ausgebildet, der die zweite untere Elektrode 26b, die zweite Kondensatordielektrikumschicht 28b und die zweite obere Elektrode 30b umfasst.
  • Wie im Beispiel von 8 dargestellt, wird eine Dielektrikumschicht auf und/oder über der gesamten Oberfläche des zweiten Zwischenschichtdielektrikums 24 ausgebildet, das mit dem zweiten Kondensator 35 ausgebildet ist. Dann wird eine Planarisierung wie zum Beispiel CMP ausgeführt, bis die zweite obere Elektrode 30b freiliegt, wodurch das dritte Zwischenschichtdielektrikum 32 ausgebildet wird. Demnach werden das dritte Zwischenschichtdielektrikum 32 und der zweite Kondensator 35, ein viertes Zwischenschichtdielektrikum 34 und ein fünftes Zwischenschichtdielektrikum 36 der Reihe nach auf und/oder über dem Substrat 10 ausgebildet. Das fünfte Zwischenschichtdielektrikum 36, das vierte Zwischenschichtdielektrikum 34, das dritte Zwischenschichtdielektrikum 32 und das zweite Zwischenschichtdielektrikum 24 werden beispielsweise durch Fotolithografie strukturiert, wodurch Gräben und Durchkontaktierungslöcher ausgebildet werden. Dann werden eine obere Metallleitung 40 und eine Vielzahl von oberen Kontakten 38a, 38b und 38c, die mit der oberen Metallleitung 40 verbunden sind, durch Einbetten von Metall in die Gräben und Durchkontaktierungslöcher ausgebildet. Nachstehend wird das Ausbilden der oberen Metallleitung 40 und der Vielzahl von oberen Kontakten 38a, 38b und 38c detaillierter beschrieben.
  • Beispielsweise wird, nachdem das vierte Zwischenschichtdielektrikum 34 ausgebildet wurde, eine Kontakt-Fotolackstruktur auf und/oder über dem vierten Zwischenschichtdielektrikum 34 ausgebildet. Unter Verwendung der Kontakt-Fotolackstruktur als Ätzmaske werden das vierte Zwischenschichtdielektrikum 34, das dritte Zwischenschichtdielektrikum 32 und das zweite Zwischenschichtdielektrikum 28b selektiv geätzt. Dementspre chend werden ein erstes Durchkontaktierungsloch, das einen Teil der zweiten unteren Elektrode 26b freilegt, ein zweites Durchkontaktierungsloch, das einen Teil der zweiten oberen Elektrode 30b freilegt, und ein drittes Durchkontaktierungsloch, das irgendeinen der Vielzahl von unteren Kontakten 16 freilegt, ausgebildet. Anschließend werden der erste obere Kontakt 38a, der zweite obere Kontakt 38b und der dritte obere Kontakt 38c durch Einbetten von Metall in das erste Durchkontaktierungsloch, das zweite Durchkontaktierungsloch beziehungsweise das dritte Durchkontaktierungsloch ausgebildet. Das fünfte Zwischenschichtdielektrikum 36 wird auf und/oder über dem vierten Zwischenschichtdielektrikum 34 ausgebildet, das die Vielzahl von oberen Kontakten 38a, 38b und 38c umfasst. Dann wird das fünfte Zwischenschichtdielektrikum 36 strukturiert, um hierdurch den Graben zum Freilegen der oberen Kontakte 38a, 38b und 38c auszubilden. Metall wird in den Graben eingebettet, wodurch die oberen Metallleitung 40 ausgebildet wird.
  • Allerdings ist das oben beschriebene Verfahren zum Ausbilden der oberen Kontakte 38a, 38b und 38c und der Metallleitung 40 nur beispielhaft, beschränkt aber nicht die Ausführungsformen. Beispielsweise kann der erste obere Kontakt 38a durch Einbetten von Metall in das Durchkontaktierungsloch ausgebildet werden, das durch Strukturieren des vierten Zwischenschichtdielektrikums 34, des dritten Zwischenschichtdielektrikums 32 und des zweiten Kondensatorzwischenschichtdielektrikums 28b ausgebildet wurde, um die obere Metallleitung 40 mit der zweiten unteren Elektrode 26b zu verbinden. Des Weiteren kann der zweite obere Kontakt 38b durch Einbetten von Metall in das Durchkontaktierungsloch ausgebildet werden, das durch Strukturieren des vierten Zwischenschichtdielektrikums 34 ausgebildet wurde, um die obere Metallleitung 40 mit der zweiten oberen Elektrode 30b des zweiten Kondensators 35 zu verbinden. Ferner kann der dritte obere Kontakt 38c durch Einbetten von Metall in das Durchkontaktierungsloch ausgebildet werden, das durch Strukturieren des vierten Zwischenschichtdielektrikums 34, des dritten Zwischenschichtdielektrikums 32 und des zweiten Zwischenschichtdielektrikums 24 ausgebildet wurde, um die obere Metallleitung 40 mit dem unteren Kontakt 16 zu verbinden, der mit der unteren Metallleitung 14 verbunden ist. Der untere Kontakt ist mit der ersten unteren Elektrode 18 des ersten Kondensators 25 durch die untere Metallleitung 14 verbunden. Die obere Metallleitung 40 wird durch Einbetten von Metall in den Graben ausgebildet, der durch Strukturieren des fünften Zwischenschichtdielektrikums 36 ausgebildet wurde. Somit ist die Herstellung des Stapelkondensators abgeschlossen, der einen ersten Kondensator 25, der die erste untere Elektrode 18 und die erste obere Elektrode 22 umfasst, und einen zweiten Kondensator 35, der die zweite untere Elektrode 26b und die zweite obere Elektrode 30b umfasst, aufweist.
  • Wie man aus der obigen Beschreibung ersehen kann, sind beim Stapelkondensator gemäß Ausführungsformen die erste untere Elektrode 18 und die erste obere Elektrode 22 des ersten Kondensators 25 senkrecht zur zweiten oberen Elektrode 30b des zweiten Kondensators 35 angeordnet und haben die gleiche Breite und/oder den gleichen Flächeninhalt miteinander. Daher entsprechen sich die Fläche, die sich über die Elektroden 18 und 22 des ersten Kondensators 25 erstreckt, und die Fläche, die sich über die Elektrode 30b des zweiten Kondensators 35 erstreckt. Entsprechend wird die Anzahl von Prozessen zum Ausbilden der Elektroden des ersten Kondensators 25 und des zweiten Kondensators 35 gemäß Ausführungsformen im Vergleich zu anderen Verfahren zur Herstellung von Elektroden von ers ten und zweiten Kondensatoren reduziert, welche die dedizierte Herstellung und Anwendung von Masken für die Elektroden erfordern. Folglich wird die Prozesseffizienz in hohem Maß verbessert und zugleich eine Verschlechterung der Kapazität vermieden.
  • Wie im Beispiel von 8 dargestellt, kann ein Halbleiterbauelement 800 gemäß Ausführungsformen das Substrat 10, das erste Zwischenschichtdielektrikum 12, die untere Metallleitung 14, eine Vielzahl von unteren Kontakten 16, das zweite Zwischenschichtdielektrikum 24, das dritte Zwischenschichtdielektrikum 32, den Stapelkondensator 37, das vierte Zwischenschichtdielektrikum 34, eine Vielzahl von oberen Kontakten 38a, 38b und 38c, das fünfte Zwischenschichtdielektrikum 36 und die obere Metallleitung 40 umfassen. Das erste Zwischenschichtdielektrikum 12 ist auf und/oder über dem Substrat 10 ausgebildet, während die untere Metallleitung 14 und eine Vielzahl von unteren Kontakten 16 im ersten Zwischenschichtdielektrikum 12 ausgebildet sind. Das zweite Zwischenschichtdielektrikum 24 ist auf und/oder über dem ersten Zwischenschichtdielektrikum 12 ausgebildet und das dritte Zwischenschichtdielektrikum 32 ist auf und/oder über dem zweiten Zwischenschichtdielektrikum 24 ausgebildet. Gemäß Ausführungsformen hat der Stapelkondensator 37 einen Schichtaufbau, bei dem der zweite Kondensator 35 auf und/oder über und in elektrischer Verbindung mit dem ersten Kondensator 25 aufgebracht ist. Der erste Kondensator 25 kann die erste untere Elektrode 18, die erste Kondensatordielektrikumschicht 20 und die erste obere Elektrode 22 umfassen, die der Reihe nach aufgebracht werden. Der zweite Kondensator 35 kann die zweite untere Elektrode 26b, die zweite Kondensatordielektrikumschicht 28b und die zweite obere Elektrode 30b umfassen, die der Reihe nach aufgebracht werden. Die erste untere Elektrode 18 und die erste obere Elektrode 22 des ersten Kondensators 25 sind so senkrecht zueinander angeordnet, dass sie die gleiche Breite und/oder den gleichen Flächeninhalt haben. Alternativ kann die erste untere Elektrode 18 des ersten Kondensators 25 senkrecht zur zweiten oberen Elektrode 30b des zweiten Kondensators 35 angeordnet sein. Des Weiteren kann die erste obere Elektrode 22 des ersten Kondensators 25 so senkrecht zur zweiten oberen Elektrode 30b des zweiten Kondensators 35 angeordnet sein, dass sie die gleiche Breite und/oder den gleichen Flächeninhalt hat. Demgemäß können die erste untere Elektrode 18 und die erste obere Elektrode 22 des ersten Kondensators 25 und die zweite obere Elektrode 30b des zweiten Kondensators 35 so senkrecht zueinander angeordnet sein, dass sie die gleiche Breite und/oder den gleichen Flächeninhalt mit Bezug auf einander haben. Im Einzelnen ist der erste Kondensator 25 auf und/oder über dem ersten Zwischenschichtdielektrikum 12 ausgebildet und der zweite Kondensator 35 ist im dritten Zwischenschichtdielektrikum 32 ausgebildet. Das vierte Zwischenschichtdielektrikum 34 ist auf und/oder über dem dritten Zwischenschichtdielektrikum 32 ausgebildet. Die erste untere Elektrode 18 des ersten Kondensators 25 ist mit den unteren Kontakten 16 verbunden, die im ersten Zwischenschichtdielektrikum 12 ausgebildet sind. Der erste obere Kontakt 38a der oberen Kontakte 38a, 38b und 38c ist mit der zweiten unteren Elektrode 26b des zweiten Kondensators 35 verbunden. Der zweite obere Kontakt 38b der oberen Kontakte 38a, 38b und 38c ist mit der zweiten oberen Elektrode 30b verbunden. Ein dritter oberer Kontakt 38c aus der Vielzahl von oberen Kontakten 38a, 38b und 38c ist mit irgendeinem der unteren Kontakte 16 verbunden. Das fünfte Zwischenschichtdielektrikum 36 ist auf und/oder über dem vierten Zwischenschichtdielektrikum 34 ausgebildet. Die obere Metallleitung 40 ist im fünften Zwischenschichtdielektrikum 36 aus gebildet. Die jeweiligen oberen Kontakte 38a, 38b und 38c sind mit der oberen Metallleitung 40 verbunden.
  • Wie hier beschrieben, ist der Stapelkondensator derart aufgebaut, dass die Elektroden 18 und 22 des ersten Kondensators 25 und die zweite obere Elektrode 30b des zweiten Kondensators 35 senkrecht zueinander angeordnet sind und die gleiche Breite und/oder den gleichen Flächeninhalt haben. Daher ist der Herstellungsprozess des Stapelkondensators vereinfacht, wodurch eine Verschlechterung der Kapazität vermieden wird.
  • Wie aus der hierin enthaltenen Beschreibung ersichtlich ist, sind gemäß Ausführungsformen bei einem Stapelkondensator in einem Halbleiterbauelement und einem Verfahren zu seiner Herstellung Elektroden eines ersten Kondensators und eine obere Elektrode eines zweiten Kondensators senkrecht angeordnet und entsprechen einander in Hinblick auf die Breite und/oder den Flächeninhalt. Daher kann die Herstellung des Stapelkondensators vereinfacht werden, wodurch die Verschlechterung der Kapazität vermieden wird.
  • Obwohl Ausführungen mit Bezug auf eine Anzahl erläuternder Ausführungsbeispiele beschrieben wurden, sei bemerkt, dass zahlreiche weitere Abwandlungen und Ausführungen durch Fachleute entworfen werden können, welche unter Prinzip und Umfang der vorliegenden Offenbarung fallen. Insbesondere sind viele Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen der fraglichen Kombinationsanordnung innerhalb des Umfangs der Offenbarung, der Zeichnungen und der beige fügten Ansprüche möglich. Zusätzlich zu Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen sind alternative Verwendungen gleichfalls für Fachleute ersichtlich.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - KR 10-2007-0103974 [0001]

Claims (20)

  1. Halbleiterbauelement, umfassend: ein Halbleitersubstrat; einen ersten Kondensator, der über dem Halbleitersubstrat ausgebildet ist und einen Schichtaufbau aufweist, der eine erste untere Elektrode, eine erste Kondensatordielektrikumschicht und eine erste obere Elektrode umfasst; und einen zweiten Kondensator, der über dem ersten Kondensator ausgebildet ist und einen Schichtaufbau aufweist, der eine zweite untere Elektrode, eine zweite Kondensatordielektrikumschicht und eine zweite obere Elektrode umfasst, wobei mindestens zwei von der ersten unteren Elektrode, der ersten oberen Elektrode, der zweiten unteren Elektrode und der zweiten oberen Elektrode so senkrecht zueinander angeordnet sind, dass sie den gleichen Flächeninhalt haben.
  2. Halbleiterbauelement nach Anspruch 1, bei dem die erste untere Elektrode, die erste obere Elektrode und die zweite obere Elektrode senkrecht zueinander gestapelt sind und den gleichen Flächeninhalt haben.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem die erste Kondensatordielektrikumschicht zwischen die erste untere Elektrode und die erste obere Elektrode eingefügt ist und den gleichen Flächeninhalt wie die erste untere Elektrode und die erste obere Elektrode hat.
  4. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem die zweite untere Elektrode und die zweite Kondensatordielektrikumschicht senkrecht zueinander gestapelt sind und den gleichen Flächeninhalt haben.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, ferner umfassend: eine untere Metallleitung, die über dem Halbleitersubstrat und unter dem ersten Kondensator ausgebildet ist; und ein erstes Zwischenschichtdielektrikum, das über der unteren Metallleitung ausgebildet ist; eine Vielzahl von unteren Kontakten, die im ersten Zwischenschichtdielektrikum ausgebildet und mit der unteren Metallleitung verbunden sind, wobei irgendeiner der Vielzahl von unteren Kontakten mit der ersten unteren Elektrode verbunden ist.
  6. Halbleiterbauelement nach Anspruch 5, ferner umfassend: ein zweites Zwischenschichtdielektrikum, das über dem ersten Zwischenschichtdielektrikum ausgebildet ist; ein drittes Zwischenschichtdielektrikum, das über dem zweiten Zwischenschichtdielektrikum ausgebildet ist, um den zweiten Kondensator zu beinhalten; ein viertes Zwischenschichtdielektrikum, das über dem dritten Zwischenschichtdielektrikum ausgebildet ist; ein erster oberer Kontakt, der sich durch das dritte Zwischenschichtdielektrikum, das vierte Zwischenschichtdielektrikum und die zweite Kondensatordielektrikumschicht erstreckt und mit der zweiten unteren Elektrode verbunden ist; ein zweiter oberer Kontakt, der sich durch das vierte Zwischenschichtdielektrikum erstreckt und mit der zweiten oberen Elektrode verbunden ist; und ein dritter oberer Kontakt, der mit irgendeinem der unteren Kontakte verbunden ist, indem er das vierte Zwischenschichtdielektrikum, das dritte Zwischenschichtdielektrikum und das zweite Zwischenschichtdielektrikum durchdringt; wobei der erste Kondensator im zweiten Zwischenschichtdielektrikum ausgebildet ist und der zweite Kondensator im dritten Zwischenschichtdielektrikum ausgebildet ist.
  7. Halbleiterbauelement nach Anspruch 6, ferner umfassend: ein fünftes Zwischenschichtdielektrikum, das über dem vierten Zwischenschichtdielektrikum ausgebildet ist; und eine obere Metallleitung, die mit dem ersten Kontakt, dem zweiten Kontakt und dem dritten Kontakt verbunden ist.
  8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, bei dem die erste untere Elektrode, die erste obere Elektrode, die zweite untere Elektrode und die zweite obere Elektrode jeweils eines von Wolfram (W), Aluminium (Al) und Tantal (Ta) umfassen.
  9. Halbleiterbauelement nach Anspruch 8, bei dem die erste Kondensatordielektrikumschicht und die zweite Kondensatordielektrikumschicht eines von Siliziumnitrid (SiN) und Siliziumoxid (SiO2) umfassen.
  10. Verfahren zur Herstellung eines Halbleiterbauelements, umfassend: Ausbilden eines ersten Kondensators, der eine erste untere Elektrode, eine erste Kondensatordielektrikumschicht und eine erste obere Elektrode über einem Halbleitersubstrat umfasst; und dann Ausbilden eines zweiten Kondensators, der eine zweite untere Elektrode, eine zweite Kondensatordielektrikumschicht und eine zweite obere Elektrode über dem ersten Kondensator umfasst, wobei mindestens zwei von der ersten unteren Elektrode, der ersten oberen Elektrode, der zweiten unteren Elektrode und der zweiten oberen Elektrode so senkrecht gestapelt zueinander angeordnet sind, dass sie den gleichen Flächeninhalt haben.
  11. Verfahren nach Anspruch 10, bei dem die erste untere Elektrode, die erste obere Elektrode und die zweite obere Elektrode so ausgebildet sind, dass sie den gleichen Flächeninhalt haben.
  12. Verfahren nach Anspruch 10 oder 11, bei dem das Ausbilden des ersten Kondensators umfasst: aufeinander folgendes Ausbilden einer ersten Metallschicht, einer ersten Dielektrikumschicht und einer zweiten Metallschicht über dem Halbleitersubstrat; und dann Ausbilden einer ersten Fotolackstruktur über der zweiten Metallschicht unter Verwendung einer ersten Maske; und dann Ausbilden der zweiten oberen Elektrode, der ersten Kondensatordielektrikumschicht und der zweiten oberen Elektrode durch aufeinander folgendes Ätzen der zweiten Metallschicht, der ersten Dielektrikumschicht und der ersten Metallschicht unter Verwendung der ersten Fotolackstruktur als Ätzmaske.
  13. Verfahren nach Anspruch 12, bei dem die erste Metallschicht und die zweite Metallschicht eines von Wolfram (W), Aluminium (Al), Tantal (Ta) und Tantalnitrid (TaN) umfassen, und die erste Dielektrikumschicht eines von Siliziumnitrid (SiN) und Siliziumoxid (SiO2) umfasst.
  14. Verfahren nach einem der Ansprüche 10 bis 13, bei dem das Ausbilden des zweiten Kondensators umfasst: aufeinander folgendes Ausbilden einer dritten Metallschicht, einer zweiten Dielektrikumschicht und einer vierten Metall schicht über dem zweiten Zwischenschichtdielektrikum und der ersten oberen Elektrode; und dann Ausbilden einer zweiten Fotolackstruktur über der vierten Metallschicht unter Verwendung der ersten Maske; und dann Ausbilden der zweiten oberen Elektrode durch Ätzen der vierten Metallschicht unter Verwendung der zweiten Fotolackstruktur als Ätzmaske; und dann Ausbilden einer dritten Fotolackstruktur unter Verwendung einer zweiten Maske; und dann Ausbilden der zweiten Kondensatordielektrikumschicht und der zweiten unteren Elektrode durch Ätzen der zweiten Dielektrikumschicht und der dritten Metallschicht unter Verwendung der dritten Fotolackstruktur als Ätzmaske, wobei die zweite untere Elektrode einen größeren Flächeninhalt als die zweite obere Elektrode hat.
  15. Verfahren nach Anspruch 14, bei dem die dritte Metallschicht und die vierte Metallschicht eines von Wolfram (W), Aluminium (Al), Tantal (Ta) und Tantalnitrid (TaN) umfassen, und die zweite Dielektrikumschicht eines von Siliziumnitrid (SiN) und Siliziumoxid (SiO2) umfasst.
  16. Verfahren nach einem der Ansprüche 10 bis 15, ferner umfassend vor dem Ausbilden des ersten Kondensators: Ausbilden einer unteren Metallleitung über dem Halbleitersubstrat; und dann Ausbilden eines ersten Zwischenschichtdielektrikums, das über der unteren Metallleitung ausgebildet wird, und Freilegen der unteren Metallleitung; und dann Ausbilden einer Vielzahl von unteren Kontakten, die sich durch das erste Zwischenschichtdielektrikum erstrecken und mit der unteren Metallleitung verbunden sind, wobei irgendeiner der Vielzahl von unteren Kontakten mit der ersten unteren Elektrode verbunden ist.
  17. Verfahren nach Anspruch 16, ferner umfassend nach dem Ausbilden des ersten Kondensators und vor dem Ausbilden des zweiten Kondensators: Ausbilden eines zweiten Zwischenschichtdielektrikums über dem ersten Zwischenschichtdielektrikum und dem ersten Kondensator derart, dass der erste Kondensator durch das zweite Zwischenschichtdielektrikum freigelegt wird.
  18. Verfahren nach Anspruch 17, ferner umfassend nach dem Ausbilden des zweiten Kondensators: Ausbilden eines dritten Zwischenschichtdielektrikums, das über dem zweiten Zwischenschichtdielektrikum und dem zweiten Kondensator derart ausgebildet wird, dass der zweite Kondensator durch das dritte Zwischenschichtdielektrikum freigelegt wird; und dann Ausbilden eines vierten Zwischenschichtdielektrikums über dem dritten Zwischenschichtdielektrikum und dem zweiten Kondensator; und dann gleichzeitiges Ausbilden eines ersten oberen Kontakts, der sich durch das dritte Zwischenschichtdielektrikum, das vierte Zwischenschichtdielektrikum und die zweite Kondensatordielektrikumschicht erstreckt und mit der zweiten unteren Elektrode verbunden ist, eines zweiten oberen Kontakts, der sich durch das vierte Zwischenschichtdielektrikum erstreckt und mit der zweiten oberen Elektrode verbunden ist, und eines dritten oberen Kontakts, der mit irgendeinem der unteren Kontakte verbunden ist, indem er das vierte Zwischenschichtdielektrikum, das dritte Zwischenschichtdielektrikum und das zweite Zwischenschichtdielektrikum durchdringt.
  19. Verfahren, umfassend: Ausbilden einer unteren Metallleitung über einem Halbleitersubstrat; und dann Ausbilden eines ersten Kondensators, der mit der unteren Metallleitung verbunden ist, wobei der erste Kondensator eine erste untere Elektrode, eine erste obere Elektrode und eine zwischen die erste untere Elektrode und die erste obere Elektrode eingefügte erste Kondensatordielektrikumschicht umfasst; und dann Ausbilden eines mit dem ersten Kondensator verbundenen zweiten Kondensators, wobei der zweite Kondensator eine zweite untere Elektrode, eine zweite obere Elektrode und eine zwischen die zweite untere Elektrode und die zweite obere Elektrode eingefügte zweite Kondensatordielektrikumschicht umfasst; und dann gleichzeitiges Ausbilden eines ersten oberen Kontakts, der mit der zweiten unteren Elektrode verbunden ist, eines zweiten oberen Kontakts, der mit der zweiten oberen Elektrode verbunden ist, und eines dritten oberen Kontakts, der mit der unteren Metallleitung verbunden ist.
  20. Verfahren nach Anspruch 19, bei dem die erste untere Elektrode, die erste obere Elektrode und die zweite obere Elektrode alle den gleichen Flächeninhalt haben.
DE102008048651A 2007-10-16 2008-09-24 Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren Expired - Fee Related DE102008048651B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0103974 2007-10-16
KR1020070103974A KR100902581B1 (ko) 2007-10-16 2007-10-16 반도체 소자의 스택 커패시터 및 그의 형성방법

Publications (2)

Publication Number Publication Date
DE102008048651A1 true DE102008048651A1 (de) 2009-04-23
DE102008048651B4 DE102008048651B4 (de) 2010-11-04

Family

ID=40459148

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008048651A Expired - Fee Related DE102008048651B4 (de) 2007-10-16 2008-09-24 Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren

Country Status (6)

Country Link
US (1) US7943476B2 (de)
JP (1) JP2009099991A (de)
KR (1) KR100902581B1 (de)
CN (1) CN101414606B (de)
DE (1) DE102008048651B4 (de)
TW (1) TW200919705A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021127166A1 (de) 2020-11-05 2022-05-05 International Business Machines Corporation Mim-kondensatorstrukturen

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101400061B1 (ko) 2007-12-07 2014-06-27 삼성전자주식회사 커패시터, 커패시터를 포함하는 반도체 장치, 커패시터의형성 방법 및 커패시터를 포함하는 반도체 장치의 제조방법
CN101621081B (zh) * 2009-08-06 2010-12-08 无锡市晶源微电子有限公司 一种半导体制造工艺中叠加电容的结构
US20120235274A1 (en) * 2011-03-14 2012-09-20 Doyle Brian S Semiconductor structure having an integrated double-wall capacitor for embedded dynamic random access memory (edram) and method to form the same
US9082555B2 (en) 2011-08-22 2015-07-14 Micron Technology, Inc. Structure comprising multiple capacitors and methods for forming the structure
US9761655B1 (en) 2016-06-20 2017-09-12 International Business Machines Corporation Stacked planar capacitors with scaled EOT
CN107068650A (zh) * 2016-11-25 2017-08-18 深圳天德钰电子有限公司 电容器、电容器的制造方法及半导体集成电路
US10998025B2 (en) 2019-02-27 2021-05-04 Kepler Computing, Inc. High-density low voltage non-volatile differential memory bit-cell with shared plate-line
US11476261B2 (en) 2019-02-27 2022-10-18 Kepler Computing Inc. High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor
US11222841B2 (en) 2019-09-05 2022-01-11 Texas Instruments Incorporated Stacked capacitor
CN110767650B (zh) * 2019-09-20 2021-12-10 福建省福联集成电路有限公司 一种提高抗击穿能力的smim电容结构及制作方法
CN113451314B (zh) 2020-02-20 2023-10-31 长江存储科技有限责任公司 具有xtacking架构的dram存储器件
CN113903749A (zh) 2020-05-29 2022-01-07 长江存储科技有限责任公司 垂直存储器件
US20220199519A1 (en) * 2020-12-21 2022-06-23 Intel Corporation Metal insulator metal (mim) capacitor with perovskite dielectric
US11716858B1 (en) 2021-05-07 2023-08-01 Kepler Computing Inc. Ferroelectric device film stacks with texturing layer which is part of a bottom electrode and a barrier, and method of forming such
US11527277B1 (en) 2021-06-04 2022-12-13 Kepler Computing Inc. High-density low voltage ferroelectric memory bit-cell
US12034039B2 (en) 2021-10-18 2024-07-09 Globalfoundries Singapore Pte. Ltd. Three electrode capacitor structure using spaced conductive pillars
US12108609B1 (en) 2022-03-07 2024-10-01 Kepler Computing Inc. Memory bit-cell with stacked and folded planar capacitors
US20230395134A1 (en) 2022-06-03 2023-12-07 Kepler Computing Inc. Write disturb mitigation for non-linear polar material based multi-capacitor bit-cell
US12550723B2 (en) * 2022-08-01 2026-02-10 Globalfoundries Singapore Pte. Ltd. Structure for capacitor having defect-preventing regions in metal electrode
US12347476B1 (en) 2022-12-27 2025-07-01 Kepler Computing Inc. Apparatus and method to improve sensing noise margin in a non-linear polar material based bit-cell
US12334127B2 (en) 2023-01-30 2025-06-17 Kepler Computing Inc. Non-linear polar material based multi-capacitor high density bit-cell

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070103974A (ko) 2006-04-20 2007-10-25 한국정보통신주식회사 유선 브이오아이피 게이트웨이 기능을 구비한 카드단말 및이를 위한 기록매체

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736448A (en) * 1995-12-04 1998-04-07 General Electric Company Fabrication method for thin film capacitors
US6838717B1 (en) * 2000-08-31 2005-01-04 Agere Systems Inc. Stacked structure for parallel capacitors and method of fabrication
US6680521B1 (en) 2003-04-09 2004-01-20 Newport Fab, Llc High density composite MIM capacitor with reduced voltage dependence in semiconductor dies
US6949442B2 (en) * 2003-05-05 2005-09-27 Infineon Technologies Ag Methods of forming MIM capacitors
US7317221B2 (en) * 2003-12-04 2008-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. High density MIM capacitor structure and fabrication process
KR100634000B1 (ko) * 2003-12-31 2006-10-13 동부일렉트로닉스 주식회사 엠아이엠 캐패시터 형성 방법
KR100549002B1 (ko) * 2004-02-04 2006-02-02 삼성전자주식회사 복층 엠아이엠 커패시터를 갖는 반도체소자 및 그것을제조하는 방법
KR20050120928A (ko) * 2004-06-21 2005-12-26 삼성전자주식회사 아날로그 소자의 엠. 아이. 엠(mim) 커패시터 형성방법
KR100624906B1 (ko) * 2004-06-25 2006-09-19 매그나칩 반도체 유한회사 반도체 소자의 병렬 커패시터
JP2006049486A (ja) * 2004-08-03 2006-02-16 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100624326B1 (ko) * 2004-12-31 2006-09-19 동부일렉트로닉스 주식회사 반도체장치의 커패시터 제조방법
KR20070052484A (ko) * 2005-11-17 2007-05-22 매그나칩 반도체 유한회사 엠아이엠 캐패시터 및 그 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070103974A (ko) 2006-04-20 2007-10-25 한국정보통신주식회사 유선 브이오아이피 게이트웨이 기능을 구비한 카드단말 및이를 위한 기록매체

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021127166A1 (de) 2020-11-05 2022-05-05 International Business Machines Corporation Mim-kondensatorstrukturen

Also Published As

Publication number Publication date
DE102008048651B4 (de) 2010-11-04
KR20090038599A (ko) 2009-04-21
US7943476B2 (en) 2011-05-17
CN101414606B (zh) 2012-07-25
JP2009099991A (ja) 2009-05-07
TW200919705A (en) 2009-05-01
CN101414606A (zh) 2009-04-22
US20090096062A1 (en) 2009-04-16
KR100902581B1 (ko) 2009-06-11

Similar Documents

Publication Publication Date Title
DE102008048651A1 (de) Stapelkondensator in einem Halbleiterbauelement und Verfahren zu seiner Herstellung
EP1573819B1 (de) Verfahren zum herstellen einer kondensatoranordnung und kondensatoranordnung
DE602004003476T2 (de) Kondensator, halbleiterbauelement mit einem kondensator und verfahren zur herstellung derselben
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE69315278T2 (de) Anschlussflächen-Struktur einer integrierten Schaltung und Verfahren zu ihrer Herstellung
DE19704149B4 (de) Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung
DE102020008064A1 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102010045055B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung
DE4442432C2 (de) Verfahren zum Herstellen von Kondensatoren in Halbleiterspeichervorrichtungen
DE102018107387A1 (de) Metallisolatormetallkondensatorstruktur mit hoher Kapazität
DE112021004450T5 (de) Dreidimensionaler metall-isolator-metall- (mim-) kondensator
DE102008029794A1 (de) Metall-Isolator-Metall-Kondensator und Verfahren zu dessen Herstellung
DE102013112137A1 (de) Verfahren zum Verarbeiten eines Dies
DE102011100779B4 (de) Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
DE112018003821T5 (de) Systeme und verfahren zum ausbilden eines in einer integrierten schaltungsanordnung integrierten dünnfilmwiderstandes
DE10318422B4 (de) Hochfrequenz-Bipolartransistor mit Silizidregion und Verfahren zur Herstellung desselben
DE112014001430T5 (de) Herstellungsverfahren für Halbleitervorrichtung
DE102023100359A1 (de) Transformatorelement, Halbleitervorrichtung, Verfahren zur Herstellung eines Transformatorelements, und Verfahren zur Herstellung einer Halbleitervorrichtung
DE10326087B4 (de) Bauelement mit einer Nutzstruktur und einer Hilfsstruktur
DE102006036076B4 (de) Verfahren zum Herstellen eines Kondensatorbauelements
DE112019007186T5 (de) Ausbilden eines dünnfilmwiderstands (tfr) in einem integrierten schaltkreis
DE102011053536B4 (de) Halbleiterbauelement mit einem Metallisierungssystem
WO2002029863A1 (de) Verfahren zum herstellen eines mikroelektronischen schaltkreises und mikroelektronischer schaltkreis
DE112022006702T5 (de) Metall-isolator-metall (mim) kondensatormodul mit dielektrischem seitenwandabstandshalter
EP0617463A1 (de) Herstellverfahren für ein Kontaktloch

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R020 Patent grant now final

Effective date: 20110204

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140401