DE102008029298A1

DE102008029298A1 - Integrierte Schaltung mit einem Elektrodenboden und Elektrodenseitenwand kontaktierenden Kontakt

Info

Publication number: DE102008029298A1
Application number: DE102008029298A
Authority: DE
Inventors: Jan Boris Philipp; Thomas Dr. Happ
Original assignee: Qimonda AG
Current assignee: Polaris Innovations Ltd
Priority date: 2007-06-22
Filing date: 2008-06-20
Publication date: 2009-01-02
Also published as: US20080316793A1

Abstract

Eine integrierte Schaltung weist eine erste Elektrode, eine zweite Elektrode und ein widerstandswechselndes Material zwischen der ersten Elektrode und der zweiten Elektrode auf. Die integrierte Schaltung umfasst einen Kontakt, der einen Boden- und einen ersten Seitenwandabschnitt von der ersten Elektrode kontaktiert.

Description

Allgemeiner Stand der Technik
Ein Speichertyp besteht aus einem resistiven bzw. resistiv schaltenden Speicher. Ein resistiver Speicher nutzt den ohmschen Widerstandswert eines Speicherelements, um eines oder mehrere Datenbits zu speichern. Beispielsweise kann ein Speicherelement, das so programmiert ist, dass es einen hohen Widerstandswert aufweist, einen logischen Datenbitwert mit „1" repräsentieren, und ein Speicherelement, das so programmiert ist, um einen niedrigen Widerstandswert aufzuweisen, kann den logischen Datenbitwert mit „0" darstellen. In der Regel wird der Widerstandswert des Speicherelements durch Anlegen eines Spannungsimpulses oder eines Stromimpulses in dem Speicherelement elektrisch geschaltet.
Ein resistiv schaltender Speichertyp besteht aus einem Phasenwechselspeicher. Ein Phasenwechselspeicher nutzt ein Phasenwechselmaterial in dem resistiven Speicherelement. Das Phasenwechselmaterial zeigt mindestens zwei verschiedene Zustände. Diese Zustände des Phasenwechselmaterials können als amorpher Zustand und als kristalliner Zustand bezeichnet werden, wobei der amorphe Zustand eine weniger geordnete, atomische Struktur beinhaltet und der kristalline Zustand ein stärker geordnetes Gitter aufweist. Der amorphe Zustand zeigt normalerweise eine höhere Widerstandsfähigkeit bzw. Resistivität als der kristalline Zustand. Außerdem zeigen einige Phasenwechselmaterialien multiple kristalline Zustände, z. B. einen kubisch flächenzentrierten (FCC = Face Centered Cubic) Zustand und/oder einen hexagonal dichtest gepackten (HCP = Hexagonal Closest Packing) Zustand, die unterschiedliche Resistivitäten zeigen und daher zum Speichern von Datenbits verwendet werden können. In der folgenden Beschreibung bezeichnet der amorphe Zustand generell den Zustand mit der höheren Resistivität, wogegen der kristalline Zustand allgemein durch den Zustand mit der niedrigeren Resistivität gekennzeichnet ist.
Die Phasenwechsel in Phasenwechselmaterialien können reversibel induziert werden. Auf diese Weise kann der Speicher als Reaktion auf Temperaturänderungen vom amorphen Zustand zum kristallinen Zustand und vom kristallinen Zustand zum amorphen Zustand wechseln. Die Temperaturänderungen im Phasenwechselmaterial können erhalten werden, indem durch das Phasenwechselmaterial selbst Strom hindurch geschickt wird, oder indem Strom durch ein resistives Heizelement geleitet wird, das zum Phasenwechselmaterial benachbart angeordnet ist. Bei beiden Methoden bewirkt eine gesteuerte Erwärmung des Phasenwechselmaterials einen steuerbaren Phasenwechsel innerhalb des Phasenwechselmaterials.
Ein Phasenwechselspeicher, der ein Speichermatrixfeld mit einer Vielzahl von Speicherzellen aufweist, die aus einem Phasenwechselmaterial hergestellt worden sind, kann zum Speichern von Daten unter Nutzung der Speicherzustände im Phasenwechselmaterial programmiert werden. Eine Möglichkeit, Daten aus einer solchen Phasenwechselspeicher-Einrichtung zu lesen und/oder in diese zu schreiben, besteht darin, einen Stromimpuls und/oder einen Spannungsimpuls, die in dem Phasenwechselmaterial zum Einsatz kommen, zu steuern. Der Strom- und/oder Spannungspegel entspricht im Allgemeinen der Temperatur, die in den einzelnen Speicherzellen im Phasenwechselmaterial induziert wurde.
Um Phasenwechselspeicher mit höherer Dichte zu erhalten, kann eine Phasenwechsel-Speicherzelle multiple Datenbits speichern. Eine Multibit-Speicherung in einer Phasenwechsel-Speicherzelle kann dadurch erreicht werden, indem man das Phasenwechselmaterial so programmiert, dass es Widerstandszwischenwerte oder -zustände aufweist, wobei die Multibit- oder Multilevel-Phasenwechsel-Speicherzelle mit mehr als zwei Zuständen beschrieben werden kann. Wenn die Phasenwechsel-Speicherzelle mit einem von drei verschiedenen Widerstandspegeln programmiert wird, können 1,5 Datenbits pro Zelle gespeichert werden. Wenn die Phasenwechsel-Speicherzelle mit einem von vier verschiedenen Widerstandspegeln programmiert wird, können zwei Datenbits pro Zelle gespeichert werden, und so weiter. Zum Programmieren einer Phasenwechsel-Speicherzelle mit einem Widerstandszwischenwert wird das Volumen des kristallinen Materials, das zusammen mit amorphem Material vorliegt, und folglich der Widerstand der Zellen, über eine hierfür geeignete Schreibstrategie gesteuert.
Ein Phasenwechsel-Speicherzellentyp besteht aus einer Pilzform[„Mushroom"] oder Heizelement-Speicherzelle und umfasst ein Phasenwechselmaterial zwischen einer Bodenelektrode und einer Stirnelektrode. Ein Kontakt verbindet die Bodenelektrode mit einer Zugriffseinrichtung, wie beispielsweise eine Transistor- oder Diodeneinrichtung. Die Bodenelektrode soll während eines Programmierens das Phasenwechselmaterial erwärmen, ohne dass dabei der Kontakt oder die Zugriffseinrichtung erwärmt werden.
Aus diesen und anderen Gründen besteht ein Bedarf an der vorliegenden Erfindung.
Zusammenfassung
Eine erfindungsgemäße Ausführungsform sieht eine integrierte Schaltung vor. Die integrierte Schaltung weist eine erste Elektrode, eine zweite Elektrode und ein widerstandswechselndes Material zwischen der ersten Elektrode und der zweiten Elektrode auf. Die integrierte Schaltung umfasst einen Kontakt, der einen Boden- und einen ersten Seitenwandabschnitt an der ersten Elektrode kontaktiert.
Kurze Beschreibung der Zeichnung
Die Begleitzeichnungen befinden sich anliegend, um ein besseres Verständnis für die vorliegende Erfindung zur Verfügung zu stellen, wozu sie Inhalt dieser Patentbeschreibung sind und einen wesentlichen Bestandteil zu dieser bilden. Die Zeichnung veranschaulicht die Ausführungsformen der vorliegenden Erfindung und dient zusammen mit der Beschreibung dazu, die Grundlagen der Erfindung zu erklären. Andere erfindungsgemäße Ausführungsformen und viele zu erzielende Vorteile gemäß der vorliegenden Erfindung sind leicht positiv zu erkennen, sobald sie unter Zuhilfenahme der nachfolgenden, detaillierten Beschreibung besser verstanden werden. Die Elemente der Zeichnung sind nicht unbedingt maßstabsgetreu in Bezug zueinander. Gleiche Bezugszeichen benennen entsprechend gleiche Teile.
1 ist ein Blockdiagramm, das eine Ausführungsform von einem System zeigt.
2 ist eine schematische Darstellung, die eine Ausführungsform von einer Speichervorrichtung zeigt.
3A ist eine Querschnittsdarstellung gemäß einer Ausführungsform eines Phasenwechselelements.
3B ist eine Querschnittsdarstellung gemäß einer weiteren Ausführungsform eines Phasenwechselelements.
3C ist eine Querschnittsdarstellung gemäß einer weiteren Ausführungsform eines Phasenwechselelements.
4 ist eine Querschnittsdarstellung gemäß einer Ausführungsform eines vorverarbeiteten Halbleiterscheibchens bzw. Wafers.
5 ist eine Querschnittsdarstellung gemäß einer Ausführungsform eines vorverarbeiteten Wafers und einer ersten dielektrischen Materialschicht.
6 ist eine Querschnittsdarstellung gemäß einer Ausführungsform des vorverarbeiteten Wafers und der ersten dielektrischen Materialschicht nach einem Ätzen der ersten dielektrischen Materialschicht.
7 ist eine Querschnittsdarstellung gemäß einer Ausführungsform des vorverarbeiteten Wafers, der ersten dielektrischen Materialschicht und von einer Zwischenlagen-Materialschicht.
8 ist eine Querschnittsdarstellung gemäß einer Ausführungsform des vorverarbeiteten Wafers, der ersten dielektrischen Materialschicht und der Zwischenlagen nach einem Ätzen der Zwischenlagen-Materialschicht.
9A ist eine Querschnittsdarstellung gemäß einer Ausführungsform des vorverarbeiteten Wafers, der ersten dielektrischen Materialschicht und der Zwischenlagen nach einem Ätzen des Bodenkontakts.
9B ist eine Querschnittsdarstellung gemäß einer weiteren Ausführungsform des vorverarbeiteten Wafers, der ersten dielektrischen Materialschicht und der Zwischenlagen nach einem Ätzen des Bodenkontakts.
10 ist eine Querschnittsdarstellung gemäß einer Ausführungsform des vorverarbeiteten Wafers, der ersten dielektrischen Materialschicht, der Zwischenlagen und von einer ersten Elektroden-Materialschicht.
11 ist eine Querschnittsdarstellung gemäß einer Ausführungsform des vorverarbeiteten Wafers, der ersten dielektrischen Materialschicht, der Zwischenlagen und von einer Bodenelektrode nach einem Planarisieren der ersten Elektroden-Materialschicht.
12 ist eine Querschnittsdarstellung gemäß einer Ausführungsform des vorverarbeiteten Wafers, der ersten dielektrischen Materialschicht, der Zwischenlagen, einer ersten Elektroden-Materialschicht und von einer zweiten dielektrischen Materialschicht.
13 ist eine Querschnittsdarstellung gemäß einer Ausführungsform des vorverarbeiteten Wafers, der ersten dielektrischen Materialschicht, der Zwischenlagen und von einer Bodenringelektrode nach einem Planarisieren der zweiten dielektrischen Materialschicht und der ersten Elektroden-Materialschicht.
14 ist eine Querschnittsdarstellung gemäß einer Ausführungsform des vorverarbeiteten Wafers, der ersten dielektrischen Materialschicht, der Zwischenlagen, der Bodenelektrode, von einer Phasenwechselmaterialschicht und einer zweiten Elektroden-Materialschicht.
15 ist eine Querschnittsdarstellung gemäß einer Ausführungsform des vorverarbeiteten Wafers, der ersten dielektrischen Materialschicht, der Zwischenlagen, der Bodenelektrode, von einer Phasenwechselmaterial-Speicherstelle und einer Stirnelektrode nach dem Ätzen der zweiten Elektroden-Materialschicht und der Phasenwechselmaterialschicht.
Beschreibung in den Einzelheiten
In der nachfolgenden Beschreibung in den Einzelheiten wird auf die begleitende Zeichnung Bezug genommen, die hierzu ein Bestandteil ist, und in der die Erfindung anhand einer Veranschaulichung von einzelnen Ausführungsformen dargestellt wird, wie sie ausgeführt werden kann. In dieser Hinsicht wird als Richtungsterminologie, wie „Oberseite", „Unterseite", „Vorderseite", „Rückseite", „führend", „nachfolgend" usw., Bezug auf die verwendeten Ausrichtungen in den beschriebenen Figur(en) genommen. Da die Komponenten in den Ausführungsformen der vorliegenden Erfindung in einer Reihe von unterschiedlichen Ausrichtungen angeordnet werden können, wird die Richtungsterminologie nur zum Zwecke der Veranschaulichung verwendet, wobei diese keineswegs einschränkend auszulegen ist. Es sei klargestellt, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die nachfolgende, detaillierte Beschreibung ist daher keinesfalls einschränkend auszulegen. Der Schutzumfang der vorliegenden Erfindung wird durch die anhängenden Patentansprüche definiert.
1 ist ein Blockdiagramm, das eine Ausführungsform von einem System 90 zeigt. Das System 90 umfasst einen Host-Rechner 92 und eine Speichervorrichtung 100. Der Host-Rechner 92 ist mit der Speichervorrichtung 100 über einen Kommunikationslink 94 kommunikativ verbunden. Der Host-Rechner 92 kann einen Computer (d. h. Desktop, Laptop, Handheld-Computer), ein tragbares Elektronikgerät (d. h. Mobiltelefon, Palmtop-Rechner [PDA = Personal-Digital-Assistent], MP3-Abspielgerät, Video-Abspielgerät) oder eine anderweitig geeignete Einrichtung einschließen, die einen Speicher einsetzt. Die Speichervorrichtung 100 liefert für den Host-Rechner 92 eine Speichermöglichkeit. In einer Ausführungsform umfasst die Speichervorrichtung 100 eine Phasenwechsel-Speichervorrichtung oder eine anderweitig geeignete, resistiv schaltende Speichervorrichtung oder einen widerstandsmaterialwechselnden Speicher.
2 ist eine schematische Darstellung, die eine Ausführungsform der Speichervorrichtung 100 zeigt. In einer Ausführungsform ist die Speichervorrichtung 100 eine integrierte Schaltung oder Teil einer integrierten Schaltung. Die Speichervorrichtung 100 weist eine Schreibschaltung 124, einen Controller bzw. eine Steuereinheit 120, eine Speichermatrix bzw. ein Speicherfeld 101 und eine Abtast- bzw. Leseschaltung 126 auf. Das Speicherfeld 101 umfasst eine Vielzahl von Phasenwechsel-Speicherzellen 104a–104d (nachstehend zusammenfassend als Phasenwechsel-Speicherzellen 104 bezeichnet), eine Vielzahl von Bitleitungen (BL) 112a–112b (nachstehend zusammenfassend als Bitleitungen 112 beschrieben) und eine Vielzahl von Wortleitungen (WL) 110a–110b (nachstehend zusammenfassend als Wortleitungen 110 beschrieben).
Jede Phasenwechsel-Speicherzelle 104 enthält eine Bodenelektrode, die sich in einen Bodenkontakt hinein erstreckt bzw. in diesem eingebaut ist. Die Bodenelektrode ist in ihrer Form zylindrisch oder spitz zulaufend oder sie weist eine andere geeignete Form auf. In einer Ausführungsform ist die Bodenelektrode eine Ringelektrode, die einen dielektrischen Materialkern enthält. Die Bodenelektrode stellt einen erhöhten Kontaktbereich für den Bodenkontakt bereit im Vergleich zu den Bodenelektroden, die sich nicht in den Bodenkontakt hinein erstrecken. Der erhöhte Kontaktbereich bietet eine verbesserte Speicherzellen-Betriebssicherheit aufgrund einer geringeren Wärmeableitung an der Schnittstelle zwischen der Bodenelektrode und dem Bodenkontakt.
Wie der Ausdruck „elektrisch verkoppelt" in dieser Beschreibung verwendet wird, bedeutet er nicht, dass die Elemente direkt miteinander verkoppelt sein müssen, sondern dass auch intervenierende bzw. dazwischen liegende Elemente zwischen den „elektrisch verkoppelten" Elementen vorgesehen sein können.
Das Speicherfeld 101 ist über den Signalweg 125 mit der Schreibschaltung 124, über den Signalweg 121 mit der Steuereinheit 120 und über den Signalweg 127 mit der Leseschaltung 126 elektrisch verkoppelt. Die Steuereinheit 120 ist über den Signalweg 128 mit der Schreibschaltung 124 und über den Signalweg 130 mit der Leseschaltung 126 elektrisch verkoppelt. Jede Phasenwechsel-Speicherzelle 104 ist mit einer Wortleitung 110, einer Bitleitung 112 und einem Sammel- oder Masseleiter 114 elektrisch verkoppelt. Die Phasenwechsel-Speicherzelle 104a ist mit der Bitleitung 112a, der Wortleitung 110a und dem Sammel- oder Masseleiter 114 elektrisch verkoppelt, wogegen die Phasenwechsel-Speicherzelle 104b mit der Bitleitung 112a, der Wortleitung 110b und dem Sammel- oder Masseleiter 114 elektrisch verbunden ist. Die Phasenwechsel-Speicherzelle 104c ist mit der Bitleitung 112b, der Wortleitung 110a und dem Sammel- oder Masseleiter 114 elektrisch verkoppelt, wogegen die Phasenwechsel-Speicherzelle 104d mit der Bitleitung 112b, der Wortleitung 110b und dem Sammel- oder Masseleiter 114 elektrisch verbunden ist.
Jede Phasenwechsel-Speicherzelle 104 weist ein Phasenwechselelement 106 und einen Transistor 108 auf. Wenngleich der Transistor 108 in der dargestellten Ausführungsform ein Feldeffekttransistor (FET) ist, kann der Transistor 108 in einer anderen geeigneten Ausstattungsform als ein bipolarer Transistor oder als ein 3D-Transistor strukturiert sein. In anderen Ausführungsformen kann anstelle des Transistors 108 eine diodenähnliche Struktur eingesetzt werden. Die Phasenwechsel-Speicherzelle 104a weist das Phasenwechselelement 106a und den Transistor 108a auf. Eine Seite des Phasenwechselelements 106a ist mit der Bitleitung 112a elektrisch verkoppelt, wogegen die andere Seite des Phasenwechselelements 106a mit einer Seite des Source-Drain-Durchschaltewegs des Transistors 108a elektrisch verbunden ist. Die andere Seite des Source-Drain-Durchschaltewegs des Transistors 108a ist mit dem Sammel- oder Masseleiter 114 elektrisch verkoppelt. Das Gate des Transistors 108a ist mit der Wortleitung 110a elektrisch verbunden.
Die Phasenwechsel-Speicherzelle 104b enthält ein Phasenwechselelement 106b und einen Transistor 108b. Eine Seite des Phasenwechselelements 106b ist mit der Bitleitung 112a elektrisch verkoppelt, wogegen die andere Seite des Phasenwechselelements 106b mit einer Seite des Source-Drain-Durchschaltewegs des Transistors 108b elektrisch verbunden ist. Die andere Seite des Source-Drain-Durchschaltewegs des Transistors 108b ist mit dem Sammel- oder Masseleiter 114 elektrisch verkoppelt. Das Gate des Transistors 108b ist mit der Wortleitung 110b elektrisch verbunden.
Die Phasenwechsel-Speicherzelle 104c weist das Phasenwechselelement 106c und den Transistor 108c auf. Eine Seite des Phasenwechselelements 106c ist mit der Bitleitung 112b elektrisch verkoppelt, wogegen die andere Seite des Phasenwechselelements 106c mit einer Seite des Source-Drain-Durchschaltewegs des Transistors 108c elektrisch verbunden ist. Die andere Seite des Source-Drain-Durchschaltewegs des Transistors 108c ist mit dem Sammel- oder Masseleiter 114 elektrisch verkoppelt. Das Gate des Transistors 108c ist mit der Wortleitung 110a elektrisch verbunden.
Die Phasenwechsel-Speicherzelle 104d weist das Phasenwechselelement 106d und den Transistor 108d auf. Eine Seite des Phasenwechselelements 106d ist mit der Bitleitung 112b elektrisch verkoppelt, wogegen die andere Seite des Phasenwechselelements 106d mit einer Seite des Source-Drain-Durchschaltewegs des Transistors 108d elektrisch verbunden ist. Die andere Seite des Source-Drain-Durchschaltewegs des Transistors 108d ist mit dem Sammel- oder Masseleiter 114 elektrisch verkoppelt. Das Gate des Transistors 108d ist mit der Wortleitung 110b elektrisch verbunden.
In einer anderen Ausführungsform ist jedes Phasenwechselelement 106 mit einem Sammel- oder Masseleiter 114 elektrisch verkoppelt, wobei jeder Transistor 108 mit einer Bitleitung 112 elektrisch verbunden ist. In Bezug auf die Phasenwechsel-Speicherzelle 104a ist beispielsweise eine Seite des Phasenwechselelements 106a mit dem Sammel- oder Masseleiter 114 elektrisch verkoppelt. Die andere Seite des Phasenwechselelements 106a ist mit einer Seite des Source-Drain-Durchschaltewegs des Transistors 108a elektrisch verkoppelt. Die andere Seite des Source-Drain-Durchschaltewegs des Transistors 108a ist mit der Bitleitung 112a elektrisch verbunden.
Jedes Phasenwechselelement 106 umfasst ein Phasenwechselmaterial, das aus einer Materialienvielfalt entsprechend der vorliegenden Erfindung hergestellt werden kann. Im Allgemeinen sind Chalkogenid-Verbindungen, die eines oder mehrere der Elemente aus der Gruppe IV der Tabelle des Periodensystems enthalten, für derartige Materialien geeignet. In einer Ausführungsform besteht das Phasenwechselmaterial des Phasenwechselelements 106 aus einem Chalkogenid-Verbindungsmaterial, wie beispielsweise GeSbTe, SbTe, GeTe oder AgInSbTe. In einer anderen Ausführungsform ist das Phasenwechselmaterial frei von Chalkogenid, wie zum Beispiel GeSb, GaSb, InSb oder GeGaInSb. In anderen Ausführungsformen besteht das Phasenwechselmaterial aus einem beliebig geeigneten Material, das eines oder mehrere der Elemente Ge, Sb, Te, Ga, As, In, Se und S einschließt.
Jedes Phasenwechselelement 106 kann unter dem Einfluss einer Temperaturänderung von einem amorphen Zustand in einen kristallinen Zustand wechseln oder sich von einem kristallinen Zustand in einen amorphen Zustand verändern. Das kristalline Materialvolumen, das neben dem amorphen Material im Phasenwechselmaterial in einem der Phasenwechselelemente 106a–106d vorliegt, definiert daher zwei oder mehrfache Zustände zum Speichern von Daten in einer Speichervorrichtung 100. Im amorphen Zustand zeigt ein Phasenwechselmaterial einen deutlich höheren ohmschen Widerstand als im kristallinen Zustand. Daher unterscheiden sich die zwei oder die mehrfachen Zustände in den Phasenwechselelementen 106a–106d in deren elektrischer Resistivität. In einer Ausführungsform handelt es sich bei den zwei oder mehrfachen Zuständen um zwei Zustände, und es kommt ein binäres System zur Anwendung, in dem den beiden Zuständen die Bitwerte „0" und „1" zugeordnet werden. In einer anderen Ausführungsform kann es sich bei den beiden oder mehrfachen Zuständen um drei Zustände handeln und es kann ein ternäres System eingesetzt werden, in dem den drei Zuständen die Bitwerte „0", „1" und „2" zugeordnet werden. In einer anderen Ausführungsform handelt es sich bei den beiden oder mehrfachen Zuständen um vier Zustände, denen Multibitwerte, wie zum Beispiel „00", „01", „10" und „11" zugewiesen werden können. In anderen Ausführungsformen kann es sich bei den beiden oder mehrfachen Zuständen um jede beliebige zweckentsprechende Anzahl von Zuständen im Phasenwechselmaterial eines Phasenwechselelements handeln.
Die Steuereinheit 120 weist einen Mikroprozessor, einen Mikrokontroller oder eine andere, geeignete Logikschaltung zum Steuern des Betriebs in der Speichervorrichtung 100 auf. Die Steuereinheit 120 steuert Lese- und Schreibvorgänge in der Speichervorrichtung 100, welche die Anwendung von Steuer- und Datensignalen an das Speicherfeld 101 über die Schreibschaltung 124 und die Leseschaltung 126 umfassen. In einer Ausführungsform gibt die Schreibschaltung 124 Spannungsimpulse über einen Signalweg 125 und über Bitleitungen 112 an Speicherzellen 104 aus, um die Speicherzellen zu programmieren. In anderen Ausführungsformen gibt die Schreibschaltung 124 Stromimpulse über einen Signalweg 125 und über Bitleitungen 112 an die Speicherzellen 104 zum Programmieren von den Speicherzellen aus.
Die Leseschaltung 126 liest über Bitleitungen 112 und über den Signalweg 127 jeden der beiden oder mehrfachen Zustande in den Speicherzellen 104 aus. In einer Ausführungsform führt die Leseschaltung 126 zum Auslesen des Widerstands von einer der Speicherzellen 104 Strom zu, der durch eine der Speicherzellen 104 fließt. Die Leseschaltung 126 liest dann die Spannung in dieser einen von allen Speicherzellen 104 aus. In einer Ausführungsform legt die Leseschaltung 126 in einer von den Speicherzellen 104 eine Spannung an und liest den Strom aus, der durch die eine von den Speicherzellen 104 fließt. In einer Ausführungsform legt die Schreibschaltung 124 in einer von den Speicherzellen 104 eine Spannung an und die Leseschaltung 126 liest den Strom aus, der durch die eine von den Speicherzellen 104 fließt. In einer Ausführungsform führt die Schreibschaltung 124 Strom zu, der durch die eine von den Speicherzellen 104 fließt, und die Leseschaltung 126 liest die Spannung in der einen von den Speicherzellen 104 aus.
Während einer Einstelloperation in der Phasenwechsel-Speicherzelle 104a werden ein oder mehrere Einstellstrom- oder Einstellspannungsimpulse durch die Speicherschaltung selektiv zugelassen und durch die Bitleitung 112a zum Phasenwechselelement 106a geschickt, wodurch das Phasenwechselelement 106a über dessen Kristallisationstemperatur hinaus (aber normalerweise unterhalb von dessen Schmelztemperatur) erwärmt wird, wobei die Wortleitung 110 ausgewählt wird, um den Transistor 108a zu aktivieren. Auf diese Weise erreicht während dieses Einstellungsvorgangs bzw. Sollbetriebs das Phasenwechselelement 106a dessen kristallinen Zustand oder einen teils kristallinen und teils amorphen Zustand.
Während eines Rückstellungsvorgangs [Reset-Operation] in der Phasenwechsel-Speicherzelle 104a wird durch die Schreibschaltung 124 ein Rückstellstrom- oder Rückstellspannungsimpuls selektiv zugelassen und über die Bitleitung 112a zum Phasenwechselelement 106a geschickt. Der Rückstellstrom oder die Rückstellspannung erwärmen das Phasenwechselelement 106a schnell über dessen Schmelztemperatur hinaus. Nachdem der Strom- oder Spannungsimpuls abgeschaltet worden ist, erstarrt das Phasenwechselelement 106a rasch abkühlend in einen amorphen Zustand oder in einen teils amorphen und teils kristallinen Zustand. Die Phasenwechsel-Speicherzellen 104b–104d und weitere Phasenwechsel-Speicherzellen 104 im Speichermatrixfeld 100 werden auf ähnliche Weise wie die Phasenwechsel-Speicherzelle 104a unter Anwendung eines ähnlichen Strom- oder Spannungsimpulses eingestellt und zurückgestellt.
3A ist eine Querschnittsdarstellung gemäß einer Ausführungsform eines Phasenwechselelements 200a. In einer Ausführungsform ist jedes Phasenwechselelement 106 ähnlich zu dem Phasenelement 200a. Das Phasenwechselelement 200 weist einen Bodenkontakt 202a, eine Bodenelektrode 204a, eine Phasenwechselmaterial-Speicherstelle 206, eine Stirnelektrode 208, einen Stirnkontakt 210 und dielektrisches Material 212 auf. Die Bodenelektrode 204a umfasst einen ersten Abschnitt 216a und einen zweiten Abschnitt 214.
Der Bodenkontakt 202a enthält TiN, TaN, W, Al, Ti, Ta, TiSiN, TaSiN, TiAlN, TaAlN, Cu, WN, C oder anderes, geeignetes Kontaktmaterial. Der Bodenkontakt 202a kontaktiert den Boden und die Seitenwände des ersten Abschnitts 216a der Bodenelektrode 204a. In einer Ausführungsform ist die Höhe des ersten Abschnitts 216a um mehr als 10% größer von der entscheidenden Dimension bzw. vom Durchmesser der Bodenelektrode 204a. In einer anderen Ausführungsform ist die Höhe des ersten Abschnitts 216a um mehr als 50% größer von der entscheidenden Dimension bzw. vom Durchmesser der Bodenelektrode 204a. In einer Ausführungsform weist die Bodenelektrode 204a eine sublithografische Querschnittsbreite auf. Die Bodenelektrode 204a kann TiN, TaN, W, Al, Ti, Ta, TiSiN, TaSiN, TiAlN, TaAlN, WN, C, Ru oder anderes, geeignetes Elektrodenmaterial umfassen.
Die Oberseite des zweiten Abschnitts 214 der Bodenelektrode 204a kontaktiert die Unterseite der Phasenwechselmaterial-Speicherstelle 206. Die Phasenwechselmaterial-Speicherstelle 206 besitzt eine größere Querschnittsbreite als die Bodenelektrode 204a. Die Phasenwechselmaterial-Speicherstelle 206 stellt einen Speicherplatz zum Abspeichern von einem oder von mehreren Datenbits bereit. Der aktive bzw. der sich ändernde Phasenbereich in der Phasenwechselmaterial-Speicherstelle 206 befindet sich an der Schnittstelle zwischen der Phasenwechselmaterial-Speicherstelle 206 und der Bodenelektrode 204a. In einer Ausführungsform umfasst die Phasenwechselmaterial-Speicherstelle 206 zwei oder mehrere Schichten Phasenwechselmaterials oder eine klassifizierte Zusammensetzung von zwei oder mehreren Phasenwechselmaterialien.
Die Oberseite der Phasenwechselmaterial-Speicherstelle 206 kontaktiert die Unterseite der Stirnelektrode 208. In einer Ausführungsform weist die Stirnelektrode 208 die gleiche Querschnittsbreite wie die Phasenwechselmaterial-Speicherstelle 206 auf. Die Stirnelektrode 208 kann TiN, TaN, W, Al, Ti, Ta, TiSiN, TaSiN, TaCN, TiAlN, Cu, WN, C oder anderes, geeignetes Elektrodenmaterial enthalten. Die Oberseite der Stirnelektrode 208 kontaktiert die Unterseite des Stirnkontakts 210. Der Stirnkontakt 210 enthält TiN, TaN, W, Al, Ti, Ta, TiSiN, TaSiN, TiAlN, WN, C oder anderes, geeignetes Kontaktmaterial. Der Stirnkontakt 210, die Stirnelektrode 208, die Phasenwechselmaterial-Speicherstelle 206, der zweite Abschnitt 214 der Bodenelektrode 204a und der Bodenkontakt 202a sind seitlich von dielektrischem Material 212 umgeben. Das dielektrische Material 212 kann SiO₂, SiO_x, SiN, flouriertes Silica-Glas bzw. Kieselglas (FSG), Bor-Phosphor-Silicat-Glas (BPSG), Bor-Silicat-Glas (BSG) oder anderes, geeignetes Dielektrikum-Material beinhalten.
Der Strompfad durch das Speicherelement 200a verläuft vom Stirnkontakt 210 über die Stirnelektrode 208, die Phasenwechselmaterial-Speicherstelle 206 und die Bodenelektrode 204a hin zum Bodenkontakt 202a. In einer anderen Ausführungsform verläuft der Strompfad in die umgekehrte Richtung. Während eines Betriebsvorgangs werden Strom- oder Spannungsimpulse zwischen dem Stirnkontakt 210 und dem Bodenkontakt 202a zum Programmieren des Phasenwechselelements 200a angewendet. Während eines Einstell- bzw. Sollbetriebsvorgangs im Phasenwechselelement 200a wird durch die Schreibschaltung 124 ein Sollstrom- oder Sollspannungsimpuls selektiv zugelassen und über eine Bitleitung zum Stirnkontakt 210 geschickt. Vom Stirnkontakt 210 passiert der Sollstrom- oder Sollspannungsimpuls die Stirnelektrode 208 und die Phasenwechselmaterial-Speicherstelle 206, wodurch sich das Phasenwechselmaterial über dessen Kristallisationstemperatur hinaus (aber normalerweise unterhalb von dessen Schmelztemperatur) erwärmt. Auf diese Weise erreicht das Phasenwechselmaterial während dieses Sollbetriebsvorgangs einen kristallinen Zustand oder einen teils kristallinen und teils amorphen Zustand.
Während eines Rückstellungsvorgangs im Phasenwechselelement 200a wird durch die Schreibschaltung 124 ein Rückstellstrom- oder Rückstellspannungsimpuls selektiv zugelassen und über eine Bitleitung zum Stirnkontakt 210 geschickt. Vom Stirnkontakt 210 passiert der Rückstellstrom- oder Rückstellspannungsimpuls die Stirnelektrode 208 und die Phasenwechselmaterial-Speicherstelle 206. Der Rückstellstrom oder die Rückstellspannung erwärmen das Phasenwechselmaterial schnell über dessen Schmelztemperatur hinaus. Nachdem der Strom- oder Spannungsimpuls abgeschaltet worden ist, erstarrt das Phasenwechselmaterial rasch abkühlend in einen amorphen Zustand oder in einen teils amorphen und teils kristallinen Zustand.
3B ist eine Querschnittsdarstellung gemäß einer weiteren Ausführungsform eines Phasenwechselelements 200b. Das Phasenwechselelement 200b ähnelt dem Phasenwechselelement 200a, das in Bezug auf 3A vorstehend beschrieben und veranschaulicht wurde, außer dass beim Phasenwechselelement 200b der Bodenkontakt 202a und die Bodenelektrode 204a durch den Bodenkontakt 202b und die Bodenelektrode 204b ersetzt werden. In dieser Ausführungsform weist die Bodenelektrode 204b einen ersten, spitz zulaufenden Abschnitt 216b und einen zweiten Abschnitt 214 auf. Der Bodenkontakt 202b kontaktiert den Boden und die spitz zulaufenden Seitenwände des ersten Abschnitts 216b der Bodenelektrode 204b. In einer Ausführungsform ist jedes Phasenwechselelement 106 ähnlich zu dem Phasenwechselelement 200b. Das Phasenwechselelement 200b operiert in ähnlicher Weise wie das Phasenwechselelement 200a, das vorstehend mit Bezug auf 3a beschrieben und veranschaulicht worden ist.
3C ist eine Querschnittsdarstellung gemäß einer weiteren Ausführungsform eines Phasenwechselelements 200c. Das Phasenwechselelement 200c ähnelt dem Phasenwechselelement 200a, das vorstehend in Bezug auf 3A beschrieben und veranschaulicht worden ist, außer dass beim Phasenwechselelement 200c die Bodenelektrode 204a durch die Bodenelektrode 204c ersetzt wird. In dieser Ausführungsform ist die Bodenelektrode 204c eine Ringelektrode, die einen dielektrischen oder halbleitenden Materialkern 218 enthält. In einer Ausführungsform ähnelt jedes Phasenwechselelement 106 dem Phasenwechselelement 200c. Das Phasenwechselelement 200c operiert in ähnlicher Weise wie das Phasenwechselelement 200a, das vorstehend mit Bezug auf 3A beschrieben und veranschaulicht worden ist.
Die nachfolgenden 4 bis 15 veranschaulichen Ausführungsformen zur Herstellung eines Phasenwechselelements, wie als Beispiel die Phasenwechselelemente 200a–200c, die vorstehend beschrieben und mit Bezug auf die 3A–3C dargestellt worden sind.
4 ist eine Querschnittsdarstellung gemäß einer Ausführungsform eines vorverarbeiteten Halbleiterscheibchens bzw. Wafers 220. Der vorverarbeitete Wafer 220 umfasst einen Bodenkontakt 201, dielektrisches Material 212a und untere Wafer-Schichten (die nicht dargestellt sind). In einer Ausführungsform weisen die unteren Wafer-Schichten Zugriffseinrichtungen auf, wie beispielsweise Transistoren oder Dioden, wobei jeder Transistor oder jede Diode mit einem Bodenkontakt 201 in Verbindung steht. Der Bodenkontakt 201 enthält TiN, TaN, W, Al, Ti, Ta, TiSiN, TaSiN, TiAlN, TaAlN, Cu, WN, C oder anderes, geeignetes Kontaktmaterial. Der Bodenkontakt 201 ist seitlich von dielektrischem Material 212a umgeben. Das dielektrische Material 212a kann SiO₂, SiO_x, SiN, flouriertes Silicaglas bzw. Kieselglas (FSG), Bor-Phosphor-Silicatglas (BPSG), Bor-Silicat-Glas (BSG) oder anderes, geeignetes Dielektrikum-Material enthalten.
5 ist eine Querschnittsdarstellung gemäß einer Ausführungsform eines vorverarbeiteten Wafers 220 und einer ersten dielektrischen Materialschicht 212b. Ein dielektrisches Material, wie SiO₂, SiO_x, SiN, FSG, BPSG, BSG oder anderes, geeignetes dielektrisches Material, wird über dem vorverarbeiteten Wafer 220 abgeschieden, um eine erste dielektrische Materialschicht 212b bereitzustellen. Die erste dielektrische Materialschicht 212b wird mittels chemischer Gasphasenabscheidung (CVD = Chemical Vapor Deposition), hochdichter Plasma-CVD (HDP-CVD), Atomschichtabscheidung (ALD), metallorganischer, chemischer Gasphasenabscheidung (MOCVD), physikalischer Gasphasenabscheidung (PVD), Dampfstrahlabscheidung (JVP) oder einer anderen geeigneten Abscheidungstechnik aufgebracht.
6 ist eine Querschnittsdarstellung gemäß einer Ausführungsform des vorverarbeiteten Wafers 220 und der ersten dielektrischen Materialschicht 212c nach einem Ätzen der ersten dielektrischen Materialschicht 212b. Die erste dielektrische Materialschicht 212b wird unter Anwendung eines reaktiven Ionenätzens (RIE) oder eines anderen, geeigneten Ätzverfahrens geätzt, um eine Öffnung 222 vorzusehen, die einen Abschnitt des Bodenkontakts 201 freilegt. In einer Ausführungsform befindet sich die Öffnung 222 im Wesentlichen zentriert über dem Bodenkontakt 201. In einer Ausführungsform ist die Öffnung 222 in deren Formgebung zylindrisch. In anderen Ausführungsformen besitzt die Öffnung 222 andere, geeignete Formgebungen.
7 ist eine Querschnittsdarstellung gemäß einer Ausführungsform des vorverarbeiteten Wafers 220, der ersten dielektrischen Materialschicht 212c und von einer Zwischenlagen-Materialschicht 212d. Ein Füllmaterial, wie SiO₂, SiO_x, SiN, oder anderes, geeignetes Zwischenlagenmaterial, wird über den freiliegenden Abschnitten der ersten dielektrischen Materialschicht 212c und des Bodenkontakts 201 abgeschieden, um eine Zwischenlagen-Materialschicht 212d herzustellen. Die Zwischenlagen-Materialschicht 212d wird unter Anwendung von einem der Verfahren CVD, HDP-CVD, ALD, MOCVD, PVD, JVP oder einer anderen, geeigneten Abscheidungstechnik aufgebracht.
8 ist eine Querschnittsdarstellung gemäß einer Ausführungsform des vorverarbeiteten Wafers 220, der ersten dielektrischen Materialschicht 212c und der Zwischenlagen 212e nach einem Ätzen der Zwischenlagen-Materialschicht 212d. Die Zwischenlagen-Materialschicht 212d wird unter Anwendung eines reaktiven Ionenätzens (RIE) oder eines anderen, geeigneten Ätzverfahrens trennend geätzt, um einen Abschnitt des Bodenkontakts 201 und der ersten dielektrischen Materialschicht 212c freizulegen, um damit die Zwischenlagen 212e an den Seitenwänden der Öffnung 222 bereitzustellen. In einer Ausführungsform verringern die Zwischenlagen 212e die Querschnittsbreite des freigelegten Abschnitts im Bodenkontakt 201 in sublithografischer Weite.
9A ist eine Querschnittsdarstellung gemäß einer Ausführungsform des vorverarbeiteten Wafers 220, der ersten dielektrischen Materialschicht 212c und der Zwischenlagen 212e nach einem Ätzen des Bodenkontakts 201. Der Bodenkontakt 201 wird unter Anwendung eines reaktiven Ionenätzens (RIE) oder eines anderen, geeigneten Ätzverfahrens bezüglich der Zwischenlagen 212e selbstausrichtend geätzt, um eine Öffnung 224 zum Bereitstellen eines Bodenkontakts 202a auszubilden. Der Bodenkontakt 202a ist Teil des Phasenwechselelements 200a, das vorstehend mit Bezug auf 3A beschrieben und veranschaulicht worden ist.
9B ist eine Querschnittsdarstellung gemäß einer Ausführungsform des vorverarbeiteten Wafers 220, der ersten dielektrischen Materialschicht 212c und der Zwischenlagen 212e nach einem Ätzen des Bodenkontakts 201. Der Bodenkontakt 201 wird unter Anwendung eines reaktiven Ionenätzens (RIE) oder eines anderen, geeigneten Ätzverfahrens selbstausrichtend in Bezug auf die Zwischenlagen 212e spitz zulaufend geätzt, um eine spitz zulaufende Öffnung 226 für die Bereitstellung eines Bodenkontakts 202b auszubilden. Der Bodenkontakt 202b ist Teil des Phasenwechselelements 200b, das vorstehend mit Bezug auf 3B beschrieben und veranschaulicht worden ist. In anderen Ausführungsformen wird der Bodenkontakt 201 geätzt, um eine andere, formgeeignete Öffnung herzustellen, wie beispielsweise eine kugel- oder flaschenförmige Öffnung, die unter Anwendung eines isotropen Ätzens ausgebildet wird. Auch wenn in den nachfolgenden 10–15 der Bodenkontakt 202a veranschaulichend zur Anwendung kommt, kann in anderen Ausführungsformen der Bodenkontakt 202a mit dem Bodenkontakt 202b ersetzt werden.
10 ist eine Querschnittsdarstellung gemäß einer Ausführungsform des vorverarbeiteten Wafers 220, der ersten dielektrischen Materialschicht 212c, der Zwischenlagen 212e und von einer ersten Elektroden-Materialschicht 203a. Ein Elektrodenmaterial, wie beispielsweise TiN, TaN, W, Al, Ti, Ta, TiSiN, TaSiN, TiAlN, TaAlN, Cu, WN, C oder anderes geeignetes Elektrodenmaterial, wird auf die freigelegten Abschnitte der ersten dielektrischen Materialschicht 212c, der Zwischenlagen 212e und des Bodenkontakts 202a abgeschieden, um eine erste Elektroden-Materialschicht 203a bereitzustellen. Die erste Elektroden-Materialschicht 203a wird unter Anwendung von einem der Verfahren CVD, HDP-CVD, ALD, MOCVD, PVD, JVP oder einer anderen, geeigneten Abscheidungstechnik aufgebracht.
11 ist eine Querschnittsdarstellung gemäß einer Ausführungsform des vorverarbeiteten Wafers 220, der ersten dielektrischen Materialschicht 212c, der Zwischenlagen 212e und von einer Bodenelektrode 204a nach einem Planarisieren der ersten Elektroden-Materialschicht 203a. Die erste Elektroden-Materialschicht 203a wird planarisiert, um die erste dielektrische Materialschicht 212c und die Zwischenlagen 212e freizulegen, um dann die Bodenelektrode 204a bereitzustellen. Die erste Elektroden-Materialschicht 203a wird dabei unter Anwendung eines chemisch-mechanischen Polier- bzw. Planarisierverfahrens (CMP) oder einer anderen, geeigneten Planarisierungstechnik eingeebnet bzw. planarisiert.
Die nachfolgenden 12 bis 13 veranschaulichen eine Ausführungsform zur Herstellung einer Bodenringelektrode, die vorstehend beschrieben und mit Bezug auf 3C dargestellt worden ist.
12 ist eine Querschnittsdarstellung gemäß einer Ausführungsform des vorverarbeiteten Wafers 220, der ersten dielektrischen Materialschicht 212c, der Zwischenlagen 212e, einer ersten Elektroden-Materialschicht 203b und einer zweiten dielektrischen Materialschicht 218a. Ein Elektrodenmaterial, wie beispielsweise TiN, TaN, W, Al, Ti, Ta, TiSiN, TaSiN, TiAlN, TaAlN, Cu, WN, C oder anderes geeignetes Elektrodenmaterial, wird auf die freigelegten Abschnitte der ersten dielektrischen Materialschicht 212c, der Zwischenlagen 212e und des Bodenkontakts 202a abgeschieden, um eine erste Elektroden-Materialschicht 203b bereitzustellen. Die erste Elektroden-Materialschicht 203b wird unter Anwendung von einem der Verfahren CVD, HDP-CVD, ALD, MOCVD, PVD, JVP oder einer anderen, geeigneten Abscheidungstechnik aufgebracht.
Ein dielektrisches Material, wie SiO₂, SiO_x, SiN, FSG, BPSG, BSG oder anderes, geeignetes dielektrisches Material, wird über der ersten Elektroden-Materialschicht 203b abgeschieden, um eine zweite dielektrische Materialschicht 218a bereitzustellen. Die zweite dielektrische Materialschicht 218a wird unter Anwendung von einem der Verfahren CVD, HDP-CVD, ALD, MOCVD, PVD, JVP oder einer anderen, geeigneten Abscheidungstechnik aufgebracht.
13 ist eine Querschnittsdarstellung gemäß einer Ausführungsform des vorverarbeiteten Wafers 220, der ersten dielektrischen Materialschicht 212c, der Zwischenlagen 212e und von einer Bodenringelektrode 204c nach einem Planarisieren der zweiten dielektrischen Materialschicht 218a und der ersten Elektroden-Materialschicht 203b. Die zweite dielektrische Materialschicht 218a und die erste Elektroden-Materialschicht 203b werden planarisiert, um die erste dielektrische Materialschicht 212c und die Zwischenlagen 212e zur Herstellung eines Bodenringkontaktes 204c freizulegen, der einen dielektrischen Materialkern umfasst. Die zweite dielektrische Materialschicht 218a und die erste Elektroden-Materialschicht 203b werden unter Anwendung einer chemisch-mechanischen Planarisierung (CMP) oder einer anderen, geeigneten Planarisierungstechnik eingeebnet bzw. planarisiert. Auch wenn in den nachfolgenden 14 und 15 die Bodenelektrode 204a zur Anwendung kommt, kann in anderen Ausführungsformen die Bodenelektrode 204a mit der Bodenringelektrode 204c ersetzt werden.
14 ist eine Querschnittsdarstellung gemäß einer Ausführungsform des vorverarbeiteten Wafers 220, der ersten dielektrischen Materialschicht 212c, der Zwischenlagen 212e, der Bodenelektrode 204a, von einer Phasenwechselmaterialschicht 206a und einer zweiten Elektroden-Materialschicht 208a. Ein Phasenwechselmaterial, wie beispielsweise ein Chalkogenid-Verbindungsmaterial oder ein anderes geeignetes Phasenwechselmaterial, wird über den freigelegten Abschnitten der ersten dielektrischen Materialschicht 212c, der Zwischenlagen 212e und der Bodenelektrode 204a abgeschieden, um so eine Phasenwechsel-Materialschicht 206a bereitzustellen. Die Phasenwechsel-Materialschicht 206a wird unter Anwendung von einem der Verfahren CVD, HDP-CVD, ALD, MOCVD, PVD, JVP oder einer anderen, geeigneten Abscheidungstechnik aufgebracht.
Ein Elektrodenmaterial, wie beispielsweise TiN, TaN, W, Al, Ti, Ta, TiSiN, TaSiN, TiAlN, TaAlN, Cu, WN, C oder anderes, geeignetes Elektrodenmaterial wird auf die Phasenwechsel-Materialschicht 206a abgeschieden, um die zweite Elektroden-Materialschicht 208a bereitzustellen. Die zweite Elektroden-Materialschicht 208a wird unter Anwendung von einem der Verfahren CVD, HDP-CVD, ALD, MOCVD, PVD, JVP oder einer anderen, geeigneten Abscheidungstechnik aufgebracht.
15 ist eine Querschnittsdarstellung gemäß einer Ausführungsform des vorverarbeiteten Wafers 220, der ersten dielektrischen Materialschicht 212c, der Zwischenlagen 212e, der Bodenelektrode 204a, von einer Phasenwechselmaterial-Speicherstelle 206 und einer Stirnelektrode 208 nach dem Ätzen der zweiten Elektroden-Materialschicht 208a und der Phasenwechsel-Materialschicht 206a. Die zweite Elektroden-Materialschicht 208a und die Phasenwechselmaterialschicht 206a werden geätzt, um Abschnitte der ersten dielektrischen Materialschicht 212c freizulegen und um die Phasenwechselmaterial-Speicherstelle 206 sowie die Stirnelektrode 208 bereitzustellen. In einer Ausführungsform sind die Stirnelektrode 208 und die Phasenwechselmaterial-Speicherstelle 206 im Wesentlichen über der Bodenelektrode 204a mittig angeordnet.
Ein dielektrisches Material, wie SiO₂, SiO_x, SiN, FSG, BPSG, BSG oder anderes, geeignetes dielektrisches Material, wird dann über den freigelegten Abschnitten der Stirnelektrode 208, der Phasenwechselmaterial-Speicherstelle 206 und der ersten dielektrischen Materialschicht 212c abgeschieden, um eine dielektrische Materialschicht herzustellen. Diese dielektrische Materialschicht wird unter Anwendung von einem der Verfahren CVD, HDP-CVD, ALD, MOCVD, PVD, JVP oder einer anderen, geeigneten Abscheidungstechnik aufgebracht. Die dielektrische Materialschicht wird dabei unter Anwendung eines chemisch-mechanischen Planarisierungsverfahrens (CMP) oder einer anderen, geeigneten Planarisierungstechnik eingeebnet bzw. planarisiert. Der Stirnkontakt 210 wird dann über der Stirnelektrode 208 unter Anwendung von zusätzlichen Abscheidungsverfahren und Ätzprozessen ausgebildet, um das Phasenwechselelement 200a–200c herzustellen, wie dies vorstehend beschrieben und mit Bezug auf die 3A–3C dargestellt worden ist.
Ausführungsformen sehen eine Heizelement-Phasenwechsel-Speicherzelle mit einer Bodenelektrode vor, die sich in einen Bodenkontakt erstreckt bzw. in diesem eingebaut ist. In einer Ausführungsform ist der Abschnitt der Bodenelektrode spitz zulaufend, die sich in den Bodenkontakt hinein erstreckt bzw. in diesem eingebaut ist. In einer Ausführungsform ist die Bodenelektrode eine Ringelektrode. Der Schnittstellenbereich zwischen der Bodenelektrode und dem Bodenkontakt wird auf typischen Heizelement-Speicherzellen erhöht, wodurch die Betriebssicherheit und Zuverlässigkeit der Speicherzellen verbessert wird.
Auch wenn die einzelnen, hierin beschriebenen Ausführungsformen im Wesentlichen den Einsatz von Phasenwechsel-Speicherelementen fokussieren, kann die vorliegende Erfindung auf jeden geeigneten Typ resistiver oder widerstandswechselnder Speicherelemente angewendet werden.
Obwohl spezifische Ausführungsformen hierin dargestellt und beschrieben worden sind, wissen die Fachleute auf dem Gebiet, dass diese einzelnen, aufgezeigten und beschriebenen Ausführungsformen mit einer Vielfalt an alternativen und/oder äquivalenten Implementierungen ersetzt werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen.
Diese Patentanmeldung soll im Hinblick auf die in der Beschreibung erläuterten, spezifischen Ausführungsformen sämtliche Adaptierungen oder Varianten einschließen. Daher kann die vorliegende Erfindung nur durch die Patentansprüche und deren Entsprechungen eingeschränkt werden.

Claims

Integrierte Schaltung mit: einer ersten Elektrode; einer zweiten Elektrode; einem widerstandswechselnden Material zwischen der ersten Elektrode und der zweiten Elektrode, und einem Kontakt, der einen Boden- und einen ersten Seitenwandabschnitt von der ersten Elektrode kontaktiert.
Integrierte Schaltung gemäß Anspruch 1, wobei der erste Seitenwandabschnitt an der ersten Elektrode spitz zulaufend ist.
Integrierte Schaltung gemäß Anspruch 1, wobei die erste Elektrode eine Ringelektrode umfasst.
Integrierte Schaltung gemäß Anspruch 1, wobei die erste Elektrode einen sublithografischen Querschnitt aufweist.
Integrierte Schaltung gemäß Anspruch 1, die ferner aufweist: eine Zwischenlagen-Materialschicht, die einen zweiten Seitenwandabschnitt an der ersten Elektrode definiert.
Integrierte Schaltung gemäß Anspruch 1, wobei das widerstandswechselnde Material ein Phasenwechselmaterial aufweist.
System mit: einem Host-Rechner und einer Speichervorrichtung, die mit dem Host-Rechner kommunikativ verbunden ist, wobei die Speichervorrichtung folgendes aufweist: eine erste Elektrode; eine zweite Elektrode; ein phasenwechselndes Material zwischen der ersten Elektrode und der zweiten Elektrode, und einen Kontakt, der einen Boden- und einen ersten Seitenwandabschnitt der ersten Elektrode kontaktiert.
Integrierte Schaltung gemäß Anspruch 7, wobei der erste Seitenwandabschnitt an der ersten Elektrode spitz zulaufend ist.
Integrierte Schaltung gemäß Anspruch 7, wobei die erste Elektrode eine Ringelektrode umfasst.
Integrierte Schaltung gemäß Anspruch 7, wobei die erste Elektrode einen sublithografischen Querschnitt aufweist.
System gemäß Anspruch 7, in dem die Speichervorrichtung ferner aufweist: eine Zwischenlagen-Materialschicht, die einen zweiten Seitenwandabschnitt der ersten Elektrode definiert.
System gemäß Anspruch 7, in dem die Speichervorrichtung ferner aufweist: eine Schreibschaltung, die zum Programmieren des Phasenwechselmaterials konfiguriert ist; eine Leseschaltung, die zum Lesen eines Zustands aus dem Phasenwechselmaterial konfiguriert ist; und eine Steuereinheit, die zum Steuern der Schreibschaltung und der Leseschaltung konfiguriert ist.
Speicher, der folgendes aufweist: eine erste Elektrode; eine zweite Elektrode; Mittel zum Speichern von Daten zwischen der ersten Elektrode und der zweiten Elektrode, und einen Kontakt, wobei die erste Elektrode in dem Kontakt in einer Aussparung eingebaut ist.
Speicher gemäß Anspruch 13, der ferner aufweist: Einrichtungen zum Zugreifen auf Mittel zum Speichern von Daten.
Speicher gemäß Anspruch 13, wobei die Einbauaussparung größer als 10% des Durchmessers der ersten Elektrode ist.
Speicher gemäß Anspruch 13, wobei die Einbauaussparung größer als 50% des Durchmessers der ersten Elektrode ist.
Speicher gemäß Anspruch 13, wobei die erste Elektrode eine Ringelektrode umfasst.
Speicher gemäß Anspruch 13, wobei eine Querschnittsbreite der Mittel zum Speichern von Daten größer als eine Querschnittsbreite der ersten Elektrode ist.
Verfahren zum Herstellen einer integrierten Schaltung mit einer Speicherzelle, wobei das Verfahren umfasst: Bereitstellen eines vorverarbeiteten Wafers mit einem Kontakt und einem dielektrischen Material über dem Kontakt, wobei das dielektrische Material eine erste Öffnung aufweist, die einen Abschnitt des Kontakts freilegt; Ätzen des freigelegten Abschnitts des Kontakts, um eine zweite Öffnung innerhalb des Kontakts bereitzustellen; Abscheiden von Elektrodenmaterial innerhalb der zweiten Öffnung und der ersten Öffnung, um eine erste Elektrode bereitzustellen; Herstellen eines Speicherplatzes, der mit der ersten Elektrode verbunden ist; und Herstellen einer zweiten Elektrode, die mit dem Speicherplatz verbunden ist.
Verfahren gemäß Anspruch 19, wobei ein Ätzen des freigelegten Abschnittes des Kontakts zur Bereitstellung der zweiten Öffnung ein Ätzen des freigelegten Abschnittes des Kontakts umfasst, um eine spitz zulaufende, zweite Öffnung innerhalb des Kontaktes herzustellen.
Verfahren gemäß Anspruch 19, wobei das Abscheiden des Elektrodenmaterials innerhalb der zweiten Öffnung und der ersten Öffnung zur Herstellung der ersten Elektrode, ein konformes Abscheiden von Elektrodenmaterial innerhalb der zweiten Öffnung und der ersten Öffnung umfasst, um eine Ringelektrode bereitzustellen.
Verfahren gemäß Anspruch 19, wobei das Herstellen des Speicherplatzes das Herstellen einer Phasenwechselmaterial-Speicherstelle umfasst.
Verfahren zur Fertigung einer Speicherzelle, wobei das Verfahren umfasst: Bereitstellen eines vorverarbeiteten Halbleiterscheibchens bzw. Wafers, der einen ersten Kontakt einschließt; Abscheiden einer ersten dielektrischen Materialschicht über dem vorverarbeiteten Wafer; Ätzen einer ersten Öffnung in der ersten, dielektrischen Materialschicht, um einen ersten Kontakt freizulegen; konformes Abscheiden einer Zwischenlagen-Materialschicht über den freigelegten Abschnitten der geätzten, ersten dielektrischen Materialschicht und des vorverarbeiteten Wafers; Ätzen der Zwischenlagen-Materialschicht, um einen Abschnitt im ersten Kontakt freizulegen und um Zwischenlagen an den Seitenwänden der ersten Öffnung bereitzustellen; Ätzen des freigelegten Abschnitts des ersten Kontakts selbstausrichtend zu den Zwischenlagen, um eine zweite Öffnung innerhalb des ersten Kontakts bereitzustellen; Abscheiden von Elektrodenmaterial über den freigelegten Abschnitten der geätzten, ersten dielektrischen Materialschicht, der Zwischenlagen und über dem ersten Kontakt; Planarisieren des Elektrodenmaterials, um die geätzte, erste dielektrischen Materialschicht und die Zwischenlagen freizulegen, um so eine erste Elektrode bereitzustellen; Herstellen einer Phasenwechselmaterial-Speicherstelle, die mit der ersten Elektrode verbunden ist; und Herstellen einer zweiten Elektrode, die mit der Speicherstelle verbunden ist.
Verfahren gemäß Anspruch 23, wobei ein Ätzen des freigelegten Abschnittes des ersten Kontakts zur Bereitstellung der zweiten Öffnung, ein Ätzen des freigelegten Abschnitts des ersten Kontakts umfasst, um innerhalb des ersten Kontaktes eine spitz zulaufende, zweite Öffnung herzustellen.
Verfahren gemäß Anspruch 23, wobei das Aufbringen von Elektrodenmaterial ein konformes Abscheiden von Elektrodenmaterial umfasst und das Verfahren ferner aufweist: Abscheiden einer zweiten dielektrischen Materialschicht über dem Elektrodenmaterial, wobei ein Planarisieren das Planarisieren der zweiten dielektrischen Materialschicht und des Elektrodenmaterials umfasst, um die geätzte, erste dielektrische Materialschicht und die Zwischenlagen freizulegen, um so eine erste Ringelektrode bereitzustellen.
Verfahren gemäß Anspruch 23, das ferner umfasst: Herstellen eines zweiten Kontakts, der mit der zweiten Elektrode verbunden ist.