DE102008008679B4

DE102008008679B4 - Verfahren zum Herstellen einer Phasenänderungs-Speichervorrichtung mit säulenförmiger Bottom-Elektrode

Info

Publication number: DE102008008679B4
Application number: DE102008008679.7A
Authority: DE
Inventors: Matthew Joseph Breitwisch; Geoffrey Burr; Chieh-Fang Chen; Shihhung Chen; Yi-Chou Chen; Thomas Happ; Eric Joseph; Chung Hon Lam; Hsiang-Lan Lung; Jan Boris Philipp; Alejandro G. Schrott
Original assignee: Samsung Electronics Co Ltd; Macronix International Co Ltd; GlobalFoundries US Inc
Current assignee: Samsung Electronics Co Ltd; Macronix International Co Ltd; GlobalFoundries US Inc
Priority date: 2007-02-12
Filing date: 2008-02-12
Publication date: 2026-01-29
Anticipated expiration: 2028-02-13
Also published as: CN102522374A; US8138028B2; CN102522374B; TW200849477A; US20080191187A1; TWI349332B; DE102008008679A1

Abstract

Verfahren zur Herstellung einer Vielzahl von Speicherzellen, das umfasst:
Bereitstellen eines Substrats (99), das eine Zugriffsschaltung für die Vielzahl von Speicherzellen einschließt, und das eine Kontaktoberfläche (100) mit einem Feld aus leitenden Kontaktpfropfen (120, 141) aufweist, die mit der Zugriffsschaltung verbunden sind;
Ausbilden einer Schicht aus Bottom-Elektrodenmaterial (200) auf der Kontaktfläche (100) des Substrats (99);
Ausbilden von Maskenstrukturen (201, 202) auf der Schicht aus Bottom-Elektrodenmaterial (200);
Zurichten der Maskenstrukturen (201, 202) auf der Schicht aus Bottom-Elektrodenmaterial (200) durch isotropes Ätzen der Maskenstrukturen (201, 202), um ein Muster aus zugerichteten Maskenstrukturen (201A, 202A) zu erzeugen;
Entfernen von Material von der Schicht aus Bottom-Elektrodenmaterial (200) durch anisotropes Ätzen unter Verwendung der zugerichteten Maskenstrukturen (201A, 202A) als Ätzmaske, um ein Muster aus Elektrodensäulen (210, 211) auf entsprechenden leitenden Kontaktpfropfen (120, 141) in dem Feld aus leitenden Kontaktpfropfen (120, 141) zu bilden;
Ausbilden einer Schicht aus dielektrischem Material (212), welche das Muster aus Elektrodensäulen (210, 211) und freiliegende Abschnitte der Kontaktoberfläche (100) abdeckt;
Planarisieren der Schicht aus dielektrischem Material (212) und der Elektrodensäulen (210, 211), um eine Elektrodenoberfläche zu schaffen, an der jeweils eine Oberseitenfläche (222, 223) jeder Elektrodensäule (210, 211) in dem Muster aus Elektrodensäulen freiliegt;
Ausbilden einer Schicht aus programmierbarem resistivem Material (230) auf der Elektrodenoberfläche;
Ausbilden einer Schicht aus Top-Elektrodenmaterial (231) über der Schicht aus programmierbarem resistivem Material (230); und
Mustern der Schicht aus programmierbarem resistivem Material (230) und der Schicht aus Top-Elektrodenmaterial (231).

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung betrifft Verfahren zum Herstellen von hochdichten Speichervorrichtungen auf der Basis von Speichermaterialen auf Phasenänderungsbasis, einschließlich von Materialien auf Chalkogenid-Basis und anderen Materialien, und genauer ein Verfahren zum Herstellen eines Phasenänderungs-Speicherelements mit einer säulenförmigen Bottom-Elektrode.
Beschreibung der einschlägig verwandten Technik
Aus der Druckschrift US 6 800 563 B2 ist eine Phasenumwandlungs-Speicherzelle mit einer sich nach oben hin verjüngenden konisch ausgebildeten Bottom-Elektrode sowie ein dazugehöriges Herstellungsverfahren bekannt.
Aus der Druckschrift DE 102 55 117 A1 ist eine Halbleiterspeichereinrichtung mit Phasenumwandlungsspeichereffekt sowie ein Verfahren zu dessen Herstellung bekannt, bei welchem für ein Speicherelement in einem Halbleitersubstrat jeweils eine Hohlraumanordnung mit mindestens einem Hohlraum in räumlicher Nähe zum jeweiligen Speicherelement derart vorgesehen wird, dass die thermische Kopplung des jeweiligen Speicherelements zur Umgebung des Speicherelements durch Reduktion der thermischen Leitfähigkeit zwischen Speicherelement und der Umgebung vermindert ausgebildet wird.
Aus der Druckschrift DE 10 2004 054 558 A1 ist ein Verfahren zur Herstellung einer resistiv schaltenden Speicherzelle, insbesondere einer Phasenumwandlungs-Speicherzelle bekannt, wobei das Verfahren unter anderem die folgenden Schritte aufweist: (a) Strukturieren einer oberhalb einer Schicht aufgebrachten Hartmaske und (b) Rückätzen mindestens eines Teil des strukturierten Hartmaske, insbesondere durch isotrope Ätzung.
Aus der Druckschrift US 2003 / 0 189 200 A1 ist ein Verfahren zur Herstellung einer Phasenumwandlungs-Speicherzelle bekannt, bei dem die Bottom-Elektrode als Schicht auf einem pyramidenförmigen Dorn aus dielektrischem Material ausgebildet ist und sich die Bottom-Elektrode auf der Spitze dieser Pyramide in die Schicht des Phasenumwandlungsmaterials erstreckt.
Aus der Druckschrift US 2006 / 0 154 185 A1 ist ein Verfahren zur Musterung einer Resistschicht bekannt, mit dem kleinere kritische Dimensionen erzielt werden können.
Aus der Druckschrift EP 1 326 254 A1 ist eine Phasenumwandlungs-Speicherzelle bekannt, die eine zylinderförmiges resistives Element zwischen einem programmierbaren Element und einem säulenförmigen Pfropfen aufweist.
Speicherelemente auf Phasenänderungsbasis werden in Zellen nicht-flüchtiger Speicher mit wahlfreiem Zugriff in großem Umfang verwendet. Solche Materialien, wie Chalkogenide und ähnliche Materialien, können dazu gebracht werden, ihre Phase zwischen einem amorphen Zustand und einem kristallinen Zustand zu wechseln, indem man einen elektrischen Strom mit Pegeln, die sich für die Implementierung in integrierten Schaltungen eignen, anlegt. Der allgemein amorphe Zustand ist durch eine höhere Resistivität als der allgemein kristalline Zustand gekennzeichnet, was leicht gemessen bzw. abgelesen werden kann, um Daten anzuzeigen.
Die Änderung vom amorphen in den kristallinen Zustand findet im Allgemeinen bei schwachem Strom statt. Die Änderung von kristallin zu amorph, die hierin als Zurücksetzung bezeichnet wird, findet im Allgemeinen bei starkem Strom statt und schließt einen kurzen Impuls hoher Stromdichte ein, um die Kristallstruktur zu zerschmelzen oder zu zerbrechen, wonach das Phasenänderungsmaterial schnell abkühlt, wobei der Phasenänderungsprozess gequencht wird, was ermöglicht, dass zumindest ein Teil der Phasenänderungsstruktur sich im amorphen Zustand stabilisiert. Es ist erwünscht, die Stärke des Zurücksetzungsstroms, der verwendet wird, um einen Übergang des Phasenänderungsmaterials aus einem kristallinen Zustand in einen amorphen Zustand zu bewirken, zu minimieren. Die Stärke des erforderlichen Zurücksetzungsstroms kann dadurch verringert werden, dass die Größe des Phasenänderungselements in der Zelle und die der Kontaktfläche zwischen Elektroden und dem Phasenänderungsmaterial verringert wird, so dass höhere Stromdichten mit kleinen absoluten Stromwerten durch das Phasenänderungselement erreicht werden.
Eine Entwicklung geht in die Richtung hin zur Ausbildung kleiner Poren in einer integrierten Schaltungsstruktur und zur Verwendung kleiner Mengen an programmierbarem resistiven Material, um die kleinen Poren zu füllen. Patente, welche die Entwicklung hin zu kleinen Poren darstellen, schließen ein: Druckschrift US 5 687 112 A (Ovshinsky, „Multibit Single Cell Memory Element Having Tapered Contact“); Druckschrift US 5 789 277 A (Zahorik et al., „Method of Making Chalogenide [sic] Memory Device“); Druckschrift US . 6 150 253 A (Doan et al., „Controllable Ovonic Phase-Change Semiconductor Memory Device and Methods of Farbricating the Same“.
Eine andere Speicherzellenstruktur, die in der Entwicklung befindlich ist und die manchmal wegen der Form der aktiven Region an der unteren bzw. Bottom-Elektrode in einem typischen Aufbau als Pilzzelle bezeichnet wird, beruht auf der Ausbildung einer kleinen Elektrode, die mit einem größeren Abschnitt aus Phasenänderungsmaterial in Kontakt steht, und dann einer üblicherweise größeren Elektrode, die mit einer gegenüber liegenden Oberfläche des Phasenänderungsmaterials in Kontakt steht. Stromfluss vom kleinen Kontakt zum großen Kontakt wird verwendet, um die Speicherzelle zu lesen, zu setzen und zurückzusetzen. Die kleine Elektrode konzentriert die Stromdichte an der Kontaktstelle, so dass eine aktive Region im Phasenänderungsmaterial auf ein kleines Volumen in der Nähe der Kontaktstelle begrenzt ist.
Siehe z. B. die Druckschrift von Ahn S. J. [u. a.]: Highly Reliable 50 nm Contact Cell Technology for 256Mb PRAM. In: 2005 Symposium on VLSI Technology Digest of Technical Papers, 2005, S. 98 - 99; die Druckschrift WO 2004 / 055 916 A2 (Denison, „Phase Change Memory and Method Therefor“; und die Druckschrift US 2005/0263829 A1 (Song et al., „Semiconductor Devices Having Phase Change Memory Cells, Electronic Systems Employing the Same and Methods of Farbricating the Same“.
Eine bekannte Technik zur Herstellung von sehr kleine Bottom-Elektroden, wie in der Veröffentlichung von Ahn et al. beschrieben, wird hierin als Plug-in-Via-Verfahren bezeichnet und beinhaltet die Ausbildung einer dielektrischen Füllschicht über einer Schaltung für den Zugriff auf die Speicherzelle, die Ätzung von Vias bzw. Kontaktlöchern in die dielektrische Füllschicht, um eine Öffnung zu bilden, mit der ein Kontakt mit der Schaltung hergestellt werden kann, und die Abscheidung von Elektrodenmaterial in dem Kontaktloch. Die resultierende Struktur wird dann planarisiert, um das Elektrodenmaterial im Kontaktloch freizulegen. Das Phasenänderungsmaterial wird in Kontakt mit der Elektrode abgeschieden und gemustert. Obwohl sich dieses Verfahren für die Ausbildung von sehr kleinen Bottom-Elektrodenstrukturen anhand von Plug-in-Vias eignet, hat es sich als nicht zuverlässig und effizient genug erwiesen. Beispielsweise hat es sich als schwierig erwiesen, einen zuverlässigen Kontakt mit der darunter liegenden Zugriffsschaltung am Boden sehr kleiner Kontaktlöcher zu bilden. Dies führt dazu, dass in einigen Zellen das Feld ständig von den Zugriffsschaltungen getrennt ist.
Ferner haben Ahn et al. berichtet, dass es in dem Plug-in Via-Verfahren schwierig ist, sicherzustellen, dass die Flächen der freiliegenden Oberseiten der Pfropfenelektroden nach dem Planarisierungsschritt über einem grossen Feld solcher Zellen gleichmässig sind. Da die Fläche der Oberseitenfläche der Bottom-Elektrode die Stromdichte im Phasenänderungsmaterial beeinflusst und eine kritische Dimension für Phasenänderungszellen dieser Art ist, sind die Folge erhebliche Variationen des Verhaltens der Zellen in einem einzigen Feld. Dieses Problem wird durch die Verfahren verschärft, die bei den Versuchen verwendet werden, die Kontaktlöcher erfolgreich zu füllen, einschliesslich der Abscheidung von Dünnschichten und des anisotropen Ätzens der Dünnschichten, um Seitenwand-Abstandhalter mit den Kontaktlöchern auszubilden. Das Verfahrens der Ausbildung von Seitenwand-Abstandhaltern ist so beschaffen, dass es leicht dazu führt, dass die oberen Ränder der Kontaktlöcher abgerundet werden, wodurch der Pfropfen aus Elektrodenmaterial im Kontaktloch ein oberes Ende mit einem erweiterten Querschnitt erhält. Da es schwierig ist, die resultierende Struktur mit Toleranzen, die ausreichen, um dieses erweiterte obere Ende zu vermeiden, gleichmässig über das ganze Feld zu planarisieren, entfernt die Rückätzung das erweiterte obere Ende nicht vollständig bei allen Zellen und führt zu einer erheblichen Grössenvariation der freiliegenden Oberseite der Bottom-Elektrodenpfropfen.
Es stellt sich noch ein weiteres Problem bei der Ausbildung von Plug-in-Via-Elektroden, und zwar wegen der Schwierigkeit der gleichmässigen Befüllung der Kontaktlöcher. Genauer kann aufgrund der Dynamik der Dünnschichtabscheidung in kleinen Löchern der resultierende Pfropfen einen Lunker bzw. eine Leerstelle enthalten, wo die Oberseite des Kontaktlochs abschliesst, bevor dieses darunter vollständig gefüllt wurde. Durch Planarisieren der Struktur kann diese Lücke geöffnet werden und ein Loch in der Oberseite des Elektrodenpfropfens kann entstehen. Solche Löcher bewirken Probleme bei der erfolgreichen Ausbildung einer Schicht aus Phasenänderungsmaterial über der Elektrode.
Es besteht die Aufgabe ein Verfahren zur Herstellung einer Speicherzellenstruktur mit guter Beherrschung der kritischen Abmessungen der Bottom-Elektrode und der elektrischen Integrität von Verbindungen zur Bottom-Elektrode zu schaffen, das zuverlässig ist, wodurch hochdichte integrierte Speicherschaltungsvorrichtungen herstellbar sind.
ZUSAMMENFASSUNG
Die Aufgabe wird gelöst durch ein Verfahren zur Herstellung einer Vielzahl von Speicherzellen gemäß Patentanspruch 1. Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
KURZE BESCHREIBUNG DER ZEICHNUNG

1 ist eine perspektivische Darstellung einer Phasenänderungs-Speicherzelle, die eine säulenförmige Bottom-Elektrode aufweist.
2 ist eine Querschnittsdarstellung einer Speicherzelle, die in 1 dargestellt ist.
3 ist eine Querschnittsdarstellung einer alternativen Speicherzelle, die eine säulenförmige Bottom-Elektrode auf der Basis eines Mehrschichtstapels einschließt.
4 ist eine Querschnittsdarstellung einer alternativen Speicherzelle, die ein Phasenänderungsmaterial einschließt, das in einer Aussparung auf der Oberseite der säulenförmigen Bottom-Elektrode abgeschieden ist.
5 ist eine Querschnittsdarstellung einer alternativen Speicherzelle, die eine säulenförmige Bottom-Elektrode mit einer größeren Oberfläche auf der Unter-, als auf der Oberseite einschließt.
6 ist eine Querschnittsdarstellung eines Substrats mit einer Kontaktfläche mit einem Feld aus Kontakten, die mit einer Zugriffsschaltung in Verbindung stehen, in einer ersten Stufe eines Herstellungsverfahrens zur Herstellung von Phasenänderungs-Speicherzellen mit säulenförmigen Bottom-Elektroden.
7-15 zeigen aufeinander folgenden Stufen in einem Herstellungsverfahren zur Herstellung von Phasenänderungs-Speicherzellen mit säulenförmigen Bottom-Elektroden.
16 zeigt einen vereinfachten Schaltplan für ein Feld aus Phasenänderungs-Speicherzellen mit säulenförmigen Bottom-Elektroden.
17 ist ein Blockschema einer integrierten Schaltungsvorrichtung, die ein Feld aus Phasenänderungs-Speicherzellen mit säulenförmigen Bottom-Elektroden einschließt.

AUSFÜHRLICHE BESCHREIBUNG
Die folgende ausfüihrliche Beschreibung wird mit Bezug auf die Figuren angegeben.
Was die Richtungsbeschreibungen hierin betrifft, so bestimmt die Ausrichtung der Figuren ihren jeweiligen Bezugsrahmen, wobei „oben“, „unten“, „links“ und „rechts“ sich auf die in den jeweiligen Figuren dargestellten Richtungen beziehen. Ebenso bezeichnet „Dicke“ eine vertikale Abmessung und „Breite“ eine horizontale. Diese Richtungen haben keinen Bezug zur Ausrichtung der Schaltungen in der Praxis.
1 ist eine perspektivische Ansicht des grundlegenden Aufbaus einer Phasenänderungs-Speicherzelle, die wie hierin beschrieben, aufgebaut ist, wobei dielektrisches Füllmaterial in der Zeichnung weggelassen wurde. Die Speicherzelle ist auf einem Kontakt (10) mit einer Kontaktfläche 11 ausgebildet. Der Kontakt (10) umfasst einen „Pfropfen“, der durch ein Zwischenschicht-Dielektrikum zu einer darunter liegenden (nicht dargestellten) Zugriffsschaltung verläuft, und ist in der dargestellten Ausführungsform aus Wolfram oder einem anderen leitenden Material gebildet. Andere Kontaktstrukturen könnten auch verwendet werden. Eine Bottom-Elektrodensäule 12 ist auf der Kontaktfläche 11 ausgebildet. Die Bottom-Elektrodensäule 12 weist auf einer Oberseite eine sehr kleine Kontaktfläche auf. Die sehr kleine Kontaktfläche führt zu einer Konzentrierung der Stromdichte während des Betriebs der Vorrichtung, was einen Betrieb mit niedrigem Leistungsverbrauch ermöglicht. Eine Schicht 13 aus Phasenänderungsmaterial ist auf der (nicht dargestellten) Kontaktfläche der Bottom-Elektrodensäule ausgebildet. Eine Schicht 14 aus leitendem Material ist auf der Schicht 13 des Phasenänderungsmaterials ausgebildet, um eine Top-Elektrode zu schaffen. Die Bottom-Elektrodensäule 12 wird anhand von leitenden Materialien, wie Titannitrid oder anderen leitenden Materialien, wie TaN, TiAlNi, W, WN, Siliziden, SiGe, Siliziumkarbid, Rutheniumoxid, Nickeloxid, Iridiumoxid, LaNiO₃ und anderen Metalloxiden und Metallnitriden, hergestellt, die aufgrund ihrer Kompatibilität mit der Kontaktfläche 11 und mit dem Phasenänderungsmaterial 13 ausgewählt werden und die vorzugsweise eine solche Resistivität aufweisen, dass die Säule an der Oberseitenfläche, die mit der Schicht 13 aus Phasenänderungsmaterial in Kontakt steht, als Heizung wirkt.
Gemäß hierin beschriebenen Verfahren wird die Bottom-Elektrodensäule 12 so hergestellt, dass zuerst eine Schicht aus Elektrodenmaterial über dem Bodenkontakt abgeschieden wird, wobei die Positionen der Säulen anhand einer Maske definiert werden, und das Elektrodenmaterial entsprechend der Maske von dem Schichtelektrodenmaterial entfernt wird, wodurch die Säulen zurückbleiben. Dieses Verfahren ermöglicht einen zuverlässigen Kontakt mit der Kontaktfläche, gleichmäßige Säulenstrukturen über einem großen Feld und konsistente Größen der Oberseiten der Säulen, an denen ein Kontakt zum Phasenänderungsmaterial hergestellt wird.
2 zeigt einen Querschnitt des Aufbaus von 1. Es ist der grundlegende Aufbau dargestellt, einschließlich des Kontakts 10, der Bottom-Elektrodensäule 12, der Schicht 13 aus Phasenänderungsmaterial und der Schicht 14 aus leitendem Material, die eine Top-Elektrode bereitstellt. Die Kontaktfläche 18 auf der Oberseite der Bottom-Elektrodensäule 12 ist eine kleine Fläche, in der der Strom konzentriert wird. Dies führt zu einer kleinen aktiven Region 15 in der Schicht 13 aus Phasenänderungsmaterial, die aus heuristischen Gründen als eine bezeichnet werden kann, die die Form eines Pilzes aufweist. Somit werden die Phasenänderungs-Speicherzellen der dargestellten Art als „Pilzzellen“ bezeichnet. 2 zeigt auch das dielektrische Material der Zwischenschicht. Der Kontakt 10 in der dargestellten Ausführungsform umfasst einen Pfropfen, der in einem Kontaktloch in einer dielektrischen Schicht 16 ausgebildet ist. Die dielektrische Schicht umfasst beispielsweise Siliziumdioxid, Siliziumoxynitrid, Siliziumnitrid oder andere dielektrische Materialien, welche die Phasenänderungs-Speicherelemente von darunter liegender Zugriffsschaltung trennen, wie nachstehend ausführlicher erläutert. Die Säule 12 ist von einer dielektrischen Schicht 17 umgeben, die in einem Ausführungsbeispiel ein dielektrisches Material wie Siliziumnitrid oder Siliziumoxynitrid umfasst, das auch als Diffusionssperre wirkt, welche das Phasenänderungsmaterial und die darunter liegende Zugriffsschaltung vor einer Kontaminierung durch Elemente, die von anderen Schichten in der Struktur diffundieren könnten, schützt.
Die Schicht 13 aus Phasenänderungsmaterial besteht aus einem Material, das in der Lage ist, in der aktiven Region der Zelle zwischen einem ersten festen Zustand, in dem das Material in einer allgemein amorphen Festphase vorliegt, und einem zweiten festen Zustand, in dem das Material in einer allgemein kristallinen Festphase vorliegt, in der lokalen Konfiguration wechseln kann. Der Ausdruck amorph wird verwendet, um eine relativ wenig geordnete Struktur zu bezeichnen, die weniger geordnet ist als ein Einzelkristall und die erfassbare Eigenschaften aufweist, wie eine höhere elektrische Resistivität als die kristalline Phase. Der Ausdruck kristallin wird verwendet, um eine relativ stärker geordnete Struktur zu bezeichnen, die stärker geordnet ist als die amorphe Struktur und die erfassbare Eigenschaften aufweist, wie eine geringere elektrische Resistivität als die amorphe Phase.
Einige Phasenänderungsmaterialien können elektrisch zwischen unterschiedlichen erfassbaren Zuständen ihrer lokalen Konfiguration über dem Spektrum zwischen vollständig amorphen und vollständig kristallinen Zuständen wechseln. Andere Materialeigenschaften, die vom Wechsel zwischen amorphen und kristallinen Phasen beeinflusst werden, schließen die atomare Ordnung, die Dichte freier Elektronen und die Aktivierungsenergie ein. Das Material kann entweder in verschiedene Festphasen oder in eine Mischung aus zwei oder mehr Festphasen geschaltet werden, wodurch eine Grauskala zwischen vollständig amorphen und vollständig kristallinen Zuständen geschaffen wird, welche die Erzeugung von Multilevel-Speicherzellen ermöglicht, die in der Lage sind, mehr als ein Bit pro Zelle zu speichern.
Phasenänderungs-Speicherzellen können durch Anlegen von elektrischen Impulsen von einem Phasenzustand in einen anderen geschaltet werden. Es wurde beobachtet, dass ein kürzerer Impuls mit höherer Amplitude dazu führt, dass das Phasenänderungsmaterial in einen allgemein amorphen Zustand wechselt. Ein längerer Impuls mit niedrigerer Amplitude führt dazu, dass das Phasenänderungsmaterial in einen allgemein kristallinen Zustand wechselt. Die Energie in einem kürzeren Impuls mit höherer Amplitude ist stark genug, um Bindungen der kristallinen Struktur brechen zu können, und ist schwach genug, um zu verhindern, dass sich die Atome wieder zu einem kristallinen Zustand ordnen. Geeignete Impulsprofile, die speziell für eine bestimmte Phasenänderungslegierung geeignet sind, können ohne unzumutbaren Versuchsaufwand bestimmt werden.
Chalkogenide sind geeignete Speichermaterialien zur Verwendung in Ausführungsformen der Erfindung. Chalkogenide schließen beliebige der vier Elemente Sauerstoff (O), Schwefel (S), Selen (Se) und Tellur (Te) ein, die zur Gruppe VI des Periodensystems der Elemente gehören. Chalkogenide umfassen Verbindungen von Chalkogen mit einem stärker elektropositiven Element oder Rest ein. Chalkogenidlegierungen schließen Kombinationen von Chalkogeniden mit anderen Materialien, wie Übergangsmetallen, ein. Eine Chalkogenidlegierung enthält üblicherweise eines oder mehrere Elemente aus der Spalte VI des Periodensystems der Elemente, wie Germanium (Ge) und Zinn (Sn). Häufig schließen Chalkogenidlegierungen Kombinationen ein einschließlich eines oder mehrerer von Antimon (Sb), Gallium (Ga), Indium (In) und Silber (Ag). Viele Speicherzellen auf der Basis von Phasenänderungs-Speichermaterialien werden in der Fachliteratur beschrieben, einschließlich von Legierungen wie: Ga/Sb, In/Sb, In/Se, Sb/Te, Ge/Te, Ge/Sb/Te, In/Sb/Te, Ga/Se/Te, Sn/Sb/Te, In/Sb/Ge, Ag/In/Sb/Te, Ge/Sn/Sb/Te, Ge/Sb/Se/Te und Te/Ge/Sb/S. Aus der Familie der Ge/Sb/Te-Legierungen kann ein großer Bereich von Legierungszusammensetzungen brauchbar sein. Die Zusammensetzungen können als Te_aGe_bSb_100....(a+b) charakterisiert werden. Ein Forscher hat beschrieben, dass die am besten geeigneten Legierungen eine durchschnittliche Te-Konzentration in den abgeschiedenen Materialien von deutlich unter 70 %, in der Regel unter etwa 60 % aufwiesen und im allgemeinen in einem Bereich von lediglich etwa 23 % bis etwa 58 % Te und am stärksten bevorzugt etwa 48 % bis 58 % Te lagen. Die Ge-Konzentrationen lagen bei über 5 % und lagen in einem Bereich von durchschnittlich lediglich etwa 8 % bis etwa 30 % in dem Material, wobei sie im Allgemeinen unter 50 % blieben. Am stärksten bevorzugt lagen die Ge-Konzentrationen bei etwa 8 % bis etwa 40 %. Der Rest der Hauptbestandteilselemente in dieser Zusammensetzung war Sb. Diese Prozentanteile sind Atomprozentanteile, die insgesamt 100 % der Atome der Bestandteilselemente ausmachen. (Ovshinsky-Patent '112, Spalten 10-11). Spezielle Legierungen, schließen Ge₂Sb₂Te₅, GeSb₂Te₄ und GeSb₄Te₇ ein. (Noboru Yamada, „Potential of Ge-Sb-Te Phase-Change Optical Disks for High-Data-Rate Recording", SPIE v.3109, S. 28-37 (1997)). Allgemeiner gesprochen können ein Übergangsmetall wie Chrom (Cr), Eisen (Fe), Nickel (Ni), Niob (Nb), Palladium (Pd), Platin (Pt) und Mischungen oder Legierungen davon mit Ge/Sb/Te kombiniert werden, um eine Phasenänderungslegierung zu bilden, die programmierbare resistive Eigenschaften aufweist. Spezielle Beispiele für Speichermaterialien, die geeignet sein können, sind in Ovshinsky '112 in den Spalten 11-13 angegeben, wobei diese Beispiele durch Bezugnahme hierin aufgenommen sind. Ein Material, das sich für die Implementierung einer PCRAM-Zelle eignet, wie sie hierin beschrieben wird, ist Ge₂Sb₂Tes, das allgemein als „GST“ bezeichnet wird.
Es können eine Reihe von Strukturvarianten der Bottom-Elektrodensäule implementiert werden. Stellvertretend genannte Beispiele für Varianten sind in den 3, 4 und 5 dargestellt, in denen die Bezugszahlen, die in den 1 und 2 verwendet werden, für entsprechende Strukturen verwendet werden.
3 zeigt eine Ausführungsform, bei der die Elektrodensäule ein erstes Segment 20 und ein zweites Segment 21, die aus einem Mehrschichtstapel aus Elektrodenmaterial gebildet sind, aufweist. Das für das erste Segment verwendete Material wird im Hinblick auf seine Kompatibilität mit dem auf der Kontaktfläche 11 verwendeten Material und auf eine relativ niedrigere Resistivität als das zweite Segment ausgewählt. Das Material, das für das zweite Segment 21 verwendet wird, wird im Hinblick auf seine Kompatibilität mit dem Phasenänderungsmaterial 13 und auf eine relativ höhere Resistivität als die des ersten Segments 20 ausgewählt. In einem Ausführungsbeispiel, wo die Kontaktfläche 11 Wolfram umfasst, umfasst das erste Segment 20 Titannitrid und das zweite Segment 21 umfasst Tantalnitrid. Das zweite Segment 21 dient wegen seiner höheren Resistivität, die eine stärkere Temperaturänderung für einen bestimmten Stromfluss induziert als sie ansonsten auftreten würde, als „Heizung“, wodurch die Effizienz des Phasenänderungszyklus im Phasenänderungsmaterial 13 verbessert wird.
4 zeigt eine weitere Ausführungsform, in der die Elektrodensäule ein erstes Segment 25, das einen Leiter wie Titannitrid umfasst, aufweist, und das zweite Segment 26 ein Phasenänderungsmaterial umfasst, beispielsweise das gleiche Phasenänderungsmaterial, das für die Schicht 13 verwendet wird. In einigen Ausführungsformen ist das Phasenänderungsmaterial im Segment 26 nicht das gleiche, wie das in der Schicht 13 verwendete. Dieser Aufbau kann durch Ätzen einer Aussparung auf der Oberseite der Bottom-Elektrodensäule nach der Planarisierung hergestellt werden. Nachdem die Schicht 13 aus Phasenänderungsmaterial abgeschieden wurde, wird die Aussparung aufgefüllt. In dieser Ausführungsform wird der Stromfluss ferner vom Segment 26 des Phasenänderungsmaterials begrenzt, was dazu führt, dass das Volumen der aktiven Region in der Speicherzelle verringert wird.
5 zeigt eine weitere Ausführungsform, bei der die Unterseitenfläche 32 der Bottom-Elektrodensäule einen größere Fläche in Kontakt mit dem darunter liegenden Kontakt 10 zur Zugriffsschaltung aufweist als die Oberseitenfläche 31 der Elektrodensäule, die mit dem Stück bzw. Patch aus programmierbarem resistivem Material in Kontakt steht. 5 zeigt eine glatte, konische Verjüngung der Säule. Natürlich können Säulen mit größeren Unterseitenflächen als Oberseitenflächen auch andere Formen aufweisen. Auf diese Weise führen die größeren Unterseitenflächen zu einer Struktur, die robuster bei der Handhabung vor und während der Abscheidung der dielektrischen Füllschicht 17 ist und die für eine zuverlässigere und weniger resistive elektrische Verbindung mit der Kontaktfläche des darunter liegenden Kontakts 10 sorgt. Gleichzeitig kann die Oberseitenfläche 31 der Elektrodensäule 30 ziemlich klein gehalten werden, was den Stromfluss für die Betätigung des Phasenänderungsmaterials weiter konzentriert. Ein Verfahren zur Ausbildung einer konischen Säule schließt die Verwendung einer Maskenstruktur ein, die auch konisch ist, und das Ätzen auf solche Weise, dass die konische Form auf das Bottom-Elektrodenmaterial übertragen wird. Eine Ausführungsform einer Elektrodensäule mit diesem Aufbau kann beispielsweise eine um mindestens 30 % größere Fläche am Boden als an der Oberseite aufweisen. Natürlich können Ausführungsformen implementiert werden, die jeden beliebigen Umfang des Unterschieds zwischen den Flächen aufweisen, einschließlich von beispielsweise lediglich ein paar Prozent größer am Boden und immerhin doppelt so groß, um eines oder mehrere der oben beschriebenen Ziele zu erreichen.
Die 6 - 15 zeigen eine Folge von Stufen in einem Beispielsverfahren zur Herstellung einer Phasenänderungs-Speicherzelle mit einer Bottom-Elektrodensäule wie oben mit Bezug auf die 1 - 5 beschrieben. 6 zeigt eine erste Stufe des Herstellungsverfahrens, nachdem typische CMOS-Bearbeitungsverfahren angewendet wurden, wobei ein Substrat 99, das eine Zugriffsschaltung einschließt, hergestellt wurde. Die Zugriffsschaltung ist auf einem Halbleitersubstrat 110 ausgebildet. Isolierstrukturen wie dielektrische Gräben 111 und 112 mit flacher Grabenisolierung STI, isolieren Paare aus Reihen von Speicherzellen-Zugriffstransistoren in diesem Beispiel. Die Zugriffstransistoren bestehen aus einer gemeinsamen Source-Region 116 im Substrat 110 und aus Drain-Regionen 115 und 117 im Substrat 110. Polysilizium-Wortleitungen 113 und 114 bilden die Gates der Zugriffstransistoren. Die dielektrische Füllschicht 118 ist über den Polysilizium-Wortleitungen 113, 114 ausgebildet. Kontaktpfropfenstrukturen 141 und 120 kontaktieren einzelne Zugriffstransistor-Drains 115 und 117. Eie gemeinsame Source-Leitung 119 kontaktiert Source-Regionen entlang einer Reihe des Feldes. Die gemeinsame Source-Leitung 119 kontaktiert die gemeinsame Source-Region 116. Das Substrat 99, das eine Zugriffsschaltung für eine Vielzahl von Speicherzellen einschließt, weist eine Kontaktfläche 100 mit einem Feld aus leitenden Kontakten 125, 126 auf den Kontaktoberseiten der Kontaktpfropfen 121, 141 auf, die ihrerseits mit der Zugriffsschaltung verbunden sind. Es können auch andere Zugriffsschaltungskonfigurationen verwendet werden, einschließlich von Konfigurationen, die Dioden statt Transistoren verwenden.
7 zeigt die nächste Stufe im Herstellungsverfahren, nachdem eine Schicht 200 aus Elektrodenmaterial auf der Kontaktfläche des Substrats 99 abgeschieden wurde. Abhängig von der Ausführungsform der gewünschten Bottom-Elektrodensäule kann die Schicht 200 aus Elektrodenmaterial einen Mehrschichtstapel aus leitenden Metallen, Legierungen, Halbleitern, Phasenänderungsmaterial und dergleichen aufweisen. In einem stellvertretend genannten Ausführungsbeispiel umfasst die Bottom-Elektrodensäule eine Einzelschichtsäule aus Titannitrid, das auf der Kontaktfläche 100 des Substrats anhand eines Verfahrens wie einer physikalischen oder chemischen Dampfabscheidung abgeschieden wurde. Die Dicke der Schicht 200 wird so gewählt, dass sie etwas größer ist als die Höhe der Bottom-Elektrodensäulen, die in der beschriebenen Ausführungsform hergestellt werden sollen.
8 zeigt eine nächste Stufe des Herstellungsverfahrens nach der Abscheidung und der Musterung einer Schicht aus Photoresist, um Maskenstrukturen 201, 202 zu schaffen, die den Ort der Säulen über den leitenden Pfropfen 120 und 141 definieren. Die Abscheidung und Musterung eines Photoresists kann anhand von Standard-Photolithographieverfahren implementiert werden, einschließlich von Phasenverschiebungsmaskierungs- und anderen Advance-Patterning-Verfahren, um ein Feld aus kleinen Punkten auf der Schicht 200 aus Elektrodenmaterial zu bilden.
9 zeigt eine nächste Stufe nach dem Ätzen der Maskenstrukturen 201, 202, um zugerichtete Maskenstrukturen 201A und 202A zu schaffen, die sub-lithographische Abmessungen aufweisen. Beispielsweise können die Photoresist-Maskenstrukturen 201 und 202 isotrop geätzt werden, um die Strukturen zu verschmälern und zu verdünnen, um Punkte mit einem Durchmesser von weniger als 50 nm in der Größenordnung von so wenig wie 30 nm oder weniger in einigen Ausführungsformen zu bilden. Eine Photoresistzurichtung wird beispielsweise anhand eines Sauerstoffplasmas angewendet, um das Photoresist isotrop zu ätzen, wodurch dessen Breite und Dicke zugerichtet werden. Als Alternative kann ein harte Maskenschicht, wie eine bei niedriger Temperatur abgeschiedene Schicht aus SiN_x oder SiO₂, mittels Photolithographie definiert werden, um ein Muster zu definieren, gefolgt vom Zurichten mittels einer isotropen Nassätzung, wie verdünnter HF für Siliziumdioxid oder heißer Phosphorsäure für Siliziumnitrid, oder einem reaktiven Ionenätzen auf der Basis von isotropem Fluor oder HBr.
10 stellt eine nächste Stufe nach dem Ätzen der Schicht 200 aus Elektrodenmaterial dar, um vorläufige Elektrodensäulen 210 und 211 auf der Kontaktfläche 100 über den Pfropfen 120 und 141 auszubilden. Eine Reihe von Ätzrezepturen kann verwendet werden, um gleichmäßige Pfropfen mit einem konstanten Durchmesser über einem großen Feld von Strukturen auszubilden. Beispielsweise kann eine TiN-Schicht anhand von REI mit einem Plasma auf Chlorbasis geätzt werden, und eine TaN-Schicht kann ebenfalls anhand von REI mit einem Plasma auf Chlorbasis geätzt werden. Ein alternatives Verfahren für die Ausbildung einer Schicht aus Heizmaterial über einer Schicht aus TiN oder einem anderen Metall schließt zuerst das Ausbilden einer Säule wie oben beschrieben, dann das Füllen und Rückpolieren beispielsweise anhand einer chemisch-mechanischen Politur CMP, um eine Oberseitenfläche der Säule freizulegen, ein. Die Oberseitenfläche der Säule kann anhand von REI mit reduzierter Ionenenergie zurückgebildet werden, um die Rückbildung der 0berseitenfläche ohne nennenswerte Beschädigung des Dielektrikums zurückzubilden. Das Heizmaterial wird dann in einer Decke über der resultierenden Struktur abgeschieden und wiederum durch CMP zurückgeätzt, um eine Heizschicht über der Elektrodensäule zu schaffen. Ein ähnliches Verfahren kann für die Ausführungsform von 4 angewendet werden, wobei eine GST-Deckenabscheidung verwendet wird. Für die Ausführungsform von 5 kann eine konische Säule beispielsweise unter Verwendung einer harten Maske aus Siliziumnitrid auf TiN anhand einer REI-Ätzung auf Chlorbasis ausgebildet werden, wobei Sauerstoff zur Ätzungschemie gegeben wird, der die harte Maske während der vertikalen Ätzung des Elektrodenmaterials lateral und langsam angreift, was für ein schräges Profil der Säule sorgt.
11 stellt die folgende Stufe nach der Ausbildung der dielektrischen Füllschicht 212 über den vorläufigen Säulenstrukturen 210, 211 dar. Die dielektrische Füllung umfasst Siliziumnitrid oder Siliziumoxynitrid oder verwandte dielektrische Materialien, die anhand von Verfahren wie chemischer Dampfabscheidung mit hochdichtem Plasma, auf der Basis von Silan und O₂ bei 400 bis 450 °C abgeschieden werden, für SiN unter Zugabe von Ammoniak zum Silan, für Oxynitrid unter Verwendung von Ammoniak, Silan und Sauerstoff. Das Material der Schicht 122 dient auch als Diffusionsbarriere.
12 stellt das Ergebnis des folgenden Schritts dar, in dem die dielektrische Füllschicht 212 und die vorläufigen Säulen anhand eines Planarisierungsverfahrens wie einer chemisch-mechanischen Polierung zurückgeätzt werden, um Säulenstrukturen 20 bis 221 mit Oberseitenflächen 222 bzw. 223, die jeweils an einer planen Oberseitenfläche 224 der dielektrischen Schicht 212 freiliegen, auszubilden. Es wird ein dielektrisches CMP-Verfahren gewählt. Während des CMP-Verfahrens wird die Dicke der Schicht 122 beispielsweise anhand eines Ellipsometers, eines Interferometers oder eines anderen nichtzerstörenden Werkzeugs überwacht. Als Ergebnis dieses Verfahrens sind die Flächen der Oberseitenflächen 222 und 223 der Bottom-Elektrodensäulen 220 und 221 über das große Feld aus Speicherzellen hinweg sehr konsistent. In einem Verfahrensbeispiel sind die resultierenden Säulen etwa 40 bis 120 nm hoch, vorzugsweise etwa 60 nm, und variieren in der Höhe über das Säulenmuster um weniger als 10 %.
13 zeigt eine folgende Stufe nach der Abscheidung einer Schicht 230 aus Phasenänderungsmaterial mit einer Dicke, die 40 bis 140 nm stark ist, vorzugsweise etwa 10 nm, gefolgt von der Abscheidung der Schicht 231 über dem Top-Elektrodenmaterial in einer Dicke von beispielsweise 40 bis 80 nm. Das Top-Elektrodenmaterial wird im Hinblick auf Leitfähigkeit und Kompatibilität mit dem Phasenänderungsmaterial ausgewählt. In einem Ausführungsbeispiel umfasst das Phasenänderungsmaterial GST wie oben beschrieben, und das Top-Elektrodenmaterial umfasst Titannitrid oder andere Metalle, Metalloxide und Metallnitride. In diesem Schritt bildet die Abscheidung der formtreuen Schicht 230 aus Phasenänderungsmaterial auf der Oberfläche 224 der dielektrischen Füllung 212 eine zuverlässige elektrische Verbindung mit den Oberseitenflächen der Säulen 220 und 221.
Ein Beispielsverfahren für die Ausbildung von Chalkogenidmaterial verwendet ein PVD-Sputtering- oder Magnetron-Sputtering-Verfahren mit Quellgas(en) Ar, N₂ und/oder He usw. bei einem Druck von 0,001333 mBar - 0,1333 mikroBar (1 mTorr - 100 mTorr). Die Abscheidung erfolgt üblicherweise bei Raumtemperatur. Ein Kollimator mit einem Aspektverhältnis von 1 - 5 kann verwendet werden, um die Befüllungsleistung zu verbessern. Um die Befüllungsleistung zu verbessern, wird auch eine DC-Vorspannung von mehreren zehn Volt bis mehreren hundert Volt verwendet. Ebenso kann gleichzeitig eine Kombination aus DC-Vorspannung und Kollimator verwendet werden.
Eine Nachabscheidungs-Temperbehandlung im Vakuum oder in einer N₂-Umgebung wird optional durchgeführt, um den Kristallisationszustand des Chalkogenidmaterials zu verbessern. Die Tempertemperatur liegt in der Regel im Bereich von 100 °C bis 400 °C, mit einer Temperdauer von weniger als 30 Minuten.
14 zeigt ein Ergebnis eines photolithographischen Musterns und Ätzens der Schicht 230 des Phasenänderungsmaterials und der Schicht 231 aus Top-Elektrodenmaterial, um Kontaktflecken für einzelne Zellen 250, 251 zu bilden, die aus einem Patch 255 aus Phasenänderungsmaterial bestehen, der von einem Patch 256 aus Top-Elektrodenmaterial mit einer Abmessung in der Größenordnung der minimalen Merkmalsgröße des lithographischen Verfahrens während der Herstellung bedeckt ist. Somit wird als Ergebnis des Musterungsschritts ein Feld aus Speicherzellen mit einer Bottom-Elektrodensäule, wie der Säule 220, einer Schicht aus Phasenänderungsmaterial, wie dem Patch 255, und einer Top-Elektrodenschicht, wie dem Patch 256, gebildet.
15 zeigt eine folgende Stufe der Herstellung nach einer Reihe von Schritten, um die Zugriffsschaltung zu vervollständigen. Die Schritte schließen die Abscheidung einer dielektrischen Füllschicht 260 über den einzelnen Zellen 250, 251 ein. Die dielektrische Füllschicht 260 wird beispielsweise durch chemische Dampfabscheidung CVD mit hochdichtem Plasma HDP, gefolgt von einer chemisch-mechanischen Polierung und Reinigung, durchgeführt. Die dielektrische Füllschicht 260 kann Siliziumoxide, Siliziumnitride und andere isolierende Materialien umfassen, vorzugsweise solche mit guten Wärmeeigenschaften sowie mit guten elektrischen Isoliereigenschaften. In einem folgenden Schritt werden Kontaktlöcher ausgebildet und mit Pfropfen 261, 262 gefüllt, die mit den Top-Elektroden-Patches 256, 258 und jeder einzelnen Zelle in dem Feld in Kontakt stehen. In einem Ausführungsbeispiel umfassen die Pfropfen Wolframpfropfen mit einem Durchmesser in der Größenordnung der minimalen Merkmalsgröße des verwendeten lithographischen Verfahrens. An die Ausbildung der Pfropfen 261, 262 schließt sich die Abscheidung einer gemusterten Leiterschicht 270 an. In Ausführungsformen des Verfahrens wird ein Kupferlegierungs-Damascene-Metallisierungsverfahren angewendet, bei dem die gemusterte leitende Schicht 270 durch Abscheiden von Fluorsilikatglas (FSG) auf der freiliegenden Oberfläche und anschließendes Ausbilden eines Photoresistmusters im gewünschten Muster ausgebildet wird. Ein Ätzmittel wird aufgetragen, das freiliegendes FSG entfernt, und dann werden Liner- und Keimschichten in dem Muster abgeschieden. Dann wird eine Kupferplattierung angewendet, um das Muster zu füllen. Nach dem Plattieren wird ein Temperschritt angewendet, gefolgt von einem Polierverfahren. Andere Ausführungsformen können Standard-Al-Cu-Verfahren oder andere in der Technik bekannte Verfahren nutzen.
16 zeigt einen Schaltplan für die grundlegende Feldstruktur für Speicherzellen mit säulenförmigen Bottom-Elektroden wie hierin beschrieben. Jede Speicherzelle in einem Feld der dargestellten Art schließt einen Zugriffstransistor (oder eine andere Zugriffseinrichtung wie eine Diode) ein, von denen vier als 1650, 1651, 1652, 1653 dargestellt sind, und ein Phasenänderungselement, das als 1635, 1636 dargestellt ist, in Zellen, die mit Zugriffstransistoren 1650 und 1651 verkoppelt sind. Die Sources der einzelnen Zugriffstransistoren 1650 1651, 1652, 1653 sind gemeinsam mit einer Source-Leitung 1628 verbunden. In einer Ausführungsform sind die Source-Leitungen der ausgewählten Vorrichtungen nicht elektrisch verbunden, sondern können einzeln gesteuert werden. Wortleitungen 1623 und 1624 verlaufen parallel in einer ersten Richtung. Die Wortleitungen 1623 und 1624 stehen mit einem Wortleitungs-Decoder 1645, der in der Figur wegen der dargestellten Ausrichtung als „Y-Decoder“ bezeichnet wird, in elektrischer Verbindung. Die Gates der Zugriffstransistoren 1650 und 1652 sind mit einer gemeinsamen Wortleitung 1623 verbunden, und die Gates der Zugriffstransistoren 1651 und 1653 sind gemeinsam mit einer Wortleitung 1624 verbunden. Eine Bitleitung 1641 ist mit den Top-Elektroden von Phasenänderungselementen 1635 und 1636 verbunden. Die Bitleitung 1642 ist mit den Phasenänderungselementen verbunden, die mit den Zugriffstransistoren 1652 und 1653 verkoppelt sind. Die Bitleitungen 1641 und 1642 sind mit den Mess- bzw. Leseverstärkern und dem Decoder 1606, der wegen seiner Ausrichtung in der Figur als „X-Decoder“ bezeichnet wird, verkoppelt. Die säulenförmigen Bottom-Elektroden der Phasenänderungselemente 1635 und 1636 sind mit den Drains 1632, 1633 der Transistoren 1650 bzw. 1651 verkoppelt. Es sei darauf hingewiesen, dass vier Speicherzellen dargestellt sind, um die Erklärung zu vereinfachen, und dass die Felder in der Praxis viel größer sein können.
In 17 ist ein vereinfachtes Blockschema einer integrierten Schaltung 1750 dargestellt, die ein Feld 1700, die ein Feld 1700 aus Phasenänderungs-Speicherzellen mit säulenförmigen Bottom-Elektroden wie hierin beschrieben einschließt. Die Schaltung 1750 weist ein Speicherfeld 1700 auf, das anhand von Phasenänderungs-Speicherzellen mit säulenförmigen Bottom-Elektroden implementiert ist. Das Feld 1700 kann eine Million Zellen enthalten. Ein Wortleitungs- oder Reihen-Decoder 1701 steht mit einer Vielzahl von Wortleitungen 1702 in elektrischer Verbindung. Ein Bitleitungs- oder Spalten-Decoder 1703 steht mit einer Vielzahl von Bitleitungen 1704 in elektrischer Verbindung, um Daten aus den Phasenänderungs-Speicherzellen in dem Feld auszulesen und in dieses zu schreiben. Adressen werden über den Bus 1705 zum Wortleitungs-Decoder 1701 und zum Bitleitungs-Decoder 1703 geliefert. Messverstärker und Dateneingabestrukturen im Block 1706 sind über einen Datenbus 1707 mit einem Bitleitungs-Decoder 1703 verkoppelt. Daten werden über die Dateneingabeleitung 1711 von Eingabe-/Ausgabe-Ports auf einer integrierten Schaltung 1750 oder von anderen Datenquellen innerhalb oder außerhalb der integrierten Schaltung 1750 zu Dateneingabestrukturen im Block 1706 geschickt. Andere (nicht dargestellte) Schaltungen können in einer integrierten Schaltung 10 eingeschlossen sein, wie ein Mehrzweckprozessor oder eine spezielle Schaltung, oder eine Kombination von Modulen, die für eine System-on-Chip-Funktion, die vom Feld 1700 unterstützt wird, sorgen. Daten werden über eine Datenausgabeleitung 1715 von Messverstärkern im Block 1706 zu Eingabe-/Ausgabe-Ports auf der integrierten Schaltung 1750 oder zu anderen Datenzielen innerhalb oder außerhalb der integrierten Schaltung 1750 geschickt.
Ein Controller 1709, der in diesem Beispiel implementiert ist und der eine Vorspannungsanordnungs-Zustandsmaschine nutzt, steuert die Anlegung von Vorspannungsanordnungs-Versorgungsspannungen 1708, um Spannungen zu lesen, zu programmieren, ihre Löschung zu verifizieren, ihre Programmierung zu verifizieren. Der Controller 1709 kann anhand einer in der Technik bekannten speziellen logischen Schaltung implementiert werden. In alternativen Ausführungsformen umfasst der Controller 1709 einen Mehrzweckprozessor, der auf der gleichen integrierten Schaltung implementiert sein kann, um ein Computerprogramm auszuführen, um die Funktionen der Vorrichtung zu steuern. In anderen Ausführungsformen kann eine Kombination aus spezieller logischer Schaltung und Mehrzweckprozessor für die Implementierung des Controllers 1709 verwendet werden.
Die Erfindung wurde mit Bezug auf Phasenänderungsmaterialien beschrieben. Jedoch könne auch andere Speichermaterialien, die manchmal als programmierbare Materialien bezeichnet werden, verwendet werden. Wie in dieser Anmeldung verwendet, sind Speichermaterialien solche Materialien mit elektrischen Eigenschaften, wie Widerstand, die durch die Anwendung von Energie geändert werden können; die Änderung kann eine stufenweise Änderung oder eine kontinuierliche Änderung oder eine Kombination davon sein. Andere programmierbare resistive Speichermaterialien können in anderen Ausführungsformen der Erfindung verwendet werden, einschließlich von mit N₂ dotiertem GST, Ge_xSb_y oder einem anderen Material, das verschiedene Kristallphasenänderungen verwendet, um den Widerstand zu bestimmen; PrxCayMnO3, PrSrMnO, ZrOx oder anderes Material, das einen elektrischen Impuls verwendet, um den Widerstandszustand zu ändern; TCNQ, PCBM, TCNQ-PCBM, Cu-TCNQ, Ag-TCNQ, C60-TCNQ, TCNQ, das mit anderem Metall dotiert ist, oder jedes andere polymere Material, das einen bistabilen oder multistabilen Widerstandszustand aufweist, der von einem elektrischen Impuls gesteuert wird. Weitere Beispiele für programmierbare resistive Speichermaterialien schließen GeSbTe, GeSb, NiO, Nb-SrTiO₃, Ag-GeTe, PrCaMnO, ZnO, Nb₂O₃, Cr-SrTiO₃ ein.

Claims

Verfahren zur Herstellung einer Vielzahl von Speicherzellen, das umfasst: Bereitstellen eines Substrats (99), das eine Zugriffsschaltung für die Vielzahl von Speicherzellen einschließt, und das eine Kontaktoberfläche (100) mit einem Feld aus leitenden Kontaktpfropfen (120, 141) aufweist, die mit der Zugriffsschaltung verbunden sind; Ausbilden einer Schicht aus Bottom-Elektrodenmaterial (200) auf der Kontaktfläche (100) des Substrats (99); Ausbilden von Maskenstrukturen (201, 202) auf der Schicht aus Bottom-Elektrodenmaterial (200); Zurichten der Maskenstrukturen (201, 202) auf der Schicht aus Bottom-Elektrodenmaterial (200) durch isotropes Ätzen der Maskenstrukturen (201, 202), um ein Muster aus zugerichteten Maskenstrukturen (201A, 202A) zu erzeugen; Entfernen von Material von der Schicht aus Bottom-Elektrodenmaterial (200) durch anisotropes Ätzen unter Verwendung der zugerichteten Maskenstrukturen (201A, 202A) als Ätzmaske, um ein Muster aus Elektrodensäulen (210, 211) auf entsprechenden leitenden Kontaktpfropfen (120, 141) in dem Feld aus leitenden Kontaktpfropfen (120, 141) zu bilden; Ausbilden einer Schicht aus dielektrischem Material (212), welche das Muster aus Elektrodensäulen (210, 211) und freiliegende Abschnitte der Kontaktoberfläche (100) abdeckt; Planarisieren der Schicht aus dielektrischem Material (212) und der Elektrodensäulen (210, 211), um eine Elektrodenoberfläche zu schaffen, an der jeweils eine Oberseitenfläche (222, 223) jeder Elektrodensäule (210, 211) in dem Muster aus Elektrodensäulen freiliegt; Ausbilden einer Schicht aus programmierbarem resistivem Material (230) auf der Elektrodenoberfläche; Ausbilden einer Schicht aus Top-Elektrodenmaterial (231) über der Schicht aus programmierbarem resistivem Material (230); und Mustern der Schicht aus programmierbarem resistivem Material (230) und der Schicht aus Top-Elektrodenmaterial (231).
Verfahren nach Anspruch 1, wobei die Schicht aus Bottom-Elektrodenmaterial (200) einen Stapel aus Materialien einschließt, einschließlich eines ersten Materials und eines zweiten Materials, wobei das zweite Material mit dem programmierbaren resistiven Material elektrische Kontakte bildet, und das erste Material mit den leitenden Kontaktpfropfen (120, 141) elektrische Kontakte bildet, und wobei das zweite Material eine höhere Resistivität aufweist als das erste Material.
Verfahren nach Anspruch 1, wobei die Schicht aus Bottom-Elektrodenmaterial (200) einen Stapel aus Materialien einschließt, einschließlich einer unteren Schicht, die Titannitrid aufweist und einer oberenSchicht, die Tantalnitrid aufweist.
Verfahren nach Anspruch 1, wobei das programmierbare resistive Material (230) durch die Anwendung von Wärme oder elektrischem Strom zwischen mindestens zwei Festphasen wechseln kann.
Verfahren nach Anspruch 1, wobei das Bottom-Elektrodenmaterial TiN umfasst.
Verfahren nach Anspruch 1, wobei für jede Elektrodensäule (210, 211) die Elektrodensäule (210. 211) eine Unterseitenfläche aufweist, die mit dem entsprechenden leitenden Kontaktpfropfen (120, 141) aus dem Feld aus leitenden Kontaktpfropfen (120, 140) in Kontakt steht, und die Unterseitenfläche eine größere Fläche aufweist als die Oberseitenfläche.
Verfahren nach Anspruch 1, das ein Überwachen der Dicke der dielektrischen Schicht (212) während des Planarisierens und ein Anhalten der Planarisierung, sobald eine vorgegebene Dicke erfasst wird, einschließt.
Verfahren nach Anspruch 1, das ein selektives Entfernen eines Teils der Oberseite der Elektrodensäule (210, 211) nach dem Planarisieren einschließt, und wobei die Ausbildung der Schicht aus Phasenänderungsmaterial das Auffüllen einer-Aussparung über der Elektrodensäule (210, 211) mit Phasenänderungsmaterial einschließt.
Verfahren nach Anspruch 1, wobei das Mustern der Schicht aus programmierbarem resistivem Material (230) und der Schicht aus Top-Elektrodenmaterial (231) das Ausbilden von Kontaktflecken, die Teile der Schicht aus Phasenänderungsmaterial und der Schicht aus Top-Elektrodenmaterial für einzelne Speicherzellen umfassen, wobei das Auftragen einer Schicht aus dielektrischem Füllmaterial (260) über den Kontaktflecken, das Ausbilden von Kontakten (261, 262) durch die Schicht aus dielektrischem Füllmaterial (260) hindurch und das Ausbilden einer gemusterten Leiterschicht (270) einschließlich von Bitleitungen, die mit den Kontakten (261, 262) in elektrischem Kontakt stehen, umfasst.