CN103855300B - 相变存储器及其形成方法 - Google Patents
相变存储器及其形成方法 Download PDFInfo
- Publication number
- CN103855300B CN103855300B CN201210513905.XA CN201210513905A CN103855300B CN 103855300 B CN103855300 B CN 103855300B CN 201210513905 A CN201210513905 A CN 201210513905A CN 103855300 B CN103855300 B CN 103855300B
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- annular electrode
- phase change
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007704 transition Effects 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000003860 storage Methods 0.000 title claims abstract description 52
- 230000008859 change Effects 0.000 claims abstract description 84
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 31
- 238000002955 isolation Methods 0.000 claims description 27
- 238000005240 physical vapour deposition Methods 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 5
- 230000014759 maintenance of location Effects 0.000 claims 7
- 238000005265 energy consumption Methods 0.000 abstract description 2
- 239000012782 phase change material Substances 0.000 description 31
- 239000007772 electrode material Substances 0.000 description 19
- 238000001259 photo etching Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 17
- 230000015654 memory Effects 0.000 description 11
- 230000009466 transformation Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 230000005611 electricity Effects 0.000 description 6
- 229910052723 transition metal Inorganic materials 0.000 description 5
- 150000003624 transition metals Chemical class 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910000618 GeSbTe Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical group [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical group [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
- H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
一种相变存储器及其形成方法，其中所述相变存储器的形成方法包括：提供半导体衬底、位于半导体衬底表面的第一介质层，位于所述半导体衬底表面、第一介质层内的环形电极，所述环形电极上表面与所述第一介质层表面齐平，且所述第一介质层填充所述环形电极内部；形成覆盖所述第一介质层和环形电极的第二介质层；在所述第二介质层内形成第一开口，所述第一开口暴露部分所述环形电极上表面；在所述第一开口内形成相变层。本发明相变存储器的形成方法，环形电极和相变层的接触面积小于环形电极的顶表面的面积，相变存储器操作功耗低。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种相变存储器及其形成方法。
背景技术
随着信息技术的发展，特别是手机和其他便携式电子设备的普及，非易失性存储芯片应用已经渗透到现代人类生活的方方面面。闪存（Flash Memory）作为一种典型的非易失性存储器在过去的十数年间得到了长足的发展，但在半导体技术进入22nm节点后，基于浮栅存储电荷的闪存技术在尺寸缩小方面遇到了困难。此时，相变存储器（PCM：PhaseChange Memory）技术由于其在单元面积、读写速度、读写次数和数据保持时间等诸多方面相对于闪存技术具有较大的优越性，成为了目前非挥发性存储器研究的热点。
请参考图1，图1示出了现有技术的一种相变存储器的剖面结构示意图，包括：半导体衬底100，所述半导体衬底100内包含半导体器件、或半导体器件和金属互联结构；位于所述半导体衬底100内的下电极101，所述下电极101的表面与所述半导体衬底100的表面齐平，所述下电极101与半导体衬底100内的半导体器件或金属互联结构电学连接；位于所述半导体衬底100上的第一介质层102；位于所述第一介质层102内的小电极103，所述小电极103与所述下电极101电学连接，所述小电极103的横截面积小于所述下电极101的横截面积，所述小电极103的表面与所述第一介质层102的表面齐平；位于所述小电极103上的相变材料层105；位于所述相变材料层105上的过渡金属层106，所述过渡金属层106起到粘合和隔热的作用；位于所述过渡金属层106上的上电极107，所述上电极107与外部电路连接；包覆所述相变材料层105、所述过渡金属层106和所述上电极107的第二介质层104，所述第二介质层104的表面与所述上电极107的表面齐平。
在相变存储器工作过程中通过半导体衬底100内的半导体器件供电，电流流经下电极101、小电极103、相变材料层105、过渡金属层106和上电极107的过程中产生焦耳热，对相变材料层105加热，促使位于所述小电极103顶部周围的相变材料发生相变，在晶体和非晶态之间转变。相变存储器就是利用相变材料的晶体和非晶态电阻值来记录信息。
但是，相变材料由晶体转换为非晶态的过程，需要将相变材料加热到熔化温度之上后淬火完成，此过程中需要较大电流。因此，现有技术的相变存储器功耗高。
其他有关相变存储器的形成方法还可以参考公开号为US2009236583A1的美国专利，其公开了一种相变存储器及其制备方法。
发明内容
本发明技术方案解决的问题是现有技术的相变存储器功耗高。
为解决上述问题，本发明技术方案提供了一种相变存储器的形成方法，包括：提供半导体衬底、位于半导体衬底表面的第一介质层，位于所述半导体衬底表面、第一介质层内的环形电极，所述环形电极上表面与所述第一介质层表面齐平，且所述第一介质层填充所述环形电极内部；形成覆盖所述第一介质层和环形电极的第二介质层；在所述第二介质层内形成第一开口，所述第一开口暴露部分所述环形电极上表面；在所述第一开口内形成相变层。
可选的，还包括：在形成覆盖所述第一介质层和环形电极的第二介质层前，在所述第一介质层上形成隔离结构，所述隔离结构覆盖部分所述环形电极。
可选的，所述第二介质层为氧化硅层和氮化硅层的堆叠结构，所述氧化硅层位于氮化硅层上。
可选的，还包括：在所述第一开口内形成相变层后，在所述相变层上依次形成接触金属层和第三介质层；研磨所述第三介质层和接触金属层，直至暴露出所述第二介质层表面。
可选的，所述接触金属层为氮化钛层。
可选的，还包括：在研磨所述第三介质层、接触金属层和相变层后，形成覆盖所述第三介质层、接触金属层、相变层和第二介质层的第四介质层；形成位于所述第四介质层内的第二开口，所述第二开口暴露部分所述相变层；在所述第二开口内形成上电极，所述上电极与所述相变层电学连接。
可选的，还包括：在所述第一开口内形成相变层前，在所述第一开口内形成过渡层。
可选的，形成所述相变层的工艺为物理气相沉积或化学气相沉积。
可选的，所述相变层的材料为GeiSbjTek，或者掺杂有氮、氧或碳的GeiSbjTek，其中i，j，k为原子百分比，且0≤i＜1、0≤j＜1、0≤k＜1、i+j+k=1。
可选的，还包括位于所述半导体衬底内的下电极，所述下电极与所述环形电极电学连接。
对应的，本发明还提供一种相变存储器，包括：半导体衬底，所述半导体衬底表面具有第一介质层；位于所述半导体衬底表面、第一介质层内的环形电极，所述环形电极上表面与所述第一介质层表面齐平，且所述第一介质层填充所述环形电极内部；位于所述第一介质层和环形电极上的第二介质层；位于所述第二介质层内的第一开口，所述第一开口暴露部分所述环形电极上表面；位于所述第一开口内的相变层。
可选的，还包括位于所述第一介质层上的隔离结构，所述隔离结构覆盖部分所述环形电极。
可选的，所述第二介质层为氧化硅层和氮化硅层的堆叠结构，所述氧化硅层位于所述氮化硅层上。
可选的，还包括位于所述相变层上的接触金属层和位于所述接触金属层上的第三介质层，所述第三介质层、接触金属层和相变层的上表面与所述第二介质层上表面齐平。
可选的，所述接触金属层为氮化钛层。
可选的，还包括：覆盖所述第三介质层、接触金属层、相变层和第二介质层的第四介质层；位于所述第四介质层内的第二开口，所述第二开口暴露部分所述相变层；位于所述第二开口内的上电极，所述上电极与所述相变层电学连接。
可选的，还包括位于所述环形电极和所述相变层之间的过渡层。
可选的，所述相变层的材料为GeiSbjTek，或者掺杂有氮、氧或碳的GeiSbjTek，其中i，j，k为原子百分比，且0≤i＜1、0≤j＜1、0≤k＜1、i+j+k=1。
可选的，还包括位于所述半导体衬底内的下电极，所述下电极与所述环形电极电学连接。
与现有技术相比，本发明具有以下优点：
在形成相变存储器的过程中，在所述第一介质层和环形电极上形成第二介质层，在所述第二介质层内形成了暴露部分所述环形电极上表面的第一开口。所述第一开口仅暴露出部分所述环形电极，后续在所述第一开口内形成相变层时，所述相变层仅覆盖部分所述环形电极的表面，使所述相变层与所述环形电极的接触面积小于所述环形电极的上表面面积。因此，在相变存储器工作的过程中，操作电流流经环形电极在所述相变层与所述环形电极的接触面上加热相变材料，使相变材料在晶态和非晶态之间转换来记录信息时，由于所述相变层和所述环形电极的接触面积减小，从而减小了相变过程中发生相变的相变材料的体积，达到了降低操作功耗的目的。
进一步的，在形成覆盖所述第一介质层和环形电极的第二介质层前，在所述第一介质层上形成覆盖部分所述环形电极的隔离结构。由于所述隔离结构覆盖部分所述环形电极，可以进一步的减小在第二介质层中形成的第一开口所暴露出的环形电极的面积。后续在所述第一开口内形成相变层时，所述相变层与所述环形电极的接触面积更小，相变存储器的操作功耗更低。
对应的，本发明技术方案提供的相变存储器也具有操作功耗低的优点。
附图说明
图1是现有技术的相变存储器的剖面结构示意图；
图2至图14是本发明实施例的相变存储器的形成过程的结构示意图。
具体实施方式
由背景技术可知，现有技术中相变存储器操作过程中需要较大的电流，造成相变存储器功耗高。
本发明的发明人通过研究现有技术形成相变存储器的方法，请继续参考图1，发现现有技术中，相变材料层105位于所述小电极103上，相变材料层105与所述小电极103的接触面积完全由小电极103的尺寸决定。在相变存储器工作过程中，相变材料层105中的相变区域，即在晶态和非晶态之间发生转变的相变材料的区域大小决定了相变存储器功耗的大小。但现有技术形成相变存储器的过程受限于光刻工艺，小电极103的尺寸仍然较大，小电极103和相变材料层105的接触面积较大，导致相变存储器工作过程中相变区域大，相变存储器的功耗过高。
基于以上研究，本发明技术方案提出了一种相变存储器的形成方法，包括：提供半导体衬底、位于半导体衬底表面的第一介质层，位于所述半导体衬底表面、第一介质层内的环形电极，所述环形电极上表面与所述第一介质层表面齐平，且所述第一介质层填充所述环形电极内部；形成覆盖所述第一介质层和环形电极的第二介质层；在所述第二介质层内形成第一开口，所述第一开口暴露部分所述环形电极上表面；在所述第一开口内形成相变层。
上述技术方案中，在所述第一介质层和环形电极上形成第二介质层，在所述第二介质层内形成暴露部分所述环形电极上表面的第一开口。所述第一开口仅暴露出部分所述环形电极，后续在所述第一开口内形成相变层时，所述相变层仅覆盖部分所述环形电极的表面，使所述相变层与所述环形电极的接触面积小于所述环形电极的上表面面积。因此，在相变存储器工作的过程中，操作电流流经环形电极在所述相变层与所述环形电极的接触面上加热相变材料，使相变材料在晶态和非晶态之间转换来记录信息时，由于所述相变层和所述环形电极的接触面积减小，从而减小了相变过程中发生相变的相变材料的体积，达到了降低操作功耗的目的。
下面结合附图详细地描述具体实施例，上述的目的和本发明的优点将更加清楚。
请参考图2，提供半导体衬底200，所述半导体衬底200内具有下电极201，所述下电极201的表面与所述半导体衬底200的表面齐平。
所述半导体衬底200可以是单晶硅或者单晶锗衬底，所述半导体衬底200也可以是硅锗、砷化镓或绝缘体上硅衬底（SOI）衬底。所述半导体衬底200内形成有半导体器件、或半导体器件和金属互联结构，与所述下电极201电学连接，向下电极201提供电压或者电流。所述下电极201和半导体衬底200之间通过绝缘层隔离，所述绝缘层的材料为氧化硅或氮化硅。所述下电极201为导电材料，所述下电极201的材料为铜、铝、钨或掺杂单晶硅。
本实施例中，所述半导体衬底200为单晶硅衬底，所述半导体衬底200内还具有晶体管并与所述下电极201电学连接，所述下电极201的材料为钨，所述下电极201被氧化硅包覆，与周围器件电绝缘。
请参考图3，在所述半导体衬底200上形成第五介质层202，在所述第五介质层202内形成暴露所述下电极201的第三开口222。
具体的，采用化学气相沉积（CVD）或者物理气相沉积（PVD）的工艺在所述半导体衬底200上形成第五介质层202，所述第五介质层202的材料为氧化硅、氮化硅或氮氧化硅。在所述第五介质层202上形成第一光刻胶图形（未示出），所述第一光刻胶图形具有暴露部分所述第五介质层202的第四开口（未示出），所述第四开口的位置与所述下电极201对应，沿所述第四开口刻蚀所述第五介质层202，直至暴露出所述半导体衬底200表面和所述下电极201表面，去除所述第一光刻胶图形，形成所述第三开口222。
请参考图4，在所述第三开口222（参考图3）内形成环形电极材料层223，所述环形电极材料层223覆盖所述第三开口222的底部和侧壁；在所述环形电极材料层223上形成第六介质层204。
具体的，采用化学气相沉积或者物理气相沉积的工艺在所述第三开口222内沉积环形电极材料层223，所述环形电极材料层223的材料为氮化钛、钛、钨、铜或者铝，所述环形电极材料层223的厚度小于所述第三开口222的深度，所述环形电极材料层223覆盖所述第三开口222的底部和侧壁。在所述环形电极材料层223上采用物理气相沉积或者化学气相沉积的工艺沉积第六介质层204，所述第六介质层204的材料为氧化硅、氮化硅或氮氧化硅，所述第六介质层204的厚度大于所述第三开口222的深度。
本实施例中，所述环形电极材料层223为钨层，所述第六介质层204的材料为氧化硅。
请参考图5和图6，图6为图5的俯视图，图5为图6沿AA1方向的剖面图，研磨所述第六介质层204和环形电极材料层223（如图4所示），直至暴露出所述第五介质层202的表面。
具体的，使用机械研磨或者化学机械研磨的工艺研磨位于所述第五介质层202上的第六介质层204和环形电极材料层223，直至暴露出所述第五介质层202的表面，使所述第六介质层204和环形电极材料层223的表面与第五介质层202的表面齐平，所述环形电极材料层223构成环形电极203，所述第五介质层202和第六介质层204构成第一介质层225。
经过上述步骤，在所述半导体衬底上形成了第一介质层225（由第四介质层202和第五介质层204构成）和环形电极203，所述的环形电极203具有底部和侧壁，所述环形电极203的底部与所述下电极201电学连接，所述环形电极位于所述第一介质层225内，所述环形电极203的上表面与所述第一介质层225表面齐平。需要说明的是，所述环形电极203的侧壁厚度为所述环形电极材料层223的厚度，而所述环形电极材料层223的厚度可以通过控制形成环形电极材料层223工艺和时间来控制，例如通过控制物理气相沉积或者化学气相沉积的工艺参数和沉积时间来决定环形电极材料层223的厚度，可以比较容易的将其控制在纳米量级，远小于现有光刻工艺所能达到的最小尺寸，后续形成相变层后，所述环形电极203和相变层的接触面也远小于现有光刻工艺所能达到的最小尺寸，可以降低相变存储器操作过程中的功耗。所述环形电极203的侧壁沿半导体衬底平面方向的剖面形状为矩形环、正方形环、圆环或不规则图形环。本实施例中，所述环形电极203沿半导体衬底平面方向的剖面形状为矩形环。
请参考图7和图8，图8为图7的俯视图，图7为图8沿AA1方向的剖面图，在所述第一介质层225上形成隔离结构207，所述隔离结构207覆盖部分所述环形电极203。
具体的，采用化学气相沉积或者物理气相沉积的工艺在所述第一介质层225上沉积隔离结构材料层（未示出），所述隔离结构材料层的材料为氧化硅、氮化硅或氮氧化硅。在所述隔离结构材料层上形成第二光刻胶图形（未示出），所述第二光刻胶图形覆盖部分所述环形电极203，以所述第二光刻胶图形为掩膜刻蚀所述隔离结构材料层，直至暴露出所述第一介质层225，去除所述第二光刻胶图形，形成隔离结构207。由于所述隔离结构207覆盖部分所述环形电极203，可以进一步的减小后续在第二介质层中形成的第一开口所暴露出的环形电极203的面积。在所述第一开口内形成相变层时，所述相变层与所述环形电极的接触面积更小，相变存储器的操作功耗更低。
请参考图9和图10，图10为图9的俯视图，图9为图10沿AA1方向的剖面图，在图10中为了示意清楚，使用虚线外框标示出了部分的被覆盖结构的位置。在所述第一介质层225上形成第七介质层208，所述第七介质层208覆盖所述环形电极203和隔离结构207；在所述第七介质层208内形成第一开口209，所述第一开口209暴露部分所述环形电极203和部分所述隔离结构207。
具体的，采用化学气相沉积或者物理气相沉积的工艺在所述第一介质层225上形成第七介质层208，所述第七介质层208的材料为氧化硅、氮化硅或者氮氧化硅中的一种或几种。本实施例中，所述第七介质层208为氧化硅层和氮化硅层的堆叠结构，所述氧化硅层位于氮化硅层上。所述第七介质层208覆盖所述环形电极203和隔离结构207，为了使所述第七介质层208的表面平整，还可以采用化学机械抛光工艺抛光所述第七介质层208。所述第七介质层208采用氧化硅和氮化硅的堆叠结构，在后续形成第一开口209的工艺中，氮化硅可以作为氧化硅刻蚀的刻蚀停止层，减少刻蚀过程中对环形电极203的损伤。
接着，在所述第七介质层208表面形成第三光刻胶图形（未示出），所述第三光刻胶图形具有第五开口（未示出），以所述第三光刻胶图形为掩膜沿所述第五开口刻蚀所述第七介质层208形成第一开口209，去除第三光刻胶图形。所述第一开口209暴露部分所述环形电极203和部分所述隔离结构207。在刻蚀所述第七介质层208形成第一开口209的过程中，可以控制刻蚀参数，使最终形成的第一开口209的上部宽度大于下部宽度，以利于后续相变材料层、接触金属层和第三介质层的填充。
由于所述第一开口209仅暴露出部分所述环形电极203，后续在所述第一开口203内形成相变层时，所述相变层仅覆盖了部分所述环形电极203的表面，使所述相变层与所述环形电极203的接触面积小于所述环形电极203的上表面面积，减小了相变过程中发生相变的相变材料的体积，达到了降低操作功耗的目的。
请参考图11，在所述第一开口209（请参考图10）内依次填充相变材料层210、接触金属层211，和第三介质层212。
在所述第一开口209内填充相变材料层210的工艺可以为物理气相沉积或者化学气相沉积，所述相变材料层210的材料为GeiSbjTek，或者掺杂有氮、氧或碳的GeiSbjTek，其中i，j，k为原子百分比，即i为锗-锑-碲化合物中锗原子的百分比，j为锗-锑-碲化合物中锑原子的百分比，k为锗-锑-碲化合物中碲原子的百分比，且0≤i＜1、0≤j＜1、0≤k＜1、i+j+k=1。在所述相变材料层210上形成接触金属层211的工艺可以为物理气相沉积、化学气相沉积或原子层沉积工艺，所述接触金属层211的材料为氮化钛，所述接触金属层211可以减小相变材料层210和后续形成的上电极之间的原子扩散，提高相变存储器的可靠性，所述接触金属层211还可以减少相变材料层210和后续形成的上电极之间的热传导和接触电阻。在所述接触金属层211上形成第三介质层212的工艺可以为物理气相沉积或者化学气相沉积，所述第三介质层212的材料可以为氧化硅、氮化硅或者氮氧化硅中的一种或几种。
本实施例中，在所述第一开口209内依次填充相变材料层210、接触金属层211和第三介质层212前，还在所述第一开口209内填充过渡层（未示出）。填充所述过渡层的工艺为物理气相沉积、化学气相沉积或原子层沉积工艺，所述过渡层的材料为氮化钛、氧化钛、氧化铈或多晶硅。所述过渡层通常具有较高的电导率和较低的热导率，可以增加相变存储器操作过程中在相变层和环形电极界面上产生的焦耳热，提高对相变材料的加热效率，降低操作功耗。
请参考图12和图13，图13为图12的俯视图，图12为图13沿AA1方向的剖面图，在图13中为了示意清楚，使用虚线外框标示出了部分的被覆盖结构的位置。使用化学机械研磨工艺研磨所述第三介质层212、接触金属层211和相变材料层210（如图11所示），直至暴露出所述第七介质层208表面，所述相变材料层210形成相变层227，所述第七介质层208和所述第三介质层212构成第二介质层226。
经过上述步骤，在所述第一介质层225上形成了第二介质层226和相变层227，所述相变层227具有底部和侧壁，所述相变层227的底部覆盖部分所述隔离结构207和部分所述环形电极203，所述相变层227位于所述第二介质层226内，所述相变层227的侧壁的顶表面与所述第二介质层226表面齐平。由于所述隔离结构207覆盖了部分所述环形电极203，因此所述相变层227仅与部分环形电极203接触，使所述相变层227与所述环形电极203的接触面积小于环形电极203的顶表面面积，减小了相变过程中发生相变的相变材料的体积大小。因此，在相变存储器工作的过程中，由于相变过程中发生相变的相变材料的体积减小，降低了相变存储器操作过程中的功耗。
请参考图14，在所述第二介质层226上形成第四介质层213和上电极214，所述上电极214与所述相变层227电学连接，所述上电极214位于所述第四介质层213内，所述上电极214的表面与所述第四介质层213表面齐平。
本实施例中，所述相变层227上形成有接触金属层211，所述上电极214通过接触金属211与相变层227电学连接。具体的，采用化学气相沉积或者物理气相沉积的工艺在所述第二介质层226上形成第四介质层213，所述第三介质层213的材料为氧化硅、氮化硅或者氮氧化硅中的一种或几种。在所述第三介质层213上形成第四光刻胶图形（未示出），所述第四光刻胶图形具有暴露部分所述第四介质层213的第六开口（未示出），以所述第四光刻胶图形为掩膜沿所述第六开口刻蚀所述第四介质层213，直至暴露出所述接触金属层211和相变层227，形成第二开口（未示出）。去除所述第四光刻胶图形，在所述第二开口内填充上电极材料层，所述上电极材料层可以为钨、铜、铝或钛，使用化学机械研磨工艺研磨所述上电极材料层，使所述上电极材料层表面与所述第三介质层213表面齐平，形成上电极214。
本发明的其他实施例中，形成所述第四光刻胶图形后，沿所述第六开口依次刻蚀第四介质层和第二介质层，形成第二开口，所述第二开口的位置与所述相变层的底部位置所对应，使后续的形成的上电极与接触金属层的接触面积较大，接触电阻较小。
对应的，请继续参考图14，本发明实施例还提供了一种相变存储器，包括：
半导体衬底200，所述半导体衬底200表面具有第一介质层225，所述半导体衬底200内具有下电极201。
位于所述半导体衬底200表面、第一介质层225内的环形电极203，所述环形电极203上表面与所述第一介质层225表面齐平，且所述第一介质层225填充所述环形电极203内部，所述环形电极203与所述下电极201电学连接。
位于所述第一介质层225上的隔离结构207，所述隔离结构207覆盖部分所述环形电极203。
位于所述第一介质层225上的第二介质层226，所述第二介质层226覆盖部分所述环形电极203和部分所述隔离结构207，所述第二介质层226为氧化硅层和氮化硅层的堆叠结构，所述氧化硅层位于所述氮化硅层上。
位于所述第二介质层226内的相变层227，所述相变层227覆盖部分所述隔离结构207和部分所述环形电极203，所述相变层227的顶表面与所述第二介质层226的表面齐平。所述相变层227的材料为GeiSbjTek，或者掺杂有氮、氧或碳的GeiSbjTek，其中i，j，k为原子百分比，且0≤i＜1、0≤j＜1、0≤k＜1、i+j+k=1。
位于所述相变层227表面的接触金属层211，所述接触金属层211的材料为氮化钛。
位于所述第二介质层226上的第四介质层213，所述第四介质层213覆盖所述第二介质层226和所述相变层227，所述第四介质层213具有暴露所述相变层227的第二开口（未示出）。
位于所述第二开口内的上电极214，所述上电极214与所述相变层227电学连接，所述上电极214的表面与所述第四介质层213表面齐平。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (17)
1.一种相变存储器的形成方法，其特征在于，包括：
提供半导体衬底、位于半导体衬底表面的第一介质层，位于所述半导体衬底表面、第一介质层内的环形电极，所述环形电极上表面与所述第一介质层表面齐平，且所述第一介质层填充所述环形电极内部；
形成覆盖所述第一介质层和环形电极的第二介质层；
在所述第二介质层内形成第一开口，所述第一开口暴露部分所述环形电极上表面；
在所述第一开口内形成相变层；
还包括：
在所述第一开口内形成相变层后，在所述相变层上依次形成接触金属层和第三介质层；
研磨所述第三介质层和接触金属层，直至暴露出所述第二介质层表面。
2.如权利要求1所述的相变存储器的形成方法，其特征在于，还包括：在形成覆盖所述第一介质层和环形电极的第二介质层前，在所述第一介质层上形成隔离结构，所述隔离结构覆盖部分所述环形电极。
3.如权利要求1所述的相变存储器的形成方法，其特征在于，所述第二介质层为氧化硅层和氮化硅层的堆叠结构，所述氧化硅层位于氮化硅层上。
4.如权利要求1所述的相变存储器的形成方法，其特征在于，所述接触金属层为氮化钛层。
5.如权利要求1所述的相变存储器的形成方法，其特征在于，还包括：
在研磨所述第三介质层、接触金属层和相变层后，形成覆盖所述第三介质层、接触金属层、相变层和第二介质层的第四介质层；
形成位于所述第四介质层内的第二开口，所述第二开口暴露部分所述相变层；
在所述第二开口内形成上电极，所述上电极与所述相变层电学连接。
6.如权利要求1所述的相变存储器的形成方法，其特征在于，还包括：在所述第一开口内形成相变层前，在所述第一开口内形成过渡层。
7.如权利要求1所述的相变存储器的形成方法，其特征在于，形成所述相变层的工艺为物理气相沉积或化学气相沉积。
8.如权利要求7所述的相变存储器的形成方法，其特征在于，所述相变层的材料为GeiSbjTek，或者掺杂有氮、氧或碳的GeiSbjTek，其中i，j，k为原子百分比，且0≤i＜1、0≤j＜1、0≤k＜1、i+j+k＝1。
9.如权利要求1所述的相变存储器的形成方法，其特征在于，还包括位于所述半导体衬底内的下电极，所述下电极与所述环形电极电学连接。
10.一种相变存储器，其特征在于，包括：
半导体衬底，所述半导体衬底表面具有第一介质层；
位于所述半导体衬底表面、第一介质层内的环形电极，所述环形电极上表面与所述第一介质层表面齐平，且所述第一介质层填充所述环形电极内部；
位于所述第一介质层和环形电极上的第二介质层；
位于所述第二介质层内的第一开口，所述第一开口暴露部分所述环形电极上表面；
位于所述第一开口内的相变层；
还包括位于所述相变层上的接触金属层和位于所述接触金属层上的第三介质层，所述第三介质层、接触金属层和相变层的上表面与所述第二介质层上表面齐平。
11.如权利要求10所述的相变存储器，其特征在于，还包括位于所述第一介质层上的隔离结构，所述隔离结构覆盖部分所述环形电极。
12.如权利要求10所述的相变存储器，其特征在于，所述第二介质层为氧化硅层和氮化硅层的堆叠结构，所述氧化硅层位于所述氮化硅层上。
13.如权利要求10所述的相变存储器，其特征在于，所述接触金属层为氮化钛层。
14.如权利要求10所述的相变存储器，其特征在于，还包括：
覆盖所述第三介质层、接触金属层、相变层和第二介质层的第四介质层；
位于所述第四介质层内的第二开口，所述第二开口暴露部分所述相变层；
位于所述第二开口内的上电极，所述上电极与所述相变层电学连接。
15.如权利要求10所述的相变存储器，其特征在于，还包括位于所述环形电极和所述相变层之间的过渡层。
16.如权利要求10所述的相变存储器，其特征在于，所述相变层的材料为GeiSbjTek，或者掺杂有氮、氧或碳的GeiSbjTek，其中i，j，k为原子百分比，且0≤i＜1、0≤j＜1、0≤k＜1、i+j+k＝1。
17.如权利要求10所述的相变存储器，其特征在于，还包括位于所述半导体衬底内的下电极，所述下电极与所述环形电极电学连接。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210513905.XA CN103855300B (zh) | 2012-12-04 | 2012-12-04 | 相变存储器及其形成方法 |
| US14/056,253 US9006022B2 (en) | 2012-12-04 | 2013-10-17 | Method for fabricating phase change memory |
| US14/642,573 US9136469B2 (en) | 2012-12-04 | 2015-03-09 | Phase change memories |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210513905.XA CN103855300B (zh) | 2012-12-04 | 2012-12-04 | 相变存储器及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103855300A CN103855300A (zh) | 2014-06-11 |
| CN103855300B true CN103855300B (zh) | 2017-03-29 |
Family
ID=50824549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210513905.XA Active CN103855300B (zh) | 2012-12-04 | 2012-12-04 | 相变存储器及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US9006022B2 (zh) |
| CN (1) | CN103855300B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9577192B2 (en) * | 2014-05-21 | 2017-02-21 | Sony Semiconductor Solutions Corporation | Method for forming a metal cap in a semiconductor memory device |
| FR3030115B1 (fr) * | 2014-12-10 | 2017-12-15 | Commissariat Energie Atomique | Condensateur a capacite variable comprenant une couche de materiau a changement d'etat et un procede de variation d'une capacite d'un condensateur |
| CN108630806A (zh) * | 2017-03-17 | 2018-10-09 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
| US10510954B2 (en) | 2017-11-28 | 2019-12-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Phase change random access memory device |
| CN108346739B (zh) * | 2018-01-31 | 2019-09-13 | 华中科技大学 | 一种Ge-Sb-C相变存储材料、其制备方法和应用 |
| US11158788B2 (en) * | 2018-10-30 | 2021-10-26 | International Business Machines Corporation | Atomic layer deposition and physical vapor deposition bilayer for additive patterning |
| CN109786550B (zh) * | 2019-03-18 | 2024-04-05 | 北京时代全芯存储技术股份有限公司 | 相变化记忆体及其制造方法 |
| CN111564554B (zh) * | 2020-05-19 | 2022-10-14 | 上海集成电路研发中心有限公司 | 一种限制型相变单元及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6501111B1 (en) * | 2000-06-30 | 2002-12-31 | Intel Corporation | Three-dimensional (3D) programmable device |
| CN1992326A (zh) * | 2005-12-30 | 2007-07-04 | 财团法人工业技术研究院 | 半导体存储元件、相变存储元件及其制造方法 |
| CN101226989A (zh) * | 2008-01-22 | 2008-07-23 | 中国科学院上海微系统与信息技术研究所 | 用于相变存储器的过渡层 |
| CN102403454A (zh) * | 2010-09-17 | 2012-04-04 | 中芯国际集成电路制造(上海)有限公司 | 一种制作相变存储器元件的方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6764894B2 (en) * | 2001-08-31 | 2004-07-20 | Ovonyx, Inc. | Elevated pore phase-change memory |
| US7223693B2 (en) * | 2003-12-12 | 2007-05-29 | Samsung Electronics Co., Ltd. | Methods for fabricating memory devices using sacrificial layers and memory devices fabricated by same |
| KR100568511B1 (ko) * | 2003-12-30 | 2006-04-07 | 삼성전자주식회사 | 상전이막 패턴을 갖는 반도체 장치들 및 그 제조방법들 |
| KR100873890B1 (ko) * | 2006-11-17 | 2008-12-15 | 삼성전자주식회사 | 상변화 메모리 유닛, 이의 제조 방법 및 이를 포함하는상변화 메모리 장치 및 그 제조 방법 |
| CN100539079C (zh) * | 2006-12-27 | 2009-09-09 | 中芯国际集成电路制造(上海)有限公司 | 制造dram电容器结构的方法 |
| TWI327374B (en) * | 2007-01-10 | 2010-07-11 | Promos Technologies Inc | Phase change memory device and method of fabricating the same |
| US20080316793A1 (en) * | 2007-06-22 | 2008-12-25 | Jan Boris Philipp | Integrated circuit including contact contacting bottom and sidewall of electrode |
| KR101344346B1 (ko) * | 2007-07-25 | 2013-12-24 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| US9018615B2 (en) * | 2007-08-03 | 2015-04-28 | Macronix International Co., Ltd. | Resistor random access memory structure having a defined small area of electrical contact |
| US7671355B2 (en) | 2008-03-24 | 2010-03-02 | United Microelectronics Corp. | Method of fabricating a phase change memory and phase change memory |
| KR100953960B1 (ko) * | 2008-03-28 | 2010-04-21 | 삼성전자주식회사 | 콘택 구조체, 이를 채택하는 반도체 소자 및 그 제조방법들 |
| CN101621028B (zh) * | 2008-07-02 | 2011-07-06 | 中芯国际集成电路制造(上海)有限公司 | 降低存储单元电容器的缺陷的方法 |
| US20100051896A1 (en) * | 2008-09-02 | 2010-03-04 | Samsung Electronics Co., Ltd. | Variable resistance memory device using a channel-shaped variable resistance pattern |
| CN102087959B (zh) * | 2009-12-04 | 2013-07-17 | 中芯国际集成电路制造(上海)有限公司 | 动态随机存取存储器及其电容器的制造方法 |
| JP2012089643A (ja) * | 2010-10-19 | 2012-05-10 | Sony Corp | 記憶装置の製造方法、並びに記憶素子および記憶装置 |
| KR20130042975A (ko) * | 2011-10-19 | 2013-04-29 | 삼성전자주식회사 | 작은 콘택을 갖는 비-휘발성 메모리소자 형성 방법 및 관련된 소자 |
| JP5606479B2 (ja) * | 2012-03-22 | 2014-10-15 | 株式会社東芝 | 半導体記憶装置 |
-
2012
- 2012-12-04 CN CN201210513905.XA patent/CN103855300B/zh active Active
-
2013
- 2013-10-17 US US14/056,253 patent/US9006022B2/en active Active
-
2015
- 2015-03-09 US US14/642,573 patent/US9136469B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6501111B1 (en) * | 2000-06-30 | 2002-12-31 | Intel Corporation | Three-dimensional (3D) programmable device |
| CN1992326A (zh) * | 2005-12-30 | 2007-07-04 | 财团法人工业技术研究院 | 半导体存储元件、相变存储元件及其制造方法 |
| CN101226989A (zh) * | 2008-01-22 | 2008-07-23 | 中国科学院上海微系统与信息技术研究所 | 用于相变存储器的过渡层 |
| CN102403454A (zh) * | 2010-09-17 | 2012-04-04 | 中芯国际集成电路制造(上海)有限公司 | 一种制作相变存储器元件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9136469B2 (en) | 2015-09-15 |
| CN103855300A (zh) | 2014-06-11 |
| US20150188038A1 (en) | 2015-07-02 |
| US9006022B2 (en) | 2015-04-14 |
| US20140151628A1 (en) | 2014-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103855300B (zh) | 相变存储器及其形成方法 | |
| CN107887395B (zh) | Nand存储器及其制备方法 | |
| CN102237390B (zh) | 半导体装置及其制造方法 | |
| CN108305887B (zh) | 垂直型半导体器件及其制造方法和操作方法 | |
| CN107871744B (zh) | 一种nand串结构及其制备方法 | |
| US20080265238A1 (en) | Phase change memory devices and methods for manufacturing the same | |
| CN101267017B (zh) | 一种管状相变存储器单元结构及制作方法 | |
| CN101740716B (zh) | 相变化存储元件及其形成方法 | |
| WO2014040358A1 (zh) | 含有TiSiN材料层的相变存储单元及其制备方法 | |
| CN101807545B (zh) | 二极管及电阻转换存储器的制造方法 | |
| CN104078563A (zh) | 相变存储器及其形成方法、相变存储器阵列 | |
| CN102664236B (zh) | 低功耗相变存储器用环形电极结构及制备方法 | |
| CN101312230A (zh) | 相变化存储装置及其制造方法 | |
| CN106997924B (zh) | 相变存储器及其制造方法和电子设备 | |
| CN106206639A (zh) | 具有针状接面的相变化记忆装置及其制造方法 | |
| CN101777571A (zh) | 一种相变存储器的阵列结构及其制备方法 | |
| CN102956819A (zh) | 一种相变存储器形成方法 | |
| US8044489B2 (en) | Semiconductor device with fluorine-containing interlayer dielectric film to prevent chalcogenide material layer from exfoliating from the interlayer dielectric film and process for producing the same | |
| KR20060001056A (ko) | 상변환 기억 소자 및 그 제조방법 | |
| CN106298481A (zh) | 相变存储器及其形成方法 | |
| CN103441215B (zh) | 三明治型刀片状电极的相变存储结构及其制备方法 | |
| CN101399314A (zh) | 相变化存储器及其制造方法 | |
| CN103840078B (zh) | 相变存储器的制作方法 | |
| CN103187524B (zh) | 相变存储器中相变电阻的形成方法 | |
| CN104716258B (zh) | 半导体器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |