DE102008007002B4

DE102008007002B4 - Verfahren zum Bilden von Substratkontakten für moderne SOI-Bauelemente auf der Grundlage einer tiefen Grabenkondensatorkonfiguration

Info

Publication number: DE102008007002B4
Application number: DE102008007002A
Authority: DE
Inventors: Ralf Richter
Original assignee: Advanced Micro Devices Inc
Current assignee: Advanced Micro Devices Inc
Priority date: 2008-01-31
Filing date: 2008-01-31
Publication date: 2013-03-28
Anticipated expiration: 2028-02-01
Also published as: US20090194844A1; US7939415B2; DE102008007002A1

Abstract

Verfahren mit: Bilden eines ersten Grabens in einem ersten Bauteilgebiet und eines zweiten Grabens in einem zweiten Bauteilgebiet eines SOI-Halbleiterbauelements, wobei der erste und der zweite Graben sich von einem Höhenniveau, das einer Halbleiterschicht entspricht, durch eine vergrabene isolierende Schicht und in ein Substratmaterial des SOI-Halbleiterbauelements erstrecken; Bilden einer isolierenden Schicht auf einer inneren Fläche des ersten und des zweiten Grabens; Füllen des ersten und des zweiten Grabens mit einem leitenden Material; Bilden eines Transistors in und auf der Halbleiterschicht; Bilden eines dielektrischen Zwischenschichtmaterials über dem Transistor und der Halbleiterschicht; Bilden eines ersten Kontaktelements und eines zweiten Kontaktelements in dem dielektrischen Zwischenschichtmaterial, wobei das erste Kontaktelement eine erste elektrische Verbindung zu dem leitenden Material, das in dem ersten Graben ausgebildet ist, herstellt und das zweite Kontaktelement eine zweite elektrische Verbindung zu dem Transistor herstellt; und selektives Erzeugen eines leitenden Pfades zwischen dem Substratmaterial...

Description

Gebiet der vorliegenden Erfindung
Die vorliegende Erfindung betrifft das Gebiet der Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von Kontakten, die eine Verbindung zu Transistoren und einem Substrat eines SOI-Bauelements herstellen.
Beschreibung des Stands der Technik
In modernen integrierten Schaltungen werden eine große Anzahl einzelner Schaltungselemente, etwa Feldeffekttransistoren in Form von CMOS, NMOS, PMOS-Elementen, Widerständen, Kondensatoren und dergleichen auf einer einzelnen Chipfläche hergestellt. Typischerweise werden die Strukturgrößen dieser Schaltungselemente ständig verringert, wenn eine neue Schaltungsgeneration eingeführt wird, so dass aktuell integrierte Schaltungen mit einer kritischen Abmessung von 40 nm und weniger in der Bauteilebene verfügbar sind, wodurch ein höheres Maß an Leistungsverhalten im Hinblick auf Geschwindigkeit und/oder Funktionsvielfalt erreicht wird. Eine Reduzierung der Größe von Transistoren ist ein wichtiger Aspekt im stetigen Verbessern des Leistungsverhaltens komplexer integrierter Schaltungen, etwa CPUs. Die Verringerung der Größe führt typischerweise zu einer größeren Schaltgeschwindigkeit, wodurch das Signalverarbeitungsverhalten verbessert wird, wobei jedoch auch die dynamische Leistungsaufnahme der einzelnen Transistoren anwächst. D. h., auf Grund der reduzierten Schaltzeitdauer werden die Übergangsströme beim Schalten eines CMOS-Transistorelements von einem logischen tiefen Pegel in einem logisch hohen Pegel deutlich erhöht.
Zusätzlich zu der großen Anzahl an Transistorelementen werden typischerweise eine Vielzahl passiver Schaltungselemente, etwa Kondensatoren, in integrierten Schaltungen vorgesehen, die für eine Vielzahl von Zwecken eingesetzt werden, etwa für das Entkoppeln. Das Entkoppeln in integrierten Schaltungen ist ein wichtiger Aspekt, um das Schaltungsrauschen der schnell schaltenden Transistoren zu reduzieren, da der Entkopplungskondensator ausreichend Energie an einem speziellen Punkt der Schaltung bereitstellt, beispielsweise an der Stelle des schnell schaltenden Transistors, so dass Spannungsänderungen verringert werden, die ansonsten den Logikzustand, der durch den Transistor repräsentiert ist, beeinflussen könnten.
Ein weiterer wichtiger Gesichtspunkt für das Vorsehen von Kondensatoren in modernen Halbleiterbauelementen ist das Vorsehen von Speichereinrichtungen einschließlich dynamischer Speicher mit wahlfreiem Zugriff (DRAM), die typischerweise ein Ladungsträgerspeicherelement benötigen. Beispielsweise erfordern moderne CPUs und auch andere moderne integrierte Schaltungen zunehmen eine erhöhte Speicherfunktion, wobei die Ladungsträgerspeicherkapazität der Kondensatoren einen Einfluss auf das Gesamtverhalten des entsprechenden DRAM-Bereichs ausübt. Folglich müssen sich die entsprechenden Gräben für das Aufnehmen geeigneter Kondensatordielektrika und Kondensatorelektrodenmaterialien tief in das Halbleitermaterial erstrecken, um damit die gewünschte hohe Kapazität zu schaffen.
Folglich wird eine relativ hohe Informationsspeicherdichte auf der Grundlage vertikaler Kondensatoren erreicht, wodurch der Einbau ausgedehnter Speicherbereiche in sehr komplexe integrierte Schaltungen möglich ist. Auf Grund der zunehmenden Miniaturisierung der Strukturelemente in modernen integrierten Schaltungen ermöglicht beispielsweise die Anzahl an Schaltungselementen pro Einheitsfläche die Integration einer anwachsenden Funktionsvielfalt in einem einzelnen Chip, wodurch ein besseres Leistungsverhalten bei geringeren Fertigungskosten erreicht wird. Beispielsweise kann, wie zuvor erläutert ist, der Einbau erweiterter Speicherbereiche in Logikschaltungen, etwa CPUs, und dergleichen, deutlich das Gesamtverhalten auf Grund der geringeren Zugriffszeiten für den Datenaustausch zwischen dem CPU-Kern und dem Speicherbereich verbessert werden. Daher werden typischerweise sogenannte Cache-Speicher in moderne CPU-Strukturen eingebaut, wobei die Zugriffszeit und die für das Bilden einer Speicherzelle und der peripheren Schaltung des Halbleiterbereichs wichtigen Entwurfsaspekte sind. D. h., eine kurze Zugriffszeit für das Schreiben und Auslesen von Datenbits aus einer entsprechenden Speicherzelle ist vorteilhaft im Hinblick auf eine hohe Arbeitsgeschwindigkeit, um damit die Anzahl der Taktzyklen des CPU-Kerns zu verringern, die zum Datenaustausch mit dem Speicherbereich erforderlich sind. Daher sind Speicherarchitekturen sehr wünschenswert, die kurze Zugriffszeiten ermöglichen, was typischerweise realisiert wird, indem statische Speicherzellen gebildet werden, die im Grunde Flip-Flop-Schaltungen sind mit mehreren Transistorelementen, um damit ein Datenbit zu speichern, indem der Zustand der Flip-Flop-Schaltung festgelegt wird, solange eine erforderliche minimale Versorgungsspannung an der Speicherzelle anliegt. Beispielsweise werden in aktuell bevorzugten statischen Speicherzellenarchitekturen 6 Transistoren typischerweise zum Realisieren einer einzelnen Speicherzelle vorgesehen, d. h. zum Speichern eines Bits an Information. Somit wird eine kurze Zugriffszeit auf Kosten einer moderat komplexen Architektur der grundlegenden Speicherzelle erreicht, wodurch stark größenreduzierte Transistorelemente erforderlich sind, um die Gesamtinformationsspeicherdichte in statischen Speicherbereichen zu erhöhen. Andererseits kann durch Vorsehen eines Speicherelements, etwa eines tiefen Grabenkondensators, wie er zuvor beschrieben ist, eine Basisspeicherzelle realisiert werden, indem ein Kondenstor in Kombination mit einem einzelnen Auswahltransistor vorgesehen wird, was zu einer deutlich erhöhten Bitdichte auf Grund der dreidimensionalen Konfiguration des Speicherkondensators führt, wodurch ein vertikaler Speicherkondensator sehr attraktiv für Speicherbereiche mit hoher Speicherdichte ist, wenn weniger kritische Anforderungen im Hinblick auf die Zugriffszeit akzeptabel sind. D. h., auf Grund des Erfordernisses des Verschiebens einer relativ großen Menge an Ladung in den Kondensator und aus den Kondensator heraus beim Lesen oder Schreiben eines Informationsbits ist die entsprechende Zugriffszeit deutlich höher im Vergleich zu statischen Speicherzellen, in denen die Zugriffszeiten im Wesentlichen durch die Schaltzeiten der Transistoren festgelegt sind. Des weiteren müssen relativ große Mengen an Ladungen, die in das umgebende Substrat abfließen, regelmäßig ersetzt werden, was zu einem moderat komplexen Steuerungsschema führt, was im Hinblick auf die Speicheroperationen, etwa Lese- und Schreiboperationen zu koordinieren ist. Dies kann ebenfalls zu einer erhöhten Zugriffszeit für dynamische Speicherbereiche führen. In modernen CPU-Strukturen wird daher eine Hierarchie an Speichereinrichtungen vorgesehen, so dass Speicherarchitekturen, die die schnellsten verfügbaren Zugriffszeiten besitzen, möglichst nahe an dem CPU-Kern angeordnet sind und für die zeitkritischsten Speicheroperationen verwendet werden, während die Speichergröße beschränkt wird, um nicht in unnötiger Weise wertvolle Chipfläche zu verbrauchen. Andererseits können weniger zeitkritische Daten in Speicherbereichen mit einer hohen Informationsdichte abgelegt werden, etwa den zuvor beschriebenen dynamischen RAM-Bereichen, die vertikale Speicherkondensatoren enthalten.
Somit führt die Reduzierung von Strukturgrößen der aktiven Schaltungselemente, d. h. der Transistoren, zu einem verbesserten Leistungsverhalten in zeitkritischen Logikblöcken auf Grund der geringeren Schaltgeschwindigkeit der Transistoren, beispielsweise in CPU-Kernen und dergleichen, wobei auch eine erhöhte Speicherdichte in Speicherbereichen geschaffen wird, in denen eine sehr große Anzahl an Transistoren pro Einheitsfläche vorzusehen ist. Typischerweise ist in komplexen integrierten Schaltungen die CMOS-Technologie auf Grundlage von Silizium eine der häufigsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit, Leistungsaufnahme und Kosteneffizienz auf Grund der guten Verfügbarkeit des Basishalbleitermaterials in Verbindung mit gut etablierten Prozesstechnologie und viel Erfahrung bei der Herstellung von integrierten Schaltungen über viele Jahrzehnte hinweg. In der CMOS-Technologie ist die grundlegende Schaltungskomponente ein Feldeffekttransistor, der in Form eines n-Kanaltransistors und eines p-Kanaltransistors vorgesehen wird, wobei stark dotierte Drain- und Sourcegebiete durch ein schwach dotiertes Kanalgebiet getrennt sind, das die gleiche oder eine inverse Leitfähigkeitsart im Vergleich zu den stark dotierten Drain- und Sourcegebieten aufweist. Die Leitfähigkeit des Kanalgebiets wird durch eine Spannung gesteuert, die an eine Gateelektrode angelegt wird, die von dem Kanalgebiet durch eine dünne isolierende Schicht getrennt ist, die auch als Gatedielektrikum oder Gateisolationsschicht bezeichnet wird. Der Abstand zwischen dem Draingebiet und dem Sourcegebiet entlang der Stromflussrichtung, der auch als Kanallänge bezeichnet wird, und der im Wesentlichen der Länge der Gateelektrode entspricht, repräsentiert eine wichtige Eigenschaft der Feldeffekttransistorarchitektur, da in Verbindung mit der Ladungsträgerbeweglichkeit die Kanallänge im Wesentlichen die Gesamtleitfähigkeit und damit die Schaltgeschwindigkeit des Transistors bestimmt. Somit repräsentiert die Gatelänge ein wesentliches Entwurfskriterium zum Verbessern des Leistungsverhaltens einzelner Feldeffekttransistoren und damit der gesamten integrierten Schaltung.
Mit der Reduzierung der Gesamtabmessungen einzelner Transistorelemente, woraus sich eine erhöhte Packungsdichte und damit ein geringerer Abstand zwischen benachbarten Schaltungselementen ergibt, insbesondere in dichten Bauteilbereichen, etwa statischen RAM-Bereichen, wie dies zuvor erläutert ist, werden auch die lateralen Abmessungen von Kontaktstrukturen und von Metallisierungssystemen verringert. Typischerweise ist die Anzahl der Verbindungen zwischen den einzelnen Schaltungselementen größer als die Anzahl der Schaltungselemente, so dass eine erhöhte Packungsdichte noch strengere Erfordernisse im Hinblick auf die Gestaltung und Architektur von Kontaktstrukturen und Metallschichten bewirkt, die für die „Verdrahtung” der einzelnen Schaltungselemente sorgen. Insbesondere die Herstellungssequenz zur Bildung von Kontakten in einem dielektrischen Material, das über den Transistorelementen in der Bauteilebene ausgebildet ist, repräsentiert einen der kritischsten Prozessschritte in stark miniaturisierten Halbleiterbauelementen, wobei die entsprechende Komplexität der jeweiligen Fertigungssequenz noch weiter erhöht wird in SOI (Silizium-auf-Isolator) Bauelementen. Die SOI-Architektur wird häufig in komplexen Schaltungen auf Grund deutlicher Vorteile im Hinblick auf das Transistorverhalten eingesetzt. In einer SOI-Konfiguration besitzt ein im Wesentlichen kristallines Substratmaterial, beispielsweise typischerweise in Form von Silizium, darauf ausgebildet eine isolierende Schicht, an die sich die eigentliche siliziumbasierte Halbleiterschicht anschließt, in und auf der die Transistorelemente gebildet werden. Folglich sind entsprechende aktive Gebiete einzelner Transistorelemente oder einer Gruppe aus Transistorelementen dielektrisch durch die vergrabene isolierende Schicht und durch flache Grabenisolationen isoliert, was zu einem verbesserten Transistorverhalten auf Grund der geringeren parasitären Kapazität der pn-Übergänge in Verbindung mit einem geringen unbeabsichtigten Einschalteffekt und auf Grund einer verbesserten Strahlungsimmunität der Bauelemente führt. Andererseits ist die dielektrische Trennung der Halbleiterschicht von dem Substratmaterial mit einer Reihe von Problemen verknüpft, die es zu lösen gilt.
Beispielsweise führt die vergrabene isolierende Schicht zu einer Ansammlung von Ladungsträgern in der Halbleiterschicht während diverser Phasen in dem Gesamtfertigungsablauf, beispielsweise während eines Ionenimplantationsprozesses, plasmaunterstützten Ätzprozesses, insbesondere in der Metallisierungsebene und dergleichen, wodurch eine leitende Verbindung zwischen der Halbleiterschicht und dem Substratmaterial erforderlich ist. Ferner kann die geringere thermische Leitfähigkeit der vergrabenen isolierenden Schicht ein sorgfältig gewähltes Temperaturüberwachungssystem über das Substrat hinweg erfordern, was häufig auf der Grundlage von Diodenstrukturen erreicht wird, die typischerweise in dem Substratmaterial ausgebildet sind, wodurch auch eine leitende Verbindung zum Kontaktieren der Substratdioden erforderlich ist. Somit besitzt eine entsprechende Kontaktstruktur für SOI-Bauelemente zusätzlich zu der komplexen Konfiguration von Kontaktelementen, die eine Verbindung zu Schaltungselementen herstellen, die in und über der Halbleiterschicht ausgebildet sind, auch Substratkontakte, die sich von einem Höhenniveau der Halbleiterschicht durch die vergrabene isolierende Schicht in das Substratmaterial erstrecken. Somit ist die Gesamtstrukturierungssequenz zur Herstellung der Kontaktelemente von SOI-Bauelementen äußerst komplex bei Verringerung der Strukturgrößen, wie dies nachfolgend mit Bezug zu den 1a und 1b beschrieben ist.
1a zeigt schematisch ein Halbleiterbauelement 100 mit einem Substrat 101 und einer vergrabenen isolierenden Schicht 102. Beispielsweise repräsentiert das Substrat 101 ein im Wesentlichen kristallines Halbleitermaterial mit einer gewissen Grunddotierung zum Definieren einer gewissen Leitfähigkeitsart. Die vergrabene isolierende Schicht 102 wird typischerweise in Form eine Siliziumdioxids mit einer Dicke von mehreren 10 nm und mehr vorgesehen. Eine Siliziumschicht 103 ist auf der vergrabenen isolierenden Schicht 102 ausgebildet und enthält in der gezeigten Fertigungsphase mehrere Isolationsstrukturen 104, etwa flache Grabenisolationen (STI), wodurch ein „aktives” Gebiet 105 definiert wird, in und über welchem die Transistorstrukturen, etwa ein Transistor 150, gebildet sind. Anderseits sind, wie zuvor erläutert ist, andere Schaltungselemente auf der Grundlage des Substratmaterials 101 gebildet. Beispielsweise repräsentiert ein Schaltungselement 160 einen Teil einer Substratdiode, die in dem Material 101 zu bilden ist. Die Substratdiode 106 umfasst ein stark dotiertes Gebiet 164, möglicherweise in Verbindung mit einem Metallsilizidgebiet 166. Ferner sind Seitenwandabstandshalter 162 an Seitenwänden eines Grabens ausgebildet, der durch die Isolationsstruktur 104 und die vergrabene isolierende Schicht 102 gebildet ist. Das Transistorelement 150 umfasst eine Gateelektrodenstruktur 151, die typischerweise aus Polysiliziummaterial aufgebaut ist, wobei die Gateelektrode von einem Kanalgebiet 155 durch eine Gateisolationsschicht 153 getrennt ist. Wie zuvor erläutert ist, ist eine kritische Abmessung des Transistors 150 durch die Länge der Gateelektrode 151 repräsentiert, d. h. in 1a durch die horizontale Abmessung. Beispielsweise beträgt die Gatelänge moderner Transistorelemente ungefähr 40 nm und weniger. Des weiteren sind Seitenwandabstandshalter 152 an Seitenwänden der Gateelektrode 151 gebildet. Zusätzlich sind in dem aktiven Gebiet 150 Drain- und Sourcegebiete 154 lateral benachbart zu dem Kanalgebiet angeordnet. Bei Bedarf sind Metallsilizidgebiet 156 in den Drain- und Sourcegebieten 154 und der Gateelektrode 151 vorgesehen, wodurch der Kontaktwiderstand verringert wird und auch insgesamt eine erhöhte Leitfähigkeit der Gateelektrode 151 erreicht wird. Ferner sind der Transistor 150 und die Substratdiode 160 von einem dielektrischen Zwischenschichtmaterial 110 eingeschlossen und werden dadurch passiviert, das eine Ätzstoppschicht 112, beispielsweise in Form von Siliziumnitrid, und ein Siliziumdioxidmaterial 111 aufweist. Das dielektrische Zwischenschichtmaterial 110 enthält mehrere Kontaktelemente 113a, 113b und 113c. Wie gezeigt, werden unterschiedliche Höhenniveaus durch die Kontaktelemente 113a, ..., 113c durch die Konfiguration des Transistors 150 und die Substratdiode 160 definiert. D. h., ein erstes Höhenniveau entspricht dem Höhenniveau der Gateelektrode 151, während ein zweites Niveau dem Höhenniveau der Halbleiterschicht 103 entspricht. Schließlich entspricht ein drittes Niveau dem Höhenniveau des Substratmaterials 101.
Das Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden.
Die Isolationsgräben 104 werden auf der Grundlage gut etablierter Strukturierungs- und Abscheideprozesse gebildet, wobei vor, während oder nach der Herstellung der Isolationsstrukturen 104 auch eine entsprechende Öffnung in die Substratdiode 160 geschaffen wird. Als nächstes werden die Gateelektrode 151 und die Gateisolationsschicht 152 auf der Grundlage moderner Techniken einschließlich moderner Lithographie- und Ätzprozesse hergestellt. Daraufhin wird die Abstandshalterstruktur 153 in einem gemeinsamen Prozess mit den Abstandshaltern 163 gebildet und es werden entsprechende Implantationsprozesse ausgeführt, um die Drain- und Sourcegebiete 154 und das stark dotierte Gebiet 164 in einer gemeinsamen Prozesssequenz herzustellen. Anschließend werden die Metallsilizidgebiete 156, 166 bei Bedarf gebildet, woran sich das Abscheiden des dielektrischen Zwischenschichtmaterials 110 anschließt. Nach Planarisierungstechniken wird ein Strukturierungsprozess typischerweise auf der Grundlage einer geeigneten Lackmaske möglicherweise in Verbindung mit einer Hartmaske ausgeführt, um die laterale Position und Größe der Kontaktelemente 113a, 113b und 113c zu definieren. Durch die entsprechende Ätzsequenz wird das Oxidmaterial 110 geätzt, während die Schicht 112 als ein Stoppmaterial dient.
Wie ersichtlich ist, ist auf Grund des unterschiedlichen Höhenniveaus ein sehr selektives Ätzrezept in Verbindung mit einer guten Prozesssteuerung erforderlich. Danach wird die Ätzstoppschicht 112 auf der Grundlage einer anderen Ätzchemie geöffnet, wobei ebenfalls eine geeignete Selektivität im Hinblick auf die Metallsilizidgebiete 156, 166 erforderlich ist, um nicht in unerwünschter Weise in das darunter liegende Siliziummaterial zu ätzen. Anschließend werden gut etablierte Abscheideprozesse, beispielsweise zur Herstellung von geeigneten Barrierenmaterialien, etwa Titan, Titannitrid, und dergleichen ausgeführt, woran sich das Abscheiden eines geeigneten Kontaktmaterials, etwa Wolfram anschließt. Als nächstes wird überschüssiges Material entfernt, wodurch die Konfiguration, wie sie in 1a gezeigt ist, geschaffen wird. Somit erfordert das Strukturieren und das nachfolgende Füllen der Kontakte 113a, 113b und 113c, die sich zu sehr unterschiedlichen Höhenniveaus erstrecken, die hohe Ätzselektivität in Verbindung mit einer genauen Prozesssteuerung.
1b zeigt schematisch das Bauelement 100 in einer Situation, in der dichtliegende Transistoren 170 vorgesehen sind, beispielsweise in Bauteilbereichen, die eine hohe Dichte an Transistorelementen erfordern, etwa statischen RAM-Bereichen, wie dies zuvor erläutert ist. In diesem Falle ist die Situation noch komplexer, da die Ausbildung der jeweiligen Kontakte 113b für die Transistoren 170 einen Ätzprozess zum Ätzen durch eine große Menge an Material der Ätzstoppschicht 112 erfordert, während in dem Transistor 150 weiterhin eine ausgeprägte Menge an Oxidmaterial der Schicht 111 für die Kontakte 113b zu ätzen ist, während die Situation für die Substratdiode ähnlich ist, wie dies in 1a gezeigt ist. Folglich muss eine große Menge an Oxidmaterial für die Schaltungselemente 160 und 150 entfernt werden, wobei lediglich eine nur sehr geringere Dicke in den Transistoren 170 zu ätzen ist, wobei das Ungleichgewicht zwischen Oxid und Nitrid bei einer weiteren Verringerung der Bauteilgröße anwachsen kann, da dann das dielektrische Zwischenschichtmaterial 110 im Wesentlichen aus der Schicht 112 über den Transistoren 170 besteht. Somit kann die Prozesssteuerbarkeit deutlich geringer werden, da das Entfernen des wesentlichen Anteils des Materials 112 für die Transistoren 170 ausgedehnte Ätzzeiten erfordert, die zu im Wesentlichen nicht vorhersagbaren Ätzbedingungen in den Bauteilen 150 und 160 führen können.
Daher wurde vorgeschlagen, dass für stark miniaturisierte Halbleiterbauelemente entsprechend der 45 nm-Technologie und darunter eine separate Strukturierungssequenz in den Substratkontakten 113c auszuführen ist. Da zusätzliche Lithographie- und Strukturierungsprozesse zum konventionellen Fertigungsablauf hinzugefügt werden, wie er mit Bezug zu 1a beschrieben ist, werden dadurch die Gesamtherstellungskosten und die Durchlaufzeiten erhöht.
Die US 2002/0113267 A1 zeigt Verfahren und Strukturen, in denen Hochstrombauelemente im Substratmaterial von SOI-Bauelementen angeordnet werden, um die höhere thermische Leitfähigkeit des Substratmaterials zu nutzen, wenn relativ hohe Ströme aufgrund von elektrostatischen Entladungsereignissen zu führen sind. Für das Erreichen einer gewünschten Leitfähigkeit der diversen Bauteilstrukturen werden geeignet ausgewählte Implantationsverfahren angewendet, wobei generell stets eine direkte elektrische Verbindung zwischen dem Füllmaterial der Gräben und dem Substratmaterial besteht.
In der DE 103 24 433 A1 wird ein Verfahren zur Herstellung von Substratkontakten in SOI-Halbleiterbauelementen beschrieben. Auch die elektrische Verbindung zwischen einem leitenden Material und dem Substratmaterial wird so eingerichtet, dass ein direktere Kontakt zwischen diesen Materialien erreicht wird. Daher ist eine spezielle Folge von Prozessen erforderlich, um diesen direkten Kontakt zwischen dem leitenden Füllmaterial und dem Substratmaterial zu verwirklichen.
Die US 5 759 907 A beschreibt Kondensatoren, etwa Entkopplungskondensatoren, in SOI-Bauelementen, die einen geringen Flächenbedarf besitzen, indem die Kondensatoren sich durch das vergrabene Oxid in das Substratmaterial hinein erstrecken. Die entstehenden Gräben werden mit einem dielektrischen Material ausgekleidet, das dann selektiv in einem Graben entfernt wird, der als Elektrode dient, um das Substratmaterial zu kontaktieren.
Angesichts dieser Situation ist es die Aufgabe der vorliegenden Erfindung Techniken und Halbleiterbauelemente zur Herstellung von Kontaktstrukturen, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest verringert werden.
Überblick über die Erfindung
Im Allgemeinen betrifft die vorliegende Erfindung Halbleiterbauelemente und Fertigungstechniken, in denen Substratkontakte in SOI-Bauelementen in zwei verschiedenen Fertigungssequenzen hergestellt werden, wobei gleichzeitig ein hohes Maß an Kompatibilität mit konventionellen und gut etablierten Fertigungsschemata beibehalten wird. Zu diesem Zweck wird ein erster Teil des Substratkontakts in einem Fertigungsprozess hergestellt, indem vertikale Kondensatoren gebildet werden, während ein zweiter Teil des Substratkontakts gemeinsam mit Kontaktelementen für die Transistorebene gebildet wird. Somit wird in einigen anschaulichen hierin offenbarten Aspekten ein Substratkontakt in sehr komplexen integrierten Schaltungen geschaffen, ohne dass zusätzliche Strukturierungsprozesse erforderlich sind, wobei auch für wenig einschränkende Anforderungen im Hinblick auf den Fertigungsablauf zur Herstellung des zweiten Teils der Substratkontakte gesorgt ist. Des weiteren kann die für das Herstellen der Substratkontakte erforderliche Chipfläche im Vergleich zu konventionellen Strategien verringert werden, wobei auch die Gesamtpackungsdichte der Bauelemente erhöht wird. Somit wird die reduzierte Komplexität in Verbindung mit einer insgesamt erhöhten Prozesssteuerbarkeit erreicht.
Die Aufgabe der vorliegenden Erfindung wird durch die Verfahren nach Anspruch 1 oder 12 gelöst.
Kurze Beschreibung der Zeichnungen
Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
1a und 1b schematisch Querschnittsansichten eines konventionellen SOI-Bauelements mit einem Substratkontakt zeigen, der in einer gemeinsamen Fertigungssequenz mit Kontaktelementen, die eine Verbindung zu Transistorelementen herstellen, gebildet wird;
2a bis 2g schematisch Querschnittsansichten eines SOI-Bauelements während diverser Fertigungsphasen zeigen, wobei ein Substratkontakt mit einem ersten Bereich, der im Wesentlichen den Grabenkondensatoren entspricht, und mit einem zweiten Bereich, der einem Kontaktelement der Bauteilebene entspricht, gemäß anschaulicher Ausführungsformen gebildet wird;
2h schematisch eine Draufsicht des Halbleiterbauelements mit möglichen Positionsbeziehungen von Kontaktelementen, die eine Verbindung zu der Bauteilebene herstellen, in Relation zu dem Kontaktbereich des Substratkontakts zeigt, der eine Verbindung mit dem Substratmaterial gemäß anschaulicher Ausführungsformen herstellt;
2i schematisch das Halbleiterbauelement in einer Fertigungsphase zeigt, um in geeigneter Weise das Dotierstoffprofil in dem Substratmaterial zu gestalten, um damit das Leistungsverhalten des Substratkontakts gemäß erläuternder Beispiele zu verbessern; und
2j schematisch eine Querschnittsansicht eines SOI-Bauelements mit einer Substratdiode zeigt, die durch Grabensubstratkontakt kontaktiert wird, gemäß erläuternder Beispiele.
Detaillierte Beschreibung
Die vorliegende Erfindung löst das Problem der Herstellung eines Substratkontakts in modernen SOI-Bauelementen, indem Techniken und Halbleiterbauelemente bereitgestellt werden, in denen der Substratkontakt in mindestens zwei separaten Sequenzen aufgebaut wird, wodurch die Gesamtanforderungen deutlich vereinfacht werden, die bei konventionellen Techniken auftreten, wie sie zuvor erläutert sind. Dabei wird das Unterscheiden der Fertigungssequenz zur Herstellung des Substratkontakts auf unterschiedliche Phasen erreicht, ohne dass eine zusätzliche Prozesskomplexität erzeugt wird, indem ein erster Teil des Substratkontakts und Grabenkondensatoren, wie sie in modernsten integrierten Schaltungen vorgesehen werden, in einer gemeinsamen Fertigungssequenz gebildet werden. Folglich kann der erste Bereich des Substratkontakts sich bis zu einem Höhenniveau erstrecken, wie es durch die Halbleiterschicht des SOI-Bauelements festgelegt ist, d. h. der erste Kontaktbereich erstreckt sich von dem Substratmaterial durch die vergrabene isolierende Schicht zumindest in die Halbleiterschicht. Somit werden zusätzliche Strukturierungsschritte vermieden, wodurch insgesamt eine verbesserte Prozesssteuerbarkeit erreicht wird. In anderen Fällen werden weniger kritische Strukturierungsschritte mit der Fertigungssequenz für den unteren Bereich des Substratkontakts kombiniert, indem das Dotierstoffprofil und die Konzentration sowie die Leitfähigkeitsart des Substratmaterials in der Nähe des Substratkontakts geeignet angepasst werden. D. h., wenn die Leitfähigkeitsart und/oder die Dotierstoffkonzentration und das Profil des Bereichs des Substratmaterials, in welchem der Grabenkondensator zu bilden ist, als ungeeignet erachtet wird, wird eine gewünschte Anpassung während einer geeigneten Fertigungsphase ausgeführt. Z. B. können stark dotierte n- oder p-Bereiche geschaffen werden, wenn effiziente Entladungswege, die als Entladungssäulen bezeichnet werden, von der Bauteilebene in das Substratmaterial vorzusehen sind, um damit ein stabiles und gut definiertes Potential über das gesamte Substrat hinweg während diverser Fertigungsphasen, insbesondere bei der Herstellung von Metallisierungsebenen und dergleichen zu schaffen. Andererseits kann die Strukturierungssequenz der Kontaktelemente, die sich zu den Gateelektroden und aktiven Gebieten erstrecken, speziell an die Bauteilgeometrie der betrachteten Technologie angepasst werden, wodurch ein größeres Prozessfenster geschaffen wird, das ein zuverlässiges Strukturieren der Kontaktelemente für stark miniaturisierte Bauelemente entsprechend der 45 nm-Technologie und darunter ermöglicht. Ferner kann das separate Vorsehen des „vergrabenen” Kontaktbereichs ein größeres Maß an Entwurfsflexibilität bieten, da im Allgemeinen der Flächenbedarf der Substratkontakte kleiner ist im Vergleich zu konventionellen Techniken, wobei auch der zweite Bereich zu dem ersten Bereich bei Bedarf ausgerichtet ist, während in anderen Fällen der vergrabene Bereich elektrisch mit dem aktiven Halbleitergebiet lateral benachbart zu den vergrabenen Bereichen verbunden sein kann, wodurch die Positionierung des oberen Kontaktbereichs auf der aktiven Halbleiterschicht an einer gewünschten Position möglich ist. In einigen anschaulichen Aspekten ermöglichen die hierin offenbarten Konzepte die Herstellung von Substratdioden unabhängig von den eigentlichen Transistorelementen, ohne dass eine zusätzliche Prozesskomplexität geschaffen wird. Zu diesem Zweck kann das p-Gebiet und das n-Gebiet für die Substratdiode so gebildet werden, dass diese sich zumindest bis hinab zu einer Tiefe der Grabenkondensatoren erstrecken, wobei die Dotierstoffkonzentration und das Profil so eingestellt werden, um die gewünschten Diodeneigenschaften zu erhalten. Die Gebiete mit unterschiedlicher Leitfähigkeitsart werden auf Grundlage der „Kondensatoren” kontaktiert, die zusammen mit den Grabenkondensatoren hergestellt werden, wie dies zuvor beschrieben ist. Folglich wird eine sehr effiziente Fertigungssequenz erreicht, wodurch die Einstellung der Diodeneigenschaften von der Einstellung der pn-Übergänge in der Transistorebene entkoppelt wird, ohne dass zusätzliche Prozesskomplexität geschaffen wird oder indem die Gesamtprozesskomplexität sogar verringert wird.
Mit Bezug zu den 2a bis 2j werden anschauliche Ausführungsformen nunmehr detaillierter beschrieben.
2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 in einer geeigneten Fertigungsphase, in der Grabenkondensatoren an einer geeigneten Position über ein Substrat 201 hinweg gebildet sind. Somit können abhängig von der Gesamtprozessstrategie andere Schaltungselemente bereits gebildet sein, zumindest teilweise, in anderen Bauteilbereichen, während in der in 2a gezeigten anschaulichen Ausführungsform entsprechende Schaltungselemente, etwa Transistoren und dergleichen, in einer späteren Fertigungsphase geschaffen werden. Das SOI-Bauelement 200 umfasst eine vergrabene isolierende Schicht 202, beispielsweise aus Siliziumdioxid, oder einem zum Eindringen geeigneten dielektrischem Material mit einer spezifizierten Dicke, die ungefähr 100 bis 200 nm für moderne Halbleiterbauelemente betragen kann, während andere Werte ebenfalls gemäß den Bauteilerfordernissen ausgewählt werden können. Ferner ist eine Halbleiterschicht 203, etwa eine Siliziumschicht, auf der vergrabenen isolierenden Schicht 202 ausgebildet, wobei zu beachten ist, dass die Halbleiterschicht 203 aus beliebigen anderen Halbleitermaterialien aufgebaut sein kann oder darin zusätzlich zu speziellen Dotierstoffsorten andere Sorten zum Einstellen der elektronischen Gesamteigenschaft aufweisen kann oder nachfolgend erhalten kann. Beispielsweise kann Germanium, Zinn, Kohlenstoff und dergleichen enthalten sein oder während einer geeigneten Fertigungsphase in die Halbleiterschicht 203 eingebaut werden. Des weiteren wird in der gezeigten Fertigungsphase angenommen, dass die eine Isolationsstruktur 204 an Positionen ausgebildet ist, an denen Substratkontakte und/oder Grabenkondensatoren zu bilden sind. Es sollte jedoch beachtet werden, dass Substratkontakte und/oder Grabenkondensatoren in der Halbleiterschicht 203 gebildet werden können, ohne dass eine Isolationsstruktur vorgesehen wird, die zumindest teilweise den Grabenkondensator und/oder Substratkontakt umgeben. In einigen anschaulichen Ausführungsformen werden den Kondensatoren und/oder Kontakte so gebildet, dass sie eine Verbindung mit dem lateral benachbarten Teil der Halbleiterschicht 203 besitzen. Der Einfachheit halber repräsentiert ein Gebiet 260 ein erstes Bauteilgebiet, in welchem ein Substratkontakt zu bilden ist, während ein zweites Gebiet 280 ein zweites Bauteilgebiet repräsentiert, das darin Grabenkondensatoren erhalten soll. Das SOI-Bauelement 200 kann auf der Grundalge der folgenden Prozesse hergestellt werden. Vor und/oder nach dem Erzeugen geeigneter Dotierstoffkonzentrationen und Profile für die grundlegenden Transistorkonfigurationen, Substratdioden, Grabenkondensatoren und dergleichen in dem Substratmaterial 201 und in der Halbleiterschicht 203 werden die Isolationsstrukturen 204 auf der Grundlage gut etablierter Strategien hergestellt, wobei jedoch die Positionierung der Isolationsstrukturen 204 an die Erfordernisse für die Herstellung von Grabenkondensatoren und Substratkontakte an geeigneten Stellen über das Substrat 201 hinweg angepasst wird. D. h., die geeignete Größe und Stelle der Isolationsstrukturen 204 wird während der entsprechenden Strukturierungssequenz eingestellt.
2b zeigt schematisch das SOI-Bauelement 200 in einer weiter fortgeschrittenen Phase, in der eine Hartmaske 215 über der Halbleiterschicht 203 ausgebildet ist und Öffnungen 215a, 215b aufweist, wobei zumindest die Öffnung 215a der lateralen Größe eines Grabenkondensators entspricht, der in dem Gebiet 280 zu bilden ist. Die Öffnung 215b ist in geeigneter Weise so dimensioniert, dass diese den Erfordernissen eines Substratdiodenbereichs entspricht. D. h., die Abmessungen der Öffnungen 215b werden identisch unterschiedlich zu den Abmessungen der Öffnung 215a in Abhängigkeit von der Gesamtbauteilstrategie gewählt, wobei selbst eine deutliche Variierung der Abmessung geeignet sein kann, da Prozessvariationen, beispielsweise im Hinblick auf die Ätztiefe während eines nachfolgenden Strukturierungsprozesses weniger kritisch sind, da typischerweise eine gewünschte Tiefe der Grabenkondensatoren zu einem oder mehreren Mikrometern festgelegt wird, so dass diese sich tief in das Substratmaterial 210 erstrecken. Wenn beispielsweise kleinere laterale Abmessungen für die Öffnung 215b gewünscht sind, ist eine möglicherweise geringere Ätzrate akzeptabel, da der entsprechende Graben sich dennoch ausreichend in das Substratmaterial 201 erstreckt. Die Hartmaske 215 kann auf der Grundlage gut etablierter Techniken hergestellt werden, wie sie typischerweise eingesetzt werden, wenn Grabenkondensatoren gebildet werden. D. h., Es werden geeignete Abscheide- und Lithographietechniken in Verbindung mit anisotropen Ätzprozessen eingesetzt.
2c zeigt schematisch das SOI-Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Graben 281 in dem zweiten Bauteilgebiet 280 ausgebildet, so dass diese sich von einem Höhenniveau, das im Wesentlichen dem der Halbleiterschicht 203 entspricht, durch die vergrabene isolierende Schicht 202 in das Substratmaterial 201 erstreckt. Es sollte beachtet werden, dass die Abmessungen des Grabens 281 in Relation zur Dicke der Schichten 202 und 203 nicht maßstabsgetreu gezeigt sind, da typischerweise die Tiefe des Grabens 281 einige 100 nm und deutlich mehr beträgt, etwa mehrere Mikrometer, wie dies zuvor erläutert ist. In ähnlicher Weise ist in dem ersten Bauteilgebiet 260 ein Graben 261 gebildet, der im Wesentlichen die gleiche Konfiguration wie der Graben 280 aufweist oder der sich davon unterscheidet, beispielsweise in der lateralen Größe und Tiefe, abhängig von den Gesamterfordernissen, wie dies zuvor erläutert ist. Des weiteren besitzen die Gräben 281, 261 an inneren Oberflächen davon ein dielektrisches Material 283, das als ein Kondensatordielektrikum mit einer gewünschten Zusammensetzung und Dicke betrachtet werden kann. Beispielsweise können Siliziumdioxid, Siliziumnitrid, Siliziumoxidnitrid und dergleichen mit einer Dicke von ungefähr 5 bis 10 nm eingesetzt werden, wobei auch andere Werte gemäß den Bauteilerfordernissen ausgewählt werden können. Ferner sind die Gräben 281, 261 mit einem leitenden Füllmaterial, etwa dotiertem Polysilizium und dergleichen gefüllt. Somit bilden in der gezeigten Fertigungsphase der Graben 281, das Beschichtungsmaterial 283 und das Füllmaterial 282 eine Struktur 284, die als ein Kondensator betrachtet werden kann, wobei ein leitendes Material 282 als eine erste Elektrode, das Dielektrikum 283 als ein Kondensatordielektrikum und das umgebende Substratmaterial 201, das beispielsweise eine n-Leitfähigkeit oder eine p-Leitfähigkeit aufweist, abhängig von den Bauteilerfordernissen als eine zweite Kondensatorelektrode dient. In ähnlicher Weise bildet der Graben 261 in Verbindung mit den Komponenten 283 und 282 eine Struktur 264, die in der vorliegenden Phase als eine Kondensatorstruktur betrachtet wird.
Das in 2c gezeigte SOI-Bauelement 200 kann auf der Grundlage beliebiger geeigneter Fertigungstechniken zur Herstellung tiefer Gräben und zum Auffüllen der Gräben mit einem dielektrischen Beschichtungsmaterial und anschließendem leitenden Füllmaterial gebildet werden. Zu diesem Zweck werden anisotrope Ätztechniken in Verbindung mit der Maske 215 zum Ätzen durch die Isolationsstrukturen 204 und die vergrabene isolierende Schicht 202 eingesetzt, woran sich ein weiterer Ätzprozess anschließt, um in das Substratmaterial 201 zu ätzen. Danach wird die Beschichtung 283 beispielsweise durch thermische CVD-Prozesse und dergleichen unter Anwendung geeigneter Vorstufenmaterialien abgeschieden. Als nächstes wird das leitende Material 282 beispielsweise in Form von dotiertem Polysilizium abgeschieden, beispielsweise durch CVD-Techniken mit geringem Druck oder andere geeignete Prozessstrategien auf der Grundlage gut etablierter Rezepte. Danach werden das überschüssige Material und die Maske 215 bzw. durch Ätzen, CMP und dergleichen entfernt.
2d zeigt schematisch das SOI-Bauelement 200 gemäß anschaulicher Ausführungsformen, in denen eine elektrische Verbindung zwischen der „Kondensatorelektrode” 282, der Struktur 264 und der „Kondensatorelektrode” in Form des Substratmaterials 201 über das dielektrische Material 283 hergestellt wird. Zu diesem Zweck wird eine geeignete Spannung 265 selektiv an die Struktur 264 und das Substrat 201 angelegt, um bewusst einen elektrischen Durchschlag hervorzurufen, um damit die dielektrische Beschichtung 283 permanent zu schädigen, die damit nicht mehr als isolierendes Material dient. Beispielsweise kann ein Spannungspuls von mehreren 10 Volt ausreichend sein, um das dielektrische Material 283 abhängig von der anfänglichen Schichtdicke permanent zu schädigen. Folglich repräsentiert die Struktur 264 nun einen ersten Teil eines Substratkontakts, da das Füllmaterial 282 in der Struktur 264 und das Substrat 201 elektrisch mittels des Spannungsimpulses 265 verbunden werden. Es sollte beachtet werden, dass in anderen anschaulichen Ausführungsformen die absichtliche elektrische Zerstörung der Schicht 283 in einer späteren Fertigungsphase ausgeführt werden kann.
2e zeigt schematisch das SOI-Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, sind in dieser Phase Transistorelemente 270 in dem Bauteilgebiet 280 gebildet, wobei zu beachten ist, dass die Transistorbauelemente 270 vor der Herstellung der Strukturen 284, 286 in Abhängigkeit von der Gesamtprozessstrategie gebildet sein können. Die Transistoren 270 besitzen grundsätzlich die gleiche Konfiguration, wie dies zuvor mit Bezug zu den Transistoren 150 und 170 beschrieben ist. In einer anschaulichen Ausführungsform repräsentieren die Transistoren 270 Schaltungselemente eines Speicherbereichs, etwa eines dynamischen RAM-Bereichs, der einen eingebetteten dynamischen RAM-Bereich einer komplexen Schaltung, etwa einer CPU und dergleichen repräsentieren kann. In anderen anschaulichen Fällen repräsentieren die Transistoren 270 andere Bauelemente, beispielsweise geschwindigkeitskritische Transistoren und dergleichen, die eine Entkopplung erfordern, um das Schaltrauschen und dergleichen zu verringern, wie dies zuvor erläutert ist. Des weiteren ist ein dielektrisches Zwischenschichtmaterial 210 vorgesehen, das eine Ätzstoppschicht 212 und ein weiterer dielektrisches Material 211 aufweisen kann, die die gleiche Konfiguration besitzen können, wie dies zuvor mit Bezug zu dem Bauelement 100 erläutert ist. Es sollte beachtet werden, dass abhängig von der betrachteten Bauteilgeometrie der wesentliche Teil des dielektrischen Zwischenschichtmaterials 210 zwischen den Transistoren 270 das Material 212 ist, wie dies zuvor auch erläutert ist.
Das in 2e gezeigte SOI-Bauelement 200 kann auf der Grundlage von im Wesentlichen den gleichen Prozesstechniken hergestellt werden, wie sie zuvor mit Bezug zu dem Bauelement 100 beschrieben sind. In den gezeigten Ausführungsformen sei angenommen, dass während der Transistorherstellung entsprechende Kontaktbereiche in Form von Metallsilizidgebieten 266 ebenfalls in den Strukturen 284 und 264 gebildet wurden, während in anderen Fällen die Metallsilizidgebiete in den Strukturen 284 und 264 weggelassen werden. Somit können Kontakte, die eine Verbindung zu den Transistoren 270 und der Struktur 264 herstellen auf der Grundlage eines gemeinsamen Strukturierungsschemas gebildet werden, in welchem die transistorspezifische Konfiguration des dielektrischen Zwischenschichtmaterials 210 berücksichtigt werden kann, ohne dass das Ätzen durch ausgedehnte Bereiche des Siliziumdioxids erforderlich ist, wie dies in der konventionellen Technik der Fall ist. Daher können gut etablierte Prozessrezepte in die Bauteilkonfiguration, wie sie in 2e gezeigt ist, angepasst werden, wodurch ein größeres Prozessfenster und eine verbesserte Steuerbarkeit erreicht wird, wodurch die Anpassung dieser Konzepte an künftige Technologiestandards möglich ist. Somit können geeignete Maskierungsschemata eingesetzt werden, um in geeigneter Weise eine Öffnung oder ein Kontaktelement im Hinblick auf die Struktur 264 zu positionieren, d. h. einen unteren Bereich eines Substratkontakts, und durch das dielektrische Zwischenschichtmaterial 210 zu ätzen. Danach werden die entsprechenden Kontaktöffnungen auf der Grundlage gut etablierter Techniken gefüllt, wobei auch während des Abscheideprozesses weniger kritische Prozessbedingungen angetroffen werden, wodurch ebenfalls bestehende Technologien auf künftige Bauteilgenerationen erweitert werden können.
2f zeigt schematisch das SOI-Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der Kontaktelemente 213a entsprechend dem höchsten Höhenniveau und Kontaktelemente 213b entsprechend dem Höhenniveau der Halbleiterschicht 203 so gebildet sind, dass eine Verbindung zu den Transistoren 270 und zu der Struktur 264 hergestellt wird. Es sollte beachtet werden, dass abhängig von den Bauteilerfordernissen auch ein Kontakt 213b zum Kondensator 284 ausgebildet ist. In der gezeigten Ausführungsform kann das Kontaktelement 213b, das in Verbindung mit der Struktur 264 als ein Substratkontakt 265 zu betrachten ist, „vertikal” über der Struktur 264 angeordnet sein.
In dieser Hinsicht ist zu beachten, dass jegliche Positionsangaben als Positionsinformationen relativ zu dem Substrat 201 in Verbindung mit der vergrabenen isolierenden Schicht 202 zu sehen sind. D. h., eine vertikale Richtung ist als eine Richtung im Wesentlichen senkrecht zu einer Grenzfläche zwischen der vergrabenen isolierenden Schicht 202 und dem Substrat 201 zu betrachten. In ähnlicher Weise ist die laterale oder horizontale Richtung als eine Richtung im Wesentlichen parallel zur Grenzfläche zwischen der Schicht 202 und dem Material 202 zu verstehen.
In anderen anschaulichen Ausführungsformen ist das Kontaktelement 213b des Substratkontakts 265 lateral benachbart zu der Struktur 264 angeordnet, wenn eine elektrische Verbindung zwischen der Struktur 264 und der Halbleiterschicht 203 vorgesehen ist, wie dies nachfolgend detaillierter erläutert ist.
Ferner ist in der gezeigten Fertigungsphase einer erste Metallisierungsschicht 220 über der Kontaktstruktur, die aus dem dielektrischen Zwischenschichtmaterial 210 und den Kontaktelementen 213a, 213b aufgebaut ist, vorgesehen. Die Metallisierungsschicht 220 umfasst ein geeignetes dielektrisches Material 221, beispielsweise aus einem dielektrischen Material mit kleinem ε, und Metallleitungen 221a, 221b, die zumindest zu einigen Kontaktelementen 213a, 213b eine Verbindung herstellen.
Die Metallisierungsschicht 220 kann gemäß gut etablierter Techniken hergestellt werden, beispielsweise durch Abscheiden des dielektrischen Materials 221 und Strukturieren desselben, um damit geeignete Öffnungen zu erhalten, die dann mit dem metallenthaltendem Material gefüllt werden können, beispielsweise Kupfer und dergleichen in Verbindung mit geeigneten leitenden Barrierenmaterialien. Während diverser Phasen des gesamten Fertigungsablaufs sind eine Vielzahl von Prozessschritten auszuführen, in denen mehr oder weniger Überschussladungen in der Bauteilebene erzeugt werden, d. h. in der Halbleiterschicht 203 und darüber, die zu einer unerwünschten Aufladung des Bauelements 200 führt. Beispielsweise können während eines Implantationsprozesses und insbesondere während plasmagestützter Ätzprozesse und Abscheideprozesse deutliche Ladungen in der Bauteilebene aufgebaut werden, wodurch eine Spannung zwischen der Halbleiterschicht 203 und dem Substrat 201 auftritt. Somit kann in einigen anschaulichen Ausführungsformen der Substratkontakt 265 oder zumindest dessen unterer Bereich 264, wenn frühere Fertigungsstufen betrachtet werden, als ein effizienter Entladungsweg verwendet werden. Somit kann die Struktur 264 in geeigneter Weise über das Substrat 201 hinweg positioniert werden, um einen effizienten Austausch von Ladungen zwischen der Bauteilebene und dem Substrat 201 zu ermöglichen. In einigen anschaulichen Beispielen führt eine entsprechende Ansammlung von Ladungen zu einer elektrischen Zerstörung des Beschichtungsmaterials 283 in der Struktur 264, wodurch ein leitender Pfad erzeugt wird. D. h., beim Erzeugen entsprechender Umgebungsbedingungen während eines ladungserzeugenden Fertigungsprozesses kann die Struktur 264 als eine Entladungssäule dienen, die gleichzeitig zu der gewünschten Erzeugung eines leitenden Pfades zwischen dem leitenden Material 283 und dem Substrat 201 über einen geschädigten Zustand des „dielektrischen Materials” 283 führt. In anderen Fällen kann das dielektrische Material 283 in einer früheren Fertigungsphase geschädigt werden, wie dies zuvor erläutert ist, wodurch dieses sofort als ein effizienter Ladungspfad dient. Beispielsweise neigen plasmaunterstützte Ätzprozesse dazu, die Substratoberfläche intensiver aufzuladen, wobei dies von der Menge des darin enthaltenden Metalls abhängt. Somit kann während der Herstellung der Metallisierungsschicht 220 von weiteren Metallisierungsschichten des Substratkontakts 265 in effizienter Weise Potentialunterschiede ausgleichen, wodurch die Zuverlässigkeit und die Ausbeute gesteigert werden, wobei ein „selbst auslösender” Mechanismus zum Erzeugen des leitenden Pfads erreicht wird.
2g zeigt schematisch das SOI-Bauelement 200 gemäß weiterer anschaulicher Ausführungsformen, in denen das leitende Material 282 in der Struktur 264 und auch in den Kondensatoren 284 (nicht gezeigt) elektrisch mit der Halbleiterschicht 203 verbunden ist. Zu diesem Zweck wird ein Teil des dielektrischen Materials 283 entfernt, beispielsweise in Verbindung mit einem Teil des dielektrischen Materials 282, das dann erneut abgeschieden werden kann, um die gewünschte elektrische Verbindung zu der Halbleiterschicht 203 zu schaffen. Es sollte beachtet werden, dass die Struktur 264 daher sich bis zu einem Höhenniveau erstreckt, das im Wesentlichen durch die Halbleiterschicht 203 bestimmt ist, was so zu verstehen ist, dass eine obere Oberfläche 264s der Struktur 264 ein Höhenniveau überhalb der vergrabenen isolierenden Schicht 202 besitzt. D. h., die Oberfläche 264s kann im Wesentlichen bündig mit der Schicht 203 sein oder kann eine Vertiefung bilden, abhängig von den Gesamtbauteilerfordernissen. Das Bereitstellen einer direkten elektrischen Verbindung zwischen der Schicht 203 und dem leitenden Material 282 in der Struktur 264 und auch in den Kondensatoren 284 kann für eine bessere Flexibilität bei der Gestaltung sorgen, so dass der Kondensator direkt mit einem Transistor verbunden sein kann, etwa den Transistoren 270 oder sogar einen Teil davon bilden kann, während die Struktur 264 über die Schicht 203 in einer geeigneten Weise kontaktiert wird.
2h zeigt schematisch eine Draufsicht des SOI-Bauelements 200, wobei mehrere mögliche Positionen eines Kontaktelements 213b dargestellt sind. Beispielsweise können ein oder mehrere Kontaktelemente 213b vertikal über der Struktur 264 angeordnet sein, wie dies zuvor erläutert ist, oder ein oder mehrere Kontaktelemente 213 können die Halbleiterschicht 203 benachbart zu der Struktur 264 kontaktieren. Somit kann bei Bedarf ein lateraler leitender Pfad durch die Schicht 203 bereitgestellt werden, wie in geeigneter Weise dotiert ist, wenn die Position der Struktur 264, d. h. des unteren Bereichs des Substratkontakts 265, und die Position der Kontaktelemente 213 mit anderen Entwurfskriterien in Konflikt sind.
2i zeigt schematisch das SOI-Bauelement 200 gemäß erläuternder Beispiele. Wie zuvor erläutert ist, ist das Substratmaterial 201 in geeigneter Weise so dotiert, dass die gewünschten Elektrodeneigenschaften für die Grabenkondensatoren 284 geschaffen werden. Wenn eine entsprechende Dotierstoffkonzentration und/oder Profil- und Leitfähigkeitsart für zumindest einige der Substratkontakte 265 als ungeeignet erachtet werden, kann eine geeignete Anpassung während einer beliebigen geeigneten Fertigungsphase erreicht werden. Beispielsweise ist ein dotiertes Gebiet 218 geeignet, um darin Kondensatorgräben zu bilden, etwa die Kondensatoren 284 und dieses kann in dem Bauteilgebiet 280 gebildet werden, während ein geeignetes dotiertes Gebiet 219 in dem Bauteilgebiet 260 vorgesehen wird. Zu diesem Zweck werden geeignete Maskierungsschemata unter Anwendung einer Implantationsmaske 216 vorgesehen, und es werden ein oder mehrere Implantationsprozesse ausgeführt, um die gewünschte Dotierstoffsorte einzubringen. Beispielsweise wird das Gebiet 219 n-leitend dotiert oder p-leitend dotiert, auf der Grundlage einer gewünschten Dotierstoffsorte, während auch eine Eindringtiefe und somit eine vertikale Ausdehnung des Gebiets 219 auf Grundlage von Implantationsparametern eingestellt werden kann. Beispielsweise wird die Tiefe des Gebiets 219 so gewählt, dass der Graben 261 im Wesentlichen vollständig innerhalb des Gebiets 219 liegt, während in anderen Fällen der Graben 261 sich durch das Gebiet 219 erstreckt, wobei dies von den Gesamterfordernissen abhängt. Folglich können die elektrischen Eigenschaften des Substratkontakts 265 in geeigneter Weise auf der Grundlage weniger kritischer Lithographieschritte eingestellt werden, die nicht wesentlich zur Gesamtprozesskomplexität beigetragen werden.
2h zeigt schematisch das SOI-Bauelement 200 gemäß weiterer, in denen das Bauteilgebiet 260 darin ausgebildet geeignet gestaltete dotierte Gebiete 219a, 219b aufweist, um eine Substratdiode zu bilden, die für Temperaturfühlanwendungen und dergleichen verwendet werden kann. Zu diesem Zweck wird die Dotierstoffkonzentrationen in den Gebieten 219a, 219b in geeigneter Weise so gewählt, dass die gewünschten Diodeneigenschaften unabhängig von Dotierstoffpegeln in der Bauteilschicht erhalten werden. Die vertikale Abmessung der Gebiete 219a, 219b kann so gewählt werden, dass die entsprechenden Gräben 261 und damit Kontakte innerhalb der Gebiete 219a, 219b liegen, um damit einen Kurzschluss des pn-Übergangs in dem verbleibenden Substratmaterial 201 zu vermeiden. Folglich kann die Substratdiode, die aus den Gebieten 210a, 210b aufgebaut ist, im Wesentlichen unabhängig von Fertigungsprozessen in der Bauteilebene hergestellt werden, wodurch verbesserte Diodeneigenschaften unabhängig von Modifizierungen in der Bauteilebene geschaffen werden.
Es gilt also: Die vorliegende Erfindung stellt Techniken und Halbleiterbauelemente bereit, in denen ein Substratkontakt in Form eines unteren Bereichs, der sich von einem Höhenniveau entsprechend der Halbleiterschicht in das Substratmaterial erstreckt, und der zusammen mit Grabenkondensatoren gebildet werden kann, wodurch nicht zur Gesamtprozesskomplexität beigetragen wird. Danach wird der Substratkontakt während eines Kontaktstrukturierungsprozesses zur Herstellung von Kontaktelementen bis hinab zur Halbleiterebene vervollständigt, wodurch Prozessanforderungen deutlich vereinfacht werden und die hierin offenbarten Techniken auf künftige Bauteilgenerationen ohne wesentliche Modifizierungen angewendet werden können.

Claims

Verfahren mit: Bilden eines ersten Grabens in einem ersten Bauteilgebiet und eines zweiten Grabens in einem zweiten Bauteilgebiet eines SOI-Halbleiterbauelements, wobei der erste und der zweite Graben sich von einem Höhenniveau, das einer Halbleiterschicht entspricht, durch eine vergrabene isolierende Schicht und in ein Substratmaterial des SOI-Halbleiterbauelements erstrecken; Bilden einer isolierenden Schicht auf einer inneren Fläche des ersten und des zweiten Grabens; Füllen des ersten und des zweiten Grabens mit einem leitenden Material; Bilden eines Transistors in und auf der Halbleiterschicht; Bilden eines dielektrischen Zwischenschichtmaterials über dem Transistor und der Halbleiterschicht; Bilden eines ersten Kontaktelements und eines zweiten Kontaktelements in dem dielektrischen Zwischenschichtmaterial, wobei das erste Kontaktelement eine erste elektrische Verbindung zu dem leitenden Material, das in dem ersten Graben ausgebildet ist, herstellt und das zweite Kontaktelement eine zweite elektrische Verbindung zu dem Transistor herstellt; und selektives Erzeugen eines leitenden Pfades zwischen dem Substratmaterial und dem leitenden Material in dem ersten Graben durch Anlegen einer Spannung über dem leitenden Material in dem ersten Graben und dem Substratmaterial, um einen elektrischen Durchbruch durch die isolierende Schicht in dem ersten Graben zur Bildung eines Substratkontakts hervorzurufen.
Verfahren nach Anspruch 1, wobei der leitende Pfad vor dem Bilden des ersten und des zweiten Kontaktelements erzeugt wird.
Verfahren nach Anspruch 1, wobei der leitende Pfad nach dem Bilden des ersten und des zweiten Kontaktelements erzeugt wird.
Verfahren nach Anspruch 1, das ferner umfasst: Verwenden des ersten Grabens als einen Entladungspfad während mindestens eines Fertigungsprozesses.
Verfahren nach Anspruch 1, wobei der zweite Graben mit der isolierenden Schicht und dem leitenden Material als ein Kondensator verwendet wird.
Verfahren nach Anspruch 5, wobei das zweite Bauteilgebiet ein Gebiet repräsentiert, um einen Speicherbereich zu bilden und wobei der Kondensator einen Speicherkondensator repräsentiert.
Verfahren nach Anspruch 1, das ferner umfasst: selektives Bereitstellen einer Dotierstoffsorte in dem ersten Bauteilgebiet, um eine Leitfähigkeit des leitenden Pfads einzustellen.
Verfahren nach Anspruch 1, wobei eine Tiefe des ersten und des zweiten Grabens ungefähr 1 μm oder größer ist.
Verfahren nach Anspruch 1, wobei Bilden des Transistors umfasst: Bilden mindestens eines Strukturelements des Transistors derart, dass dieses eine laterale Abmessung von ungefähr 40 nm oder weniger besitzt.
Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines Metallisierungssystems über dem Transistor und Erzeugen des leitenden Pfads durch Anlegen einer Spannung an das leitende Material in dem ersten Graben mittels des Metallisierungssystems.
Verfahren nach Anspruch 1, wobei das erste Kontaktelement so gebildet wird, dass es vertikal über dem ersten Graben angeordnet ist.
Verfahren zur Herstellung eines Substratkontakts in einem SOI-Bauelement, wobei das Verfahren umfasst: Bilden eines ersten Grabens und eines zweiten Grabens derart, dass diese sich von einem Höhenniveau, das dem einer Halbleiterschicht des SOI-Bauelements entspricht, durch eine vergrabene isolierende Schicht in ein Substratmaterial des SOI-Bauelements erstrecken; Füllen des ersten und des zweiten Grabens mit einer dielektrischen Beschichtung und einem leitenden Material, um eine erste Struktur, die als Kondensator dient, und eine zweite Struktur, die als Kondensator dient, zu bilden, wobei das Substrat eine erste Elektrode und das leitende Material eine zweite Elektrode in der ersten und der zweiten Struktur repräsentiert; und selektives Anlegen einer Spannung an die erste Struktur, um die dielektrische Beschichtung permanent zu schädigen, um einen leitenden Pfad zwischen der ersten Elektrode und der zweiten Elektrode der ersten Struktur zu erzeugen.
Verfahren nach Anspruch 12, das ferner umfasst: Bilden eines Transistors in und auf der Halbleiterschicht, Bilden eines dielektrischen Zwischenschichtmaterials über dem Transistor und der Halbleiterschicht und Bilden eines ersten Kontakts und eines zweiten Kontakts in dem dielektrischen Zwischenschichtmaterial in einer gemeinsamen Prozesssequenz, wobei der erste Kontakt eine elektrische Verbindung zu der ersten Struktur herstellt.
Verfahren nach Anspruch 12, das ferner umfasst: selektives Einstellen einer Dotierstoffkonzentration und/oder einer Leitfähigkeitsart zumindest in einem Teil des Substratmaterials, der als die erste Elektrode dient.
Verfahren nach Anspruch 12, das ferner umfasst: Ausführen eines Fertigungsprozesses und Verwenden der ersten Struktur als einen Entladungspfad zum Abführen von Ladungen, die sich in der Halbleiterschicht während des Fertigungsprozesses ansammeln.
Verfahren nach Anspruch 13, das ferner umfasst: Bilden eines leitenden Elements, so dass der Transistor mit der zweiten Struktur elektrisch verbunden wird.