[go: up one dir, main page]

DE102007042950B4 - Integrierte Schaltung mit einer Gateelektrodenstruktur und ein entsprechendes Verfahren zur Herstellung - Google Patents

Integrierte Schaltung mit einer Gateelektrodenstruktur und ein entsprechendes Verfahren zur Herstellung Download PDF

Info

Publication number
DE102007042950B4
DE102007042950B4 DE102007042950A DE102007042950A DE102007042950B4 DE 102007042950 B4 DE102007042950 B4 DE 102007042950B4 DE 102007042950 A DE102007042950 A DE 102007042950A DE 102007042950 A DE102007042950 A DE 102007042950A DE 102007042950 B4 DE102007042950 B4 DE 102007042950B4
Authority
DE
Germany
Prior art keywords
layer
metal layer
integrated circuit
semiconductor substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007042950A
Other languages
English (en)
Other versions
DE102007042950A1 (de
Inventor
Tim Boescke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE102007042950A1 publication Critical patent/DE102007042950A1/de
Application granted granted Critical
Publication of DE102007042950B4 publication Critical patent/DE102007042950B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10D64/01342—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/83135—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having different gate conductor materials or different gate conductor implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/83138—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having different shapes or dimensions of their gate conductors

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Integrierte Schaltung, umfassend:
– ein Halbleitersubstrat (10), und
– eine Gate-Elektrodenstruktur auf dem Halbleitersubstrat, wobei die Gate-Elektrodenstruktur
eine isolierende Schicht (14) aus dielektrischem Material auf dem Halbleitersubstrat (10); und
eine Metallschicht (16) über der isolierenden Schicht (14) umfasst, wobei die Metallschicht (16) eine Verbindung aus Niob (Nb), Vanadium (V), Chrom (Cr), Wolfram (W) und/oder Molybdän (Mo) mit Kohlenstoff (C), Sauerstoff (O) und Stickstoff (N) enthält.

Description

  • Die vorliegende Erfindung betrifft eine integrierte Schaltungsvirrichtung, aufweisend ein Halbleitersubstrat und wenigstens eine Gateelektrodenstruktur auf dem Halbleitersubstrat und ein entsprechendes Verfahren zur Herstellung.
  • Es ist möglich, die Größe eines MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) durch Einbringung einer Metallelektrode in die Gateelektrode eines MOSFETs zu verringern. Ein Beispiel für solch eine Gateelektrode ist ein MIPS (Metal Inserted Poly Stack). Ein MIPS umfasst eine Basis mit einem Gate-Dielektrikum, ausgebildet auf einem Halbleitersubstrat, und eine dünne Metallschicht, die auf der Basis des Gate-Dielektrikums ausgebildet ist. Typischerweise wird Ta(Co)N (Tantal Kohlenstoff Oxinitrid) als Material für diese Metallschicht verwendet. Die TA(CO)N-Schicht kann auf der Basis der Gateelektrode durch ein CVD-Verfahren (Chemical Vapor Deposition) mit einer Schichtdicke von ungefähr 10 nm oder weniger aufgebracht werden.
  • Ein p-type MIPS mit einer Metallelektrode aus Ta(CO)N kann eine Austrittsarbeit von ungefähr 4.8 eV erreichen. Es ist jedoch möglich, eine p-Metallelektrode mit einer höheren Austrittsarbeit von ungefähr 5.0 eV zu bekommen. Ein weiterer Nachteil des MIPS mit einer Metallelektrode aus Ta(CO)N ist der relativ hohe spezifische elektrische Widerstand der Ta(CO)N-Schicht.
  • Aus der JP 10233505 A ist ein MOS-Transistor mit einer Gate-Elektrode aus verschiedenen Metallnitriden bekannt. Aus der JP 59232464 A ist darüber hinaus ein MOS-Transistor mit einer Gate-Elektrode, die zwei metallische Schichten enthält, bekannt. In der DE 10023871 C1 wird ein Feldeffekttransistor beschrieben, dessen Kanal eine Metallschicht enthält. In der EP 0068843 A2 wird ein Verfahren zur Ausbildung leitender Strukturen auf einem Substrat beschrieben, und in der EP 1 693 888 A1 wird ein Verfahren zur Herstellung eines high-k Gates beschrieben.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine integrierte Schaltung mit einer verbesserten Gate-Elektrode sowie ein Verfahren zur Herstellung einer solchen integrierten Schaltung bereitzustellen. Gemäß der vorliegenden Erfindung wird die Aufgabe durch die integrierte Schaltung nach Anspruch 1 sowie das Verfahren nach Anspruch 12 gelöst. Bevorzugte Ausführungsformen sind Gegenstand der abhängigen Ansprüche.
  • Beispielhafte Ausführungsformen der vorliegenden Erfindung werden in den Figuren veranschaulicht und näher in der folgenden Beschreibung erläutert.
  • Figuren:
  • 1–3 zeigen verschiedene Verfahrensschritte für die Herstellung einer integrierten Schaltungsvorrichtung gemäß einer ersten Ausführungsform der Erfindung;
  • 4 zeigt eine Gateelektrodenstruktur mit zwei verschiedenen Deckschichten gemäß einer zweiten Ausführungsform der Erfindung; und
  • 5 zeigt eine integrierte Schaltungsvorrichtung mit einer p-MOS-Struktur und einer n-MOS-Struktur gemäß einer dritten Ausführungsform der Erfindung.
  • 1 bis 3 zeigen Schritte zur Herstellung der integrierten Schaltungsvorrichtung mit einer Gateelektrodenstruktur auf einem Halbleitersubstrat gemäß einer ersten Ausführungsform der Erfindung.
  • In 1 wird ein Halbleitersubstrat 10 bereitgestellt. Dieses Halbleitersubstrat 10 besteht aus Silizium. Es sind jedoch auch andere Halbleitermaterialien, wie Germanium etc. möglich.
  • Auf der Oberfläche des Halbleitersubstrats 10 wird eine erste isolierende Schicht 12 aus Siliziumdioxid ausgebildet. Falls das Halbleitersubstrat 10 aus Silizium besteht, kann die erste isolierende Schicht 12 durch Erhöhung der Temperatur des Halbleitersubstrats 10 und durch das gleichzeitige Aussetzen des Halbleitersubstrats 10 in einer Sauerstoffatmosphare ausgebildet werden. Alternativ kann die erste isolierende Schicht 12 auf dem Halbleitersubstrat durch ein PVD-Verfahren (Physical Vapor Deposition), durch ein CVD-Verfahren (Chemical Vapor Deposition) oder durch eine nasschemische Oxidation ausgebildet werden.
  • In dem nachsten Schritt des Herstellungsverfahrens wird eine zweite isolierende Schicht mit einem high-K dielektrischen Material auf der ersten isolierenden Schicht ausgebildet. Ein derartiges Material aus einem high-K-Dielektrikum kann aus der Gruppe von HfSiO, HfO, ZrSiO, ZrO, HfZrO, HfZrSiO, HfAlO, ZrAlO, HfREO oder ZrREO, wobei RE ein seltenes Erdenmetall der Gruppe Y, Sc, La, Nd, Pr, Dy, Er, Yb, Lu, Tb, Sm, Gd, Ho oder Ce ist, ausgewählt werden. Die Verwendung von HfREO, ZrREO, HfAlO oder ZrAlO kann zusatzlich die Austrittsarbeit der hergestellten Steuerelektrodenstruktur verändern. In einer alternativen Ausführung werden unterschiedliche Dielektrika für N- und P-Kanal-Transistoren auf dem gleichen Substrat verwendet.
  • In 2 wird eine dünne Schicht aus Nb(CO)N (Niobcarboxinitrid) 16 auf der Oberfläche des Halbleitersubstrats 10 mit den zwei isolierenden Schichten 12 und 14 der 1 ausgebildet. Die Nb(CO)N-Schicht 16 hat eine Schichtdicke von weniger oder gleich 10 nm und wird durch ein CVD-Verfahren ausgebildet, beispielsweise durch ein ALD-Verfahren (Atomic Layer Deposition). Es ist moglich, die Nb(CO)N-Schicht 16 durch ein MO-Verfahren (Metal Organic) ALD/CVD/AVD-Verfahren mit einem hohen Kohlenstoffrestanteil abzuscheiden, um sicherzustellen, dass die Nb(CO)N-Schicht 16 einen relativ großen Oberflächenbereich hat und amorph ist. Die Oxidation kann in einer sauerstoffenthaltenden Atmosphäre stattfinden oder aufgrund der Verwendung der folgenden Reaktanten: O2, O3, H2O, H2O2, NO und/oder NH3.
  • Nach der Abscheidung der Nb(CO)N-Schicht 16 beträgt der Prozentsatz von Kohlenstoff zwischen 0 bis 20%, der Prozentsatz von Sauerstoff beträgt zwischen 2 bis 30%, und der Prozentsatz von Stickstoff beträgt zwischen 5 bis 60% innerhalb der Nb(CO)N-Schicht 16. Es ist möglich, den Sauerstoffanteil innerhalb der Nb(CO)N-Schicht 16 zu erhöhen, da Verbindungen mit Sauerstoff eine höhere Elektronegativität als Verbindungen mit Stickstoff oder Kohlenstoff haben. Da jedoch reine Oxide von Niobium dielektrisch sind, werden zusätzliche Kohlenstoff- und Stickstoffatome benötigt. Für die Abscheidung der Nb(CO)N-Schicht 16 können gleiche Precursoren verwendet werden wie für die Abscheidung einer Tantal enthaltenden Schicht.
  • Verglichen mit einer Tantal-Schicht für eine Gateelektrodenstruktur, existiert fur die Nb(CO)N-Schicht 16 eine dielektrische Niobium-Phase entsprechend der Ta3N5-Phase nicht. Dadurch werden alle Verbindungen von Niobium mit ausreichendem N- oder C-Anteil als leitend angenommen. Die Niobium-Verbindungen sollten auch eine geringfugig höhere Austrittsarbeit als die Tantal-Verbindungen aufgrund der hoheren Elektronegativität von Niobium verglichen mit Tantal haben.
  • Als eine Alternative zu der Nb(CO)N-Schicht 16 könnte die integrierte Schaltungsvorrichtung von 2 auch eine leitende Schicht aus einer Verbindung von Vanadium, Chrom, Wolfram und/oder Molybdän mit Kohlenstoff, Sauerstoff und Stickstoff haben. Die vorstehend erläuterten Eigenschaften werden auch durch solch eine leitende Schicht realisiert.
  • In 3 wird eine Deckschicht 18 zum Siliziumsubstrat 10 mit den zwei isolierenden Schichten 12 und 14 und der Nb(CO)N-Schicht 16 von 2 hinzugefügt. Solch eine Deckschicht 18 kann aus Polysilizium oder einem Metall großer Dichte, z. B. TiN, TaN, Mo, MoN, WN, oder W bestehen. Eine Deckschicht 18 aus solch einem Metall hoher Dichte kann durch ein PVD- oder ein CVD-Verfahren ausgebildet werden. Das Herstellungsverfahren fur eine Gateelektrode wird dann wie üblich weitergefuhrt.
  • 4 zeigt ein Beispiel für eine p-MOS-Struktur gemäß einer zweiten Ausfuhrungsform der Erfindung. Die Steuerelektrodenstruktur besteht aus einem Halbleitersubstrat 10, beispielsweise aus Silizium. Auf der Oberfläche des Halbleitersubstrats 10 ist eine Siliziumdioxid-Schicht 12 ausgebildet. Diese Siliziumdioxid-Schicht 12 dient als eine erste isolierende Schicht 12 der p-MOS-Struktur. Eine zweite isolierende Schicht 14 ist auf der ersten isolierenden Schicht 12 ausgebildet. Diese zweite isolierende Schicht 14 besteht aus high-K dielektrischem Material, z. B. HfSiO, HfO, ZrSiO, ZrO, HfAlO, ZrAlO, HfZrO, HfZrSiO, HfREO oder ZrREO.
  • Auf der zweiten isolierenden Schicht 14 ist eine Metallschicht 16 aus einer Kombination von Niobium, Vanadium, Chrom, Wolfram und/oder Molybdän zusammen mit Kohlenstoff, Sauerstoff und Stickstoff ausgebildet worden. Diese Metallschicht 16 dient als Metallelektrode fur die p-MOS-Struktur. In dieser Metallschicht 16 betragt der Prozentsatz von Kohlenstoff zwischen 0 bis 20%, der Prozentsatz von Sauerstoff beträgt zwischen 2 bis 30% und der Prozentsatz von Stickstoff betragt zwischen 5 bis 60%. Diese Kombination der Materialien Kohlenstoff, Sauerstoff und Stickstoff mit wenigstens einem der Metalle Niobium, Vanadium, Chrom, Wolfram und/oder Molybdan kann durch das Herstellungsverfahren, erläutert in den 1 bis 3, erreicht werden.
  • Auf der Oberfläche der ersten Metallschicht 16 wird eine erste Deckschicht 20 abgeschieden. Diese erste Deckschicht 20 beinhaltet wenigstens eine der folgenden Materialien: Mo, MoN, W, WN, TiN, oder TaN. Auf der ersten Deckschicht 20 wird eine zweite Deckschicht 22 aus Polysilizium ausgebildet.
  • Da die zweite Deckschicht aus Polysilizium besteht, besteht das Risiko, dass Sauerstoff oder Stickstoff von der Metallschicht 14 in die zweite Deckschicht 22 diffundieren könnte. Daher wird die erste Deckschicht 20 zwischen der Metallschicht 16 und der zweiten Deckschicht 22, aus Polysilizium eingebracht, um die Entfernung von Sauerstoff oder Stickstoff aus der Metallschicht 16 in die zweite Deckschicht 22 zu verhindern.
  • In 5 werden die Schichtdicken von verschiedenen Schichten einer p-MOS-Struktur und einer n-MOS-Struktur miteinander verglichen. Die p-MOS-Struktur besteht aus einer Siliziumdioxidschicht 12, einer high-K dielektrischen Schicht 14, einer Niobium enthaltenden Metallschicht 16a, Vanadium, Chrom, Wolfram und/oder Molybdän in einer Kombination mit Kohlenstoff, Sauerstoff und Stickstoff, einer ersten Deckschicht 20 aus W und einer zweiten Deckschicht 22 aus Polysilizium. Jedoch kann die erste Deckschicht 20 auch Mo, MoN, TiN, TaN und/oder WN aufweisen. Die high-K dielektrische Schicht 14 könnte aus HfSiO, HfO, ZrSiO, ZrO, HfAlO, ZrAlO, HfZrO, HfZrSiO, HfREO und/oder ZrREO ausgebildet werden.
  • Die n-MOS-Struktur hat die gleichen zwei isolierenden Schichten 12 und 14 wie die p-MOS-Struktur. Auf der Oberfläche der zweiten isolierenden Schicht 14 ist auch eine Metallschicht 16b aus dem Material Niobium, Vanadium, Chrom, Wolfram und/oder Molybdän abgeschieden worden. Verglichen mit den Metallschichten 16a der p-MOS-Struktur hat die Metallschicht 16b jedoch die gleiche oder eine verringerte Schichtdicke. Die Polysilizium-Deckschicht 22 ist auch in Verbindung mit der Oberflache der Metallschicht 16b der n-MOS-Struktur ausgebildet worden. Somit fehlt der n-MOS-Struktur die metallische Deckschicht 20 aus W.
  • Die Deckschicht auf der Metallschicht 16a oder 16b kann die Austrittsarbeit von einem p-MOS erhöhen. Eine Deckschicht aus TiN, TaN, Mo, MoN, WN und/oder W kann auch die Abnahme des Metalls durch das Polysilizium verhindern. Somit hat die p-MOS-Struktur in dem Beispiel von 5 zwei verschiedene Deckschichten wahrend die n-MOS-Struktur nur eine Deckschicht aus Polysilizium aufweist.

Claims (19)

  1. Integrierte Schaltung, umfassend: – ein Halbleitersubstrat (10), und – eine Gate-Elektrodenstruktur auf dem Halbleitersubstrat, wobei die Gate-Elektrodenstruktur eine isolierende Schicht (14) aus dielektrischem Material auf dem Halbleitersubstrat (10); und eine Metallschicht (16) über der isolierenden Schicht (14) umfasst, wobei die Metallschicht (16) eine Verbindung aus Niob (Nb), Vanadium (V), Chrom (Cr), Wolfram (W) und/oder Molybdän (Mo) mit Kohlenstoff (C), Sauerstoff (O) und Stickstoff (N) enthält.
  2. Integrierte Schaltung nach Anspruch 1, wobei in der Metallschicht (16) der Prozentsatz von Kohlenstoff zwischen 0 und 20% beträgt, der Prozentsatz von Sauerstoff 2 bis 30% beträgt, und der Prozentsatz von Stickstoff 5 bis 60% beträgt.
  3. Integrierte Schaltung nach Anspruch 1 oder 2, wobei die isolierende Schicht (14) eine isolierende Schicht aus einem dielektrischen high-k-Material umfasst.
  4. Integrierte Schaltung nach Anspruch 3, wobei die Gate-Elektrodenstruktur ferner eine Siliziumdioxid(SiO2)-Schicht (12) zwischen dem Halbleitersubstrat (10) und der isolierenden Schicht (14) aus dem dielektrischen high-k-Material aufweist.
  5. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei die Gate-Elektrodenstruktur ferner mindestens eine Deckschicht (18) aus leitendem Material auf der Metallschicht (16) aufweist.
  6. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei die Gate-Elektrodenstruktur ferner eine erste Deckschicht (20) aus leitendem Material auf der Metallschicht (16) sowie eine zweite Deckschicht (22) über der ersten Deckschicht (20) aufweist.
  7. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei die Metallschicht (16) eine Schichtdicke von weniger oder gleich 10 nm aufweist.
  8. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei das Halbleitersubstrat (10) einen ersten p-dotierten Bereich und einen zweiten p-dotierten Bereich aufweist, und die Gate-Elektrodenstruktur eine p-MOS-Struktur darstellt.
  9. Integrierte Schaltung nach Anspruch 8, bei der das Halbleitersubstrat ferner einen ersten n-dotierten Bereich und einen zweiten n-dotierten Bereich aufweist und welche ferner eine n-MOS-Struktur auf dem Halbleitersubstrat, die sich zwischen dem ersten und dem zweiten n-dotierten Bereich erstreckt, umfasst, wobei die n-MOS-Struktur eine zweite isolierende Schicht eines dielektrischen Materials auf dem Halbleitersubstrat; und eine zweite Metallschicht (16b) auf der zweiten isolierenden Schicht umfasst, wobei die Metallschicht Niob (Nb), Vanadium (V), Chrom (Cr), Wolfram (W) und/oder Molybdän (Mo) einer zweiten Schichtdicke, die sich von einer ersten Schichtdicke der Metallschicht der p-MOS-Struktur unterscheidet, enthält.
  10. Integrierte Schaltung nach Anspruch 9, bei der die p-MOS-Struktur eine erste Deckschicht (22) aus Polysilizium auf der Metallschicht (16a) aufweist, und die n-MOS-Struktur eine zweite Deckschicht (22) aus Polysilizium auf der zweiten Metallschicht (16b) aufweist.
  11. Integrierte Schaltung nach Anspruch 10, bei der die p-MOS-Struktur eine metallische Deckschicht (20) zwischen der Metallschicht (16a) und der ersten Deckschicht (22) aufweist, und innerhalb der n-MOS-Strktur die zweite Deckschicht (22) mit der zweiten Metallschicht (16b) in Verbindung steht.
  12. Verfahren zur Herstellung einer integrierten Schaltung, mit den Schritten: Ausbilden einer isolierenden Schicht (14) eines dielektrischen Materials auf einem Halbleitersubstrat (10), und Ausbilden einer Metallschicht (16) über der isolierenden Schicht (14), wobei die Metallschicht (16) eine Verbindung aus Niob (Nb), Vanadium (V), Chrom (Cr), Wolfram (W) und/oder Molybdän (Mo) mit Kohlenstoff (C), Sauerstoff (O) und Stickstoff (N) enthält.
  13. Verfahren nach Anspruch 12, wobei die isolierende Schicht (14) als eine isolierende Schicht aus einem dielektrischen high-k-Material ausgebildet wird.
  14. Verfahren nach Anspruch 13, wobei ferner eine Siliziumdioxid(SiO2)-Schicht (12) zwischen dem Halbleitersubstrat (10) und der isolierenden Schicht (14) aus dem dielektrischen high-k-Material ausgebildet wird.
  15. Verfahren nach einem der Ansprüche 12 bis 14, wobei wenigstens eine Deckschicht (18) aus leitendem Material auf der Metallschicht (16) ausgebildet wird.
  16. Verfahren nach einem der Ansprüche 12 bis 15, wobei die Metallschicht (16) mit einer Schichtdicke von weniger oder gleich 10 nm ausgebildet wird.
  17. Verfahren nach einem der Ansprüche 12 bis 16, wobei die Metallschicht (16) durch ein CVD-Verfahren (Chemical Vapour Deposition) ausgebildet wird.
  18. Verfahren nach Anspruch 17, wobei während des CVD-Verfahrens eine Oxidation durchgeführt wird.
  19. Verfahren nach Anspruch 18, wobei nach dem CVD-Verfahren in der Metallschicht (16) der Prozentsatz von Kohlenstoff zwischen 0 und 20% beträgt, der Prozentsatz von Sauerstoff 2 bis 30% beträgt, und der Prozentsatz von Stickstoff 5 bis 60% beträgt.
DE102007042950A 2007-06-14 2007-09-10 Integrierte Schaltung mit einer Gateelektrodenstruktur und ein entsprechendes Verfahren zur Herstellung Expired - Fee Related DE102007042950B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/818,108 2007-06-14
US11/818,108 US20080308896A1 (en) 2007-06-14 2007-06-14 Integrated circuit device comprising a gate electrode structure and corresponding method of fabrication

Publications (2)

Publication Number Publication Date
DE102007042950A1 DE102007042950A1 (de) 2009-01-15
DE102007042950B4 true DE102007042950B4 (de) 2013-07-11

Family

ID=40121591

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007042950A Expired - Fee Related DE102007042950B4 (de) 2007-06-14 2007-09-10 Integrierte Schaltung mit einer Gateelektrodenstruktur und ein entsprechendes Verfahren zur Herstellung

Country Status (2)

Country Link
US (1) US20080308896A1 (de)
DE (1) DE102007042950B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318315B2 (en) * 2013-07-15 2016-04-19 Globalfoundries Inc. Complex circuit element and capacitor utilizing CMOS compatible antiferroelectric high-k materials
US9871114B2 (en) * 2015-09-30 2018-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate scheme for device and methods of forming

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0068843A2 (de) * 1981-06-30 1983-01-05 Fujitsu Limited Verfahren zum Herstellen eines Leiters mit einem gewünschten Muster auf einem Halbleitersubstrat
JPS59232464A (ja) * 1983-06-16 1984-12-27 Hitachi Ltd 化合物半導体装置
JPH10233505A (ja) * 1997-02-21 1998-09-02 Hitachi Ltd 半導体装置の製造方法
DE10023871C1 (de) * 2000-05-16 2001-09-27 Infineon Technologies Ag Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors
EP1693888A1 (de) * 2005-02-16 2006-08-23 Interuniversitair Microelektronica Centrum ( Imec) Verfahren zur Erhöhung der Initierung vom Wachstum einer Schicht

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050285208A1 (en) * 2004-06-25 2005-12-29 Chi Ren Metal gate electrode for semiconductor devices
US7470577B2 (en) * 2005-08-15 2008-12-30 Texas Instruments Incorporated Dual work function CMOS devices utilizing carbide based electrodes
US20070284677A1 (en) * 2006-06-08 2007-12-13 Weng Chang Metal oxynitride gate
US20080001237A1 (en) * 2006-06-29 2008-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having nitrided high-k gate dielectric and metal gate electrode and methods of forming same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0068843A2 (de) * 1981-06-30 1983-01-05 Fujitsu Limited Verfahren zum Herstellen eines Leiters mit einem gewünschten Muster auf einem Halbleitersubstrat
JPS59232464A (ja) * 1983-06-16 1984-12-27 Hitachi Ltd 化合物半導体装置
JPH10233505A (ja) * 1997-02-21 1998-09-02 Hitachi Ltd 半導体装置の製造方法
DE10023871C1 (de) * 2000-05-16 2001-09-27 Infineon Technologies Ag Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors
EP1693888A1 (de) * 2005-02-16 2006-08-23 Interuniversitair Microelektronica Centrum ( Imec) Verfahren zur Erhöhung der Initierung vom Wachstum einer Schicht

Also Published As

Publication number Publication date
DE102007042950A1 (de) 2009-01-15
US20080308896A1 (en) 2008-12-18

Similar Documents

Publication Publication Date Title
DE102005014619B4 (de) Integriertes Schaltkreisbauelement mit Gatestruktur und zugehöriges Herstellungsverfahren
DE10206148B4 (de) Verfahren zur Ausbildung einer Diffusionssperrschicht in einem pMOS-Bauteil
DE602004009740T2 (de) Halbleiterbauelemente mit Transistoren und Herstellungsverfahren dazu
DE102005058139B4 (de) Verfahren zur Herstellung einer Metallschichtanordnung für ein Halbleiterbauelement, Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102017126043B4 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
DE102009021486B4 (de) Verfahren zur Feldeffekttransistor-Herstellung
DE102006000615B4 (de) Verfahren zum Bilden eines Halbleiterbauelements mit einer Dielektrikumschicht
DE102009023376B4 (de) Einstellen der Austrittsarbeit in Metallgateelektrodenstrukturen mit großem ε durch selektives Entfernen einer Barrierenschicht
DE112011101215B4 (de) Metall-Gate-Stapel mit hoher Dielektrizitätskonstante k und Verfahren zur Herstellung
DE102008009086B3 (de) Verfahren zum Herstellen eines integrierten Schaltkreises
DE60311016T2 (de) Dielektrischer film mit hohem k, herstellungsverfahren dafür und diesbezügliches halbleiterbauelement
DE102014019165B4 (de) Verfahren zur herstellung eines split-gate-speicherbauelements und logikbauelements und zugehöriges halbleiterbauelement
DE102009015715B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement
DE102012215988B4 (de) CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε
DE102009039521B4 (de) Verbesserte Füllbedingungen in einem Austauschgateverfahren unter Anwendung einer zugverspannten Deckschicht
DE102004048679B4 (de) Verfahren zum Herstellen eines Isolator-Dünnfilms sowie Verfahren zum Herstellen eines Halbleiterbauteils
DE102007006596A1 (de) Abscheideverfahren für ein Dielektrikum auf Übergangsmetalloxidbasis
DE112005002350B4 (de) Ein Verfahren zur Herstellung eines Halbleiterbauelements mit High-k-Gate-Dielektrikumschicht und Silizid-Gate-Elektrode
DE102022100022B4 (de) Vorrichtung, die mehrere schwellenspannungen bereitstellt und verfahren zum herstellen derselben
DE102013205068B4 (de) Verfahren zur Herstellung eines Gatedielektrikums einer Gateelektrode
DE102007042950B4 (de) Integrierte Schaltung mit einer Gateelektrodenstruktur und ein entsprechendes Verfahren zur Herstellung
DE102006029229A1 (de) Herstellungsverfahren für eine integrierte Halbleiterstruktur und entsprechende integrierte Halbleiterstruktur
DE10311316A1 (de) Halbleitereinrichtung mit einer Nitridschicht
DE60037337T2 (de) Herstellung einer wolfram-gateelektrode
DE102008000373A1 (de) Dielektrische Vorrichtung und assoziierte Verfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20131012

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee