[go: up one dir, main page]

DE10023871C1 - Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors - Google Patents

Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors

Info

Publication number
DE10023871C1
DE10023871C1 DE10023871A DE10023871A DE10023871C1 DE 10023871 C1 DE10023871 C1 DE 10023871C1 DE 10023871 A DE10023871 A DE 10023871A DE 10023871 A DE10023871 A DE 10023871A DE 10023871 C1 DE10023871 C1 DE 10023871C1
Authority
DE
Germany
Prior art keywords
field effect
effect transistor
region
layer
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10023871A
Other languages
English (en)
Inventor
Franz Kreupl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10023871A priority Critical patent/DE10023871C1/de
Priority to US10/258,354 priority patent/US6809379B2/en
Priority to EP01943066A priority patent/EP1287563A1/de
Priority to JP2001584495A priority patent/JP2003533888A/ja
Priority to PCT/DE2001/001798 priority patent/WO2001088996A1/de
Priority to KR10-2002-7013853A priority patent/KR100505900B1/ko
Priority to TW090111636A priority patent/TW563253B/zh
Application granted granted Critical
Publication of DE10023871C1 publication Critical patent/DE10023871C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/689—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10P14/412—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/902—FET with metal source region

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Der Feldeffekttransistor weist einen Drain-Bereich, einen Source-Bereich, einen Kanalbereich sowie einen Gate-Bereich auf. Der Kanalbereich weist eine Metallschicht auf.

Description

Die Erfindung betrifft einen Feldeffekttransistor sowie ein Verfahren zum Herstellen eines Feldeffekttransistors.
Ein solcher Feldeffekttransistor und ein Verfahren zu dessen Herstellung sind aus [1] bekannt.
Ferner ist bei dem in [1] beschriebenen üblichen Feldeffekt­ transistor bekannt, dass die Länge der Raumladungszone und damit verbunden die Länge des Kanalbereichs d indirekt pro­ portional ist zur Wurzel der Dotierung des in dem Feldeffekt­ transistor als Substrat verwendeten Halbleiters.
Somit gilt bei den aus [1] bekannten Feldeffekttransistoren:
Aus diesem Zusammenhang zwischen der Länge des Kanalbereichs und der Dotierung des Substrats ist ersichtlich, dass die Skalierbarkeit eines Halbleiterbauelements, insbesondere ei­ nes Halbleiter-Feldeffekttransistors durch die nur begrenzt mögliche Skalierung der Dotierung des verwendeten Halbleiters eingeschränkt ist.
Weiterhin ist in [2] ein sogenannter Metall-Tunnel-Transistor beschrieben, bei dem zwischen dem Source-Bereich und dem Drain-Bereich des Feldeffekttransistors eine durch elektri­ sche Ladungsträger zu durchtunnelnde Barriereschicht, gemäß [2] aus Niobiumoxid, vorgesehen ist.
In [3], [4] ist beschrieben, dass bei einer sehr dünnen Me­ tallschicht mit einer Dicke von einigen Nanometern, insbesondere einer Dicke von 5,5 nm ein sogenannter Feldeffekt in der Metallschicht zu beobachten ist.
Der Erfindung liegt das Problem zugrunde, einen Feldeffekt­ transistor sowie ein Verfahren zur Herstellung eines Feldef­ fekttransistors anzugeben mit einer gegenüber den bekannten Feldeffekttransistoren verbesserten Skalierbarkeit.
Das Problem wird durch den Feldeffekttransistor und das Ver­ fahren zum Herstellen eines Feldeffekttransistors mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst.
Ein Feldeffekttransistor weist ein elektrisch nicht leitendes Substrat, einen Drain-Bereich sowie einen Source-Bereich auf.
Sowohl der Drain-Bereich als auch der Source-Bereich können eine Metallelektrode enthalten.
Zwischen dem Drain-Bereich und dem Source-Bereich ist ein Ka­ nalbereich vorgesehen, wobei der Kanalbereich eine Metall­ schicht aufweist, dass heißt anschaulich bildet eine Metall­ schicht den in einem Feldeffekttransistor erforderlichen Ka­ nalbereich zum Transport elektrischer Ladungsträger von dem Source-Bereich in den Drain-Bereich.
Weiterhin ist ein Gate-Bereich vorgesehen, über den der Ka­ nalbereich gesteuert werden kann.
Ein solcher Feldeffekttransistor kann gemäß folgendem Verfah­ ren hergestellt werden.
Auf oder in einem Substrat werden ein Drain-Bereich und ein Source-Bereich gebildet. Zwischen dem Drain-Bereich und dem Source-Bereich wird eine einen Kanalbereich bildende Kanal­ schicht auf dem Substrat aufgebracht. Auf der Metallschicht und zwischen dem Drain-Bereich und dem Source-Bereich wird eine Trennschicht aufgebracht. Auf der Trennschicht wird ein Gate-Bereich gebildet, wobei der Gate-Bereich durch die Trennschicht von dem Drain-Bereich, dem Source-Bereich und dem Kanalbereich elektrisch getrennt ist derart, dass der Ka­ nalbereich über den Gate-Bereich steuerbar ist.
Anschaulich kann die Erfindung darin gesehen werden, dass der bei üblichen Feldeffekttransistoren durch ein Halbleitermate­ rial gebildete Kanalbereich, der über den Gate-Bereich ge­ steuert werden kann, erfindungsgemäß gebildet wird durch eine Metallschicht, die aufgrund eines bei einer dünnen Metall­ schicht auftretenden Feldeffekts über den Gate-Bereich eines Feldeffekttransistors gesteuert werden kann.
In dem Feldeffekttransistor kann ein zweiter Gate-Bereich vorgesehen sein, so dass eine sogenannte Dual-Gate-Anordnung in dem Feldeffekttransistor gebildet ist. Auch mit dem zwei­ ten Gate-Bereich ist es möglich den Kanalbereich, wie bei ei­ nem üblichen Feldeffekttransistor, zu steuern. Der erste Ga­ te-Bereich und der zweite Gate-Bereich können miteinander elektrisch gekoppelt sein.
Die Metallschicht kann eine oder mehrere Lagen von Metallato­ men aufweisen.
Insbesondere aufgrund der sehr hohen Skalierbarkeit der Me­ tallschicht und der Unabhängigkeit der Breite des Kanalbe­ reichs von der Dotierung des Halbleitermaterials, da nunmehr ja Metall für die Realisierung des Kanals in dem Feldeffekt­ transistor eingesetzt wird, ist eine erhebliche Verbesserung in der Skalierbarkeit des erfindungsgemäßen Feldeffekttransi­ stors erreicht.
Ein weiterer Vorteil der Erfindung ist insbesondere in der hohen elektrischen Leitfähigkeit der Metallschicht, die den Kanalbereich bildet, zu sehen.
Auf diese Weise wird die erzeugte Verlustleistung beim Um­ schalten des Feldeffekttransistors von einem ersten Zustand in einen zweiten Zustand reduziert. Aufgrund der hohen Leit­ fähigkeit der Metallschicht ist auch die Geschwindigkeit des Schaltvorgangs des Feldeffekttransistors erheblich erhöht verglichen mit üblichen Feldeffekttransistoren.
Die Metallschicht kann zumindest eines der folgenden Metalle enthalten:
Platin, Gold, Silber, Titan, Tantal, Palladium, Wismut, Indi­ um, Chrom, Vanadium, Mangan, Eisen, Kobalt, Nickel, Yttrium, Zirkon, Niob, Molybdän, Technetium, Hafnium, Wolfram, oder eine Legierung aus mindestens zwei der zuvor genannten Metal­ len.
Die Trennschicht kann eine elektrisch isolierende Trenn­ schicht und/oder eine Schicht mit eine großen Dielektrizi­ tätskonstante und/oder eine ferroelektrische Schicht sein.
Insbesondere kann die Trennschicht SBT, Siliziumdioxid, und/oder BST enthalten.
Ferner ist es gemäß einer Ausgestaltung der Erfindung vorge­ sehen, dass der Drain-Bereich und/oder der Source-Bereich und/oder der Gate-Bereich Metall aufweisen, beispielsweise eine Metallelektrode.
Als Metall für die Metallelektrode bzw. die Metallelektroden können die gleichen Metalle verwendet werden wie für die Me­ tallschicht, d. h. die Metallelektrode bzw. die Metallelektro­ den können enthalten:
Platin, Gold, Silber, Titan, Tantal, Palladium, Wismut, Indi­ um, oder eine Legierung aus mindestens zwei der zuvor genann­ ten Metallen.
Es können jedoch auch andere Metalle als Metallelektroden eingesetzt werden.
Aufgrund der hohen Leitfähigkeit der entsprechenden Anschlüs­ se, d. h. Elektroden des Feldeffekttransistors wird die gesam­ te Leitfähigkeit des Feldeffekttransistors gemäß dieser Aus­ gestaltung der Erfindung weiter erhöht, wodurch die Geschwin­ digkeit beim Umschalten des Feldeffekttransistors von einem leitenden Zustand in einen sperrenden Zustand weiter erheb­ lich erhöht wird.
Aufgrund der hohen Schaltgeschwindigkeit eignet sich der Fel­ deffekttransistor somit insbesondere sehr gut für Hochfre­ quenzanwendungen.
Der Drain-Bereich und der Source-Bereich können auf dem Sub­ strat auf bekannte Weise, beispielsweise mittels vorgebbarer Dotierung von Ladungsträgern, Elektronen oder Löchern, gebil­ det werden.
Die Metallschicht kann mittels eines geeigneten Abscheidever­ fahren aus der Gasphase (Chemical Vapour Deposition, CVD- Verfahren), eines Aufdampf-Verfahrens, eines Sputter-Verfah­ rens oder eines Atomic-Layer-Deposition-Verfahrens aufgetra­ gen werden.
Die oben dargestellten Ausgestaltungen der Erfindung bezüg­ lich des Feldeffekttransistors betreffen ebenso das Verfahren zum Herstellen des Feldeffekttransistors.
Ausführungsbeispiele der Erfindung sind in den Figuren darge­ stellt und werden im weiteren näher erläutert.
Es zeigen
Fig. 1 einen Querschnitt durch einen Feldeffekttransistor gemäß einem ersten Ausführungsbeispiel der Erfindung;
Fig. 2 einen Querschnitt durch einen Feldeffekttransistor gemäß einem zweiten Ausführungsbeispiel der Erfin­ dung;
Fig. 3 einen Querschnitt durch einen Feldeffekttransistor gemäß einem dritten Ausführungsbeispiel der Erfin­ dung.
Fig. 1 zeigt einen Feldeffekttransistor 100 gemäß einem ersten Ausführungsbeispiel der Erfindung.
Der Feldeffekttransistor 100 weist ein Substrat 101 aus elek­ trisch nicht leitendem Material, das heißt aus einem elek­ trisch isolierendem Material, gemäß dem ersten Ausführungs­ beispiel aus Siliziumdioxid SiO2 oder Aluminiumoxid Al2O3, auf.
In einem Abstand von 1 nm bis 1000 nm voneinander sind eine erste Metallelektrode 102 und eine zweite Metallelektrode 103 auf dem Substrat 101 mittels eines CVD-Verfahrens, eines Sputter-Verfahrens oder eines Aufdampf-Verfahrens aufge­ bracht.
Die erste Metallelektrode 102 und die zweite Metallelektrode 103 können aus Platin oder aus Titan hergestellt werden. Al­ ternativ können beliebige metallische Legierungen oder Metal­ le verwendet werden zum Bilden der ersten Metallelektrode 102 oder der zweiten Metallelektrode 103.
Die erste Metallelektrode 102 dient als Source-Bereich des Feldeffekttransistors 100 und die zweite Metallelektrode 103 dient als Drain-Bereich des Feldeffekttransistors 100.
Zwischen der ersten Metallelektrode 102 und der zweiten Me­ tallelektrode 103 ist eine monoatomare oder mehratomare Me­ tallschicht 104 aus Platin mittels eines geeigneten CVD- Verfahrens abgeschieden.
Die Metallschicht 104 ist mit der ersten Metallelektrode 102 und mit der zweiten Metallelektrode 103 elektrisch gekoppelt und bildet anschaulich einen Kanalbereich innerhalb des Fel­ deffekttransistors 100.
Die erste Metallelektrode 102 und die zweite Metallelektrode 103 weisen jeweils eine Breite b, in Fig. 1 symbolisiert je­ weils durch einen Doppelpfeil 105, 106 von 1 nm bis 100 nm auf. In diesem Zusammenhang ist darauf hinzuweisen, dass die Breiten der Metallelektroden 102, 103 nicht gleich sein müs­ sen.
Der Kanalbereich, d. h. die Metallschicht 104, weist eine Flä­ che von 1 × 1 nm2 bis 1000 × 1000 nm2 auf.
Auf der Metallschicht 104 wird in einem weiteren Verfahren­ schritt eine elektrisch isolierende Trennschicht 107 aus Si­ liziumdioxid oder Siliziumnitrid Si3N4 aufgebracht mittels eines CVD-Verfahrens, eines Sputter-Verfahrens oder eines Aufdampf-Verfahrens.
In die Trennschicht 107 oder alternativ auf der Trennschicht 107 ist in einem Abstand p zu der Oberfläche des Kanalbe­ reichs, d. h. zu der Oberfläche der Metallschicht 104, symbo­ lisiert in Fig. 1 durch einen weiteren Doppelpfeil 108 in ei­ nem Bereich von 1 nm bis 50 nm eine einen Gate-Bereich bil­ dende Gateelektrode 109 eingebracht bzw. aufgebracht.
Auch die Gateelektrode 109 kann aus den oben genannten Metal­ len oder Metalllegierungen hergestellt werden, aus denen die erste Metallelektrode 102 oder die zweite Metallelektrode 103 gebildet werden können.
Über der Trennschicht 107 ist ferner in einem letzten Schritt zum Schutz des Feldeffekttransistors 100 eine weitere isolierende Schicht 110 aufgebracht, die beispielsweise Siliziumdi­ oxid oder Siliziumnitrid aufweist.
Fig. 2 zeigt einen Feldeffekttransistor 200 gemäß einem zwei­ ten Ausführungsbeispiel der Erfindung.
Elemente des Feldeffekttransistors 200 gemäß dem zweiten Aus­ führungsbeispiel, die gleich sind den Elementen des Feldef­ fekttransistors 100 gemäß dem ersten Ausführungsbeispiel, werden mit dem gleichen Bezugszeichen bezeichnet.
Der Feldeffekttransistor 200 gemäß dem zweiten Ausführungs­ beispiel ist im wesentlichen gleich dem Feldeffekttransistor 100 gemäß dem ersten Ausführungsbeispiel.
Somit sind auch die Herstellungsverfahren und die gewählten Dimensionierungen zum Herstellen des Feldeffekttransistors 200 gleich denen des Feldeffekttransistors 100, wie im Zusam­ menhang mit dem ersten Ausführungsbeispiel beschrieben.
Der Feldeffekttransistor 200 gemäß dem zweiten Ausführungs­ beispiel unterscheidet sich vom Feldeffekttransistor 100 ge­ mäß dem ersten Ausführungsbeispiel insbesondere darin, dass in dem Substrat 101 eine weitere Gateelektrode 201 als Gate- Bereich vorgesehen ist, im weiteren bezeichnet als zweite Gate­ elektrode 201.
Die erste Gateelektrode 109 ist mit der unterhalb des Kanal­ bereichs 104 angeordneten zweiten Gateelektrode 201, die von einer unteren Oberfläche 202 des Kanalbereichs 104 in einem Abstand von 1 nm bis 50 nm, symbolisiert in Fig. 2 durch einen Pfeil 203, elektrisch gekoppelt.
Dies führt dazu, dass bei Ansteuerung der ersten Gateelektro­ de 109, das heißt bei Anlegen eines elektrischen Potentials an die erste Gateelektrode 109, ein entsprechendes elektrisches Potential auch an die zweite Gateelektrode 201 angelegt wird.
Anschaulich bilden somit die erste Gateelektrode 109 und die zweite Gateelektrode 201 eine sogenannte Dual-Gate-Anordnung in dem Feldeffekttransistor 200.
Die zweite Gateelektrode 201 wird gemäß diesem Ausführungs­ beispiel gemäß einem Dual-Damascene-Prozess in das Substrat 101 eingebettet.
Dies bedeutet, dass die Struktur für die zweite Gateelektrode 201 in das Substrat 101 geätzt wird und anschließend das Me­ tall, aus dem die zweite Gateelektrode 201 gebildet werden soll, abgeschieden wird derart, dass die für die zweite Gate­ elektrode 201 geätzte Struktur zumindest vollständig mit dem abgeschiedenen Metall gefüllt ist. Eventuell über die Struktur überstehendes Metall wird mittels eines chemisch me­ chanischen Polierverfahrens (CMP-Verfahren) entfernt. An­ schließend erfolgt wiederum eine entsprechende Abscheidung des gewünschten Oxids.
Fig. 3 zeigt einen Feldeffekttransistor 300 gemäß einem drit­ ten Ausführungsbeispiel der Erfindung.
Der Feldeffekttransistor 300 gemäß dem dritten Ausführungs­ beispiel entspricht im wesentlichen dem Feldeffekttransistor 100 gemäß dem ersten Ausführungsbeispiel.
Gleiche Komponenten des Feldeffekttransistors 300 gemäß dem dritten Ausführungsbeispiel werden mit gleichen Bezugszeichen versehen wie die entsprechenden Komponenten des Feldeffekt­ transistors 100 gemäß dem ersten Ausführungsbeispiel.
Der Feldeffekttransistor 300 gemäß dem dritten Ausführungs­ beispiel unterscheidet sich von dem Feldeffekttransistor 100 gemäß dem ersten Ausführungsbeispiel insbesondere dadurch, dass auf der Metallschicht 104 eine elektrisch isolierende Schicht 301 mit hoher Dielektrizitätskonstante, d. h. mit ei­ ner Dielektrizitätskonstante im Bereich von 1 bis 1000 oder eine ferroelektrische Schicht 301 aufgebracht.
Die Schicht 301 ist ganzflächig über dem Kanalbereich aufge­ bracht mittels eines CVD-Verfahrens eines Sputter-Verfahrens oder eines Aufdampf-Verfahrens.
Die Schicht 301 ist beispielsweise aus BST oder SBT herge­ stellt.
Die in Fig. 3 mit einem Doppelpfeil 302 symbolisierte Dicke der Schicht 301 beträgt gemäß dem dritten Ausführungsbeispiel 1 nm bis 50 nm.
Auf der Schicht 301 ist die erste Gateelektrode 109 aufge­ bracht.
In einem letzten Schritt wird, wie gemäß den vorangegangenen Ausführungsbeispielen, eine isolierende Trennschicht 107 auf dem sich gemäß den vorangegangenen Schritten ergebenden Ele­ ment aufgebracht.
Gemäß eines vierten Ausführungsbeispiels ist vorgesehen, dass für die Anordnung gemäß dem dritten Ausführungsbeispiel eben­ falls eine zweite Gateelektrode (nicht dargestellt) vorgese­ hen ist, die mit der ersten Gateelektrode 109 elektrisch ge­ koppelt ist.
In diesem Dokument sind folgende Veröffentlichungen zitiert:
[1] R. Müller, Bauelemente der Halbleiterelektronik, Springer Verlag, erste Auflage, ISBN 3-540-06224-6, S. 130-157, 1973;
[2] E. S. Snow et al., A metal/oxide tunneling transistor, Ap­ plied Physics Letters, Vol. 72, Nr. 23, S. 3071-3073, June 1998;
[3] G. Martinez-Arizala et al., Coulomb-glass-like behaviour of ultrathin films of metals, Physical Review B, Vol. 57, Nr. 2, S. 670-672, January 1998;
[4] Z. Ovadyahu und M. Pollak, Disorder and Magnetic field Dependence of Slow Electronic Relaxation, Physical Review Letters, Vol. 79, Nr. 3, S. 459-462, July 1997.

Claims (9)

1. Feldeffekttransistor, mit
  • - einem elektrisch nicht leitenden Substrat,
  • - einem Drain-Bereich,
  • - einem Source-Bereich,
  • - mit einem Kanalbereich zwischen dem Drain-Bereich und dem Source-Bereich,
  • - mit einem Gate-Bereich, mit dem der Kanalbereich gesteu­ ert werden kann,
  • - wobei der Kanalbereich eine Metallschicht aufweist.
2. Feldeffekttransistor nach Anspruch 1, mit einem zweiten Gate-Bereich, mit dem der Kanalbereich ge­ steuert werden kann.
3. Feldeffekttransistor nach Anspruch 1 oder 2, bei dem die Metallschicht eine oder mehrere Lagen von Metal­ latomen aufweist.
4. Feldeffekttransistor nach einem der Ansprüche 1 bis 3, bei dem die Metallschicht zumindest eines der folgenden Me­ talle enthält:
  • - Platin,
  • - Gold,
  • - Silber,
  • - Titan,
  • - Tantal,
  • - Palladium,
  • - Wismut,
  • - Indium,
  • - Chrom,
  • - Vanadium,
  • - Mangan,
  • - Eisen,
  • - Kobalt,
  • - Nickel,
  • - Yttrium,
  • - Zirkon,
  • - Niob,
  • - Molybdän,
  • - Technetium,
  • - Hafnium,
  • - Wolfram,
  • - oder eine Legierung aus mindestens zwei der zuvor ge­ nannten Metallen.
5. Feldeffekttransistor nach einem der Ansprüche 1 bis 4, bei dem die Trennschicht eine elektrisch isolierende Schicht ist.
6. Feldeffekttransistor nach einem der Ansprüche 1 bis 5, bei dem die Trennschicht eine Schicht mit einer großen Die­ lektrizitätskonstante ist.
7. Feldeffekttransistor nach einem der Ansprüche 1 bis 6, bei dem die Trennschicht eine ferroelektrische Schicht ist.
8. Feldeffekttransistor nach einem der Ansprüche 1 bis 7, bei dem der Drain-Bereich und/oder der Source-Bereich und/oder der Gate-Bereich Metall aufweist bzw. aufweisen.
9. Verfahren zum Herstellen eines Feldeffekttransistors,
  • - bei dem auf einem Substrat ein Drain-Bereich und ein Source-Bereich gebildet werden,
  • - bei dem zwischen dem Drain-Bereich und dem Source- Bereich eine einen Kanalbereich bildende Metallschicht auf dem Substrat aufgebracht wird,
  • - bei dem auf der Metallschicht und zwischen dem Drain- Bereich und dem Source-Bereich eine Trennschicht aufge­ bracht wird,
  • - bei dem auf der Trennschicht ein Gate-Bereich gebildet wird, wobei der Gate-Bereich durch die Trennschicht von dem Drain-Bereich, dem Source-Bereich und dem Kanalbereich getrennt ist derart, dass der Kanalbereich über den Gate-Bereich steuerbar ist.
DE10023871A 2000-05-16 2000-05-16 Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors Expired - Fee Related DE10023871C1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE10023871A DE10023871C1 (de) 2000-05-16 2000-05-16 Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors
US10/258,354 US6809379B2 (en) 2000-05-16 2001-05-14 Field effect transistor and method for producing a field effect transistor
EP01943066A EP1287563A1 (de) 2000-05-16 2001-05-14 Feldeffekttransistor und verfahren zum herstellen eines feldeffekttransistors
JP2001584495A JP2003533888A (ja) 2000-05-16 2001-05-14 電界効果トランジスタ、および電界効果トランジスタを製作する方法。
PCT/DE2001/001798 WO2001088996A1 (de) 2000-05-16 2001-05-14 Feldeffekttransistor und verfahren zum herstellen eines feldeffekttransistors
KR10-2002-7013853A KR100505900B1 (ko) 2000-05-16 2001-05-14 전계 효과 트랜지스터 및 그 제조 방법
TW090111636A TW563253B (en) 2000-05-16 2001-05-15 Field effect transistor and method for producing a field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10023871A DE10023871C1 (de) 2000-05-16 2000-05-16 Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors

Publications (1)

Publication Number Publication Date
DE10023871C1 true DE10023871C1 (de) 2001-09-27

Family

ID=7642194

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10023871A Expired - Fee Related DE10023871C1 (de) 2000-05-16 2000-05-16 Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors

Country Status (7)

Country Link
US (1) US6809379B2 (de)
EP (1) EP1287563A1 (de)
JP (1) JP2003533888A (de)
KR (1) KR100505900B1 (de)
DE (1) DE10023871C1 (de)
TW (1) TW563253B (de)
WO (1) WO2001088996A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007042950A1 (de) * 2007-06-14 2009-01-15 Qimonda Ag Integrierte Schaltungsvorrichtung mit einer Gateelektrodenstruktur und ein entsprechendes Verfahren zur Herstellung
US8354725B2 (en) 2006-09-25 2013-01-15 Stmicroelectronics Crolles 2 Sas MIM transistor
DE112005000226B4 (de) 2004-01-22 2019-08-14 Dean Z. Tsang Metalltransistorbauteil

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503421B1 (ko) * 2003-05-20 2005-07-22 한국전자통신연구원 채널 재료로서 절연체-반도체 상전이 물질막을 이용한전계 효과 트랜지스터 및 그 제조 방법
US7943418B2 (en) * 2004-09-16 2011-05-17 Etamota Corporation Removing undesirable nanotubes during nanotube device fabrication
US7462890B1 (en) 2004-09-16 2008-12-09 Atomate Corporation Nanotube transistor integrated circuit layout
US7776307B2 (en) * 2004-09-16 2010-08-17 Etamota Corporation Concentric gate nanotube transistor devices
US7345296B2 (en) * 2004-09-16 2008-03-18 Atomate Corporation Nanotube transistor and rectifying devices
US20100065820A1 (en) * 2005-02-14 2010-03-18 Atomate Corporation Nanotube Device Having Nanotubes with Multiple Characteristics
JP2007157982A (ja) * 2005-12-05 2007-06-21 Seiko Epson Corp トランジスタ型強誘電体メモリおよびその製造方法
US8168495B1 (en) 2006-12-29 2012-05-01 Etamota Corporation Carbon nanotube high frequency transistor technology
WO2009023304A2 (en) * 2007-05-02 2009-02-19 Atomate Corporation High density nanotube devices
WO2009088882A2 (en) * 2007-12-31 2009-07-16 Atomate Corporation Edge-contacted vertical carbon nanotube transistor
US8558654B2 (en) 2008-09-17 2013-10-15 Stmicroelectronics (Grenoble 2) Sas Vialess integration for dual thin films—thin film resistor and heater
US8786396B2 (en) 2008-09-17 2014-07-22 Stmicroelectronics Pte. Ltd. Heater design for heat-trimmed thin film resistors
US8242876B2 (en) 2008-09-17 2012-08-14 Stmicroelectronics, Inc. Dual thin film precision resistance trimming
US8659085B2 (en) 2010-08-24 2014-02-25 Stmicroelectronics Pte Ltd. Lateral connection for a via-less thin film resistor
US8436426B2 (en) 2010-08-24 2013-05-07 Stmicroelectronics Pte Ltd. Multi-layer via-less thin film resistor
US8400257B2 (en) 2010-08-24 2013-03-19 Stmicroelectronics Pte Ltd Via-less thin film resistor with a dielectric cap
US8927909B2 (en) 2010-10-11 2015-01-06 Stmicroelectronics, Inc. Closed loop temperature controlled circuit to improve device stability
US9159413B2 (en) 2010-12-29 2015-10-13 Stmicroelectronics Pte Ltd. Thermo programmable resistor based ROM
US8809861B2 (en) * 2010-12-29 2014-08-19 Stmicroelectronics Pte Ltd. Thin film metal-dielectric-metal transistor
US8981527B2 (en) * 2011-08-23 2015-03-17 United Microelectronics Corp. Resistor and manufacturing method thereof
US8526214B2 (en) 2011-11-15 2013-09-03 Stmicroelectronics Pte Ltd. Resistor thin film MTP memory
RU2654296C1 (ru) * 2017-04-14 2018-05-17 Альфред Габдуллович Габсалямов Пленочный полевой транзистор с металлическим каналом

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6197964A (ja) * 1984-10-19 1986-05-16 Toshiba Corp 半導体装置
JPS62265764A (ja) * 1986-05-14 1987-11-18 Hitachi Ltd 薄膜電界効果トランジスタの製造方法
JP3301116B2 (ja) * 1992-07-20 2002-07-15 ソニー株式会社 半導体装置及びその製造方法
JP3613594B2 (ja) * 1993-08-19 2005-01-26 株式会社ルネサステクノロジ 半導体素子およびこれを用いた半導体記憶装置
JPH09260669A (ja) * 1996-03-19 1997-10-03 Nec Corp 半導体装置とその製造方法
EP0865078A1 (de) 1997-03-13 1998-09-16 Hitachi Europe Limited Verfahren zum Ablegen von nanometrischen Partikeln

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
MARTINEZ-ARIZALA, G. et al.: Coulomb-glass-like behaviour of ultrathin films of metals, Physical Review B, Vol. 57, Nr. 2, S. 670-672, January 1998 *
MÜLLER, R.: Bauelemetne der Halbleiterelektronik, Springer Verlag, erste Auflage,ISBN 3-540-06224-6,S. 130-157, 1973 *
OVADYAHU, Z. und POLLAK, M.: Disorder and Magnetic field Dependence of Slow Electronic Relaxation, Physical Review Letters, Vol. 79, Nr. 3, S. 459-462, July 1997 *
SNOW, E.S. et al.: A metal/oxide tunneling transistor, Applied Physics Letters, Vol. 72, Nr. 23, S. 3071-3073, June 1998 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112005000226B4 (de) 2004-01-22 2019-08-14 Dean Z. Tsang Metalltransistorbauteil
US8354725B2 (en) 2006-09-25 2013-01-15 Stmicroelectronics Crolles 2 Sas MIM transistor
DE102007042950A1 (de) * 2007-06-14 2009-01-15 Qimonda Ag Integrierte Schaltungsvorrichtung mit einer Gateelektrodenstruktur und ein entsprechendes Verfahren zur Herstellung
DE102007042950B4 (de) * 2007-06-14 2013-07-11 Qimonda Ag Integrierte Schaltung mit einer Gateelektrodenstruktur und ein entsprechendes Verfahren zur Herstellung

Also Published As

Publication number Publication date
TW563253B (en) 2003-11-21
KR20020092434A (ko) 2002-12-11
WO2001088996A1 (de) 2001-11-22
KR100505900B1 (ko) 2005-08-04
US6809379B2 (en) 2004-10-26
US20030155591A1 (en) 2003-08-21
EP1287563A1 (de) 2003-03-05
JP2003533888A (ja) 2003-11-11

Similar Documents

Publication Publication Date Title
DE10023871C1 (de) Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors
DE10250868B4 (de) Vertikal integrierter Feldeffekttransistor, Feldeffekttransistor-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors
EP1697998B1 (de) Feldeffekttransistor mit heteroschichtstruktur sowie zugehöriges herstellungsverfahren
DE10036897C1 (de) Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors
DE60122145T2 (de) Verfahren zur herstellung einer elektronischen komponente mit selbstjustierten source, drain und gate in damaszen-technologie
DE69617169T2 (de) Antisicherungsstruktur mit reduziertem leckstrom und herstellungsverfahren
DE102019124340B4 (de) Mehrfach-abstandhalter-unterstütztes physikalisches ätzverfahren von sub-60-nm-mram-vorrichtungen
DE112005001489T5 (de) Atomlagenabgeschiedene Tantal enthaltende Haftschicht
DE19846063A1 (de) Verfahren zur Herstellung eines Double-Gate MOSFETs
EP1859480A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
DE2845328A1 (de) Speichertransistor
EP2012359B1 (de) Nichtflüchtige Zweitransistor-Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren
DE3027954A1 (de) Integrierte mos-schaltung mit mindestens einer zusaetzlichen leiterbahnebene sowie ein verfahren zur herstellung derselben
DE60030386T2 (de) Verfahren zur Herstellung Feldeffektanordnungen und Kapzitäten mit Dünnschichtdielektrisch und so hergestellte Anordnungen
DE102007056741A1 (de) Spannungsmodulierter Transistor
DE2055606A1 (de) Dünnschicht Einkristall Bauelement mit Tunneleffekt
EP1193742A2 (de) Verfahren zum Herstellen von integrierten Schaltungsanordnungen sowie zugehörige Schaltungsanordnungen, insbesondere Tunnelkontaktelemente
WO2002097895A2 (de) Transistor, verfahren zur herstellung einer integrierten schaltung und verfahren zur herstellung einer metallsilizidschicht
EP2471089B1 (de) Verfahren zur bestimmung der struktur eines transistors
DE69219194T2 (de) Josephsoneffekt-Halbleiteranordnung
EP1425754B1 (de) Kompensation eines magnetischen biasfeldes in einer speicherschicht einer magnetoresistiven speicherzelle
DE19757327C1 (de) Ein-Elektron-Bauelement und Verfahren zu seiner Herstellung
EP1273045A1 (de) Diode und verfahren zu deren herstellung
DE10230674A1 (de) Halbleiterkondensator und damit aufgebauter MOSFET
DE10212630A1 (de) Spule auf einem Halbleitersubstrat und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8339 Ceased/non-payment of the annual fee