[go: up one dir, main page]

DE102007035611A1 - Verfahren zum Herstellen einer integrierten Schaltung, integrierte Schaltung sowie Speichermodul - Google Patents

Verfahren zum Herstellen einer integrierten Schaltung, integrierte Schaltung sowie Speichermodul Download PDF

Info

Publication number
DE102007035611A1
DE102007035611A1 DE102007035611A DE102007035611A DE102007035611A1 DE 102007035611 A1 DE102007035611 A1 DE 102007035611A1 DE 102007035611 A DE102007035611 A DE 102007035611A DE 102007035611 A DE102007035611 A DE 102007035611A DE 102007035611 A1 DE102007035611 A1 DE 102007035611A1
Authority
DE
Germany
Prior art keywords
electrolyte layer
solid electrolyte
layer
solid
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007035611A
Other languages
English (en)
Inventor
Philippe Blanchard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Altis Semiconductor SNC
Original Assignee
Qimonda AG
Altis Semiconductor SNC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG, Altis Semiconductor SNC filed Critical Qimonda AG
Publication of DE102007035611A1 publication Critical patent/DE102007035611A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Erzeugen einer integrierten Schaltung mit einer Speichervorrichtung bereitgestellt. Das Verfahren weist auf: Erzeugen einer Festkörperelektrolytschicht mit einem ersten Festkörperelektrolytschichtgebiet und einem zweiten Festkörperelektrolytschichtgebiet, wobei die Höhe der Oberseite der Festkörperelektrolytschicht innerhalb des zweiten Festkörperelektrolytschichtgebiets niederiger ist als die Höhe der Oberseite der Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets; Erzeugen einer Leitungsschicht oberhalb der Oberseite des ersten Festkörperelektrolytschichtgebiets und des zweiten Festkörperelektrolytschichtgebiets; Planarisieren der Oberseite der Leitungsschicht, derart, dass die Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets freiliegt, jedoch innerhalb des zweiten Festkörperelektrolytschichtgebiets von der Leitungsschicht bedeckt ist; Strukturieren der freiliegenden Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer integrierten Schaltung, eine integrierte Schaltung sowie ein Speichermodul.
  • Die der Erfindung zugrundeliegende Aufgabe ist, die Verlässlichkeit integrierter Schaltungen, die Speichervorrichtungen aufweisen, zu verbessern.
  • Zur Lösung dieser Aufgabe stellt die Erfindung ein Verfahren zum Herstellen einer integrierten Schaltung gemäß Patentanspruch 1 bereit. Weiterhin stellt die Erfindung ein Verfahren zum Herstellen einer integrierten Schaltung gemäß Patentanspruch 22 bereit. Die Erfindung stellt ferner eine integrierte Schaltung gemäß Patentanspruch 36 sowie ein Speichermodul gemäß Patentanspruch 37 bereit. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
  • Der Einfachheit halber wird im Folgenden angenommen, dass die Speichervorrichtung eine Festkörperelektrolytspeichervorrichtung ist. Jedoch sei erwähnt, dass die im Folgenden diskutierten Ausführungsformen auch auf andere Speichervorrichtungstypen anwendbar sind.
  • Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Herstellen einer Speichervorrichtung bereitgestellt, das aufweist: Erzeugen einer Festkörperelektrolytschicht mit einem ersten Festkörperelektrolytschichtgebiet und einem zweiten Festkörperelektrolytschichtgebiet, wobei die Höhe der Oberseite der Festkörperelektrolytschicht innerhalb des zweiten Festkörperelektrolytschichtgebiets niedriger ist als die Höhe der Oberseite der Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets; Erzeugen einer Leitungsschicht auf den Oberseiten des ersten Festkörperelektrolytschichtgebiets und des zweiten Festkörperelektrolytschichtgebiets; Planarisieren der Oberseite der Leitungsschicht derart, dass die Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets frei liegt, jedoch innerhalb des zweiten Festkörperelektrolytschichtgebiets durch die Leitungsschicht bedeckt ist; und Strukturieren der freigelegten Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets.
  • Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Herstellen einer integrierten Schaltung mit einer Speichervorrichtung bereitgestellt, wobei das Verfahren aufweist: Erzeugen einer Festkörperelektrolytschicht mit einem ersten Festkörperelektrolytschichtgebiet und einem zweiten Festkörperelektrolytschichtgebiet, wobei die Höhe der Oberseite der Festkörperelektrolytschicht innerhalb des zweiten Festkörperelektrolytschichtgebiets niedriger ist als die Höhe der Oberseite der Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets; Erzeugen einer Leitungsschicht oberhalb der Oberseiten des ersten Festkörperelektrolytschichtgebiets und des zweiten Festkörperelektrolytschichtgebiets; Planarisieren der Oberseite der Leitungsschicht derart, dass die Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets frei liegt, jedoch innerhalb des zweiten Festkörperelektrolytschichtgebiets durch die Leitungsschicht bedeckt ist; und Strukturieren der freigelegten Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets.
  • Im Rahmen der Erfindung bedeutet der Ausdruck: eine erste Schicht ist "oberhalb" einer zweiten Schicht angeordnet, dass die erste Schicht direkt auf der zweiten Schicht angeordnet ist, oder dass wenigstens eine weitere Schicht zwischen der ersten Schicht und der zweiten Schicht vorgesehen ist.
  • Gemäß einer Ausführungsform der Erfindung bilden die Abschnitte der Festkörperelektrolytschicht und der Leitungsschicht, die innerhalb des zweiten Festkörperelektrolytschichtgebiets lokalisiert sind, zumindest einen Teil wenigstens einer Speicherzelle der Speichervorrichtung.
  • Gemäß einer Ausführungsform der Erfindung beinhaltet das Erzeugen der Festkörperelektrolytschicht einen Prozess des Strukturierens der Festkörperelektrolytschicht mit einer Oberseite, die eine einheitliche Höhe aufweist, derart, dass die Höhe der Oberseite der Festkörperelektrolytschicht innerhalb des zweiten Festkörperelektrolytschichtgebiets geringer ausfällt als die Höhe der Oberseite der Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets.
  • Gemäß einer Ausführungsform der Erfindung wird das Strukturieren der freigelegten Festkörperelektrolytschicht so ausgeführt, dass die Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets komplett entfernt wird.
  • Gemäß einer Ausführungsform der Erfindung erfolgt das Planarisieren der Oberseite der Leitungsschicht unter Verwendung eines chemisch-mechanischen Polierprozesses (CMP-Prozess).
  • Gemäß einer Ausführungsform der Erfindung ist die Festkörperelektrolytschicht eine Festkörperelektrolytschicht-Verbundstruktur, die eine erste Festkörperelektrolytschicht, eine zweite Festkörperelektrolytschicht, die oberhalb der ersten Festkörperelektrolytschicht angeordnet ist, und eine Zwischenschicht, die zwischen der ersten Festkörperelektrolytschicht und der zweiten Festkörperelektrolytschicht angeordnet ist, aufweist.
  • Gemäß einer Ausführungsform der Erfindung weist das Erzeugen der Festkörperelektrolytschicht auf: Strukturieren der zweiten Festkörperelektrolytschicht innerhalb des zweiten Festkörperelektrolytschichtgebiets, bis die Oberseite der Zwischenschicht frei liegt; Strukturieren der freigelegten Zwischenschicht, bis die Oberseite der ersten Festkörperelektrolytschicht frei liegt.
  • Gemäß einer Ausführungsform der Erfindung weist das Strukturieren der freigelegten Festkörperelektrolytschicht innerhalb der ersten Festkörperelektrolytschicht auf: Strukturieren der zweiten Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets, bis die Oberseite der Zwischenschicht frei liegt; Strukturieren der freigelegten Zwischenschicht innerhalb des ersten Festkörperelektrolytschichtgebiets, bis die Oberseite der ersten Festkörperelektrolytschicht frei liegt; und Strukturieren der ersten Festkörperelektrolytschicht.
  • Gemäß einer Ausführungsform der Erfindung wird nach dem Bereitstellen der Leitungsschicht ein Fotodissolutionsprozess und/oder ein thermischer Dissolutionsprozess ausgeführt, wodurch metallische Ionen aus der Leitungsschicht hinaus in die Festkörperelektrolytschicht hineingetrieben werden.
  • Gemäß einer Ausführungsform der Erfindung weist die Leitungsschicht eine Elektrodenschicht und eine Kontaktschicht, die oberhalb der Elektrodenschicht angeordnet ist, auf.
  • Gemäß einer Ausführungsform der Erfindung werden nach Bereitstellen der Elektrodenschicht ein Fotodissolutionsprozess und/oder ein thermischer Dissolutionsprozess ausgeführt, um Metall-Ionen aus der Elektrodenschicht hinaus in die Festkörperelektrolytschicht hinein zu treiben.
  • Gemäß einer Ausführungsform der Erfindung weist die Zwischenschicht Nitrid oder SiC auf bzw. besteht hieraus.
  • Gemäß einer Ausführungsform der Erfindung weist die Elektrodenschicht Silber auf bzw. besteht hieraus.
  • Gemäß einer Ausführungsform der Erfindung weist die Festkörperelektrolytschicht Chalcogenid auf bzw. besteht hieraus.
  • Gemäß einer Ausführungsform der Erfindung beträgt die Dicke der ersten Festkörperelektrolytschicht 10 nm bis 100 nm oder 30 nm bis 100 nm.
  • Gemäß einer Ausführungsform der Erfindung beträgt die Dicke der zweiten Festkörperelektrolytschicht 10 nm bis 100 nm oder 30 nm bis 100 nm.
  • Gemäß einer Ausführungsform der Erfindung beträgt die Dicke der Zwischenschicht 10 Angström bis 100 Angström.
  • Gemäß einer Ausführungsform der Erfindung beträgt die Dicke der Kontaktschicht 50 nm bis 300 nm.
  • Gemäß einer Ausführungsform der Erfindung beträgt die Dicke der Elektrodenschicht 10 Angström bis 100 Angström.
  • Gemäß einer Ausführungsform der Erfindung wird die zweite Festkörperelektrolytschicht strukturiert unter Verwendung eines Ätzprozesses, wobei die Zwischenschicht als Ätzbarriere während des Ätzprozesses fungiert.
  • Gemäß einer Ausführungsform der Erfindung entspricht die Dicke der ersten Festkörperelektrolytschicht der Zieldicke der Festkörperelektrolytschichten der Speicherzellen der Speichervorrichtung.
  • Sämtliche vorangehend beschriebene Ausführungsformen können auch auf die im Folgenden beschriebenen Ausführungsformen angewandt werden.
  • Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Herstellen einer Speichervorrichtung bereitgestellt. Das Verfahren weist auf: Strukturieren einer Verbundstruktur mit einer ersten Festkörperelektrolytschicht, einer zweiten Festkörperelektrolytschicht, die oberhalb der ersten Festkörperelektrolytschicht angeordnet ist, und einer Zwischenschicht, die zwischen der ersten Festkörperelektrolytschicht und der zweiten Festkörperelektrolytschicht angeordnet ist, wobei das Strukturieren der Verbundstruktur das selektive Strukturieren der zweiten Festkörperelektrolytschicht innerhalb des zweiten Festkörperelektrolytschichtgebiets bis zum Freilegen der Oberseite der Zwischenschicht, und das selektive Strukturieren der freigelegten Zwischenschicht bis zur Freilegung der Oberseite der ersten Festkörperelektrolytschicht beinhaltet; Anordnen einer Elektrodenschicht oberhalb der Oberseiten des ersten Festkörperelektrolytschichtgebiets und des zweiten Festkörperelektrolytschichtgebiets; Anordnen einer Kontaktschicht oberhalb der Elektrodenschicht; Planarisieren der Oberseite der Kontaktschicht derart, dass die zweite Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets frei liegt, jedoch innerhalb des zweiten Festkörperelektrolytschichtgebiets von der Leitungsschicht bedeckt ist; Strukturieren der Verbundstruktur innerhalb des ersten Festkörperelektrolytschichtgebiets, wobei das Strukturieren das Strukturieren der zweiten Festkörperelektrolytschicht bis zur Freilegung der Oberseite der Zwischenschicht beinhaltet; Strukturieren der freigelegten Zwischenschicht, bis die Oberseite der ersten Festkörperelektrolytschicht frei liegt; und Strukturieren der ersten Festkörperelektrolytschicht.
  • Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Herstellen einer integrierten Schaltung mit einer Speichervorrichtung bereitgestellt, wobei das Verfahren aufweist: Strukturieren einer Verbundstruktur mit einer ersten Festkörperelektrolytschicht, einer zweiten Festkörperelektrolytschicht, die oberhalb der ersten Festkörperelektrolytschicht angeordnet ist, und einer Zwischenschicht, die zwischen der ersten Festkörperelektrolytschicht und der zweiten Festkörperelektrolytschicht angeordnet ist, wobei das Strukturieren der Verbundstruktur das selektive Strukturieren der zweiten Festkörperelektrolytschicht innerhalb des zweiten Festkörperelektrolytschichtgebiets bis zum Freilegen der Oberseite der Zwischenschicht, und das selektive Strukturieren der freigelegten Zwischenschicht bis zur Freilegung der Oberseite der ersten Festkörperelektrolytschicht beinhaltet; Anordnen einer Elektrodenschicht oberhalb der Oberseiten des ersten Festkörperelektrolytschichtgebiets und des zweiten Festkörperelektrolytschichtgebiets; Anordnen einer Kontaktschicht oberhalb der Elektrodenschicht; Planarisieren der Oberseite der Kontaktschicht derart, dass die zweite Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets frei liegt, jedoch innerhalb des zweiten Festkörperelektrolytschichtgebiets von der Leitungsschicht bedeckt ist; Strukturieren der Verbundstruktur innerhalb des ersten Festkörperelektrolytschichtgebiets, wobei das Strukturieren das Strukturieren der zweiten Festkörperelektrolytschicht bis zur Freilegung der Oberseite der Zwischenschicht beinhaltet; Strukturieren der freigelegten Zwischenschicht, bis die Oberseite der ersten Festkörperelektrolytschicht frei liegt; und Strukturieren der ersten Festkörperelektrolytschicht.
  • Gemäß einer Ausführungsform der Erfindung wird eine Speichervorrichtung mit einer Speicherzelle bereitgestellt, wobei die Speicherzelle eine Speicherzellen-Festkörperelektrolytschicht und eine Speicherzellen-Leitungsschicht, die oberhalb der Speicherzellen-Festkörperelektrolytschicht angeordnet ist, aufweist, wobei die Speicherzellen-Festkörperelektrolytschicht und die Speicherzellen-Leitungsschicht wie folgt erzeugt werden: Erzeugen einer Festkörperelektrolytschicht mit einem ersten Festkörperelektrolytschichtgebiet und einem Festkörperelektrolytschichtgebiet, wobei die Höhe der Oberseite der Festkörperelektrolytschicht innerhalb des zweiten Festkörperelektrolytschichtgebiets niedriger ist als die Höhe der Oberseite der Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets; Erzeugen einer Leitungsschicht oberhalb der Oberseiten des ersten Festkörperelektrolytschichtgebiets und des zweiten Festkörperelektrolytschichtgebiets; Planarisieren der Oberseite der Leitungsschicht, derart, dass die Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets frei liegt, jedoch innerhalb des zweiten Festkörperelektrolytschichtgebiets von der Leitungsschicht bedeckt ist; Strukturieren der freigelegten Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets, wobei die Abschnitte der Festkörperelektrolytschicht und der Leitungsschicht, die innerhalb des ersten Festkörperelektrolytschichtgebiets lokalisiert sind, die Speicherzellen-Festkörperelektrolytschicht und die Speicherzellen-Leitungsschicht bilden.
  • Gemäß einer Ausführungsform der Erfindung wird eine integrierte Schaltung bereitgestellt, die wenigstens eine Speichervorrichtung gemäß einer Ausführungsform der Erfindung aufweist.
  • Gemäß einer Ausführungsform der Erfindung wird ein Speichermodul bereitgestellt, das wenigstens eine Speichervorrichtung gemäß einer Ausführungsform der Erfindung aufweist. Gemäß einer Ausführungsform der Erfindung ist das Speichermodul stapelbar.
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren in beispielsweiser Ausführungsform näher erläutert. Es zeigen:
  • 1a eine schematische Querschnittsdarstellung einer Festkörperelektrolytspeichervorrichtung in einem ersten Speicherzustand;
  • 1b eine schematische Querschnittsdarstellung einer Festkörperelektrolytspeichervorrichtung in einem zweiten Speicherzustand;
  • 2 eine schematische Querschnittsdarstellung eines Teils einer Festkörperelektrolytspeichervorrichtung gemäß einer Ausführungsform der Erfindung;
  • 3a eine Querschnittsdarstellung eines Prozessstadiums eines Verfahrens zum Herstellen einer Festkörperelektrolytspeichervorrichtung gemäß einer Ausführungsform der Erfindung;
  • 3b eine Querschnittsdarstellung eines Prozessstadiums eines Verfahrens zum Herstellen einer Festkörperelektrolytspeichervorrichtung gemäß einer Ausführungsform der Erfindung;
  • 3c eine Querschnittsdarstellung eines Prozessstadiums eines Verfahrens zum Herstellen einer Festkörperelektrolytspeichervorrichtung gemäß einer Ausführungsform der Erfindung;
  • 4 zeigt ein Flussdiagramm eines Verfahrens zum Herstellen einer Festkörperelektrolytspeichervorrichtung gemäß einer Ausführungsform der Erfindung;
  • 5 zeigt ein Flussdiagramm eines Verfahrens zum Herstellen einer Festkörperelektrolytspeichervorrichtung gemäß einer Ausführungsform der Erfindung;
  • 6a eine schematische Querschnittsdarstellung eines Prozessstadiums eines Verfahrens zum Herstellen einer Festkörperelektrolytspeichervorrichtung gemäß einer Ausführungsform der Erfindung;
  • 6b eine schematische Querschnittsdarstellung eines Prozessstadiums eines Verfahrens zum Herstellen einer Festkörperelektrolytspeichervorrichtung gemäß einer Ausführungsform der Erfindung;
  • 6c eine schematische Querschnittsdarstellung eines Prozessstadiums eines Verfahrens zum Herstellen einer Festkörperelektrolytspeichervorrichtung gemäß einer Ausführungsform der Erfindung;
  • 6d eine schematische Querschnittsdarstellung eines Prozessstadiums eines Verfahrens zum Herstellen einer Festkörperelektrolytspeichervorrichtung gemäß einer Ausführungsform der Erfindung;
  • 6e eine schematische Querschnittsdarstellung eines Prozessstadiums eines Verfahrens zum Herstellen einer Festkörperelektrolytspeichervorrichtung gemäß einer Ausführungsform der Erfindung;
  • 7a zeigt eine perspektivische Darstellung eines Speichermoduls gemäß einer Ausführungsform der Erfindung; und
  • 7b zeigt eine perspektivische Darstellung eines Speichermoduls gemäß einer Ausführungsform der Erfindung.
  • In den Figuren sind identische bzw. einander entsprechende Bereiche, Bauteile oder Bauteilgruppen mit denselben Bezugsziffern gekennzeichnet. Des Weiteren ist zu erwähnen, dass die Figuren nicht notwendigerweise maßstabsgetreu zu sein brauchen.
  • Da die erfindungsgemäßen Ausführungsformen auf programmierbare Metallisierungszellen (PMC's = "programmable metallization cells") wie beispielsweise CBRAM-Vorrichtungen ("conductive bridging random access memory"-Vorrichtungen) anwendbar sind, soll in der folgenden Beschreibung unter Bezugnahme auf 1a und 1b ein wichtiges Prinzip erläutert werden, das CBRAM-Vorrichtungen zugrundeliegt.
  • Eine CBRAM-Zelle weist eine erste Elektrode 101, eine zweite Elektrode 102 sowie einen Festkörperelektrolytblock (auch als Ionenleiterblock bekannt) 103, der zwischen der ersten Elektrode 101 und der zweiten Elektrode 102 angeordnet ist, auf. Der Festkörperelektrolytblock kann auch von mehreren Speicherzellen gemeinsam benutzt werden (hier nicht gezeigt). Die erste Elektrode 101 kontaktiert eine erste Oberfläche 104 des Festkörperelektrolytblocks 103, die zweite Elektrode 102 kontaktiert eine zweite Oberfläche 105 des Festkörperelektrolytblocks 103. Der Festkörperelektrolytblock 103 ist gegenüber seiner Umgebung durch eine Isolationsstruktur 106 isoliert. Die erste Oberfläche 104 ist üblicherweise die Oberseite, die zweite Oberfläche 105 die Unterseite des Festkörperelektrolytblocks 103. Die erste Elektrode 101 ist üblicherweise die obere Elektrode, die zweite Elektrode 102 die untere Elektrode der CBRAM-Zelle. Eine der ersten und zweiten Elektrode 101, 102 ist eine reaktive Elektrode, die jeweils andere eine inerte Elektrode. Beispielsweise ist die erste Elektrode 101 die reaktive Elektrode, und die zweite Elektrode 102 die inerte Elektrode. In diesem Fall kann die erste Elektrode 101 beispielsweise aus Silber (Ag), der Festkörperelektrolytblock 103 aus Chalkogenid-Material, und die Isolationsstruktur 106 aus SiO2 oder Si3N4 bestehen. Die zweite Elektrode 102 kann alternativ bzw. zusätzlich Nickel (Ni), Platin (Pt), Iridium (Ir), Rhenium (Re), Tantal (Ta), Titan (Ti), Ruthenium (Ru), Molybdän (Mo), Vanadium (V), leitende Oxide, Silizide sowie Nitride der zuvor erwähnten Materialien beinhalten, und kann weiterhin Legierungen der zuvor erwähnten Materialien beinhalten. Die Dicke des Ionenleiterblocks 103 kann beispielsweise 5 nm bis 500 nm betragen. Die Dicke der ersten Elektrode 101 kann beispielsweise 10 nm bis 100 nm betragen. Die Dicke der zweiten Elektrode 102 kann beispielsweise 5 nm bis 500 nm, 15 nm bis 150 nm, oder 25 nm bis 100 nm betragen.
  • Die Ausführungsformen der Erfindung sind nicht auf die oben erwähnten Materialien und Dicken beschränkt.
  • Gemäß einer Ausführungsform der Erfindung ist unter Chalkogenid-Material (allgemeiner: das Material des Ionenleiterblocks 103) eine Verbindung zu verstehen, die Sauerstoff, Schwefel, Selen, Germanium und/oder Tellur aufweist. Gemäß einer Ausführungsform der Erfindung ist Chalkogenid-Material eine Verbindung aus einem Chalkogenid und zumindest einem Metall der Gruppe I oder Gruppe II des Periodensystems, beispielsweise Arsen-Trisulfid-Silber. Alternativ enthält das Chalkogenid-Material Germaniumsulfid (GeSx), Germaniumselenid (GeSex), Wolframoxid (WOx), Kupfersulfid (CuSx) oder ähnliches. Weiterhin kann das Chalkogenid-Material Metallionen enthalten, wobei die Metallionen ein Metall sein können, das aus einer Gruppe gewählt ist, die aus Silber, Kupfer und Zink besteht bzw. aus einer Kombination oder einer Legierung dieser Metalle. Der Ionenleiterblock 103 kann aus Festkörperelektrolytmaterial bestehen.
  • Wenn eine Spannung über dem Festkörperelektrolytblock 103 abfällt, wie in 1a angedeutet ist, wird eine Redoxreaktion in Gang gesetzt, die Ag+-Ionen aus der ersten Elektrode 101 heraus löst und in den Festkörperelektrolytblock 103 hinein treibt, wo diese zu Silber reduziert werden. Auf diese Art und Weise werden silberhaltige Cluster 108 in dem Festkörperelektrolytblock 103 ausgebildet. Wenn die Spannung über dem Festkörperelektrolytblock 103 lange genug abfällt, erhöht sich die Größe und die Anzahl der silberreichen Cluster innerhalb des Festkörperelektrolytblocks 103 so stark, dass eine leitende Brücke (leitender Pfad) 107 zwischen der ersten Elektrode 101 und der zweiten Elektrode 102 ausgebildet wird. Wenn die in 1b gezeigte Spannung über dem Festkörperelektrolytblock 103 abfällt (inverse Spannung verglichen zu der in 1a dargestellten Spannung), wird eine Redoxreaktion in Gang gesetzt, die Ag+-Ionen aus dem Festkörperelektrolytblock 103 hinaus zur ersten Elektrode 101 treibt, an der diese zu Silber reduziert werden. Damit wird die Größe und die Anzahl silberreicher Cluster 108 innerhalb des Festkörperelektrolytblocks 103 verringert. Erfolgt dies lange genug, wird die leitende Brücke 107 gelöscht.
  • Um den momentanen Speicherzustand der CBRAM-Zelle festzustellen, wird ein Messstrom durch die CBRAM-Zelle geleitet. Der Messstrom erfährt einen hohen Widerstand, wenn in der CBRAM-Zelle keine leitende Brücke 107 ausgebildet ist, und erfährt einen niedrigen Widerstand, wenn in der CBRAM-Zelle eine leitende Brücke 107 ausgebildet ist. Ein hoher Widerstand repräsentiert beispielsweise logisch "0", wohingegen ein niedriger Widerstand logisch "1" repräsentiert, oder umgekehrt. Anstelle eines Messtroms kann auch eine Messpannung zum Einsatz kommen.
  • 2 zeigt eine Ausführungsform 200 einer Festkörperelektrolyt-Speichervorrichtung. Eine Festkörperelektrolyt-Speichervorrichtung 200 weist ein Halbleitersubstrat 201 auf, auf bzw. oberhalb dessen erste Vias 202, Wortleitungen 203, Gateelektroden 204, erste Isolationselemente 205 sowie eine erste Isolationsschicht 206 vorgesehen sind. Die ersten Vias 202, Wortleitungen 203 und Gateelektroden 204 sind in die erste Isolationsschicht 206 eingebettet, um die ersten Vias 202, Wortleitungen 203 und Gateelektroden 204 gegeneinander zu isolieren. Die ersten Isolationselemente 205 isolieren die Gateelektroden 204 gegen das Halbleitersubstrat 201.
  • Die Festkörperelektrolyt-Speichervorrichtung 200 weist weiterhin eine zweite Isolationsschicht 207 und eine dritte Isolationsschicht 208 auf, die in dieser Reihenfolge auf der ersten Isolationsschicht 206 vorgesehen sind. Bitleitungen 209, die erste Vias 202, zweite Vias 210, eine erste Verdrahtungsschicht bzw. Verdrahtungsebene 211, einen ersten Plug 212, einen zweiten Plug 213, und einen dritten Plug 214 kontaktieren, sind in die zweite Isolationsschicht 207 und in die dritte Isolationsschicht 208 eingebettet. Der erste Plug 212, der zweite Plug 213 sowie der dritte Plug 214 sind teilweise durch Schnittstellenmaterial 215 umgeben, das beispielsweise Haftmaterial und/oder leitendes Material und/oder isolierendes Material sein kann. Eine vierte Isolationsschicht 216, eine fünfte Isolationsschicht 217 sowie eine sechste Isolationsschicht 218 sind auf der dritten Isolationsschicht 208 in dieser Reihenfolge angeordnet. Ein drittes Via 219 ist teilweise durch Schnittstellenmaterial 215 umgeben (beispielsweise Tantal oder Tantalnitrid (Ta/TaN)) und ist in eine Verbundstruktur eingebettet, die aus der ersten Isolationsschicht 216, der fünften Isolationsschicht 217 sowie der sechsten Isolationsschicht 218 gebildet wird. Weiterhin ist eine Festkörperelektrolyt-Zelleneinheit 221 in die Verbundstruktur eingebettet. Die Festkörperelektrolyt-Zelleneinheit 221 weist einen ersten Plug 222, der als Bottomelektrode der Festkörperelektrolyt-Zelleneinheit 221 fungiert und teilweise durch Übergangsmaterial 215 umgeben ist, eine gemeinsame Topelektrodenschicht 224 (beispielsweise eine Silberschicht), die auf der Aktivmaterialschicht 223 vorgesehen ist, eine gemeinsame Kontaktierschicht 225, die auf der gemeinsamen Topelektrodenschicht 224 vorgesehen ist, und einen fünften Plug 241, der auf der gemeinsamen Kontaktierschicht 225 vorgesehen ist und teilweise durch Schnittstellenmaterial 215 umgeben ist, auf. Eine siebte Isolationsschicht 226 und eine achte Isolationsschicht 227 sind auf der sechsten Isolationsschicht 218 in dieser Reihenfolge vorgesehen. Eine zweite Verdrahtungsschicht 228 ist in die siebte Isolationsschicht 226 eingebettet und teilweise durch Übergangsmaterial 215 umgeben. Ein sechster Plug 229 ist in die achte Isolationsschicht 227 eingebettet und teilweise von Schnittstellenmaterial 215 umgeben. Eine dritte Verdrahtungsschicht 231 ist auf der achten Isolationsschicht 227 vorgesehen und teilweise durch Schnittstellenmaterial 215 umgeben. Die Oberseite der achten Isolationsschicht 227 sowie Teile der Oberfläche der dritten Verdrahtungsschicht 231 sind mit einer neunten Isolationsschicht 232 und einer zehnten Isolationsschicht 233 bedeckt.
  • Die dritte Verdrahtungsschicht 231, der sechste Plug 229, die zweite Verdrahtungsschicht 228, der dritte Via 219, der zweite Plug 213, der erste Plug 212, die erste Verdrahtungsschicht 211 und einige der ersten Vias 202 können so verschaltet sein, dass eine Leitung ausgebildet wird, die elektrische Ströme zwischen dem Halbleitersubstrat 201 der Festkörperelektrolyt-Speichervorrichtung 200 und einem Substrat-Spannungs-/Strom-Anschluss, der durch die Oberseite der dritten Verdrahtungsschicht 231 gebildet wird, leitet.
  • Der fünfte Plug 241 sowie die zweite Verdrahtungsschicht 228 können so verschaltet sein, dass eine Leitung ausgebildet wird, die elektrische Ströme oder Spannungen zwischen der gemeinsamen Kontaktierschicht 225 und einer Speicherzellenprogrammiereinheit (hier nicht gezeigt), die die Speicherzustände der Speicherzellen programmiert, leitet, oder elektrische Ströme oder Spannungen zwischen der gemeinsamen Kontaktierschicht 225 und einer Speicherzellenleseeinheit (hier nicht gezeigt) leitet, die den Speicherzustand der Speicherzellen ermittelt. Der Einfachheit halber ist lediglich ein fünfter Plug 241 gezeigt. Jedoch können mehrere fünfte Plugs 241 vorgesehen werden, wobei jeder fünfte Plug 241 Teil einer Leitung ist, die elektrische Ströme oder Spannungen zwischen der gemeinsamen Kontaktierschicht 225 und einer Speicherzellenprogrammiereinheit/einer Speicherzellenleseeinheit leitet. Weiterhin können die gemeinsame Kontaktierschicht 225 und die gemeinsame Topelektrodenschicht 224 strukturiert sein.
  • Die dritte Verdrahtungsschicht 231, der sechste Plug 229, die zweite Verdrahtungsschicht 228, der dritte Via 219, der zweite Plug 213, der erste Plug 212 sowie die erste Verdrahtungsschicht 311 sind innerhalb eines Randgebiets 242 der Festkörperelektrolyt-Speichervorrichtung 200 vorgesehen, wobei der fünfte Plug 241 und die zweite Verdrahtungsschicht 228 innerhalb eines Zellengebiets 243 der Festkörperelektrolyt-Speichervorrichtung 200 vorgesehen sind.
  • In der folgenden Beschreibung soll unter Bezugnahme auf die 3a bis 3c ein Verfahren zum Herstellen einer Speichervorrichtung gemäß einer Ausführungsform der Erfindung erläutert werden.
  • In einem ersten Prozess P1'' wird eine erste Festkörperelektrolytschicht 300 mit einem ersten Festkörperelektrolytschichtgebiet 301 und einem zweiten Festkörperelektrolytschichtgebiet 302 bereitgestellt. Die Oberseite 303 der Festkörperelektrolytschicht 300 weist eine erste Höhe H1 innerhalb des ersten Festkörperelektrolytschichtgebiets 301 und eine zweite Höhe H2 innerhalb des zweiten Festkörperelektrolytschichtgebiets 302 auf. Daher weist die Oberseite 303 eine Stufe an der Grenze zwischen dem ersten Festkörperelektrolytschichtgebiet 301 und dem zweiten Festkörperelektrolytschichtgebiet 302 auf.
  • In einem zweiten Prozess P2'' wird eine Leitungsschicht 304 auf der Oberseite 303 der Festkörperelektrolytschicht 300 angeordnet. Die Leitungsschicht 304 weist eine gleichförmige Dicke auf. Daher weist die Oberseite der Leitungsschicht 304 ebenfalls eine Stufe an der Grenze zwischen dem ersten Festkörperelektrolytschichtgebiet 301 und dem zweiten Festkörperelektrolytschichtgebiet 302 auf.
  • In einem dritten Prozess P3'' wird die Oberseite 305 der Leitungsschicht 304 planarisiert. Der Planarisierungsprozess wird so ausgeführt, dass die Festkörperelektrolytschicht 300 innerhalb des ersten Festkörperelektrolytschichtgebiets 301 frei liegt, jedoch innerhalb des zweiten Festkörperelektrolytschichtgebiets 302 von der Leitungsschicht 304 bedeckt wird. Auf diese Art und Weise wird die Leitungsschicht 304 innerhalb des ersten Festkörperelektrolytschichtgebiets 301 komplett entfernt. 3c zeigt den Fall, bei dem die Höhe H3 der Oberseite der Festkörperelektrolytschicht 300 innerhalb des ersten Festkörperelektrolytschichtgebiets 301 gleich der Höhe H4 der Oberseite der Leitungsschicht 304 innerhalb des zweiten Festkörperelektrolytschichtgebiets 302 ist. Jedoch ist die Erfindung nicht hierauf beschränkt: Die Höhe H3 kann auch größer sein als die Höhe H4 (dies kann der Fall sein, wenn die Dicke der Leitungsschicht 304 geringer ist als die Höhe der Stufe an der Grenze zwischen dem ersten Festkörperelektrolytschichtgebiet 301 und dem zweiten Festkörperelektrolytschichtgebiet 302), d. h. der Ausdruck "Planarisieren der Oberseite der Leitungsschicht" beinhaltet auch den Fall, dass das Ergebnis des "Planarisierungsprozesses" eine Oberseite der Festkörperelektrolytschicht 300/der Leitungsschicht 304 mit unterschiedlichen Höhen innerhalb des ersten Festkörperelektrolytschichtgebiets 301 und des zweiten Festkörperelektrolytschichtgebiets 302 ist.
  • In einem weiteren Prozess (nicht gezeigt) kann die Festkörperelektrolytschicht 300 innerhalb des ersten Festkörperelektrolytschichtgebiets 301 strukturiert werden, d. h. innerhalb des Gebiets, in dem die Oberseite der Festkörperelektrolytschicht 300 nicht von der Leitungsschicht 304 bedeckt ist. Der Strukturierungsprozess kann beispielsweise ausgeführt werden unter Verwendung von Ätzsubstanzen, die nur mit der Festkörperelektrolytschicht 300, nicht jedoch mit der Leitungsschicht 304 chemisch reagieren.
  • 4 zeigt ein Verfahren zum Herstellen einer Speichervorrichtung gemäß einer Ausführungsform der Erfindung.
  • In einem ersten Prozess P1 wird eine Festkörperelektrolytschicht erzeugt, die ein erstes Festkörperelektrolytschichtgebiet und ein zweites Festkörperelektrolytschichtgebiet aufweist, wobei die Höhe der Oberseite der Festkörperelektrolytschicht innerhalb des zweiten Festkörperelektrolytschichtgebiets geringer ist als die Höhe der Oberseite der Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets.
  • In einem zweiten Prozess P2 wird oberhalb der Oberseiten des ersten Festkörperelektrolytschichtgebiets und des zweiten Festkörperelektrolytschichtgebiets eine Leitungsschicht erzeugt.
  • In einem dritten Prozess P3 wird die Oberseite der Leitungsschicht so planarisiert, dass die Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets frei liegt, jedoch innerhalb des zweiten Festkörperelektrolytschichtgebiets von einer Leitungsschicht bedeckt ist.
  • In einem vierten Prozess P4 wird die freigelegte Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets strukturiert.
  • 5 zeigt ein Verfahren zum Herstellen einer Speichervorrichtung gemäß einer Ausführungsform der Erfindung.
  • In einem ersten Prozess P1' wird eine Verbundstruktur strukturiert, die eine erste Festkörperelektrolytschicht, eine zweite Festkörperelektrolytschicht, die oberhalb der ersten Festkörperelektrolytschicht angeordnet ist, und eine Zwischenschicht, die zwischen der ersten Festkörperelektrolytschicht und der zweiten Festkörperelektrolytschicht angeordnet ist, aufweist. Das Strukturieren der Verbundstruktur beinhaltet a) das Strukturieren der zweiten Festkörperelektrolytschicht innerhalb des zweiten Festkörperelektrolytschichtgebiets, bis die Oberseite der Zwischenschicht frei liegt, und b) das Strukturieren der freigelegten Zwischenschicht, bis die Oberseite der ersten Festkörperelektrolytschicht frei liegt.
  • In einem zweiten Prozess P2' wird eine Elektrodenschicht oberhalb der Oberseiten des ersten Festkörperelektrolytschichtgebiets und des zweiten Festkörperelektrolytschichtgebiets angeordnet.
  • In einem dritten Prozess P3' wird oberhalb der Elektrodenschicht eine Kontaktschicht angeordnet.
  • In einem vierten Prozess P4' wird die Oberseite der Kontaktschicht so planarisiert, dass die zweite Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets frei liegt, jedoch innerhalb des zweiten Festkörperelektrolytschichtgebiets von der Leitungsschicht bedeckt ist.
  • In einem fünften Prozess P5' wird die Verbundstruktur innerhalb des ersten Festkörperelektrolytschichtgebiets strukturiert, wobei das Strukturieren beinhaltet: a) Strukturieren der zweiten Festkörperelektrolytschicht, bis die Oberseite der Zwischenschicht frei liegt, b) Strukturieren der freigelegten Zwischenschicht, bis die Oberseite der ersten Festkörperelektrolytschicht frei liegt, und c) Strukturieren der ersten Festkörperelektrolytschicht.
  • In der folgenden Beschreibung soll unter Bezugnahme auf die 6a bis 6e ein Verfahren zum Herstellen einer Speichervorrichtung beschrieben werden, das als eine mögliche Realisierung des in 3a bis 3c beschriebenen Herstellungsverfahrens angesehen werden kann.
  • 6a zeigt ein erstes Prozessstadium A, in welchem eine erste Festkörperelektrolytschicht 601, eine zweite Festkörperelektrolytschicht 602 sowie eine Zwischenschicht 603, die zwischen der ersten Festkörperelektrolytschicht 601 und der zweiten Festkörperelektrolytschicht 602 auf einer Isolationsschicht 604 in dieser Reihenfolge aufgebracht wurden. Die erste Festkörperelektrolytschicht 601 und die zweite Festkörperelektrolytschicht 602 können beispielsweise Chalcogenid enthalten bzw. hieraus bestehen. Die Dicke der ersten Festkörperelektrolytschicht 601 kann beispielsweise 10 nm bis 100 nm oder 30 nm bis 100 nm betragen. Analog kann die Dicke der zweiten Festkörperelektrolytschicht 602 beispielsweise 10 nm bis 100 nm oder 30 nm bis 100 nm betragen. Die Zwischenschicht 603 kann beispielsweise Nitrid oder SiC enthalten bzw. hieraus bestehen. Die Dicke der Zwischenschicht 603 kann beispielsweise 10 Angström bis 100 Angström betragen.
  • In einem zweiten Prozessstadium B, das in 6b gezeigt ist, werden die zweite Festkörperelektrolytschicht 602 als auch die Zwischenschicht 603 innerhalb eines zweiten Festkörperelektrolytschichtgebiets 302 entfernt, wohingegen diese Schichten 602, 603 innerhalb eines ersten Festkörperelektrolytschichtgebiets 301 nicht entfernt werden. Um die zweite Festkörperelektrolytschicht 602 und die Zwischenschicht 603 innerhalb des zweiten Festkörperelektrolytschichtgebiets 302 zu entfernen, kann ein Ätzprozess, der einem Lithographieprozess folgt, ausgeführt werden. Der Ätzprozess kann zwei Schritte beinhalten: In einem ersten Schritt kann eine erste Ätzsubstanz zum Einsatz kommen, die lediglich die zweite Festkörperelektrolytschicht 602 ätzt, jedoch die Zwischenschicht 603 nicht ätzt, d. h. die Zwischenschicht 603 fungiert als Ätzbarriere. Dann kann in einem zweiten Schritt die Zwischenschicht 603 geätzt werden unter Verwendung einer zweiten Ätzsubstanz, die lediglich die Zwischenschicht 603, nicht jedoch die erste Festkörperelektrolytschicht 601, die oberhalb der Zwischenschicht 603 angeordnet ist, ätzt.
  • In 6c ist ein drittes Prozessstadium C gezeigt, in welchem eine Elektrodenschicht 605 auf der Oberseite der in 6b gezeigten Struktur vorgesehen wurde, d. h. auf den Oberseiten der zweiten Festkörperelektrolytschicht 602 innerhalb des ersten Festkörperelektrolytschichtgebiets 301, und der Oberseite der ersten Festkörperelektrolytschicht 601 innerhalb des zweiten Festkörperelektrolytschichtgebiets 302. Weiterhin wurde eine Kontaktschicht 606 auf der Oberseite der Elektrodenschicht 605 vorgesehen. Die Elektrodenschicht 605 kann beispielsweise Silber (Ag) aufweisen bzw. hieraus bestehen. Die Dicke der Elektrodenschicht 605 kann beispielsweise 10 Angström bis 100 Angström betragen. Die Dicke der Kontaktschicht 606 kann beispielsweise 50 nm bis 300 nm betragen.
  • In dem in 6d gezeigten Prozessstadium D ist eine Struktur mit einer planarisierten Oberseite 607 gezeigt, die erhalten wird, indem die Oberseite der in 6c gezeigten Struktur einen Planarisierungsprozess unterworfen wird. Der Planarisierungsprozess wird zumindest solange ausgeführt, bis die Oberseite der zweiten Festkörperelektrolytschicht 602 innerhalb des ersten Festkörperelektrolytschichtgebiets 301 frei liegt. Hier wird zusätzlich der obere Teil der zweiten Festkörperelektrolytschicht 602 entfernt (solange, bis die Höhe der Oberseite der planarisierten zweiten Festkörperelektrolytschicht 602 innerhalb des ersten Festkörperelektrolytschichtgebiets 301 mit der Höhe der Oberseite der Kontaktschicht 606 innerhalb des zweiten Festkörperelektrolytschichtgebiets 302 zusammenfällt).
  • In einem in 6e gezeigten fünften Prozessstadium E sind die erste Festkörperelektrolytschicht 601, die zweite Festkörperelektrolytschicht 602 sowie die Zwischenschicht 603 innerhalb des ersten Festkörperelektrolytschichtgebiets 301 entfernt worden. Um die Schichten 601, 602 sowie 603 zu entfernen, kann beispielsweise ein Ätzprozess ausgeführt werden. Die zum Ausführen des Ätzprozesses verwendete Ätzsubstanz kann beispielsweise eine Substanz sein, die dazu geeignet ist, die erste Festkörperelektrolytschicht 601, die zweite Festkörperelektrolytschicht 602 sowie die Zwischenschicht 603 zu ätzen. Alternativ können drei unterschiedliche Ätzprozesse ausgeführt werden, wobei jeder Ätzprozess eine Ätzsubstanz benutzt, die lediglich eine dieser Schichten selektiv ätzt.
  • Wie in 7A und 7B gezeigt ist, können Ausführungsformen der erfindungsgemäßen Speichervorrichtungen/integrierten Schaltungen in Modulen zum Einsatz kommen. In 7A ist ein Speichermodul 700 gezeigt, das ein oder mehrere Speichervorrichtungen/integrierte Schaltungen 704 aufweist, die auf einem Substrat 702 angeordnet sind. Jede Speichervorrichtung/integrierte Schaltung 704 kann mehrere Speicherzellen beinhalten. Das Speichermodul 700 kann auch ein oder mehrere elektronische Vorrichtungen 706 aufweisen, die Speicher, Verarbeitungsschaltungen, Steuerschaltungen, Adressschaltungen, Busverbindungsschaltungen oder andere Schaltungen bzw. elektronische Einrichtungen beinhalten, die mit Speichervorrichtung(en) eines Moduls kombiniert werden können, beispielsweise den Speichervorrichtungen/integrierte Schaltungen 704. Weiterhin kann das Speichermodul 700 eine Mehrzahl elektrischer Verbindungen 708 aufweisen, die eingesetzt werden können, um das Speichermodul 700 mit anderen elektronischen Komponenten, beispielsweise anderen Modulen, zu verbinden.
  • Wie in 7B gezeigt ist, können diese Module stapelbar ausgestaltet sein, um einen Stapel 750 auszubilden. Beispielsweise kann ein stapelbares Speichermodul 752 ein oder mehrere Speichervorrichtungen/integrierte Schaltungen 756 enthalten, die auf einem stapelbaren Substrat 754 angeordnet sind. Jede Speichervorrichtung/integrierte Schaltung 756 kann mehrere Speicherzellen enthalten. Das stapelbare Speichermodul 752 kann auch ein oder mehrere elektronische Vorrichtungen 758 aufweisen, die Speicher, Verarbeitungsschaltungen, Steuerschaltungen, Adressschaltungen, Busverbindungsschaltungen oder andere Schaltungen bzw. elektronische Einrichtungen beinhalten, und die mit Speichervorrichtungen eines Moduls kombiniert werden können, beispielsweise mit den Speichervorrichtungen/integrierten Schaltungen 756. Elektrische Verbindungen 760 werden dazu benutzt, um das stapelbare Speichermodul 752 mit anderen Modulen innerhalb des Stapels 750 zu verbinden. Andere Module des Stapels 750 können zusätzliche stapelbare Speichermodule sein, die dem oben beschriebenen stapelbaren Speichermodul 752 ähneln, oder andere Typen stapelbarer Module sein, beispielsweise stapelbare Verarbeitungsmodule, Kommunikationsmodule, oder Module, die elektronische Komponenten enthalten.
  • In der folgenden Beschreibung sollen weitere beispielhafte Ausführungsformen der Erfindung erläutert werden.
  • Momentane CBRAM-Prozessverfahren beinhalten eine Silberschicht oberhalb der Chalcogenidschicht: Um die Chalcogenidschicht zu strukturieren, wird ein Ätzprozess ausgeführt, der das Ätzen von Silber beinhaltet. Der tatsächliche Ätzprozess wird ausgeführt unter Verwendung eines Ar-Plasmas: Sehr viel Rückstand ist nach dem Ätzprozess vorhanden; der Ätzprozess ist nicht selektiv, und eine nicht-vernachlässigbare Strukturierungsfaktorproblematik existiert.
  • Gemäß einer Ausführungsform der Erfindung wird eine neue Lösung bereitgestellt, um das Chalcogenid zu strukturieren: Die Abscheidung eines dicken Chalcogenids, gefolgt von dem Invers-Strukturieren des Chalcogenids; Abscheiden von Silber und der Abdeckschicht (auch Fotodissolution) und der Kontaktschicht wie beispielsweise Wolfram; Ausführen eines CMP-Prozesses, der auf der Kontaktschicht stoppt; und selektives Ätzen des Chalcogenids: Das Ätzen von Silber ist nicht erforderlich. Der tatsächliche Prozess ist ein Prozess, der das Ätzintegrationsschema benutzt.
  • Gemäß einer Ausführungsform der Erfindung wird ein neues PL-Level-Integrationsschema bereitgestellt. Das neue Integrationsschema benutzt: dickeres Chalcogenid mit Ätzbarriere (Übereinanderstapeln von Chalcogenid, Barriere, Chalcogenid); inverses Lithografie-Ätz-Strukturieren; Abscheiden von Silber und einer Abdeckschicht sowie Foto-Dissolution; Abscheiden einer Kontaktschicht; CMP-Schichtplanarisierung; selektives Ätzen von Chalcogenid.
  • Gemäß einer Ausführungsform der Erfindung wird ein neues PL-Level-Integrationsschema bereitgestellt. Das neue Integrationsschema benutzt: Lithografie und Ätzen bis zur Barriere; selektives Ätzen der Barriere; Reinigen der Chalcogenidoberfläche; Abscheiden von Silber und Abdeckung; Foto-Dissolution; Kontaktmetallabscheidung (beispielsweise Wolfram); chemisch-mechanisches Polieren zum Kontaktmetall; selektiver Chalcogenid-Ätzstopp auf Barriere (z. B. Nitrid oder SiC); Herstellen der Gleichförmigkeit; Ätzen der Barriere; selektives Ätzen von Chalcogenid und Stoppen auf Oxid.
  • Im Rahmen der Erfindung beinhalten die Begriffe "Verbinden" und "Koppeln" sowohl direktes als auch indirektes Verbinden und Koppeln.
    • 100
    CBRAM-Zelle
    101
    erste Elektrode
    102
    zweite Elektrode
    103
    Ionenleiterblock
    104
    erste Oberfläche
    105
    zweite Oberfläche
    106
    Isolationsstruktur
    107
    Leitungsbrücke
    108
    Cluster
    200
    Festkörperelektrolytspeichervorrichtung
    201
    Halbleitersubstrat
    202
    Via
    203
    Wortleitung
    204
    Gateelektrode
    205
    Isolationselement
    206
    Isolationsschicht
    207
    Isolationsschicht
    208
    Isolationsschicht
    209
    Bitleitung
    210
    Via
    211
    Verdrahtungsschicht
    212
    Plug
    213
    Plug
    214
    Plug
    215
    Interface-Material
    216
    Isolationsschicht
    217
    Isolationsschicht
    218
    Isolationsschicht
    219
    Via
    221
    Festkörperelektrolytzelleneinheit
    222
    Plug
    223
    aktives Material
    224
    Elektrodenschicht
    225
    Kontaktierschicht
    241
    Plug
    226
    Isolationsschicht
    227
    Isolationsschicht
    228
    Verdrahtungsschicht
    229
    Plug
    231
    Verdrahtungsschicht
    232
    Isolationsschicht
    233
    Isolationsschicht
    242
    Randgebiet
    243
    Zellengebiet
    300
    Festkörperelektrolytschicht
    301
    Festkörperelektrolytschichtgebiet
    302
    Festkörperelektrolytschichtgebiet
    303
    Oberseite
    H1
    Höhe
    H2
    Höhe
    304
    Leitungsschicht
    305
    Oberseite
    H3
    Höhe
    H4
    Höhe
    601
    Festkörperelektrolytschicht
    602
    Festkörperelektrolytschicht
    603
    Zwischenschicht
    604
    Festkörperelektrolytschicht
    605
    Elektrodenschicht
    606
    Kontaktschicht
    607
    Oberseite
    700
    Speichermodul
    704
    Speichervorrichtung/Integrierte Schaltung
    706
    elektronische Vorrichtung
    708
    elektrische Verbindung
    750
    Stapel
    752
    Speichermodul
    754
    Substrat
    756
    Speichervorrichtung
    758
    elektronische Vorrichtung
    760
    elektrische Verbindung

Claims (38)

  1. Verfahren zum Herstellen einer integrierten Schaltung mit einer Speichervorrichtung, wobei das Verfahren aufweist: – Erzeugen einer Festkörperelektrolytschicht mit einem ersten Festkörperelektrolytschichtgebiet und einem zweiten Festkörperelektrolytschichtgebiet, wobei die Höhe der Oberseite der Festkörperelektrolytschicht innerhalb des zweiten Festkörperelektrolytschichtgebiets niedriger ist als die Höhe der Oberseite der Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets, – Erzeugen einer Leitungsschicht oberhalb der Oberseiten des ersten Festkörperelektrolytschichtgebiets und des zweiten Festkörperelektrolytschichtgebiets, – Planarisieren der Oberseite der Leitungsschicht derart, dass die Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets frei liegt, jedoch innerhalb des zweiten Festkörperelektrolytschichtgebiets von der Leitungsschicht bedeckt ist, und – Strukturieren der freiliegenden Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets.
  2. Verfahren nach Anspruch 1, wobei die Abschnitte der Festkörperelektrolytschicht und der Leitungsschicht, die innerhalb des zweiten Festkörperelektrolytschichtgebiets liegen, zumindest einen Teil wenigstens einer Speicherzelle der Speichervorrichtung bilden.
  3. Verfahren nach einem der Ansprüche 1 bis 2, wobei das Erzeugen der Festkörperelektrolytschicht einen Prozess des Strukturierens einer Festkörperelektrolytschicht mit einer Oberseite von gleichförmiger Höhe aufweist, derart, dass die Höhe der Oberseite der Festkörperelektrolytschicht innerhalb des zweiten Festkörperelektrolytschichtgebiets niedriger wird als die Höhe der Oberseite der Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets.
  4. Verfahren nach Anspruch einem der Ansprüche 1 bis 2, wobei das Strukturieren der freigelegten Festkörperelektrolytschicht so ausgeführt wird, dass die Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets komplett entfernt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Planarisierung der Oberseite der Leitungsschicht ausgeführt wird unter Verwendung eines chemisch-mechanischen Polierprozesses.
  6. Verfahren nach einem der Ansprüche 1 bis 4, wobei die Festkörperelektrolytschicht eine Festkörperelektrolytschicht-Verbindungsstruktur mit einer ersten Festkörperelektrolytschicht, einer zweiten Festkörperelektrolytschicht, die oberhalb der ersten Festkörperelektrolytschicht angeordnet ist, und einer Zwischenschicht, die zwischen der ersten Festkörperelektrolytschicht und der zweiten Festkörperelektrolytschicht vorgesehen ist, aufweist.
  7. Verfahren nach einem der Ansprüche 1 bis 5, wobei das Erzeugen der Festkörperelektrolytschicht aufweist: – Strukturieren der zweiten Festkörperelektrolytschicht innerhalb des zweiten Festkörperelektrolytschichtgebiets, bis die Oberseite der Zwischenschicht frei liegt, und – Strukturieren der freiliegenden Zwischenschicht, bis die Oberseite der ersten Festkörperelektrolytschicht frei liegt.
  8. Verfahren nach Anspruch 6 oder 7, wobei das Strukturieren der freigelegten Festkörperelektrolytschicht innerhalb der ersten Festkörperelektrolytschicht aufweist: – Strukturieren der zweiten Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets, bis die Oberseite der Zwischenschicht frei liegt, – Strukturieren der freigelegten Zwischenschicht innerhalb des ersten Festkörperelektrolytschichtgebiets, bis die Oberseite der ersten Festkörperelektrolytschicht frei liegt, und – Strukturieren der ersten Festkörperelektrolytschicht.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei nach Ausbilden der Leitungsschicht ein Fotodissolutionsprozess und/oder ein thermischer Dissolutionsprozess ausgeführt werden, wodurch Metallionen aus der Leitungsschicht hinaus in die Festkörperelektrolytschicht hinein getrieben werden.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei die Leitungsschicht eine Elektrodenschicht und eine Kontaktschicht, die oberhalb der Elektrodenschicht angeordnet ist, aufweist.
  11. Verfahren nach Anspruch 10, wobei nach Ausbilden der Elektrodenschicht ein Foto-Dissolutionsprozess und/oder ein thermischer Dissolutionsprozess ausgeführt werden, durch den Metallionen aus der Elektrodenschicht hinaus in die Festkörperelektrolytschicht hinein getrieben werden.
  12. Verfahren nach einem der Ansprüche 6 bis 11, wobei die Zwischenschicht Nitrid oder SiC aufweist bzw. daraus besteht.
  13. Verfahren nach einem der Ansprüche 6 bis 12, wobei die Elektrodenschicht Silber aufweist bzw. daraus besteht.
  14. Verfahren nach einem der Ansprüche 6 bis 13, wobei die Festkörperelektrolytschicht Chalcogenid aufweist bzw. daraus besteht.
  15. Verfahren nach einem der Ansprüche 6 bis 14, wobei die Dicke der ersten Festkörperelektrolytschicht 10 nm bis 100 nm oder 30 nm bis 100 nm beträgt.
  16. Verfahren nach einem der Ansprüche 6 bis 15, wobei die Dicke der zweiten Festkörperelektrolytschicht 10 nm bis 100 nm oder 30 nm bis 100 nm beträgt.
  17. Verfahren nach einem der Ansprüche 6 bis 16, wobei die Dicke der Zwischenschicht 10 Angström bis 100 Angström betragt.
  18. Verfahren nach einem der Ansprüche 10 bis 17, wobei die Dicke der Kontaktschicht 50 nm bis 300 nm beträgt.
  19. Verfahren nach einem der Ansprüche 6 bis 18, wobei die Dicke der Elektrodenschicht 10 Angström bis 100 Angström beträgt.
  20. Verfahren nach einem der Ansprüche 7 bis 19, wobei das Verfahren das Strukturieren der zweiten Festkörperelektrolytschicht unter Verwendung eines Ätzprozesses aufweist, wobei die Zwischenschicht als Ätzbarriere während des Ätzprozesses fungiert.
  21. Verfahren nach einem der Ansprüche 6 bis 20, wobei die Dicke der ersten Festkörperelektrolytschicht der Zieldicke der Festkörperelektrolytschichten der Speicherzellen der Speichervorrichtung entspricht.
  22. Verfahren zum Herstellen einer integrierten Schaltung mit einer Speichervorrichtung, wobei das Verfahren aufweist: – Strukturieren einer Verbundstruktur, die eine erste Festkörperelektrolytschicht, eine zweite Festkörperelektrolytschicht, die oberhalb der ersten Festkörperelektrolytschicht angeordnet ist, und eine Zwischenschicht, die zwischen der ersten Festkörperelektrolytschicht und der zweiten Festkörperelektrolytschicht angeordnet ist, aufweist, wobei das Strukturieren der Verbundstruktur aufweist: – selektives Strukturieren der zweiten Festkörperelektrolytschicht innerhalb des zweiten Festkörperelektrolytschichtgebiets, bis die Oberseite der Zwischenschicht frei liegt, – selektives Strukturieren der freigelegten Zwischenschicht, bis die Oberseite der ersten Festkörperelektrolytschicht frei liegt, – Ausbilden einer Elektrodenschicht oberhalb der Oberseiten des ersten Festkörperelektrolytschichtgebiets und des zweiten Festkörperelektrolytschichtgebiets, – Ausbilden einer Kontaktschicht oberhalb der Elektrodenschicht, – Planarisieren der Oberseite der Kontaktschicht derart, dass die zweite Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets frei liegt, jedoch von der Leitungsschicht innerhalb des zweiten Festkörperelektrolytschichtgebiets bedeckt wird, – Strukturieren der Verbundstruktur innerhalb des ersten Festkörperelektrolytschichtgebiets, wobei das Strukturieren beinhaltet: – Strukturieren der zweiten Festkörperelektrolytschicht, bis die Oberseite der Zwischenschicht frei liegt, – Strukturieren der freigelegten Zwischenschicht, bis die Oberseite der ersten Festkörperelektrolytschicht frei liegt, und – Strukturieren der ersten Festkörperelektrolytschicht.
  23. Verfahren nach Anspruch 22, wobei die erste Festkörperelektrolytschicht und die Elektrodenschicht, die innerhalb des zweiten Festkörperelektrolytschichtgebiets vorgesehen ist, zumindest einen Teil wenigstens einer Speicherzelle der Speichervorrichtung bilden.
  24. Verfahren nach einem der Ansprüche 22 bis 23, wobei nach dem Ausbilden der Elektrodenschicht ein Foto-Dissolutionsprozess und/oder ein thermischer Dissolutionsprozess ausgeführt werden, um Metallionen aus der Elektrodenschicht in die erste Festkörperelektrolytschicht hinein zu treiben.
  25. Verfahren nach einem der Ansprüche 22 bis 24, wobei die Zwischenschicht Nitrid oder SiC aufweist bzw. daraus besteht.
  26. Verfahren nach einem der Ansprüche 22 bis 25, wobei die Elektrodenschicht Silber aufweist bzw. daraus besteht.
  27. Verfahren nach einem der Ansprüche 22 bis 26, wobei die erste Festkörperelektrolytschicht und die zweite Festkörperelektrolytschicht Chalcogenid aufweisen bzw. daraus bestehen.
  28. Verfahren nach einem der Ansprüche 22 bis 27, wobei das Planarisieren der Oberseite der Leitungsschicht ausgeführt wird unter Verwendung eines chemisch-mechanischen Polierprozesses.
  29. Verfahren nach einem der Ansprüche 22 bis 28, wobei die Dicke der ersten Festkörperelektrolytschicht 10 nm bis 100 nm oder 30 nm bis 100 nm beträgt.
  30. Verfahren nach einem der Ansprüche 22 bis 29, wobei die Dicke der zweiten Festkörperelektrolytschicht 10 nm bis 100 nm oder 30 nm bis 100 nm beträgt.
  31. Verfahren nach einem der Ansprüche 22 bis 30, wobei die Dicke der Zwischenschicht 10 Angström bis 100 Angström beträgt.
  32. Verfahren nach einem der Ansprüche 22 bis 31, wobei die Dicke der Kontaktschicht 50 nm bis 300 nm beträgt.
  33. Verfahren nach einem der Ansprüche 22 bis 32, wobei die Dicke der Elektrodenschicht 10 Angström bis 100 Angström beträgt.
  34. Verfahren nach einem der Ansprüche 22 bis 33, wobei das Verfahren das Strukturieren der zweiten Festkörperelektrolytschicht unter Verwendung eines Ätzprozesses beinhaltet, wobei die Zwischenschicht als Ätzbarriere während des Ätzprozesses fungiert.
  35. Verfahren nach einem der Ansprüche 22 bis 34, wobei die Dicke der ersten Festkörperelektrolytschicht der Zieldicke der Festkörperelektrolytschichten der Speicherzellen der Speichervorrichtung entspricht.
  36. Integrierte Schaltung mit einer Speichervorrichtung, die eine Speicherzelle enthält, wobei die Speicherzelle eine Speicherzellen-Festkörperelektrolytschicht und eine Speicherzellen-Leitungsschicht, die oberhalb der Speicherzellen-Festkörperelektrolytschicht angeordnet ist, aufweist, wobei die Speicherzellen-Festkörperelektrolytschicht und die Speicherzellen-Leitungsschicht wie folgt erzeugt werden: – Erzeugen einer Festkörperelektrolytschicht mit einem ersten Festkörperelektrolytschichtgebiet und einem zweiten Festkörperelektrolytschichtgebiet, wobei die Höhe der Oberseite der Festkörperelektrolytschicht innerhalb des zweiten Festkörperelektrolytschichtgebiets niedriger ist als die Höhe der Oberseite der Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets, – Erzeugen einer Leitungsschicht oberhalb der Oberseiten des ersten Festkörperelektrolytschichtgebiets und des zweiten Festkörperelektrolytschichtgebiets, – Planarisieren der Oberseite der Leitungsschicht derart, dass die Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets freigelegt wird, jedoch innerhalb des zweiten Festkörperelektrolytschichtgebiets durch die Leitungsschicht bedeckt ist, und – Strukturieren der freigelegten Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets, – wobei die Abschnitte der Festkörperelektrolytschicht und der Leitungsschicht, die innerhalb des ersten Festkörperelektrolytschichtgebiets lokalisiert sind, die Speicherzellen-Festkörperelektrolytschicht und die Speicherzellen-Leitungsschicht bilden.
  37. Speichermodul, mit einer Speichervorrichtung, die eine Speicherzelle enthält, wobei die Speicherzelle eine Speicherzellen-Festkörperelektrolytschicht und eine Speicherzellen-Leitungsschicht, die oberhalb der Speicherzellen-Festkörperelektrolytschicht angeordnet ist, aufweist, wobei die Speicherzellen-Festkörperelektrolytschicht und die Speicherzellen-Leitungsschicht wie folgt erzeugt werden: – Erzeugen einer Festkörperelektrolytschicht mit einem ersten Festkörperelektrolytschichtgebiet und einem zweiten Festkörperelektrolytschichtgebiet, wobei die Höhe der Oberseite der Festkörperelektrolytschicht innerhalb des zweiten Festkörperelektrolytschichtgebiets niedriger ist als die Höhe der Oberseite der Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets, – Erzeugen einer Leitungsschicht oberhalb der Oberseiten des ersten Festkörperelektrolytschichtgebiets und des zweiten Festkörperelektrolytschichtgebiets, – Planarisieren der Oberseite der Leitungsschicht derart, dass die Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets freigelegt wird, jedoch innerhalb des zweiten Festkörperelektrolytschichtgebiets durch die Leitungsschicht bedeckt ist, und – Strukturieren der freigelegten Festkörperelektrolytschicht innerhalb des ersten Festkörperelektrolytschichtgebiets, – wobei die Abschnitte der Festkörperelektrolytschicht und der Leitungsschicht, die innerhalb des ersten Festkörperelektrolytschichtgebiets lokalisiert sind, die Speicherzellen-Festkörperelektrolytschicht und die Speicherzellen-Leitungsschicht bilden.
  38. Speichermodul nach Anspruch 37, wobei das Speichermodul stapelbar ist.
DE102007035611A 2007-04-05 2007-07-30 Verfahren zum Herstellen einer integrierten Schaltung, integrierte Schaltung sowie Speichermodul Ceased DE102007035611A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/784,206 US7888228B2 (en) 2007-04-05 2007-04-05 Method of manufacturing an integrated circuit, an integrated circuit, and a memory module
US11/784,206 2007-04-05

Publications (1)

Publication Number Publication Date
DE102007035611A1 true DE102007035611A1 (de) 2008-10-09

Family

ID=39736331

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007035611A Ceased DE102007035611A1 (de) 2007-04-05 2007-07-30 Verfahren zum Herstellen einer integrierten Schaltung, integrierte Schaltung sowie Speichermodul

Country Status (2)

Country Link
US (1) US7888228B2 (de)
DE (1) DE102007035611A1 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8083953B2 (en) 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8557128B2 (en) 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US7888228B2 (en) * 2007-04-05 2011-02-15 Adesto Technology Corporation Method of manufacturing an integrated circuit, an integrated circuit, and a memory module
US7959975B2 (en) 2007-04-18 2011-06-14 Micron Technology, Inc. Methods of patterning a substrate
US8294139B2 (en) 2007-06-21 2012-10-23 Micron Technology, Inc. Multilayer antireflection coatings, structures and devices including the same and methods of making the same
US8097175B2 (en) 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
US8372295B2 (en) 2007-04-20 2013-02-12 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
US8404124B2 (en) 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
US8080615B2 (en) 2007-06-19 2011-12-20 Micron Technology, Inc. Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide
US8999492B2 (en) 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
US8101261B2 (en) 2008-02-13 2012-01-24 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
US8426313B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8425982B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
US8114301B2 (en) 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
US9059082B2 (en) * 2010-06-16 2015-06-16 Nec Corporation Semiconductor device and operation method for same
US8900963B2 (en) 2011-11-02 2014-12-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and related structures
US9029829B1 (en) 2012-05-02 2015-05-12 Adesto Technologies Corporation Resistive switching memories
US8953362B2 (en) 2012-05-11 2015-02-10 Adesto Technologies Corporation Resistive devices and methods of operation thereof
US9165644B2 (en) 2012-05-11 2015-10-20 Axon Technologies Corporation Method of operating a resistive memory device with a ramp-up/ramp-down program/erase pulse
US9087699B2 (en) 2012-10-05 2015-07-21 Micron Technology, Inc. Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure
US9001553B1 (en) 2012-11-06 2015-04-07 Adesto Technologies Corporation Resistive devices and methods of operation thereof
US9229328B2 (en) 2013-05-02 2016-01-05 Micron Technology, Inc. Methods of forming semiconductor device structures, and related semiconductor device structures
US9177795B2 (en) 2013-09-27 2015-11-03 Micron Technology, Inc. Methods of forming nanostructures including metal oxides
CN108269785B (zh) * 2016-12-30 2020-06-09 中芯国际集成电路制造(上海)有限公司 测试结构及其形成方法、测试方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838692B1 (en) * 2003-06-23 2005-01-04 Macronix International Co., Ltd. Chalcogenide memory device with multiple bits per cell
WO2005041303A1 (ja) * 2003-10-23 2005-05-06 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
DE102004061548A1 (de) * 2004-12-21 2006-06-29 Infineon Technologies Ag Integration von 1T1R-CBRAM-Speicherzellen
DE102005005325A1 (de) * 2005-02-04 2006-08-17 Infineon Technologies Ag Verfahren zur Herstellung einer resistiv schaltenden nicht-flüchtigen Speicherzelle
EP1780728A2 (de) * 2001-11-19 2007-05-02 Micron Technology, Inc. Elektrodenstruktur zur Verwendung in einer integrierten Schaltung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151273B2 (en) * 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US6849868B2 (en) * 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
JP4321524B2 (ja) * 2003-07-18 2009-08-26 日本電気株式会社 スイッチング素子、スイッチング素子の駆動方法、書き換え可能な論理集積回路およびメモリ素子
US7374174B2 (en) * 2004-12-22 2008-05-20 Micron Technology, Inc. Small electrode for resistance variable devices
US7402847B2 (en) * 2005-04-13 2008-07-22 Axon Technologies Corporation Programmable logic circuit and method of using same
US7515454B2 (en) 2006-08-02 2009-04-07 Infineon Technologies Ag CBRAM cell and CBRAM array, and method of operating thereof
US7658773B2 (en) * 2006-09-29 2010-02-09 Qimonda Ag Method for fabricating a solid electrolyte memory device and solid electrolyte memory device
US7888228B2 (en) * 2007-04-05 2011-02-15 Adesto Technology Corporation Method of manufacturing an integrated circuit, an integrated circuit, and a memory module
US7599211B2 (en) * 2007-04-10 2009-10-06 Infineon Technologies Ag Integrated circuit, resistivity changing memory device, memory module and method of fabricating an integrated circuit
US20080253165A1 (en) * 2007-04-10 2008-10-16 Philippe Blanchard Method of Manufacturing a Memory Device, Memory Device, Cell, Integrated Circuit, Memory Module, and Computing System
US8178379B2 (en) * 2007-04-13 2012-05-15 Qimonda Ag Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit
US7929335B2 (en) * 2007-06-11 2011-04-19 International Business Machines Corporation Use of a symmetric resistive memory material as a diode to drive symmetric or asymmetric resistive memory
US8351236B2 (en) * 2009-04-08 2013-01-08 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture
US8199576B2 (en) * 2009-04-08 2012-06-12 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture
US7983065B2 (en) * 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1780728A2 (de) * 2001-11-19 2007-05-02 Micron Technology, Inc. Elektrodenstruktur zur Verwendung in einer integrierten Schaltung
US6838692B1 (en) * 2003-06-23 2005-01-04 Macronix International Co., Ltd. Chalcogenide memory device with multiple bits per cell
WO2005041303A1 (ja) * 2003-10-23 2005-05-06 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
DE102004061548A1 (de) * 2004-12-21 2006-06-29 Infineon Technologies Ag Integration von 1T1R-CBRAM-Speicherzellen
DE102005005325A1 (de) * 2005-02-04 2006-08-17 Infineon Technologies Ag Verfahren zur Herstellung einer resistiv schaltenden nicht-flüchtigen Speicherzelle

Also Published As

Publication number Publication date
US20080248380A1 (en) 2008-10-09
US7888228B2 (en) 2011-02-15

Similar Documents

Publication Publication Date Title
DE102007035611A1 (de) Verfahren zum Herstellen einer integrierten Schaltung, integrierte Schaltung sowie Speichermodul
DE102007004639B4 (de) Verfahren zum Herstellen einer Festkörperelektrolyt-Speichervorrichtung sowie Festkörperelektrolyt-Speichervorrichtung
DE69123074T2 (de) Elektrisch programmierbares Antischmelzsicherungselement und Verfahren zu seiner Herstellung
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE102018127048B4 (de) Speicherzelle und speichervorrichtungen mit neuartigem resistivem direktzugriffsspeicher
DE102019116329B4 (de) Integrierte chips mit rrams und barriereschichten, sowie ein verfahren zur herstellung
DE102013103503A1 (de) Resistiver Direktzugriffsspeicher (RRAM) und Verfahren zu seiner Herstellung
DE102020101212A1 (de) Obere Elektrodensperrschicht für RRAM
DE102013101191B4 (de) Halbleiterstruktur aufweisend widerstandsvariable Speicherstruktur und Verfahren zur Ausbildung Dieser
DE10355561A1 (de) Halbleiteranordnung mit nichtflüchtigen Speichern
DE102021122555B4 (de) Phasenänderungsspeicher, pcm, mit einem die widerstandsdrift reduzierenden liner und verfahren zur herstellung
DE112021007784T5 (de) Resistive random access memory (rram-) zellen und konstruktionsverfahren
DE102007049786A1 (de) Integrierte Schaltung, Speicherzellenarray, Speicherzelle, Verfahren zum Betreiben einer integrierten Schaltung, sowie Verfahren zum Herstellen einer integrierten Schaltung
DE102021111424A1 (de) Speichervorrichtung und Verfahren zu deren Herstellung
DE102018106052A1 (de) Neuartiger Phasenänderung-Direktzugriffsspeicher
DE102007037245A1 (de) Integrierte Schaltung, Widerstandsänderungsspeichervorrichtung, Speichermodul sowie Verfahren zum Herstellen einer integrierten Schaltung
DE102008031309B4 (de) Halbleiterbauteil und Verfahren zur Herstellung desselben
DE102004039803B4 (de) Verfahren zur Herstellung einer Leitbahnanordnung mit erhöhter kapazitiver Kopplung sowie zugehörige Leitbahnanordnung
EP0698293B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
DE102018124810B4 (de) Resistive Direktzugriffsspeichervorrichtung
DE102005001253A1 (de) Speicherzellenanordnung, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung
DE112022001841B4 (de) Phasenänderungsspeicherzelle mit einem resistiven überzug und verfahren zur herstellung
DE102007046956A1 (de) Integrierte Schaltkreise; Verfahren zum Herstellen eines integrierten Schaltkreises und Speichermodul
DE102006020179B4 (de) Halbleiterwiderstandsspeicherbauelement und Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection