[go: up one dir, main page]

DE102007004639B4 - Verfahren zum Herstellen einer Festkörperelektrolyt-Speichervorrichtung sowie Festkörperelektrolyt-Speichervorrichtung - Google Patents

Verfahren zum Herstellen einer Festkörperelektrolyt-Speichervorrichtung sowie Festkörperelektrolyt-Speichervorrichtung Download PDF

Info

Publication number
DE102007004639B4
DE102007004639B4 DE102007004639A DE102007004639A DE102007004639B4 DE 102007004639 B4 DE102007004639 B4 DE 102007004639B4 DE 102007004639 A DE102007004639 A DE 102007004639A DE 102007004639 A DE102007004639 A DE 102007004639A DE 102007004639 B4 DE102007004639 B4 DE 102007004639B4
Authority
DE
Germany
Prior art keywords
solid electrolyte
layer
areas
electrode
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007004639A
Other languages
English (en)
Other versions
DE102007004639A1 (de
Inventor
Cay-Uwe Dr. Pinnow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altis Semiconductor SNC
Adesto Technologies Corp
Original Assignee
Qimonda AG
Altis Semiconductor SNC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG, Altis Semiconductor SNC filed Critical Qimonda AG
Publication of DE102007004639A1 publication Critical patent/DE102007004639A1/de
Application granted granted Critical
Publication of DE102007004639B4 publication Critical patent/DE102007004639B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • H10N70/043Modification of switching materials after formation, e.g. doping by implantation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/828Current flow limiting means within the switching material region, e.g. constrictions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren zum Herstellen einer Festkörperelektrolyt-Speichervorrichtung, die eine Mehrzahl von Festkörperelektrolyt-Speicherzellen aufweist, wobei das Verfahren aufweist:
• Herstellen eines Schichtverbunds mit einer ersten Elektrodenschicht, einer zweiten Elektrodenschicht sowie einer durchgehenden Festkörperelektrolytschicht, die zwischen der ersten Elektrodenschicht und der zweiten Elektrodenschicht angeordnet ist und mobile Ionen enthält oder aufnehmen kann, die für das Ausbilden leitender Pfade innerhalb der Festkörperelektrolytschicht verantwortlich sind, wobei die erste Elektrodenschicht mindestens eine erste Elektrode, die zweite Elektrodenschicht eine Mehrzahl von zweiten Elektroden, und die durchgehende Festkörperelektrolytschicht Festkörperelektrolyt-Zellengebiete und Festkörperelektrolyt-Zwischenzellengebiete aufweisen, und wobei jedes der Festkörperelektrolyt-Zellengebiete zwischen einer ersten Elektrode und einer zweiten Elektrode angeordnet ist, und die Festkörperelektrolyt-Zwischenzellengebiete zwischen den Festkörperelektrolyt-Zellengebieten angeordnet sind, und
• Einführen von Material, das die Löslichkeit und/oder die Mobilität mobiler Ionen im Vergleich zu denen in den Festkörperelektrolyt-Zellengebieten reduziert, in die Festkörperelektrolyt-Zwischenzellengebiete.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer Festkörperelektrolyt-Speichervorrichtung sowie eine Festkörperelektrolyt-Speichervorrichtung.
  • Festkörperelektrolyt-Speichertechnologie (im Folgenden auch als Leitungsbrücken-Speichertechnologie „conductive bridging memory technology”) wird nach heutigem Kenntnisstand zukünftig eine wichtige Rolle spielen. Um jedoch mit anderen existierenden Speichertechnologien, wie DRAN-Technologien oder FLASH-Technologien konkurrieren zu können, muss das Übersprechen zwischen benachbarten Speicherzellen verringert werden.
  • Die DE 10 2005 001 253 A1 beschreibt eine Speicherzellenanordnung mit mehreren Festkörperelektrolytspeicherzellen, bestehend aus einer ersten Elektrodeneinrichtung, einer zweiten Elektrodeneinrichtung und einem dazwischen angeordneten Festkörperelektrolytmaterialbereich, wobei die Gesamtheit der Festkörperelektrolyt-Materialbereiche für alle Festkörperelektrolytspeicherzellen materiell einstückig oder zusammenhängend ausgebildet ist. Um ein selektives Ansprechen einer jeden Einzelzelle zu gewährleisten sind mehrere Diffusionsbarrieren in die zweite Elektrodenschicht integriert worden.
  • Die US 2005/0 167 787 A1 beschreibt ein Verfahren zur Herstellung einer Speichervorrichtung, das einen Plasmaoxidationsschritt unter Verwendung einer Hartmaske umfasst, um nicht geschützte Bereiche der leitfähigen Schicht (Elektrodenschicht) unter Erzeugung von Oxidbereichen zu oxidieren.
  • Die US 2004/0 157 417 A1 beschreibt die Herstellung von Speicherzellen mit einem metallreichen Metallchalkogenid als Festkörperelektrolyten mittels Sauerstoffimplantationstechnik.
  • Die der Erfindung zugrunde liegende Aufgabe ist daher, ein Verfahren zum Herstellen einer Festkörperelektrolyt-Speichervorrichtung sowie eine Festkörperelektrolyt-Speichervorrichtung bereitzustellen, so dass Übersprechen zwischen benachbarten Speicherzellen wirksam unterdrückt bzw. verringert werden kann.
  • Zur Lösung dieser Aufgabe stellt die Erfindung Verfahren zum Herstellen einer Festkörperelektrolyt-Speichervorrichtung gemäß Patentanspruch 1. Des Weiteren stellt die Erfindung eine Festkörperelektrolyt-Speichervorrichtung gemäß Patentanspruch 26 bereit. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
  • In der folgenden Beschreibung wird angenommen, dass die Festkörperelektrolyt-Speichervorrichtung eine Speichervorrichtung mit wahlfreiem Zugriff („Random-Access-Memory”-Speichervorrichtung) ist, die im Folgenden auch als CBRAM-Vorrichtung bezeichnet wird. Jedoch ist die Erfindung nicht hierauf beschränkt.
  • Gemäß einer Ausführungsform der Erfindung weist ein Verfahren zum Herstellen einer Festkörperelektrolyt-Speichervorrichtung mit wahlfreiem Zugriff (CBRAM-Vorrichtung) eine Mehrzahl von CBRAM-Zellen auf, wobei sich die CBRAM-Zellen eine gemeinsame, durchgehende Festkörperelektrolytschicht teilen, die Festkörperelektrolyt-Zellengebiete und Festkörperelektrolyt-Zwischenzellengebiete aufweist. Das Verfahren weist das Einführen von Material, das die Löslichkeit oder die Mobilität mobiler Ionen reduziert, in die Festkörperelektrolyt-Zwischenzellengebiete auf.
  • Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Herstellen einer CBRAM-Vorrichtung, die eine Mehrzahl von CBRAM-Zellen aufweist, bereitgestellt, wobei das Verfahren das Bereitstellen eines Schichtverbunds beinhaltet. Der Schichtverbund weist auf: a) eine erste Elektrodenschicht, die wenigstens eine erste Elektrode aufweist, b) eine zweite Elektrodenschicht, die eine Vielzahl von zweiten Elektroden aufweist, und c) eine kontinuierliche Festkörperelektrolytschicht, die zwischen der ersten Elektrodenschicht und der zweiten Elektrodenschicht angeordnet ist. Die Festkörperelektrolytschicht weist Festkörperelektrolyt-Zellengebiete auf, wobei jedes Festkörperelektrolyt-Zellengebiet zwischen einer ersten Elektrode und einer zweiten Elektrode angeordnet ist, und Festkörperelektrolyt-Zwischenzellengebiete zwischen den Festkörperelektrolyt-Zellengebieten vorgesehen sind. Das Verfahren weist weiterhin das Einführen von Material, das die Löslichkeit oder Mobilität beweglicher Ionen reduziert, in die Festkörperelektrolyt-Zwischenzellengebiete auf.
  • Ein Vorteil dieser Ausführungsform ist, dass sowohl eine hohe Speicherzellen-Integrationsdichte als auch eine Verringerung des Übersprechens zwischen benachbarten Speicherzellen bewirkt werden kann.
  • Gemäß einer Ausführungsform der Erfindung kann das eingeführte Material sowohl Material zum Reduzieren der Löslichkeit mobiler Ionen als auch Material zum Reduzieren der Mobilität mobiler Ionen aufweisen. Im Folgenden bedeutet der Ausdruck „reduzierendes Material” Material, das das Material die Löslichkeit mobiler Ionen oder die Mobilität mobiler Ionen reduziert, oder sowohl die Löslichkeit mobiler Ionen als auch die Mobilität mobiler Ionen reduziert.
  • Das reduzierende Material kann in die Zwischenzellengebiete eingeführt werden, nachdem die Schichtverbund hergestellt wurde, oder während des Herstellungsprozesses der Schichtverbunds (beispielsweise vor dem Abscheiden einer Topelektrodenschicht).
  • Das reduzierende Material reduziert die Löslichkeit und/oder Mobilität mobiler Ionen, die durch die Festkörperelektrolytschicht wandern und für das Ausbilden leitender Pfade innerhalb der Festkörperelektrolytschicht verantwortlich sind (beispielsweise Silberionen). Das reduzierende Material verhindert die laterale Diffusion mobiler Ionen zwischen benachbarten Festkörperelektrolyt-Zellengebieten, womit Übersprech-Effekte reduziert werden (die laterale Diffusion mobiler Ionen kann das Ausbilden leitender Pfade zur Folge haben, die zwei benachbarte Festkörperelektrolyt-Zellengebiete miteinander verbinden, was Übersprechen verursacht).
  • Wenn das reduzierende Material in die Festkörperelektrolyt-Zwischenzellengebiete eingeführt wird, nachdem der Schichtverbund hergestellt wurde, müssen innerhalb der Festkörperelektrolyt-Zwischenzellengebiete während des Herstellungsprozesses des Schichtverbundes keine Isolationsstrukturen erzeugt werden (beispielsweise Isolations-Trenches, die mit isolierendem Material gefüllt sind). Somit kann der Herstellungsprozess des Schichtverbundes erleichtert werden.
  • Gemäß dem Prinzip der Erfindung ist die erste Elektrodenschicht die Topelektrodenschicht, und die zweite Elektrodenschicht die Bottomelektrodenschicht.
  • Gemäß einer Ausführungsform der Erfindung beinhaltet das Einführen des reduzierenden Materials in die Festkörperelektrolyt-Zwischenzellengebiete einen Ionenimplantationsprozess.
  • Gemäß einem Beispiel wird der Ionenimplantationsprozess durchgeführt unter Verwendung einer Implantationsenergie E << 1 MeV. Alternativ wird der Ionenimplantationsprozess ausgeführt unter Verwendung einer Implantationsenergie E < 100 keV. Erfindungsgemäß kann der Ionenimplantationsprozess durchgeführt werden unter Verwendung einer Implantationsenergie E < 10 keV.
  • Gemäß einem Beispiel der Erfindung wird der Ionenimplantationsprozess ausgeführt unter Verwendung von Implantationsdosen D >> 1012/cm2. Alternativ wird der Ionenimplantationsprozess ausgeführt unter Verwendung von Implantationsdosen D >> 1013/cm2.
  • Gemäß einem Beispiel der Erfindung sind die Implantationsdosen und Implantationstiefen der Dicke der Festkörperelektrolytschicht sowie deren Stöchiometrie derart angepasst, dass eine geeignete Verteilung sowie ein geeignetes Dotierniveau des reduzierenden Materials sichergestellt sind.
  • Gemäß einer Ausführungsform der Erfindung wird der Ionenimplantationsprozess bei Raumtemperatur ausgeführt. Die Festkörperelektrolytschicht kann außerdem einem Wärmebehandlungsprozess unterzogen werden, nachdem der Ionenimplantationsprozess ausgeführt wurde. Dies bewirkt eine Akkomodation und/oder Beschleunigung der chemischen Modifikation der Festkörperelektrolytschicht.
  • Gemäß einer Ausführungsform der Erfindung weist das Einführen von reduzierendem Material in die Festkörperelektrolyt-Zwischenzellengebiete einen Diffusionsprozess auf.
  • Gemäß einer Ausführungsform der Erfindung wird der Diffusionsprozess ausgeführt, indem eine Dotierschicht, die benachbart zur (oder nahe zur) Festkörperelektrolytschicht angeordnet ist, einem Wärmebehandlungsprozess unterzogen wird (oder indem eine Mehrzahl von Dotierschichten einem Wärmebehandlungsprozess unterzogen werden, wobei jede der Dotierschichten benachbart zur (oder nahe zur) Festkörperelektrolytschicht angeordnet sind), wobei jede Dotierschicht reduzierendes Material enthält. Auf diese Art und Weise kann reduzierendes Material aus der Dotierschicht heraus in die Festkörperelektrolytschicht hinein diffundieren.
  • Gemäß einer Ausführungsform der Erfindung ist die Dotierschicht eine Siliziumnitridschicht (SiN), die in die zweite Elektrodenschicht eingebettet ist. Gemäß einer Ausführungsform der Erfindung liegt die Siliziumnitridschicht lediglich Festkörperelektrolyt-Zwischenzellengebieten gegenüber. In diesem Fall wird ein „selbstausrichtender” Dotierprozess ausgeführt: Das Dotiermaterial diffundiert in die Gebiete der Festkörperelektrolytschicht, die der Dotierschicht gegenüberliegen (die beispielsweise eine Si-O-N-Schicht sein kann). Unter der Annahme, dass die Dotierschicht eine Oxinitridschicht ist, und unter der Annahme, dass der Festkörperelektrolyt aus Chalkogenid besteht, kann der Diffusionsprozess wie folgt charakterisiert werden: Si3N4/SiO2+x + 2GeS2 → Si3N4/SiO2 + GeOx + GeS4.
  • Gemäß einer Ausführungsform der Erfindung beinhaltet das Einführen des reduzierenden Materials in den Festkörperelektrolyten einen Plasmabehandlungsprozess.
  • Gemäß einer Ausführungsform der Erfindung wird der Plasmabehandlungsprozess ausgeführt, indem die Festkörperelektrolyt-Zwischenzellengebiete einem Plasma ausgesetzt werden.
  • Gemäß einer Ausführungsform der Erfindung werden die Festkörperelektrolyt-Zellengebiete mit einem Schutzfilm bedeckt, bevor Festkörperelektrolyt-Zwischenzellengebiete dem Plasma ausgesetzt werden.
  • Gemäß einer Ausführungsform der Erfindung weist das Plasma ein Hauptgas auf, das wenigstens eines der Elemente Argon (Ar), Helium (He), Krypton (Kr), Neon (Ne) und Xenon (Xe) aufweist, und ein Komponentengas, das wenigstens eine der gasförmigen Komponenten O2, O3, H2O, NO, NO2, SO2, SO, CO sowie CO2 aufweist.
  • Gemäß einer Ausführungsform der Erfindung wird der Ionenimplantationsprozess oder der Diffusionsprozess oder der Plasmabehandlungsprozess oder eine Kombination des Ionenimplantationsprozesses, des Diffusionsprozesses und des Plasmabehandlungsprozesses so ausgeführt, dass die Konzentration des reduzierenden Materials innerhalb der Festkörperelektrolyt-Zwischenzellengebiete wenigstens 1 ppm beträgt. Gemäß einer Ausführungsform der Erfindung ist die Konzentration des reduzierenden Materials innerhalb der Festkörperelektrolyt-Zwischenzellengebiete größer als 1 at%, beispielsweise mehr als 5 at%.
  • Gemäß einer Ausführungsform der Erfindung wird metallisches Material (beispielsweise Silber (Ag)) in die Festkörperelektrolyt-Zellengebiete eingeführt. Dieser Prozess kann beispielsweise ausgeführt werden auf Basis eines Ionenimplantationsprozesses oder auf der Basis eines Diffusionsprozesses oder auf der Basis eines Plasmabehandlungsprozesses oder auf der Basis eines gleichzeitigen elektrolytischen Überzugs (codeposition), beispielsweise Co-Sputtern.
  • Das metallische Material kann vor, während oder nach dem Herstellen des Schichtverbunds in die Festkörperelektrolyt-Zellengebiete eingeführt werden. Wenn das metallische Material in die Festkörperelektrolyt-Zellengebiete basierend auf einem Ionenimplantationsprozess eingeführt wird, kann eine Implantationsmaske benutzt werden, um die Festkörperelektrolytschicht mit Ausnahme der Festkörperelektrolyt-Zellengebiete abzudecken. Gemäß einer Ausführungsform der Erfindung ist die Festkörperelektrolytschicht eine Schicht aus Chalkogenid-Material.
  • Gemäß einer Ausführungsform der Erfindung weist das reduzierende Material Sauerstoff auf. Jedoch ist die Erfindung nicht hierauf beschränkt. Jedes andere Material (Element), das mit der Festkörperelektrolytschicht reagiert und somit die Löslichkeit von Metall in der Festkörperelektrolytschicht und/oder die ionischen Transporteigenschaften der Festkörperelektrolytschicht manipuliert, kann zum Einsatz kommen. Wenn beispielsweise das Festkörperelektrolyt-Material Tellur(Te)-basierendes Chalkogenid ist, kann Selen (Se), Schwefel (S) oder Sauerstoff (O) als reduzierendes Material zum Einsatz kommen. Wenn beispielsweise das Festkörperelektrolyt-Material Selen-basierendes Chalkogenid ist, kann als reduzierendes Material Sauerstoff oder Schwefel zum Einsatz kommen. Wenn beispielsweise das Festkörperelektrolyt-Material Schwefel-basierendes Chalkogenid ist, kann als reduzierendes Material Sauerstoff zum Einsatz kommen.
  • Gemäß einer Ausführungsform der Erfindung weisen die mobilen Ionen Silber(Ag)-Ionen auf. In diesem Fall (und unter der Annahme, dass der Festkörperelektrolyt Chalkogenid ist, und dass das reduzierende Material Sauerstoff ist) ist der Effekt des reduzierenden Materials ausdrückbar wie folgt: 2GeS2 + O2 GeS4 + GeO2 und/oder: 2GeS2 + 2O2 → GeS2 + 2SO2, das heißt, das Chalkogenitglas ist chemisch modifiziert hinsichtlich dessen Fähigkeit, metallisches Silber zu lösen (die Chalkogenitmatrix wird in ein Sauerstoff-angereichertes Germanium-Oxisulfid-Glas überführt; („mixed cation”-Effekt (gemischter Cation-Effekt) in Glas)).
  • Gemäß einer Ausführungsform der Erfindung weist eine CBRAM-Vorrichtung eine Mehrzahl von CBRAM-Zellen auf. Die CBRAM-Zellen teilen sich eine gemeinsame, durchgehende Festkörperelektrolytschicht, die Festkörperelektrolyt-Zellengebiete und Festkörperelektrolyt-Zwischenzellengebiete aufweist, wobei die Festkörperelektrolyt-Zwischenzellengebiete mit reduzierendem Material dotiert sind.
  • Gemäß einer Ausführungsform der Erfindung weist eine CBRAM-Vorrichtung eine Mehrzahl von CBRAM-Zellen auf. Weiterhin weist die CBRAM-Vorrichtung einen Schichtverbund auf, der seinerseits aufweist: a) eine erste Elektrodenschicht, die wenigstens eine erste Elektrode aufweist, b) eine zweite Elektrodenschicht, die eine Mehrzahl zweiter Elektroden ausweist, und c) eine durchgehende Festkörperelektrolytschicht, die zwischen der ersten Elektrodenschicht und der zweiten Elektrodenschicht angeordnet ist, wobei die Festkörperelektrolytschicht Festkörperelektrolyt-Zellengebiete aufweist, die jeweils zwischen einer ersten Elektrode und einer zweiten Elektrode angeordnet sind, und wobei die Festkörperelektrolytschicht ferner Festkörperelektrolyt-Zwischenzellengebiete aufweist, die zwischen den Festkörperelektrolyt-Zellengebieten liegen. Die Festkörperelektrolyt-Zwischenzellengebiete sind mit reduzierendem Material dotiert.
  • Gemäß einer Ausführungsform der Erfindung wird keine Isolationsstruktur, die lediglich isolierendes Material enthält (beispielsweise eine „durchgehende” Isolationsstruktur, die aus SiO2 besteht), zwischen den Festkörperelektrolyt-Zellengebieten angeordnet. Stattdessen werden die Festkörperelektrolyt-Zwischenzellengebiete lediglich mit reduzierendem Material in einem solchen Ausmaß dotiert, dass die Wahrscheinlichkeit des Übersprechens zwischen benachbarten Festkörperelektrolyt-Zellengebieten signifikant reduziert wird.
  • Gemäß einer Ausführungsform der Erfindung wird reduzierendes Material unter Verwendung eines Ionenimplantationsprozesses oder eines Diffusionsprozesses in die Festkörperelektrolytschicht des Schichtverbunds eingeführt.
  • Alle Ausführungsformen, die im Zusammenhang mit den Ausführungsformen des erfindungsgemäßen Herstellungsverfahrens diskutiert wurden, können auch auf die Ausführungsformen der erfindungsgemäßen CBRAM-Vorrichtung angewandt werden. Beispielsweise kann das reduzierende Material Sauerstoff aufweisen oder aus Sauerstoff bestehen.
  • Die Schichtverbund kann wenigstens eine Schicht aufweisen, (Trennschichten, Filme usw.) die zwischen der Festkörperelektrolytschicht und der ersten Elektrodenschicht oder zwischen der Festkörperelektrolytschicht und der zweiten Elektrodenschicht angeordnet ist.
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren in beispielsweiser Ausführungsform näher erläutert. Es zeigen:
  • 1a eine schematische Querschnittsdarstellung einer CBRAM-Zelle in einem ersten Speicherzustand;
  • 1b eine schematische Querschnittsdarstellung der in 1A gezeigten CBRAM-Zelle in einem zweiten Speicherzustand;
  • 2a eine schematische Draufsicht auf eine Ausführungsform eines CBRAM-Zellenarrays;
  • 2b eine Detailansicht eines Teils des in 2A gezeigten CBRAM-Zellenarrays;
  • 3 eine schematische Querschnittsdarstellung einer Ausführungsform einer Festkörperelektrolyt-Speichervorrichtung;
  • 4 eine schematische Querschnittsdarstellung eines Prozessstadiums einer Ausführungsform des erfindungsgemäßen Verfahrens;
  • 5 eine schematische Querschnittsdarstellung eines Prozessstadiums einer Ausführungsform des erfindungsgemäßen Verfahrens;
  • 6 eine schematische Querschnittsdarstellung eines Prozessstadiums einer Ausführungsform des erfindungsgemäßen Verfahrens;
  • 7 eine schematische Querschnittsdarstellung eines Prozessstadiums einer Ausführungsform des erfindungsgemäßen Verfahrens;
  • 8 eine schematische Querschnittsdarstellung eines Prozessstadiums einer Ausführungsform des erfindungsgemäßen Verfahrens;
  • 9 eine schematische Querschnittsdarstellung eines Prozessstadiums einer Ausführungsform des erfindungsgemäßen Verfahrens;
  • 10 eine schematische Querschnittsdarstellung eines Prozessstadiums einer Ausführungsform des erfindungsgemäßen Verfahrens;
  • 11 eine schematische Querschnittsdarstellung eines Prozessstadiums einer Ausführungsform des erfindungsgemäßen Verfahrens;
  • 12 eine schematische Querschnittsdarstellung eines Prozessstadiums einer Ausführungsform des erfindungsgemäßen Verfahrens;
  • 13 eine schematische Querschnittsdarstellung eines Prozessstadiums einer Ausführungsform des erfindungsgemäßen Verfahrens;
  • 14 eine schematische Querschnittsdarstellung eines Prozessstadiums einer Ausführungsform des erfindungsgemäßen Verfahrens;
  • 15 eine schematische Querschnittsdarstellung eines Prozessstadiums einer Ausführungsform des erfindungsgemäßen Verfahrens;
  • 16 zeigt eine schematische Querschnittsdarstellung einer Ausführungsform der Festkörperelektrolyt-Speichervorrichtung gemäß der Erfindung; und
  • 17 zeigt ein Flussdiagramm einer Ausführungsform des erfindungsgemäßen Verfahrens.
  • In den Figuren sind identische bzw. einander entsprechende Bereiche, Bauteile oder Bauteilgruppen mit denselben Bezugsziffern gekennzeichnet.
  • Da die erfindungsgemäßen Ausführungsformen insbesondere auf resistive Speichervorrichtungen wie Festkörperelektrolyt-Speichervorrichtungen (die auch bekannt sind unter CBRAM-(”conductive bridging random access memory”)Vorrichtungen) anwendbar sind, soll in der folgenden Beschreibung unter Bezugnahme auf 1a und 1b ein wichtiges Prinzip erläutert werden, das einer Ausführungsform von CBRAM-Vorrichtungen unterliegt.
  • Eine CBRAM-Zelle weist eine erste Elektrode 1, eine zweite Elektrode 2 sowie einen Festkörperelektrolytblock (auch als Ionenleiterblock bekannt) 3, der zwischen der ersten Elektrode 1 und der zweiten Elektrode 2 angeordnet ist, auf. Die erste Elektrode 1 kontaktiert eine erste Oberfläche 4 des Festkörperelektrolytblocks 3, die zweite Elektrode 2 kontaktiert eine zweite Oberfläche 5 des Festkörperelektrolytblocks 3. Der Festkörperelektrolytblock 3 ist gegenüber seiner Umgebung durch eine Isolationsstruktur 6 isoliert. Die erste Oberfläche 4 ist üblicherweise die Oberseite, die zweite Oberfläche 5 die Unterseite des Festkörperelektrolytblocks 3. Die erste Elektrode 1 ist üblicherweise die obere Elektrode, die zweite Elektrode 2 die untere Elektrode der CBRAM-Zelle. Eine der ersten und zweiten Elektrode 1, 2 ist eine reaktive Elektrode, die jeweils andere eine inerte Elektrode. Beispielsweise ist die erste Elektrode 1 die reaktive Elektrode, und die zweite Elektrode 2 die inerte Elektrode. In diesem Fall kann die erste Elektrode 1 beispielsweise aus Silber (Ag), der Festkörperelektrolytblock 3 aus Chalkogenid-Material, und die Isolationsstruktur 6 aus SiO2 oder Si3N4 bestehen.
  • Wenn eine Spannung über dem Festkörperelektrolytblock 3 abfällt, wie in 1a angedeutet ist, wird eine Redoxreaktion in Gang gesetzt, die Ag+-Ionen aus der ersten Elektrode 1 heraus löst und in den Festkörperelektrolytblock 3 hinein treibt, wo diese zu Silber reduziert werden. Auf diese Art und Weise werden silberhaltige Cluster 8 in dem Festkörperelektrolytblock 3 ausgebildet. Wenn die Spannung über dem Festkörperelektrolytblock 3 lange genug abfällt, erhöht sich die Größe und die Anzahl der silberreichen Cluster innerhalb des Festkörperelektrolytblocks 3 so stark, dass eine leitende Brücke (leitender Pfad) 7 zwischen der ersten Elektrode 1 und der zweiten Elektrode 2 ausgebildet wird. Wenn die in 1b gezeigte Spannung über dem Festkörperelektrolytblock 3 abfällt (inverse Spannung verglichen zu der in 1a dargestellten Spannung), wird eine Redoxreaktion in Gang gesetzt, die Ag+-Ionen aus dem Festkörperelektrolytblock 3 hinaus zur ersten Elektrode 1 treibt, an der diese zu Silber reduziert werden. Damit wird die Größe und die Anzahl silberreicher Cluster 8 innerhalb des Festkörperelektrolytblocks 3 verringert. Wird dies lange genug getan, wird die leitende Brücke 7 gelöscht.
  • Um den momentanen Speicherzustand der CBRAM-Zelle festzustellen, wird ein Messstrom durch die CBRAM-Zelle geleitet. Der Messstrom erfährt einen hohen Widerstand, wenn in der CBRAM-Zelle keine leitende Brücke 7 ausgebildet ist, und erfährt einen niedrigen Widerstand, wenn in der CBRAM-Zelle eine leitende Brücke 7 ausgebildet ist. Ein hoher Widerstand repräsentiert beispielsweise logisch ”0”, wohingegen ein niedriger Widerstand logisch ”1” repräsentiert, oder umgekehrt.
  • 2a zeigt CBRAM-Zellen-Array 10, das eine Mehrzahl von Speicherzellen 11 aufweist (genauer gesagt sind lediglich die Bottom-Elektroden der Speicherzellen 11 gezeigt). 2B zeigt die Dimensionen der Zellengebiete (angedeutet durch den Parameter a) und die Dimensionen der Zwischenzellgebiete (angedeutet durch die Parameter b, d).
  • 2a und 2b zeigen, dass unter den Parametern a, b und d der Parameter d der kritischste Parameter ist, was das Übersprechen zwischen zwei benachbarten Speicherzellen 11 anbelangt. Das Phänomen des Übersprechens zwischen zwei benachbarten Speicherzellen tritt insbesondere dann auf, wenn eine durchgehende Festkörper-Elektrolytschicht, die von allen Speicherzellen geteilt wird, verwendet wird, und wenn eine kontinuierliche Top-Elektrodenschicht, die von allen Speicherzellen geteilt wird, auf der durchgehenden Festkörper-Elektrolytschicht angeordnet ist. Eine CBRAM-Vorrichtung, die eine durchgehende Festkörper-Elektrolytschicht und eine durchgehende Top-Elektrodenschicht aufweist, ist in 3 gezeigt.
  • 3 zeigt eine Ausführungsform 12 einer CBRAM-Vorrichtung, die eine Bottom-Elektrodenschicht 13 mit mehreren Bottomelektroden 14, eine durchgehende Top-Elektrodenschicht 15 sowie eine durchgehende Festkörper-Elektrolytschicht 16, die zwischen der Top-Elektrodenschicht 15 und der Bottom-Elektrodenschicht 13 angeordnet ist, aufweist. Jede Bottomelektrode 14 weist einen ersten Plug 141 und einen zweiten Plug 142 auf, die in dieser Reihenfolge übereinandergestapelt sind. Die zweiten Plugs 142 kontaktieren die Festkörper-Elektrolytschicht 16 direkt. Die Bottomelektroden 14 sind mittels einer ersten Isolationsschicht 181 und einer zweiten Isolationsschicht 182 , die in dieser Reihenfolge übereinandergestapelt sind, gegeneinander isoliert. Die Bottomelektrodenschicht 13, die Festkörper-Elektrolytschicht 16 sowie die Top-Elektrodenschicht 15 bilden zusammen eine Schichtverbund 17. Die ersten Plugs 141 sind durch erste Haftschichten 311 bedeckt mit Ausnahme von der Oberseiten, die die Festkörper-Elektrolytschicht 16 direkt konktaktieren. Die Unterseiten der ersten Plugs 141 sind mit den zweiten Plugs 142 , die unter den ersten Plugs 141 angeordnet sind, elektrisch verbunden, wobei die zweiten Plugs 142 durch zweite Haftschichten 312 bedeckt sind. Die Unterseiten der zweiten Plugs 142 sind (indirekt über die zweiten Haftschichten 312 ) mit ersten leitenden Kontakten 32 elektrisch verbunden (beispielsweise Polysiliziumkontakte), die sich durch eine Isolationsschicht 33, die unterhalb der ersten Isolationsschicht 181 angeordnet ist, hindurch in ein Substrat 34 hinein erstrecken. Bei den Übergängen zwischen dem leitenden Kontakten 32 und dem Substrat 34 sind Gebiete 35 innerhalb des Substrats 34 angeordnet, deren Leitungstyp dem Leitungstyp des Substrats 34 entgegengesetzt sind. Bitleitungen 36 sind innerhalb der ersten Isolationsschicht 181 ausgebildet. Weiterhin sind Wortleitungen 37 innerhalb der Isolationsschicht 33 ausgebildet. Die Bitleitungen 36 sind mit Gebieten 35, die innerhalb des Substrats 34 liegen, elektrisch verbunden, wobei der Leitungstyp der Gebiete 35 dem Leitungstyp des Substrats 34 entgegengesetzt ist. Die Bitleitungen 36 sind mit Gebieten 35 über zweite leitende Kontakte 38 elektrisch verbunden (beispielsweise Polysiliziumkontakte). Die Bitleitungen 36 sind mit leitenden Elementen 39 elektrisch verbunden (beispielsweise Polysiliziumkontakte), die sich zur oberen Oberfläche des Substrats 34 hin erstrecken, jedoch gegen das Substrat 34 mittels Isolationsschichten 40 (Gateisolationsschichten) isoliert. Des Weiteren sind Isolationsgebiete 41 innerhalb des Substrats 34 vorgesehen, die aus isolierendem Material bestehen, wobei die Isolationsgebiete 41 benachbarte Transistoren (aktive Gebiete) in dem Substrat 34 elektrisch trennen. Die leitenden Elemente 39 fungieren als Gates, die Gebiete 35 als Sourcegebiete und Draingebiete. Jede Bottomelektrode kann durch Auswählen einer Wortleitung 37 und einer Bitleitung 36 ausgewählt werden. In diesem Fall fließt ein Strom durch die ausgewählte Bottomelektrode 14, den entsprechenden ersten leitenden Kontakt 32, das Gebiet des Substrats 34, das unterhalb der ausgewählten Wortleitung 37 liegt, und den entsprechenden zweiten leitenden Kontakt 38 zur ausgewählten Bitleitung 36. Beispielsweise wird ein Strompfad 42 ausgebildet unter der Annahme, dass die Wortleitung 371 und die Bitleitung 361 ausgewählt werden. Jede Struktur, die einen ersten leitenden Kontakt 32, ein Gebiet des Substrats 34, das unterhalb der ausgewählten Wortleitung 37 liegt, einen zweiten leitenden Kontakt 38 sowie eine Bitleitung 36 aufweist, kann als Auswahlvorrichtung interpretiert werden.
  • Die Festkörperelektrolytschicht 16 kann in Festkörperelektrolyt-Zellengebiete 19 aufgeteilt werden, die jeweils zwischen der Topelektrodenschicht 15 und einer der Bottomelektroden 14 der Bottomelektrodenschicht 13 liegen, und in Festkörperelektrolyt-Zwischenzellengebiete 20 aufgeteilt werden, die zwischen den Festkörperelektrolyt-Zellengebieten 19 liegen. Wenn die linke der in 3 gezeigten Bottomelektroden 14 durch eine entsprechende Auswahleinrichtung ausgewählt wird, kann eine geeignete Programmierspannung an die Festkörperelektrolytschicht 16 angelegt werden, was einen leitenden Pfad 21 zur Folge hat, der sich von der Topelektrodenschicht 15 zur linken der Bottomelektroden 14 durch die Festkörperelektrolytschicht 16 hindurch erstreckt. Der leitende Pfad 21 repräsentiert ein Bit an Information („0” oder „1”), die in der CBRAM-Vorrichtung 12 gespeichert werden soll. Wenn der Abstand zwischen der linken und der rechten der Bottomelektroden 14 (d. h. der Abstand D zwischen zwei Speicherzellen) sehr klein wird, so kann ein leitender Pfad 22 zwischen der Festköperelektrolytschicht 16 ausgebildet werden, die das Festkörperelektrolyt-Zellengebiet 19 der linken Speicherzelle mit dem Festkörperelektrolyt-Zellengebiet 19 der rechten Speicherzelle verbindet, was Übersprechen zur Folge hat. Jedoch muss Übersprechen vermieden werden, um eine zuverlässige Betriebsweise der Zelle sowie gewünschte Speichereigenschaften der Zelle zu gewährleisten.
  • In der folgenden Beschreibung soll unter Bezugnahme auf 4 bis 9 eine Ausführungsform des erfindungsgemäßen Herstellungsverfahrens erörtert werden.
  • 4 zeigt ein Prozessstadium, das dem Prozessstadium der in 3 gezeigten CBRAM-Vorrichtung entspricht, mit der Ausnahme, dass alle Elemente oberhalb der Passivierungsschicht 24 fehlen, und dass die Festkörperelektrolytschicht 16 nicht mit leitendem Material dotiert ist.
  • 5 zeigt ein Prozessstadium, in dem eine Niederstromschicht 23 auf der Abdeckschicht 24 ausgebildet worden ist.
  • 6 zeigt ein Prozessstadium, in dem die Widerstandsschicht 23 strukturiert worden ist (beispielsweise unter Verwendung eines Lithographieprozesses). Die Widerstandsschicht 23 ist so strukturiert, dass lediglich ein Teil jedes Festkörperelektrolyt-Zellengebiets 19 mit der Widerstandsschicht 23 bedeckt ist.
  • 7 zeigt ein Prozessstadium, in dem reduzierendes Material 25 in die Festkörperelektrolyt-Zwischenzellgebiete 20 unter Verwendung der strukturierten Widerstandsschicht 23 als Maske eingebracht wurde. Das reduzierende Material 25 kann beispielsweise Sauerstoff sein. Optional kann ein Wärmebehandlungsprozess durchgeführt werden, nachdem das reduzierende Material 25 in die Festkörperelektrolyt-Zellengebiete 19 eingeführt wurde. Wie 7 entnommen werden kann, durchsetzt das reduzierende Material 25 die äußeren Teile der Festkörperelektrolyt-Zellengebiete 19. Das Ausmaß des Durchsetzens der äußeren Teile der Festkörperelektrolyt-Zellengebiete 19 kann beispielsweise durch die Dauer und Intensität des Wärmebehandlungsprozesses gesteuert werden.
  • 8 zeigt ein Prozessstadium, in dem metallisches Material (beispielsweise Silber) 26 in die Festkörperelektrolyt-Zellengebiete 19 eingeführt wurde. Der Einführprozess kann beispielsweise ausgeführt werden unter Verwendung einer Maskenschicht (hier nicht gezeigt), die lediglich die Festkörperelektrolyt-Zwischenzellgebiete 20 bedeckt. Des Weiteren wurde eine dielektrische Schicht 27 auf der Abdeckschicht 24 vorgesehen, und die strukturierte Widerstandsschicht 23 wurde entfernt.
  • 9 zeigt ein Prozessstadium, in dem eine Metallverdrahtungsschicht 28 bereitgestellt wurde, die über Vias 29 mit der Abdeckschicht 24 verbunden sind. Erste bis dritte Teile 281 bis 283 der Metallverdrahtungsschicht 28 sind voneinander über erstes Isoliermaterial 301 , zweites Isoliermaterial 302 (beispielsweise SiO2 oder Si3N4) sowie drittes Isoliermaterial 303 isoliert.
  • Weitere Standardprozesse („Back-End-Of-Line-Prozesse”) können ausgeführt werden, um die Vorrichtung fertig zu stellen.
  • In der folgenden Beschreibung soll unter Bezugnahme auf 10 bis 15 eine weitere Ausführungsform des erfindungsgemäßen Herstellungsverfahrens erörtert werden.
  • 10 zeigt ein Prozessstadium, das dem in 4 gezeigten Prozessstadium sehr ähnelt. Der einzige Unterschied ist, dass die Festkörperelektrolytschicht 16 bereits metallisches Material 26 (metallische Einschlüsse) aufweist, die beispielsweise während des Herstellungsverfahrens der Festkörperelektrolytschicht 16 in die Festkörperelektrolytschicht 16 eingeführt worden sein können, d. h. beispielsweise während des Herstellungsprozesses des Schichtverbunds 17. Auf diese Art und Weise wird sichergestellt, dass die Festkörperelektrolytschicht 16 gleichförmige chemische Eigenschaften sowie gleichförmige physikalische Eigenschaften aufweist. Der prozentuale Anteil des metallischen Materials 26 kann beispielsweise innerhalb eines Bereichs von 20% bis 30% liegen. Jedoch ist die Erfindung nicht hierauf beschränkt.
  • 11 zeigt ein Prozessstadium, in dem eine Widerstandsschicht 23 auf der Abdeckschicht 24 ausgebildet wurde.
  • 12 zeigt ein Prozessstadium, in dem die Widerstandsschicht 23 so strukturiert worden ist, dass die strukturierte Widerstandsschicht 23 lediglich Teile der Festkörperelektrolyt-Zellengebiete 19 bedeckt. Der Strukturierungsprozess kann beispielsweise unter Verwendung eines Lithographieprozesses ausgeführt werden.
  • 13 zeigt ein Prozessstadium, in dem reduzierendes Material 25 in die Festkörperelektrolyt-Zwischenzellgebiete 20 eingeführt wurde unter Verwendung der strukturierten Widerstandsschicht 23 als Maske. Das reduzierende Material 25 kann beispielsweise Sauerstoff sein. Optional kann ein Wärmebehandlungsprozess ausgeführt werden, nachdem das Material 25 in die Festkörperelektrolyt-Zellengebiete 19 eingeführt worden ist. Wie 7 entnommen werden kann, durchsetzt reduzierendes Material 25 die äußeren Teile der Festkörperelektrolyt-Zellengebiete 19. Das Ausmaß des Durchsetzens der äußeren Teile der Festkörperelektrolyt-Zellengebiete 19 kann über die Dauer und Intensität des Wärmebehandlungsprozesses gesteuert werden.
  • 14 zeigt ein Prozessstadium, in dem die strukturierte Widerstandsschicht 23 entfernt worden ist, und eine dielektrische Schicht 27 auf der Passivierungsschicht 24 vorgesehen wurde.
  • 15 zeigt ein Prozessstadium, in dem eine Metallverdrahtungsschicht 28 vorgesehen wurde, die über Vias 29 mit der Passivierungsschicht 24 verbunden ist. Erste bis dritte Teile 281 bis 283 der Metallverdrahtungsschicht 28 sind mittels eines isolierenden Materials 13 voneinander isoliert.
  • Es können weitere Standardprozesse („Back-End-Of-Line-Prozesse”) durchgeführt werden, um die Vorrichtung fertig zu stellen.
  • 16 zeigt eine schematische Querschnittsdarstellung einer Ausführungsform der erfindungsgemäßen Festkörperelektrolyt-Speichervorrichtung. Eine Festkörperelektrolyt-Speichervorrichtung 50 weist eine Mehrzahl von Festkörperelektrolyt-Speicherzellen 43 auf, wobei die Festkörperelektrolyt-Speicherzellen 43 eine gemeinsame durchgehende Festkörperelektrolytschicht 16 teilen, die Festkörperelektrolyt-Zellengebiete 19 sowie Festkörperelektrolyt-Zwischenzellengebiete 20 aufweist, wobei die Festkörperelektrolyt-Zwischenzellengebiete 20 mit reduzierendem Material dotiert sind.
  • 17 zeigt ein Flussdiagramm einer Ausführungsform des erfindungsgemäßen Verfahrens. Das Verfahren weist einen ersten Prozess P1 auf, in dem eine Festkörperelektrolyt-Speichervorrichtung mit einer Mehrzahl von Festkörperelektrolyt-Speicherzellen bereitgestellt wird, wobei die Festkörperelektrolyt-Speicherzellen eine gemeinsame, durchgehende Festkörperelektrolytschicht teilen, die Festkörperelektrolyt-Zellengebiete und Festkörperelektrolyt-Zwischenzellengebiete aufweist. In einem zweiten Prozess P2 wird reduzierendes Material in die Festkörperelektrolyt-Zwischenzellengebiete eingebracht.
  • In der folgenden Beschreibung sollen weitere Aspekte der Erfindung erläutert werden.
  • Gemäß einer Ausführungsform weisen CBRAM-Zellen eine Anode A, einen Ionenleiter I sowie eine Kathode C auf. Die drei Teile (A, I, C) bilden ein über den Widerstand schaltbares Speicherelement aus, dessen Leitfähigkeit drei verschiedene Zustände repräsentiert („0”, „1” oder sogar mehrere Speicherzustände). Um den Speicherzustand des Speicherelements festzustellen, wird der Strom untersucht, der nach Anlegen einer konstanten Lesespannung ULese resultiert.
  • CBRAM-Vorrichtungen basieren auf dem Ausbilden bzw. Zerstören von leitenden Pfaden („Brücken”), die durch ein Metall innerhalb einer mit metalldotierten Chalkogenid-Glasmatrix ausgebildet werden bei Anlegen einer Spannung, die größer als eine bestimmte positive Schwellenwertspannung ist, um die Brücke auszubilden oder größer (negativer) als eine bestimmte negative Schwellenwertspannung ist, um die Brücke zu löschen. Die Information, die in dieser Brücke gespeichert ist, kann unter Verwendung einer Zwischenspannung gelesen werden. Verglichen zu aktuellen Technologien (beispielsweise DRAM, Flash) ermöglicht die CBRAM-Technik kontinuierliches Herunterskalieren auf sehr kleine Feature-Größen (weniger als 20 nm). Weitere Vorteile sind die Nichtvolatilität, die kurze Programmierzeit sowie der niedrige Energieverbrauch.
  • Gemäß einer Ausführungsform der Erfindung wird eine Möglichkeit für das Integrieren einer 1T1R-CBRAM-Architektur mit gemeinsamer Topelektrode bereitgestellt, die Übersprechen zwischen zwei benachbarten Zellen vermeidet. Die aktiven Zellen des Speicherarrays weisen ein Materialgebiet gemeinsamen Chalkogenids sowie eine gemeinsame Topelektrode aus Metall auf, wobei jede individuelle Zelle beispielsweise über einen einzelnen Auswahltransistor adressiert werden kann.
  • Ein Ziel der Erfindung ist, CBRAM-Vorrichtungen bereitzustellen, die mit momentan erhältlichen nichtvolatilen FLASH-Speicherprodukten konkurrieren können, was die Speicherdichte anbelangt. Um eine große Anzahl von Speicherzellen auf einem Chipgebiet unterzubringen, kann eine Kreuzungsarchitektur zum Einsatz kommen. Des Weiteren können 1TnR-Architekturen zum Einsatz kommen.
  • Gemäß einer Ausführungsform der Erfindung wird ein einfacher Weg aufgezeigt, eine große Anzahl von CBRAM-Zellen in einen CMOS-Prozess („Complementary Metal Oxide Semiconductor”) zu integrieren. In dieser Ausführungsform können Sauerstoffablagerungen in einer Chalkogenid-Glasschicht ausgebildet werden. Die Chalkogenid-Glasschicht wird nicht innerhalb des Speicherarraygebiets geätzt, sondern ist vielmehr ein großer, über das gesamte Speicherarray hinweg durchgehender Film. Dies impliziert den Vorteil, nicht dazu gezwungen zu sein, die Zellen mit einem minimalen Feature-Pitch zu ätzen. Die Sauerstoff-Ablagerungen verhindern unerwünschtes Übersprechen in dem durchgehenden Chalkogenidfilm, da das oxidierte Glas keine kritischen Silbermengen lösen kann. Des Weiteren ist die Ionenbeweglichkeit stark eingeschränkt, indem bestimmte Sauerstoffmengen der Chalkogenid-Glasschicht zugeführt werden. Durch chemisches Modifizieren der durchgehenden Chalkogenid-Glasschicht kann daher unerwünschtes Überdiffundieren zwischen benachbarten Zellen verhindert werden, selbst wenn von Null verschiedene Spannungen zwischen benachbarten Zellen auftreten oder (aufgrund von Kopplungseffekten) Potenzialdifferenzen zwischen benachbarten Zellen auftreten. Unter Verwendung dieses Ansatzes kann die Diffusion von Silber in die Zwischenzellengebiete verringert oder signifikant reduziert werden.
  • Gemäß einer Ausführungsform der Erfindung wird ein durchgehendes aktives Material (beispielsweise eine Chalkogenidverbindung Ge-S) verwendet, das von einer großen Anzahl an CBRAM-Zellen geteilt wird. Ein zweites Material (beispielsweise Sauerstoff) wird eingebracht, das die aktive Matrix so modifiziert, dass die Löslichkeit und/oder die Mobilität der mobilen Ionen (beispielsweise Silber (Ag+) signifikant reduziert werden.
  • Zwei Integrationsflüsse sind in den Figuren angedeutet. Gemäß einer Ausführungsform der Erfindung wird für das Integrationskonzept die CBRAM-Zelle so designed, dass diese in einem „Speicherelement über Bitleitungskonzept” existiert. Dies bedeutet, dass die Zelle auf einen Kontakt vorgesehen wird („Knotenkontakt”), der direkt mit dem Auswahltransistor in dem Substrat elektrisch verbunden ist.
  • Gemäß einer Ausführungsform der Erfindung werden, nachdem die üblichen „Front-End-Of-Line(FEOL)”-Prozesse durchgeführt worden sind, die CC-Plugs lithographisch definiert, geätzt und gefüllt unter Verwendung eines Polysiliziumprozesses und dann planarisiert unter Verwendung eines chemisch-mechanischen Polierprozesses (CMP). Typischerweise existiert ein zweiter Plug (CP-W-plug), der entweder aus Silizium oder Wolfram besteht. Die so genannte SC-Schicht (die W-Plugs in Siliziumnitrid enthält) wird dazu benutzt, um die CP-Kontakte neu zu verteilen. Das Siliziumnitrid dient als Diffusionsbarriere gegen unerwünschte aus Diffusion von Silber oder Chalkogenidmaterial.
  • Danach wird Chalkogenidmaterial abgeschieden (beispielsweise Ge-S, Ge-Se oder ein ähnliches geeignetes Festkörperelektrolyt-Material), wobei die Abscheidung auf der polierten Oberfläche erfolgt. Nach Abscheiden dieses Materials kann ein Ofenprozess ausgeführt werden, um die Eigenschaften des Chalkogenidmaterials zu modifizieren oder zu optimieren. Das Abscheiden des Chalkogenidmaterials auf einer ebenen Oberfläche ist sehr nützlich (insbesondere für nichtkonforme Abscheidemethoden wie beispielsweise das Sputtern), da die Zusammensetzung sowie die Eigenschaften des Chalkogenidmaterials auf eine verlässlichere Art und Weise leichter gesteuert werden können.
  • Um eine übermäßige Interaktion bei der Oberfläche des undozierten Chalkogenidfilms sowie des „reaktiven” Topelektrodenmaterials zu vermeiden, kann es notwendig sein, eine dünne Schnittstellenschicht (beispielsweise Titanium (Ti) oder Tantal (Ta)) einzuführen. Die Dicke dieser Schnittstellenschicht kann sehr gering ausfallen (beispielsweise weniger als 5 nm oder sogar weniger als 1 nm), um nicht als Diffusionsbarriere zu wirken, da der atomare Austausch von Material zwischen der Chalkogenidschicht und der Topelektrodenschicht, die als Reservoir für die mobile Ionenspezies fungiert, nicht komplett unterdrückt werden sollte.
  • Es existieren unterschiede Möglichkeiten, um hinsichtlich der mobilen Ionenspezies einen diffusionsverhindernden Effekt zwischen benachbarten Zellen zu bewirken:
  • a) Ionenimplantation
  • Ionenimplantation von Sauerstoffionen kann ausgeführt werden unter Verwendung einer niedrigen Spannung und eines hohen Stroms, mit niedrigen Implantationsenergien E << 1MeV, E < 100 kev, oder E < 10keV, jedoch mit hohen Implantationsdosen D >> 1012/cm2, oder D > 1013/cm2, bei Raumtemperatur (d. h. 15°C bis 50°C), Strömen von 0,1 μA/cm2 bis 10 μA/cm2. Dies ermöglicht, die Chalkogenidmatrix ausreichend zu modifizieren, um deren physikalische und chemische Eigenschaften zu ändern. Gemäß einer Ausführungsform der Erfindung existieren in dem Chalkogenidfilm wenigstens 1 ppm an diffusionshindernder atomarer Spezies (beispielsweise Sauerstoff), gemäß einer Ausführungsform der Erfindung mehr als 1 at%.
    • b) Das Dotieren des Chalkogenidmaterials mit verhindernder Spezies, um zu verhindern, dass die Metallionen lateral von einer Zelle zur nächsten wandern. Der Sauerstoff kann in die Chalkogenidmatrix diffundiert werden, indem Sauerstoff aus einer benachbarten Schicht extrahiert wird. Beispielsweise kann eine Unterschicht aus SiN so dotiert/vorgesehen sein, die große Mengen an Sauerstoff enthält. Der überschüssige Sauerstoff neigt dazu, in die Chalkogenidschicht zu diffundieren, sobald geeignete Diffusionsbedingungen (Wärmebehandlung) innerhalb des Materialstapels vorliegen. Das Erhitzen in einem Ofen oder ein sehr schnelles thermisches Erwärmen („Rapid-Thermal-Annealing” (RTA/RTP)) kann zum Einsatz kommen. Außerdem ist der Einsatz einer „selektiven” Oxidation möglich, indem bestimmte Gebiete auf dem Substrat (Chalkogenidmaterial) mittels Abscheiden eines Schutzfilms und Entfernen von bestimmten Teilen des Schutzfilms geschützt werden. Dann kann ein Wärmebehandlungsprozess ausgeführt werden, um den Oxidationsprozess auszuführen. Nachdem der Oxidationsprozess ausgeführt wurde, kann der Schutzfilm entfernt werden.
  • b) Plasmabehandlung (beispielsweise Plasmaoxidation)
  • Eine weitere Möglichkeit, ein Gebiet mit verringerter Ionenbeweglichkeit auszubilden, ist, bestimmte Gebiete auf dem Substrat zu schützen (die nicht modifiziert werden sollen), indem ein Film abgeschieden wird und dieser strukturiert wird bzw. ein strukturierter Film abgeschieden wird (die Strukturierung kann beispielsweise mittels eines Ätzprozesses erfolgen), und anschließend die nicht geschützten Gebiete auf dem Substrat modifiziert werden, indem diese einem Plasma ausgesetzt werden. Bestimmte gasförmige Verbindungen können dem Plasma beigemischt werden (beispielsweise O2, O3, H2O, NO, NO2, SO2, SO, CO, CO2 oder andere Sauerstoff enthaltende Gase). Das Hauptplasmagas kann ein inertes Gas sein (wie beispielsweise Ar, He, Kr, Ne, Xe). Der Schutzfilm kann nach Ausführen der Plasmabehandlung entfernt werden.
  • Gemäß einer Ausführungsform der Erfindung wird ein CBRAM-Zellenarray hergestellt, in dem eine ternäre (insitumetalldotierte) Chalkogenidschicht abgeschieden wird, beispielsweise Ag-Ge-S oder Ag-Ge-Se, die eine geeignete Menge an metallischen Inklusionen enthält, um als Ionenleiterfilm zu fungieren. Dies kann beispielsweise mittels Co-Sputtern oder Sputtern von einem ternären Target erfolgen. In diesem Fall ist kein (oder lediglich ein vernachlässigbares) zusätzliches Dotieren des Chalkogenidmaterials mit Metall erforderlich, nachdem der Abscheideprozess abgeschlossen ist. In dieser Ausführungsform ist das oben erwähnte Verfahren des selektiven Implantierens einer diffusionshindernden Schicht eine geeignete Möglichkeit, Übersprechen zwischen benachbarten Zellen zu vermeiden. Dies resultiert daher, dass Sauerstoff in die Chalkogenid-Filme eingebracht wird, indem die chemischen Bindungen der Ge- und S-Atome modifiziert werden (S wird durch O ersetzt, um GeOx auszubilden), womit die Ionenleiter-Eigenschaften des quaternären Films stark modifiziert werden.
  • Nachdem der aktive Materialstapel abgedeckt worden ist, kann eine Standardversion (oder Niedrigtemperaturversion) eines typischen Back-End-Of-Line-Prozesses dazu genutzt werden, um die Integration abzuschließen. Zu diesem Zweck können zwei oder mehr Verdrahtungsschichten verwendet und geeignete Viakontakte durch die dielektrischen Schichten vorgesehen werden, um die erforderliche mikroelektronische Schaltung herzustellen. Eine Passivierungsschicht kann hinzugefügt werden, um ein Altern der Chipschaltung durch externe Einflüsse (Feuchtigkeit und dgl.) zu vermeiden.
  • Im Rahmen der Erfindung beinhalten die Begriffe ”verbunden” und ”gekoppelt” sowohl direktes als auch indirektes Verbinden bzw. Koppeln.
  • Im Rahmen dieser Erfindung ist Chalkogenid-Material zu verstehen als Beispiel einer beliebigen Verbindung, die Schwefel, Selen, Germanium und/oder Tellur enthält.
  • Gemäß einer Ausführungsform der Erfindung ist das Festkörperelektrolytmaterial beispielsweise eine Verbindung, die aus einem Chalkogenid und zumindest einem Metall der Gruppe I oder Gruppe II des Periodensystems besteht, beispielsweise Arsen-Trisulfid-Silber. Alternativ enthält das Chalkogenid-Material Germaniumsulfid (GeS), Germaniumselenid (GeSe), Wolframoxid (WOx), Kupfersulfid (CuS) oder ähnliches.
  • Weiterhin kann das Festkörperelektrolyt-Material aus einem Chalkogenid-Material hergestellt sein, das Metallionen enthält, wobei die Metallionen ein Metall sein können, das aus einer Gruppe gewählt ist, die aus Silber, Kupfer und Zink besteht bzw. aus einer Kombination oder einer Legierung dieser Metalle.
  • Gemäß einer Ausführungsform der Erfindung weisen die reaktiven Elektroden der CBRAM-Zellen Silber (Ag) oder Kupfer (Cu) auf.
  • Gemäß einer Ausführungsform der Erfindung weist der Festkörperelektrolyt der CBRAM-Zellen Metall(M)-dotierte (beispielsweise Ag oder Cu), halbleitende Materialien auf (beispielsweise Chalcogenide-Glas(=ChG) mit M-Ch-Ablagerungen).
  • Gemäß einer Ausführungsform der Erfindung weisen die inerten Elektroden der CBRAM-Zellen Nickel (Ni), Platin (Pt), Wolfram (W), oder Ähnliches auf.
  • Gemäß einer Ausführungsform der Erfindung weist der Metall-/Halbleiterkontakt M-Ch-Ablagerungen in einer hochresistiven Matrix auf, wobei die M-X-Ablagerungen als Metallionen-Donator für die ChG-Matrix fungieren.
  • Gemäß einer Ausführungsform der Erfindung kann eine bestimmte Menge an Metall M in der inerten ChG-Matrix gelöst werden, womit ChG:M ausgebildet wird. Die Menge des in der Matrix gelösten Metalls M legt den Widerstand und damit den Speicherzustand der Speicherzelle fest.
  • Gemäß einer Ausführungsform der Erfindung ist für M-Ch-ChG-basierende CBRAM-Vorrichtungen die typische Ablagerungsdichte D nahe dem Perkulierungsschwellenwert der Ablagerungen: d(M-Ch) = 5 nm, aM-CH,m-Ch = 2 nm, wobei aM-CH,m-Ch die Größe metallreicher Ablagerungen darstellt.
  • 1
    erste Elektrode
    2
    zweite Elektrode
    3
    Festkörperelektrolytblock
    4
    erste Oberfläche
    5
    zweite Oberfläche
    6
    Isolationsstruktur
    7
    leitende Brücke
    8
    Cluster
    10
    Teberam-Zellenarray
    11
    Speicherzelle
    12
    CBRAM-Vorrichtung
    13
    Bottomelektrodenschicht
    14
    Bottomelektrode
    15
    Topelektrodenschicht
    16
    Ionenleiterschicht
    17
    Schichtverbund
    18
    Isolationsschicht
    19
    Ionenleiter-Zellengebiet
    20
    Ionenleiter-Zwischenzellengebiet
    21
    leitender Pfad
    D
    Abstand
    22
    Leitender Pfad
    23
    Widerstandsschicht
    24
    Passivierungsschicht
    25
    reduzierendes Material
    26
    metallisches Material
    27
    dielektrische Schicht
    28
    Metallverdrahtungsebene
    29
    Via
    30
    isolierendes Material
    31
    Haftschicht
    32
    leitende Kontakte
    33
    Isolationsschicht
    34
    Substrat
    35
    Gebiet
    36
    Bitleitung
    37
    Wortleitung
    38
    leitende Kontakte
    39
    leitende Kontakte
    40
    Isolationsschicht
    41
    Isolationsgebiet
    42
    Strompfad
    43
    Speicherzelle
    50
    CBRAM-Vorrichtung

Claims (29)

  1. Verfahren zum Herstellen einer Festkörperelektrolyt-Speichervorrichtung, die eine Mehrzahl von Festkörperelektrolyt-Speicherzellen aufweist, wobei das Verfahren aufweist: • Herstellen eines Schichtverbunds mit einer ersten Elektrodenschicht, einer zweiten Elektrodenschicht sowie einer durchgehenden Festkörperelektrolytschicht, die zwischen der ersten Elektrodenschicht und der zweiten Elektrodenschicht angeordnet ist und mobile Ionen enthält oder aufnehmen kann, die für das Ausbilden leitender Pfade innerhalb der Festkörperelektrolytschicht verantwortlich sind, wobei die erste Elektrodenschicht mindestens eine erste Elektrode, die zweite Elektrodenschicht eine Mehrzahl von zweiten Elektroden, und die durchgehende Festkörperelektrolytschicht Festkörperelektrolyt-Zellengebiete und Festkörperelektrolyt-Zwischenzellengebiete aufweisen, und wobei jedes der Festkörperelektrolyt-Zellengebiete zwischen einer ersten Elektrode und einer zweiten Elektrode angeordnet ist, und die Festkörperelektrolyt-Zwischenzellengebiete zwischen den Festkörperelektrolyt-Zellengebieten angeordnet sind, und • Einführen von Material, das die Löslichkeit und/oder die Mobilität mobiler Ionen im Vergleich zu denen in den Festkörperelektrolyt-Zellengebieten reduziert, in die Festkörperelektrolyt-Zwischenzellengebiete.
  2. Verfahren nach Anspruch 1, wobei das Einführen des Materials in die durchgehende Festkörperelektrolytschicht einen Ionenimplantationsprozess aufweist.
  3. Verfahren nach Anspruch 2, wobei der Ionenimplantationsprozess durchgeführt wird unter Verwendung von Implantationsenergien, die niedriger als 10 keV sind.
  4. Verfahren nach Anspruch 2 oder 3, wobei der Ionenimplantationsprozess bei Raumtemperatur ausgeführt wird.
  5. Verfahren nach einem der Ansprüche 2 bis 4, wobei der Ionenimplantationsprozess unter Verwendung einer Implantationsmaske durchgeführt wird, die die Festkörperelektrolyt-Zellengebiete bedeckt.
  6. Verfahren nach einem der Ansprüche 2 bis 5, wobei die Festkörperelektrolytschicht nach dem Ionenimplantationsprozess einem Wärmebehandlungsprozess unterzogen wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei das Einführen des Materials in die Festkörperelektrolyt-Zwischenzellgebiete einen Diffusionsprozess beinhaltet.
  8. Verfahren nach Anspruch 7, wobei der Diffusionsprozess einen Wärmebehandlungsprozess aufweist, dem wenigstens eine Schicht, die benachbart zur Festkörperelektrolytschicht angeordnet ist, und die Material enthält, das die Löslichkeit und/oder Beweglichkeit mobiler Ionen reduziert, unterzogen wird.
  9. Verfahren nach Anspruch 8, wobei die Schicht, die das Material enthält, eine Siliziumnitridschicht (SiN) aufweist, die innerhalb der zweiten Elektrodenschicht in Gebieten angeordnet ist, die den Festkörperelektrolyt-Zwischenzellgebieten gegenüber liegen.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei das Einführen des Materials in die Festkörperelektrolyt-Zwischenzellgebiete einen Plasmabehandlungsprozess aufweist.
  11. Verfahren nach Anspruch 10, wobei der Plasmabehandlungsprozess einen Prozess aufweist, bei dem die Festkörperelektrolyt-Zwischenzellgebiete einem Plasma ausgesetzt werden.
  12. Verfahren nach Anspruch 11, wobei die Festkörperelektrolyt-Zellengebiete mit einem Schutzfilm bedeckt werden, bevor die Festkörperelektrolyt-Zwischenzellgebiete dem Plasma ausgesetzt werden, so dass die Festkörperelektrolyt-Zellengebiete vor dem Einfluss des Plasmas bei der Plasmabehandlung geschützt sind.
  13. Verfahren nach Anspruch 11 oder 12, wobei das Plasma ein Hauptgas aufweist, das wenigstens eines der Elemente Argon, Helium, Krypton, Neon und Xenon aufweist, und ein Komponentengas aufweist, das wenigstens eines der gasförmigen Komponenten O2, O3, H2O, NO, NO2, SO2, SO, CO und CO2 aufweist.
  14. Verfahren nach einem der Ansprüche 1 bis 13, wobei die Festkörperelektrolytschicht Chalkogenid aufweist.
  15. Verfahren nach einem der Ansprüche 1 bis 14, wobei das Material, das die Löslichkeit und/oder Beweglichkeit mobiler Ionen reduziert, Sauerstoff aufweist.
  16. Verfahren nach einem der Ansprüche 1 bis 15, wobei die mobilen Ionen Silberionen umfassen.
  17. Verfahren nach einem der Ansprüche 1 bis 16, wobei die Menge an Material zur Reduzierung der Löslichkeit oder Mobilität mobiler Ionen so gewählt wird, dass eine Konzentration des Materials, das die Löslichkeit oder Beweglichkeit mobiler Ionen reduziert, innerhalb der Festkörperelektrolyt-Zwischenzellgebiete wenigstens 1 Teil pro Million Teile beträgt.
  18. Verfahren nach einem der Ansprüche 1 bis 16, wobei die Menge an Material, durch das die Löslichkeit oder Mobilität mobiler Ionen reduziert wird, so gewählt wird, dass eine Konzentration des Materials innerhalb der Festkörperelektrolyt-Zwischenzellgebiete größer als 1 Atom prozent ist.
  19. Verfahren nach einem der Ansprüche 1 bis 18, wobei metallisches Material in die Festkörperelektrolyt-Zellengebiete eingebracht wird.
  20. Verfahren nach Anspruch 19, wobei metallisches Material in die Festkörperelektrolyt-Zellengebiete unter Verwendung eines Ionenimplantationsprozesses eingebracht wird.
  21. Verfahren nach Anspruch 20, wobei die Verwendung eines Ionenimplantationsprozesses die Verwendung einer Implantationsmaske aufweist, die die durchgehende Festkörperelektrolytschicht so bedeckt, dass die Festkörperelektrolyt-Zellengebiete der Festkörperelektrolytschicht frei liegen.
  22. Verfahren nach Anspruch 20 oder 21, wobei das Einführen des metallischen Materials in die Festkörperelektrolyt-Zellengebiete einen Diffusionsprozess beinhaltet.
  23. Verfahren nach einem der Ansprüche 20 bis 22, wobei das Einführen von metallischem Material in die Festkörperelektrolyt-Zellengebiete unter Verwendung eines Plasmabehandlungsprozesses erfolgt.
  24. Verfahren nach einem der Ansprüche 1 bis 23, wobei die erste Elektrodenschicht eine Topelektrodenschicht, und die zweite Elektrodenschicht eine Bottomelektrodenschicht ist.
  25. Verfahren nach einem der Ansprüche 1 bis 24, wobei die erste Elektrodenschicht eine einzelne durchgehende erste Elektrode aufweist.
  26. Festkörperelektrolyt-Speichervorrichtung mit einer Mehrzahl von Festkörperelektrolyt-Speicherzellen, wobei die Festkörperelektrolyt-Speichervorrichtung aufweist: • eine erste Elektrodenschicht, die wenigstens eine erste Elektrode aufweist, • eine zweite Elektrodenschicht, die eine Mehrzahl von zweiten Elektroden aufweist, und • eine durchgehende Festkörperelektrolytschicht, die zwischen der ersten Elektrodenschicht und der zweiten Elektrodenschicht angeordnet ist und mobile Ionen enthält oder aufnehmen kann, die für das Ausbilden leitender Pfade innerhalb der Festkörperelektrolytschicht verantwortlich sind, wobei die durchgehende Festkörperelektrolytschicht Festkörperelektrolyt-Zellengebiete aufweist, die zwischen einer ersten Elektrode und einer zweiten Elektrode angeordnet sind, und Festkörperelektrolyt-Zwischenzellengebiete aufweist, die zwischen den Festkörperelektrolyt-Zellengebieten angeordnet sind, wobei die Festkörperelektrolyt-Zwischenzellgebiete mit Material dotiert sind, das die Löslichkeit und/oder Beweglichkeit mobiler Ionen im Vergleich zu denen in den Festkörperelektrolyt-Zellengebieten reduziert.
  27. Speichervorrichtung nach Anspruch 26, wobei das Material, das die Löslichkeit und/oder Beweglich mobiler Ionen reduziert, Sauerstoff beinhaltet.
  28. Speichervorrichtung nach Anspruch 26 oder 27, wobei eine Konzentration des Materials, das die Löslichkeit und/oder Beweglichkeit mobiler Ionen reduziert, innerhalb der Festkörperelektrolyt-Zwischenzellgebiete wenigstens 1 ppm beträgt.
  29. Speichervorrichtung nach Anspruch 26 oder 27, wobei die Konzentration des Materials, das die Löslichkeit oder Mobilität mobiler Ionen reduziert, innerhalb der Festkörperelektrolyt-Zwischenzellgebiete wenigstens 1 at% beträgt.
DE102007004639A 2006-09-29 2007-01-30 Verfahren zum Herstellen einer Festkörperelektrolyt-Speichervorrichtung sowie Festkörperelektrolyt-Speichervorrichtung Expired - Fee Related DE102007004639B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/541,391 2006-09-29
US11/541,391 US7658773B2 (en) 2006-09-29 2006-09-29 Method for fabricating a solid electrolyte memory device and solid electrolyte memory device

Publications (2)

Publication Number Publication Date
DE102007004639A1 DE102007004639A1 (de) 2008-04-03
DE102007004639B4 true DE102007004639B4 (de) 2010-04-15

Family

ID=39134572

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007004639A Expired - Fee Related DE102007004639B4 (de) 2006-09-29 2007-01-30 Verfahren zum Herstellen einer Festkörperelektrolyt-Speichervorrichtung sowie Festkörperelektrolyt-Speichervorrichtung

Country Status (2)

Country Link
US (1) US7658773B2 (de)
DE (1) DE102007004639B4 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004029436B4 (de) * 2004-06-18 2009-03-05 Qimonda Ag Verfahren zum Herstellen eines Festkörperelektrolytmaterialbereichs
KR100855975B1 (ko) * 2007-01-30 2008-09-02 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
US8083953B2 (en) 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8557128B2 (en) 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US7888228B2 (en) * 2007-04-05 2011-02-15 Adesto Technology Corporation Method of manufacturing an integrated circuit, an integrated circuit, and a memory module
US7959975B2 (en) 2007-04-18 2011-06-14 Micron Technology, Inc. Methods of patterning a substrate
US8294139B2 (en) 2007-06-21 2012-10-23 Micron Technology, Inc. Multilayer antireflection coatings, structures and devices including the same and methods of making the same
US8097175B2 (en) 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
US8372295B2 (en) 2007-04-20 2013-02-12 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
US8404124B2 (en) 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
US8080615B2 (en) 2007-06-19 2011-12-20 Micron Technology, Inc. Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide
US20090140232A1 (en) * 2007-11-30 2009-06-04 Klaus-Dieter Ufert Resistive Memory Element
US8999492B2 (en) 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
US8101261B2 (en) 2008-02-13 2012-01-24 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
US8425982B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
US8426313B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8114301B2 (en) 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
WO2011136806A1 (en) * 2010-04-30 2011-11-03 Hewlett-Packard Development Company, L.P. Ionic devices with interacting species
JP2012186316A (ja) * 2011-03-04 2012-09-27 Sony Corp 記憶素子および記憶装置
US8900963B2 (en) 2011-11-02 2014-12-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and related structures
US9006075B2 (en) 2011-11-17 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor devices including such cells, and methods of fabrication
US9087699B2 (en) 2012-10-05 2015-07-21 Micron Technology, Inc. Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure
US9202846B2 (en) * 2013-03-22 2015-12-01 Kabushiki Kaisha Toshiba Resistance random access memory device
US9229328B2 (en) 2013-05-02 2016-01-05 Micron Technology, Inc. Methods of forming semiconductor device structures, and related semiconductor device structures
US9177795B2 (en) 2013-09-27 2015-11-03 Micron Technology, Inc. Methods of forming nanostructures including metal oxides
US9997700B2 (en) * 2014-05-01 2018-06-12 Carnegie Mellon University Deterministic seeding of switching filament in oxide-based memristive devices
US10833270B1 (en) 2019-05-07 2020-11-10 International Business Machines Corporation Lateral electrochemical cell with symmetric response for neuromorphic computing
WO2023205698A2 (en) * 2022-04-19 2023-10-26 The Regents Of The University Of Colorado, A Body Corporate Improved solid-state ionic conducting materials and methods of making the same
CN115036420A (zh) * 2022-08-15 2022-09-09 中国电子科技集团公司第五十八研究所 一种新型cbram器件的制备方法及其结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040157417A1 (en) * 2002-08-29 2004-08-12 Moore John T. Methods to form a memory cell with metal-rich metal chalcogenide
US20050167787A1 (en) * 2004-02-04 2005-08-04 Hewlett-Packard Development Company, L.P. Intellectual Property Administraion Memory array
DE102005001253A1 (de) * 2005-01-11 2006-07-20 Infineon Technologies Ag Speicherzellenanordnung, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5494762A (en) * 1992-01-16 1996-02-27 Nippondenso Co., Ltd. Non-aqueous electrolyte lithium secondary cell
US6306509B2 (en) * 1996-03-21 2001-10-23 Showa Denko K.K. Ion conductive laminate and production method and use thereof
US7008564B2 (en) * 2002-07-11 2006-03-07 Battelle Energy Alliance, Llc Cured composite materials for reactive metal battery electrolytes
US7244526B1 (en) * 2003-04-28 2007-07-17 Battelle Memorial Institute Solid oxide fuel cell anodes and electrodes for other electrochemical devices
KR100532503B1 (ko) * 2004-02-03 2005-11-30 삼성전자주식회사 쉘로우 트렌치 소자 분리막의 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040157417A1 (en) * 2002-08-29 2004-08-12 Moore John T. Methods to form a memory cell with metal-rich metal chalcogenide
US20050167787A1 (en) * 2004-02-04 2005-08-04 Hewlett-Packard Development Company, L.P. Intellectual Property Administraion Memory array
DE102005001253A1 (de) * 2005-01-11 2006-07-20 Infineon Technologies Ag Speicherzellenanordnung, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung

Also Published As

Publication number Publication date
US7658773B2 (en) 2010-02-09
DE102007004639A1 (de) 2008-04-03
US20080084653A1 (en) 2008-04-10

Similar Documents

Publication Publication Date Title
DE102007004639B4 (de) Verfahren zum Herstellen einer Festkörperelektrolyt-Speichervorrichtung sowie Festkörperelektrolyt-Speichervorrichtung
DE60216942T2 (de) Herstellung von nichtflüchtigen widerstandsveränderlichen bauelementen sowie programmierbarer speicherzellen
DE102005005325B4 (de) Verfahren zur Herstellung einer resistiv schaltenden nicht-flüchtigen Speicherzelle
DE10339070B4 (de) Herstellungsverfahren für einen Lateralen Phasenwechsel-Speicher
DE102021111157B4 (de) Halbleitende metalloxid speichervorrichtung und halbleitervorrichtung mit wasserstoff-vermittelter schwellspannungsmodulation und deren betriebsverfahren
DE3141195C2 (de)
DE19549116C2 (de) Verfahren zur Herstellung von Halbleitereinrichtungen mit Kontaktlöchern für Bitleitungen und Speicherknoten
DE102007045457A1 (de) Integrierte Schaltkreise, Verfahren zum Herstellen eines integrierten Schaltkreises und Speichermodule
DE102007035611A1 (de) Verfahren zum Herstellen einer integrierten Schaltung, integrierte Schaltung sowie Speichermodul
DE112021007784T5 (de) Resistive random access memory (rram-) zellen und konstruktionsverfahren
DE102004031135A1 (de) Resistives Halbleiterelement basierend auf einem Festkörperionenleiter
DE102020119950A1 (de) Resistive speicherzelle mit einer schaltschicht mit einem oder mehreren dotanden
DE102004056973A1 (de) Herstellungsverfahren mit selbstjustierter Anordnung von Festkörperelektrolyt-Speicherzellen minimaler Strukturgröße
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
DE102004011431B4 (de) Verfahren zum Herstellen eines nicht flüchtigen Halbleiterspeichers
DE10212932B4 (de) Trenchzelle für ein DRAM-Zellenfeld
DE102004046804B4 (de) Resistiv schaltender Halbleiterspeicher
DE102005001253A1 (de) Speicherzellenanordnung, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung
DE102007046956A1 (de) Integrierte Schaltkreise; Verfahren zum Herstellen eines integrierten Schaltkreises und Speichermodul
DE69212897T2 (de) Herstellungsverfahren für MIS-Halbleiterbauelement
DE102006038077A1 (de) Speicherzellen mit einer Anode aufweisend Interkalationsmaterial und Metall-Spezies, die darin aufgelöst sind
DE102006048384A1 (de) Schichtstrukturen mit Chalkogenid-Materialien
DE102004047630A1 (de) Verfahren zur Herstellung eines CBRAM-Halbleiterspeichers
DE102007045812B4 (de) Verfahren zum Herstellen einer Speicherzelle, Speicherzelle sowie integrierte Schaltung
DE112021006030B4 (de) Resistive schaltende speicherzelle und verfahren zur herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: ALTIS SEMICONDUCTOR, FR

Free format text: FORMER OWNERS: ALTIS SEMICONDUCTOR, CORBEIL ESSONNES, FR; QIMONDA AG, 81739 MUENCHEN, DE

Effective date: 20110516

Owner name: ADESTO TECHNOLOGY CORP., INC., SUNNYVALE, US

Free format text: FORMER OWNERS: ALTIS SEMICONDUCTOR, CORBEIL ESSONNES, FR; QIMONDA AG, 81739 MUENCHEN, DE

Effective date: 20110516

Owner name: ADESTO TECHNOLOGY CORP., INC., SUNNYVALE, US

Free format text: FORMER OWNER: ALTIS SEMICONDUCTOR, QIMONDA AG, , FR

Effective date: 20110516

Owner name: ADESTO TECHNOLOGY CORP., INC., US

Free format text: FORMER OWNER: ALTIS SEMICONDUCTOR, QIMONDA AG, , FR

Effective date: 20110516

Owner name: ALTIS SEMICONDUCTOR, FR

Free format text: FORMER OWNER: ALTIS SEMICONDUCTOR, QIMONDA AG, , FR

Effective date: 20110516

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee