[go: up one dir, main page]

DE102007004867B4 - Verfahren zum Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid - Google Patents

Verfahren zum Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid Download PDF

Info

Publication number
DE102007004867B4
DE102007004867B4 DE102007004867A DE102007004867A DE102007004867B4 DE 102007004867 B4 DE102007004867 B4 DE 102007004867B4 DE 102007004867 A DE102007004867 A DE 102007004867A DE 102007004867 A DE102007004867 A DE 102007004867A DE 102007004867 B4 DE102007004867 B4 DE 102007004867B4
Authority
DE
Germany
Prior art keywords
layer
copper
dielectric
nitrogen
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102007004867A
Other languages
English (en)
Other versions
DE102007004867A1 (de
Inventor
Christof Streck
Volker Kahlert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102007004867A priority Critical patent/DE102007004867B4/de
Priority to US11/948,245 priority patent/US7829460B2/en
Priority to TW097103408A priority patent/TWI446487B/zh
Priority to JP2009548311A priority patent/JP2010517325A/ja
Priority to KR1020097018207A priority patent/KR101385709B1/ko
Priority to PCT/US2008/001316 priority patent/WO2008094669A1/en
Priority to GB0914619A priority patent/GB2459232A/en
Priority to CN2008800059050A priority patent/CN101681873B/zh
Publication of DE102007004867A1 publication Critical patent/DE102007004867A1/de
Application granted granted Critical
Publication of DE102007004867B4 publication Critical patent/DE102007004867B4/de
Priority to US12/894,484 priority patent/US8222135B2/en
Priority to US13/487,647 priority patent/US8384217B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10P14/69391
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303Nitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • H10W20/037
    • H10W20/055
    • H10W20/075
    • H10W20/077
    • H10P14/6339

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

Verfahren mit:
Bilden einer Stickstoff enthaltenden Schicht auf einer freiliegenden Oberfläche eines kupferbasierten Metallgebiets, das in einer dielektrischen Schicht, die zumindest an der Oberfläche OH-Gruppen aufweist, gebildet ist; und
Einbringen der Stickstoff enthaltenden Schicht in eine Umgebung, die auf Grundlage eines Al(CH3)3-Gases eingerichtet wird, um eine Aluminium und Stickstoff enthaltende erste Barrierenschicht auf dem Metallgebiet zu bilden;
wobei Bilden der Stickstoff enthaltenden Schicht umfasst: Bilden eines Kupferoxids in einer oxidierenden Umgebung auf Basis eines nasschemischen Prozesses, eines Plasma gestützten Prozesses oder eines thermischen Oxidationsprozesses als eine im Wesentlichen zusammenhängende Kupferoxidschicht auf der freiliegenden Oberfläche und Behandeln der Kupferoxidschicht, um Kupferoxid in Kupfernitrid umzuwandeln.

Description

  • Gebiet der vorliegenden Erfindung
  • Im allgemeinen betrifft die vorliegende Offenbarung die Herstellung von integrierten Schaltungen und betrifft insbesondere die Herstellung von Metallisierungsschichten mit gut leitenden Metallen, etwa Kupfer, die in einem dielektrischen Metall mit einem Barrierenmaterial eingebettet sind, um das Elektromigrationsverhalten des Metals zu verbessern.
  • Beschreibung des Stands der Technik
  • In modernen integrierten Schaltungen haben die minimalen Strukturgrößen, etwa die Gatelänge von Feldeffekttransistoren, den Bereich weit unter einem μm erreicht, wodurch kontinuierlich das Leistungsvermögen dieser Schaltungen im Hinblick auf die Geschwindigkeit und/oder den Leistungsverbrauch verbessert wurden. Wenn die Größe der einzelnen Schaltungselemente deutlich verkleinert wird, wodurch beispielsweise die Schaltgeschwindigkeit der Transistorelemente erhöht wird, wird auch der verfügbare Platz für Verbindungsleitungen zur Verbindung der einzelnen Schaltungselemente reduziert. Folglich müssen die Abmessungen dieser Verbindungsleitungen ebenfalls verringert werden, dem geringeren Platz und der erhöhten Anzahl an Schaltungselementen, die pro Einheitsfläche vorgesehen sind, Rechnung zu tragen.
  • In integrierten Schaltungen mit minimalen Abmessungen von ungefähr 0,35 μm und weniger ist ein begrenzender Faktor für das Leistungsvermögen die Signalausbreitungsverzögerung, die durch die begrenzte Schaltgeschwindigkeit der Transistoren hervorgerufen wird. Da die Kanallänge dieser Transistorelemente nunmehr 50 nm und weniger erreicht hat, ist die Signalausbreitungsverzögerung nicht mehr durch die Feldeffekttransistoren sondern aufgrund der größeren Schaltungsdichte durch die Verbindungsleitungen begrenzt, da die Kapazität zwischen den Leitungen (C) ebenfalls ansteigt und der Widerstand der Leitungen (R) ist wegen der kleineren Querschnittsfläche erhöht. Die parasitären RC-Zeitkonstanten erfordern daher das Einführen neuer Materialarten zur Herstellung von Metallisierungsschichten.
  • Traditionell werden Metallisierungsschichten, d. h., die Verdrahtungsschichten mit Metallleitungen und Kontaktdurchführungen für die elektrische Verbindung von Schaltungselementen gemäß dem gegebenen Schaltungsaufbau, durch einen dielektrischen Schichtstapel mit z. B. Siliziumdioxid und/oder Siliziumnitrid mit Aluminium als typisches Metall verwendet. Da Aluminium eine deutliche Elektromigration aufeist bei höheren Stromdichten, die in integrierten Schaltungen mit sehr stark reduzierten Strukturgrößen erforderlich sein können, wird Aluminium zunehmend durch beispielsweise Kupfer ersetzt, das einen wesentlich kleineren elektrischen Widerstand und eine höhere Widerstandsfähigkeit gegenüber Elektromigration aufweist. Für seht anspruchsvolle Anwendungen werden zusätzlich zur Verwendung von Kupfer und/oder Kupferlegierungen die gut bekannten dielektrischen Materialien Siliziumdioxid (ε ≈ 4,2) und Siliziumnitrid (ε > 5) durch sogenannte dielektrische Materialien mit kleinem ε mit einer relativen Permittivität von ungefähr 3,0 oder weniger ersetzt. Jedoch ist der Übergang von kupferbasierten Metallisierungsschichten möglicherweise in Verbindung mit einem dielektrischen Material mit kleinem ε mit einer Reihe von Problemen verknüpft, die es zu lösen gilt.
  • Z. B. kann Kupfer nicht effizient in relativ großen Mengen durch gut etablierte Abscheideverfahren, etwa chemische und physikalische Dampfabscheideverfahren abgeschieden werden. Des weiteren kann Kupfer nicht effizient durch gut etablierte anisotrope Ätzprozesse strukturiert werden. Daher wird häufig die so genannte Damaszener- oder Einlegetechnik bei der Herstellung von Metallisierungsschichten mit Kupferleitungen und Kontaktdurchführungen eingesetzt. Üblicherweise wird in der Damaszener-Technik die dielektrische Schicht abgeschieden und dann strukturiert, um Gräben und Kontaktlöcher zu erhalten, die anschließend mit Kupfer oder Legierungen davon durch Plattierungsverfahren, etwa Elektroplattieren oder stromloses Plattieren, gefüllt werden. Da Kupfer gut in vielen Dielektrika diffundiert, etwa Siliziumdioxid und in vielen Dielektrika mit kleinem ε, ist gegebenenfalls die Herstellung einer Diffusionsbarrierenschicht an Grenzflächen zu den benachbarten dielektrischen Materialien erforderlich. Ferner muss die Diffusion von Feuchtigkeit und Sauerstoff in das kupferbasierte Metall unterdrückt werden, da Kupfer schnell reagiert und oxidierte Bereiche bildet, wodurch möglicherweise die Eigenschaften der kupferbasierten Metallleitung in Bezug auf die Haftung, die Leitfähigkeit und die Widerstandsfähigkeit gegen Elektromigration beeinträchtigt werden.
  • Um die Gesamtleitfähigkeit des Metallgebiets nicht unnötig zu verringern, werden typischerweise leitende Barrierenmaterialien zur Abdeckung der inneren Seitenwandbereiche der Gräben eingesetzt, wobei dielektrische Barrierenmaterialien üblicherweise als Deckschichten oder dielektrische Barrierenschichten verwendet werden, die auch als ein effizientes Ätzstoppmaterial in einem Ätzprozess zur Herstellung eines Kontakts zu dem Metallgebiet durch ein Kontaktloch, das sich von einem Metallgebiet einer nächst höheren Metallisierungsebene erstreckt, dienen können. Z. B. ist Siliziumnitrid als eine effiziente Kupferdiffusionsbarriere bekannt und kann beispielsweise als dielektrisches Barrierenmaterial verwendet werden. Wenn die moderat hohe Permittivität des Siliziumnitrids als ungeeignet erachtet wird, wird in anderen Fallen Stickstoff angereichertes Siliziumkarbid (SiCN) als Kupferdiffusionsbarriere verwendet. Trotz der diffusionsbehindernden Wirkung von Siliziumnitridschichten und Siliziumkarbid basierten Schichten stellt sich jedoch heraus, dass die Widerstandsfähigkeit des Kupfers gegen strominduzierten Materiatransport (Elektromigration) oder andere belastungsinduzierte Materialtransporteffekte stark von den Eigenschaften einer Grenzfläche dem kupferbasierten Metall und der benachbarten dielektrischen Barrierenschicht abhängt. Daher ist es in modernen integrierten Schaltungen mit hohen Stromdichten wichtig, die Grenzfläche zwischen dem kupferbasierten Metal und der dielektrischen Barrierenschicht so zu gestalten, dass eine gewünschte Haftung und damit Leistungsfähigkeit in Bezug auf Elektromigration oder belastungsinduzierten Materialtransport erreicht wird.
  • Daher wurden viele Lösungsmöglichkeiten in dieser Hinsicht im Stand der Technik vorgeschlagen und eingesetzt, um eine höhere Zuverlässigkeit, d. h., ein verbessertes Elektromigrationverhalten, in Kombination mit einem besseren Bauteilverhalten, d. h., eine geringere Gesamtpermittivität der dielektrischen Materialien in der Metallisierungsschicht, zu erreichen. Daher werden viele Materialien, etwa SiN, SiC, SiCN und dergleichen und auch diverse Kombinationen dieser Materialien als dielektrisches Barrierenrnaterial verwendet. Es zeigt sich jedoch, dass es sehr schwer ist, beide Erfordernisse, d. h., verbessertes Elektromigrationsverhalten und Eigenschaften des kleinen ε zu erfüllen, da viele Materialien mit den gewünschten Diffusionsblockiereigenschaften in Bezug auf Kupfer, Sauerstoff, Feuchtigkeit und dergleichen moderat hohe ε-Werte aufweisen. Ferner ist die Kupferoberfläche sehr empfindlich nach dem Freilegen und erfordert entsprechende Behandlungen vor dem Abscheiden des dielektrischen Barrierenmaterials, um die Kupferoxidreste, die Diffusionswege für die Materialwanderung während des Betriebs bilden und die auch die Haftung des Barrierenmaterials verringern, zu entfernen. Die entsprechende Vor-Abscheidebehandlung kann jedoch einen merklichen Einfluss auf die Kupferoberfläche ausüben, wodurch zu einem schlechteren Leistungsverhalten des Kupfers während der weiteren Bearbeitung und/oder während des Betriebs des Bauelements beigetragen wird. Daher wurden weniger aggressive Behandlungen vorgeschlagen, um eine unerwünschte Schädigung des kupferbasierten Materials zu verhindern. In dieser Hinsicht wurden Kupfersilizid, Stickstoff enthaltendes Kupfersilizid (CuSiN) als effiziente Legierungen erkannt, die zu einer stabileren Grenzfläche führen, wodurch das entsprechende Metallgebiet eine erhöhte Widerstandsfähigkeit und damit Zuverlässigkeit im Hinblick auf Elektromigration und andere durch Belastung hervorgerufene Materialtransporteffekte erhält. Daher wird in einigen konventionellen Lösungen die Kupferoberfläche in eine reaktive Gasumgebung eingebracht, die Silan (SiH4) als ein Silizium enthaltendes Vorstufengas und ein Stickstoff enthaltendes Gas enthält, um Kupfersilizid mit einem speziellen Anteil an Stickstoff herzustellen. Üblicherweise wird der Prozess zur Herstellung von CuSiN-Material an der freiliegenden Kupfergrenzfläche unmittelbar vor einer Plasma gestützten CVD (chemische Dampfabscheidung) des Barrierenmaterials, etwa Siliziumnitrid, Stickstoff angereichertes Siliziumkarbid oder Kombinationen davon, durchgeführt, wobei entsprechende Reinigungsprozesse, etwa Plasma unterstütze Prozesse ausgeführt werden, um die Kupferoberfläche für die nachfolgende Herstellung der CuSiN-Legierung und das Abscheiden des dielektrischen Barrierenmaterials vorzubereiten. Somit sind eine Reihe komplexer Prozesse beteiligt, die mit der Kupferoberfläche in Wechselwirkung treten und daher zu komplexen Oberflächenbedingungen führen können, die daher präzise gesteuerte Prozessbedingungen während der Herstellung des CuSiN-Materials erfordern. Es zeigt sich, dass selbst kleinste Variationen der Prozessbedingungen zu deutlichen Unterschieden in der Zusammensetzung des resultierenden CuSiN-Materials führen können, wodurch die Eigenschaften des Kupfers in der Nähe der Oberfläche beeinträchtigt werden. Obwohl daher CuSiN ein viel versprechender Kandidat für das Verbessern von kupferbasierten Metallisierungsstrukturen ist, ist der Prozess schwer zu steuern, da beispielsweise eine geringe Unausgewogenheit der Vorstufenmaterialien zu nicht voraussagbaren Eigenschaften der Metallleitung führen kann.
  • Die US 2006/0134906 A1 offenbart ein Verfahren zur Herstellung eines Halbleiterbauteils, in dem eine Progen enthaltende dielektrische Schicht mit kleiner Dielektrizitätszahl im Verlauf eines Damaszenerprozesses vorgesehen wird.
  • Die US 7,084,060 B1 offenbart ein Verfahren zur Herstellung einer Deckschicht über einer Metallverdrahtungsstruktur eines Halbleiterbauteils mithilfe eines Dielektrikums.
  • Ein Dünnschichtherstellungsverfahren mit atomarer Schichtablagerung mittels zweier Reaktanden wird in der DE 198 53 598 A1 beschrieben.
  • Angesichts der zuvor beschriebenen Situation besteht ein Bedarf für eine verbesserte Technik, die die Herstellung von kupferbasierten Metallisierungsschichten mit einem effizienten Einschluss ermöglicht, wobei eines oder mehrere der zuvor erkannten Probleme vermieden oder zumindest deren Auswirkungen reduziert werden.
  • Überblick über die Erfindung
  • Im allgemeinen betrifft der hierin offenbarte Gegenstand eine Technik zur Herstellung einer effizienten Barrierenschicht auf einem freiliegenden Metall enthaltenden Gebiet, etwa ein Kupfer enthaltendes Metallgebiet, wobei selbst-begrenzende Abscheideverfahren eingesetz werden, um eine zusammenhängende Materialschicht auf dem dielektrischen Material und dem Metallgebiet zu erzeugen. Aufgrund des gut steuerbaren Wachstumsmechanismus basierend auf chemischen Bindungen wird eine verbesserte Haftung erreicht, wobei in Verbindung mit geeigneten Materialien auch effiziente Diffusionsblockiereigenschaften erreicht werden, wodurch potentiell weitere dielektrische Materialien wegelassen werden können oder zumindest deren Dicke deutlich reduziert werden kann. Folglich können bessere Leistungseigenschaften im Hinblick auf eine geringere parasitäre Kapazität des dielektrischen Schichtstapels erhalten werden. In einigen Aspekten ist eine dielektrische Barrierenschicht, die auf der Grundlage eines ALD-artigen (Atomlagenabscheidung) Prozesses hergestellt wird, eine Aluminium und Nitrid enthaltende Schicht, die im weiteren als eine Aluminiumnitridschicht bezeichnet wird und die für die Kupferdiffusionsblockiereigenschaften sorgt und auch bessere Einfangfähigkeiten in Bezug Sauerstoff und Feuchtigkeit besitzt. Somit können eine verbesserte Steuerung des Abscheideprozesses auf der Grundlage der selbstbegrenzenden Technik in Verbindung mit einer geringeren relativen Permittivität und entsprechenden Diffusionsblockiereigenschaften zu einer deutlich verbesserten Zuverlässigkeit der Metallisierungsstrukturen in modernen Halbleiterbauelementen beitragen.
  • Gemäß einer anschaulichen Ausführungsform umfasst ein Verfahren das
    Bilden einer Stickstoff enthaltenden Schicht auf einer freiliegenden Oberfläche eines kupferbasierten Metallgebiets, das in einer dielektrischen Schicht, die zumindest an der Oberfläche OH-Gruppen aufweist, gebildet ist; und
    Einbringen der Stickstoff enthaltenden Schicht in eine Umgebung, die auf Grundlage eines Al(CH3)3-Gases eingerichtet wird, um eine Aluminium und Stickstoff enthaltende erste Barrierenschicht auf dem Metallgebiet zu bilden;
    wobei Bilden der Stickstoff enthaltenden Schicht umfasst: Bilden eines Kupferoxids in einer oxidierenden Umgebung aus Basis eines nasschemischen Prozesses, eines Plasma gestützten Prozesses oder eines thermischen Oxidationsprozesses als eine im Wesentlichen zusammenhängende Kupferoxidschicht auf der freiliegenden Oberfläche und Behandeln der Kupferoxidschicht, um Kupferoxid in Kupfernitrid umzuwandeln.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Vorteile und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Ansprüchen definiert und gehen auch aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a1e schematisch ein Mikrostrukturbauelement während diverser Herstellungsphasen bei der Herstellung einer dielektrischen Barrierenschicht auf einem Metall enthaltenden Gebiet auf der Grundlage eines selbst-begrenzenden Prozesses unter Anwendung eines Aluminium enthaltenden Vorstufengases gemäß anschaulicher Ausführungsformen zeigen;
  • 1f schematisch das Mikrostrukturbauelement zeigt, das darauf ausgebildet eine dielektrische Barrierenschicht mit einer spezifizierten Dicke aufeist, die durch die Anzahl der Abscheidezyklen des ALD-artigen Prozesses gemäß anschaulicher Ausführungsformen gesteuert wird;
  • 1g schematisch das Mikrostrukturbauelement gemäß weiterer anschaulicher Ausführungsformen zeigt;
  • 1h schematisch das Mikrostrukturbauelement zeigt, das mehrere individuelle dielektrischen Barrierenschichten gemäß noch weiterer anschaulicher Ausführungsformen aufweist;
  • 2a und 2b schematisch Querschnittsansichten des Mikrostrukturbauelements während diverser Fertigungsphasen bei der Herstellung eines Kupfer enthaltenden Gebiets und bei der Vorbereitung des entsprechenden dielektrischen Material zur Aufnahme eines Aluminiumnitridschicht gemäß anderer anschaulicher Ausführungsformen zeigen;
  • 2c schematisch Querschnittsansichten des Mikrostrukturbauelements während der Behandlung zum Bereitstellen einer im Wesentlichen gleichmäßigen Kupferoxidoberfläche gemäß anschaulicher Ausführungsformen zeigt;
  • 3a und 3b schematisch eine Querschnittsansicht und eine Draufsicht zeigen, wenn eine zusätzliche Barrieren- oder Ätzstoppschicht auf der Aluminium und Nitrid enthaltenden Barrierenschicht gemäß weiterer anschaulicher Ausführungsformen gebildet wird; und
  • 4a und 4b schematisch Querschnittsansichten eines Halbleiterbauelements zeigen, das eine Metallisierungsschicht auf Grundlage einer dielektrischen Barrierenschicht aufweist, die gemäß einem selbst-begrenzenden Prozess gemäß weiterer anschaulicher Ausführungsformen gebildet ist.
  • Detaillierte Beschreibung
  • Im allgemeinen richtet sich die vorliegende Offenbarung an Verfahren und Halbleiterbauelemente, in denen die Zuverlässigkeit von Metallisierungsstrukturen verbessert werden kann, indem beispielsweise ein besseres Emsverhalten bereit gestellt wird, wobei dennoch für eine geringe Gesamtpermittivität des entsprechenden dielektrischen Schichtstapels der Metallisierungsschicht gesorgt ist. Dazu werden ausgefeilte Abscheideverfahren auf der Grundlage geeigneter dielektrischer Materialien eingesetzt, um eine verbesserte Steuerbar keit des Abscheideprozesses in Verbindung mit einer besseren Haftung zu erreichen, wobei die Art des verwendeten Materials eine geringere Permittivität besitzt oder zumindest die Möglichkeit bietet, die Menge konventioneller Dielektrika mit einer moderat hohen Permittivität zu verringern, die für einen zuverlässigen Einschluss von kupferbasierten Materialien oder anderen Materialien mit hoher Diffusionsrate, die in dem dielektrischen Schichtstapel gebildet sind, erforderlich sind. Somit können durch Verwendung einer gut steuerbaren Abscheidetechnik in Verbindung mit einer geeigneten Materialzusammensetzung gut definierte Grenzflächeneigenschaften erhalten werden, die damit zu einem verbesserten Elektromigrationsverhalten beitragen. Ferner wird in einigen Aspekten der selbst-begrenzende Abscheideprozess vorteilhafter Weise mit dem Abscheiden weiterer dielektrischer Materialien kombiniert, etwa einer zusätzlichen Barrierenschicht oder einer Ätzstoppschicht oder einem dielektrischen Material mit kleinem ε, wodurch zu einer geringeren Prozesskomplexität beigetragen wird, wobei auch ein hohes Maß an Flexibilität bei der Aktivierung des selbst-begrenzenden Prozesses erreicht wird. D. h., es können gut etablierte CVD-Prozessanlagen verwendet werden, in denen eine geeignete Plasma gestützte Gasumgebung erzeugt werden kann, um den entsprechenden Abscheideprozess zu aktivieren. In anderen Fällen können andere geeignete Aktivierungsschemata, beispielsweise unter Anwendung von Strahlung, etwa UV-Strahlung, Röntgenstrahlung, und dergleichen, eingesetzt werden. Auch ALD-artige Abscheideprozesse auf Grundlage von Elektronenstrahlen können angewendet werden. In anschaulichen Aspekten wird eine Aluminiumnitridschicht auf freiliegenden Kupfer enthaltenden Oberflächen gebildet, wobei die entsprechenden Eigenschaften des Aluminiumnitridmaterials, etwa die Absorptionsfähigkeit für Sauerstoff und Feuchtigkeit, für eine verbesserte Integrität der Kupfer enthaltenden Oberfläche sorgen können, wobei das Aluminiumnitridmaterial auch für Kupferdiffusionsblockierwirkung sorgen kann, die deutlich die entsprechenden Anforderungen an eine weitere dielektrische Barrierenschicht entschärfen kann, oder die es erlaubt, ein weiteres dielektrisches Barrierenmaterial weg zu lassen, das typischerweise eine höhere relative Permittivität aufweist. Ferner kann auf der Grundlage des ALD-artigen Abscheideprozesses die entsprechende Aluminiumnitridschicht auf geeignet vorbereiteten dielektrischen Oberflächen gebildet werden, wodurch eine verbesserte Haftung der Aluminiumnitridschicht erreicht wird, was daher zu einer höheren mechanischen Stabilität der betrachteten Metallisierungsstruktur führen kann, insbesondere wenn dielektrische Materialien mit kleinem ε verwendet werden.
  • Es sollte beachtet werden, dass die hierin offenbarten Techniken sehr vorteilhaft im Zusammenhang mit modemsten Mikrostrukturbauelementen sind, etwa modernste integrierte Schaltungen, die kupferbasierte Metallisierungsstrukturen erfordern, wobei zumindest einige Grenzflächen des Kupfer enthaltenden Metalls mit dem umgebenden dielektrischen Material verbesserte Oberflächeneigenschaften im Hinblick auf durch Belastung hervorgerufenen Materialtransport, etwa Elektromigration, um die Zuverlässigkeit der Metallisierungsstruktur zu erhöhen, wodurch auch die Möglichkeit für eine weitere Bauteilgrößenreduzierung geschaffen wird. Die offenbarten Techniken können auch auf andere Prozesse zur Herstellung von Mikrostrukturbauelementen angewendet werden, in denen effiziente und zuverlässige Barrierenschichten in freiliegenden kupferbasierten Oberflächen in gut steuerbarer Weise erforderlich sind. Sofern somit dies nicht anders in der Beschreibung oder den Ansprüchen dargelegt ist, sollte der Gegenstand der vorliegenden Offenbarung nicht auf Metallisierungsstrukturen von Halbleiterbauelementen beschränkt werden.
  • Mit Bezug zu den begleitenden Zeichnungen werden nun weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Mikrostrukturbauelements 100 mit einem Substrat 101, das ein beliebiges geeignetes Trägermaterial zur Herstellung darin und darauf von Mikrostrukturelementen repräsentiert, die gut leitende Metallgebiete, etwa Kupfer enthaltende Metalle erfordern. Beispielsweise repräsentiert die Mikrostruktur 100 ein Halbleiterbauelement, das über dem Substrat 101 gebildet ist, das somit ein Trägermaterial ist und darauf ausgebildet eine geeignete Halbleiterschicht aufweist, um darin entsprechende Schaltungselemente, etwa Transistoren, Kondensatoren, und dergleichen, herzustellen. Das Bauelement 100 umfasst eine dielektrische Schicht 102, die aus geeigneten Materialien aufgebaut ist, wie die typischer Weise für die Herstellung von Mikrostrukturbauelementen verwendet werden. Z. B. kann die dielektrische Schicht 102 Siliziumdioxid, Siliziumnitrid, Siliziumoxynitrid und dergleichen aufweisen, wobei in anschaulichen Ausführungsformen die dielektrische Schicht 102 ein dielektrisches Material mit kleinem ε aufweist, wenn momodemste integrierte Schaltungen betrachtet werden. Ein dielektrisches Material mit kleinem ε ist als ein Material zu verstehen, das eine relative Permittivität von 3,0 oder weniger besitzt. Die dielektrische Schicht 102 weist dann ausgebildet ein Metallgebiet 103 auf, das in einer anschaulichen Ausführungsform ein Kupfer enthaltendes Material repräsentiert, das mindestens eine freiliegende Oberfläche 103s aufweist, d. h., die nicht von dem dielektri schen Material der Schicht 102 bedeckt ist. Es sollte beachtet werden, dass abhängig von der vorhergehenden Prozessstrategie die freiliegende Kupferoberfläche 103s eine gewisse Menge an Oxidmaterial oder andere Kontaminationsstoffe aufweisen kann, die beim Kontakt mit entsprechenden reaktiven Komponenten gebildet wurden, etwa mit Sauerstoff, Fluor und dergleichen. Wie zuvor erläutert ist, diffundiert Kupfer gut in einer Vielzahl von dielektrischen Materialien, etwa Siliziumdioxid, und auch in vielen dielektrischen Materialien mit kleinem ε, so dass typischer Weise entsprechende leitende und dielektrische Barrierenschichten abhängig von der Prozessstrategie erforderlich sind, um das Kupfer in dem Metallgebiet zuverlässig einzuschließen. Z. B. ist in der gezeigten Ausführungsform eine entsprechende leitende Barrierenschicht 103a vorgesehen, etwa in Form von Tantal, Tantalnitrid, Titan, Titannitrid und dergleichen, um das Kupfer in dem Gebiet 103 einzuschließen. Das Barrierenmaterial zum Einschließen des Metallgebiets 103 kann auch Diffusionsblockiereigenschaften in Bezug auf reaktive Komponenten, etwa Sauerstoff, Fluor und dergleichen, aufweisen, die in geringen Mengen in der dielektrischen Schicht 102 vorhanden sein können. Die freiliegende Oberfläche 103s ist typischer Weise durch ein geeignetes Barrierenmaterial bedeckt, das in anschaulichen Ausführungsformen in Form eines im Wesentlichen isolierenden Barrierenmaterials bereit gestellt ist, um das Metall in dem Gebiet 103 während der weiteren Bearbeitung einzuschließen und auch ein gewisses Maß an Ätzselektivität zu bieten, wenn entsprechende Kontakte zu dem Metallgebiet 103 gebildet werden, wie dies später detaillierter beschrieben ist. Wie zuvor erläutert ist, wurden viele Lösungen vorgeschlagen, um selektiv die freiliegende Oberfläche 103s durch geeignete Materialsorten abzudecken, etwa Siliziumkarbid, Siliziumnitrid oder sogar leitende Barrierenmaterialien, wobei jedoch eine unzureichende Prozesssteuerung in Verbindung mit einer geringen mechanischen Stabilität auftreten kann. Gemäß den hierin offenbarten Techniken wird ein geeignetes im Wesentlichen isolierendes Barrierenmaterial auf der freiliegenden Oberfläche 103s und der dielektrischen Schicht 102 auf der Grundlage eines gut steuerbaren Abscheideprozesses bereit gestellt, wie dies später beschrieben ist.
  • Die in 1a beschriebene Mikrostruktur 100 kann auf der Grundlage gut etablierter Prozesstechniken hergestellt werden, wobei z. B. die dielektrische Schicht 102 auf Basis eines geeigneten Abscheideprozesses hergestellt und nachfolgend mittels Lithografie, etwa Fotolithografie in Verbindung mit geeigneten Ätztechniken strukturiert werden kann, um eine entsprechende Öffnung zu bilden, die in anspruchsvollen Anwendungen laterale Abmessungen von 100 Nanometern und weniger aufweisen kann. Z. B. wird ein entsprechender Graben in der dielektrischen Schicht 102 mit einer Breite von 100 nm oder weniger gebildet, während eine Länge des entsprechenden Grabens im Bereich von einigen zehn Mikrometern liegen kann, wenn z. B. entsprechende Metallleitungen einer Metallisierungsschicht eines Halbleiterbauelements betrachtet werden. Danach wird das Barrierenmaterial 103a beispielsweise auf Grundlage gut etablierter Abscheideverfahren, etwa CVD, PVD (physikalische Dampfabscheidung), ALD, elektrochemische Abscheideverfahren und dergleichen aufgebracht, wobei die entsprechenden Materialzusammensetzungen des Barrierenmaterials 103a im Hinblick auf die Haftung und die Barriereneigenschaften ausgewählt werden. Als nächstes wird das Material des Metallgebiets 103, d. h., in anschaulichen Ausführungsformen das Kupfer enthaltende Metall z. B. auf Grundlage einer nasschemischen Abscheidetechnik bereit gestellt, wobei typischer Weise eine nicht-plane Oberflächentopografie erzeugt wird, in einem nachfolgenden Prozessschritt eingeebnet werden muss. Z. B. CMP (chemisch mechanisches Polieren) wird häufig eingesetzt, um ein überschüssiges Material, das aus vorhergehenden Prozessen stammt, etwa Barrierenmaterial, Kupfre enthaltendes Metall und dergleichen, zu entfernen. Während des Einebnungsprozesses wird die freiliegende Oberfläche 103s gebildet, wobei der Kontakt mit reaktiven Komponenten zu Oberflächekontaminationen führen kann.
  • In modernen Halbleiterbauelementen muss das Metallgebiet 103 während des Betriebs sehr hohe Stromdichten in Verbindung durch die Wärmeabfuhr hervorgerufene thermische Belastungen aushalten, wodurch ein durch Belastung hervorgerufener Materialtransport in dem Metallgebiet 103 hervorgerufen wird. Elektromigration ist ein wichtiger Gesichtspunkt des durch Belastung hervorgerufenen Materialtransports in Metallleitungen und kann als die Wanderung von Atomen in dem Metall enthaltenden Gebiet verstanden werden, wobei die Wanderung von Metallatomen durch den Impulsübertrag von Leitungselektronen hervorgerufen wird. In einem kupferbasierten Metallgebiet wird die Elektromigration hauptsächlich durch die Grenzflächen- und Oberflächendiffusion gespeist. Folglich ist es sehr wichtig, verbesserte Oberflächeneigenschaften an der Oberfläche 103s zu schaffen, auf der ein weiteres Material während der weiteren Bearbeitung herzustellen ist, wobei die entsprechenden Oberflächeneigenschaften wesentlich das Leistungsvermögen und die Zuverlässigkeit des Metallgebiets 103 bestimmen. Typischer Weise kommt während der vorhergehenden Fertigungsprozesse, etwa CMP, die freiliegende Oberfläche 103s mit reaktiven Komponenten, etwa Sauerstoff, Feuchtigkeit, Fluor und dergleichen in Kontakt, was schließlich zur Ausbildung von Kupferoxidkontaminationsstoffen auf der Oberfläche 103s führt. Kupferoxid bildet bekanntlich entsprechende Diffusionswege und somit kann während des Betriebs eine erhöhte durch Elektromigration hervorgerufene Beeinträchtigung des Gebiets 103 beobachtet werden. Daher ist es wichtig, die Oberfläche 103s vor dem Herstellen eines entsprechenden Barrierenmaterials zu reinigen. In vielen konventionellen Lösungen wird vor dem Abscheiden gut bekannter dielektrischer Barrierenmaterialien, etwa Siliziumnitrid, Siliziumkarbid, und dergleichen, ein entsprechender Plasma unterstützter Reinigungsprozess durchgeführt, um Kupferoxid von der Oberfläche 103s zu entfernen. Es wird jedoch angenommen, dass ein entsprechender Plasma gestützter Reinigungsprozess zu Oberflächenmodifizierungen führt und damit die Oberfläche 103s schädigt, was schließlich zu einer weniger stabilen Grenzfläche zwischen der Oberfläche 103s und dem dielektrischen Material führt, das noch zu bilden ist.
  • Daher wird gemäß einer anschaulichen Ausführungsform eine Behandlung 104 bei fehlenden Plasma durchgeführt, um die Oberfläche 103s zu entfernen oder zumindest so zu modifizieren, dass Kupferoxidbereiche darauf deutlich reduziert werden. In einer anschaulichen Ausführungsform wird die Behandlung 104 auf der Grundlage eines Stickstoff enthaltenden Gases in Verbindung mit einem geeigneten Trägergas, etwa Helium, ausgeführt, um Kupferoxid in der Oberfläche 103s zu entfernen. Z. B. kann Ammoniak (NH3) in Kombination mit Helium verwendet werden, um eine chemische Reaktion mit dem Kupferoxid zu bewirken, wobei eine entsprechende Substrattemperatur im Bereich von Raumtemperatur bis ca. 500°C liegen kann. Die entsprechende chemische Reaktion kann durch die folgende Gleichung beschrieben werden: CuxOy + NH3 → CuN(H) + H2O + N2
  • Folglich kann Kupferoxid effizient in Kupfernitrid, das entsprechende N-H-Gruppen aufweist, umgewandelt werden. Aufgrund des Fehlens eines Plasmas, d. h., der Prozess 104 wird als ein thermisch aktivierter Prozess betrachtet, werden entsprechende Oberflächenschäden in der freiliegenden Oberfläche 103s im Wesentlichen vermieden. Des weiteren wird die Oberfläche der dielektrischen Schicht 102 nicht wesentlich durch die Behandlung 104 beeinflusst, wodurch gute Oberflächeneigenschaften der Schicht 102 für die nachfolgenden Prozessschritte bewahrt bleiben.
  • 1b zeigt schematisch das Mikrostrukturbauelement 100 nach der Behandlung 104. Somit weist die Oberfläche 103s darin ausgebildet Kupfernitrid auf, wobei entsprechende NH-Gruppen an der Oberfläche vorhanden sind, die die entsprechenden chemischen Bindungen für den nachfolgenden selbst-begrenzenden Prozess zur Verfügung stellen.
  • Das in 1b gezeigte Bauelement kann einem Spülschritt 114 z. B. auf Basis von Helium unterzogen werden, bevor die entsprechende Abscheideatmosphäre eingerichtet wird.
  • 1c zeigt schematisch das Mikrostrukturbauelement 100, wenn es in einer gasförmigen Umgebung 105 ist, die in anschaulichen Ausführungsformen ein Aluminium enthaltendes Gas aufweist. Z. B. wird Al(CH3)3 in der Gasumgebung 105 verwendet, um eine chemische Reaktion mit den NH-Gruppen zu initiieren, die in der Oberfläche 103s aufgrund der vorhergehenden Behandlung vorhanden sind. Die entsprechende chemische Reaktion kann durch einen geeigneten Aktivierungsmechanismus z. B. auf Grundlage eines Plasmas, das in der Atmosphäre 105 eingerichtet wird, oder durch andere Mechanismen, etwas strahlungsinduzierte Zerlegung, Elektronenstrahlen induzierte Aktivierung, und dergleichen in Gang gesetzt werden. Folglich kann die Aluminium enthaltende Komponente mit den NH-Gruppen reagieren, wobei der entsprechende Reaktionsmechanismus selbst-begrenzend ist, wodurch gut steuerbare und reproduzierbare Prozessbedingungen geschaffen werden. Wie gezeigt, wird eine entsprechende atomare Oberflächenschicht auf der freiliegenden Oberfläche 103s gebildet, die in dem dargestellten Beispiel aus einer N-Al(CH3)2-Gattung aufgebaut ist.
  • 1d zeigt schematisch das Mikrostrukturbauelement 100 gemäß weiterer anschaulicher Ausführungsformen, in denen das Material der dielektrischen Schicht 102 oder zumindest deren Oberflächenschicht eine geeignete Sorte enthält, um ebenfalls eine chemische Reaktion mit dem Aluminium enthaltenden Gas zu ermöglichen. Z. B. ist das dielektrische Material der Schicht 102 aus einem Material mit Silizium, Sauerstoff und Wasserstoff aufgebaut, wodurch entsprechende OH-Gruppen an einer Oberflächenschicht 102s bereit gestellt werden, wobei die entsprechenden OH-Gruppen mit dem Aluminium enthaltenden Vorstufengas reagieren, um ebenfalls eine atomare Oberflächenschicht auf der dielektrischen Schicht 102 zu bilden. Somit ist auch in diesem Falle die chemische Reaktion mit der dielektrischen Schicht 102 selbst-begrenzend, wobei aufgrund der Natur der Bindungen mit den darunter liegenden Materialien die entsprechende Oberflächenschicht eine starke Haftung besitzt unabhängig davon, ob die Schicht auf dem Metallgebiet 103 oder der dielektrischen Schicht 102 gebildet ist. Danach wird die entsprechende Umgebung des Bauelements 100 z. B. mittels Helium gespült, wobei auch ein entsprechendes Plasma abgeschaltet wird, wenn ein Plasma zur Initiierung der chemischen Reaktion verwendet wird. In anderen Fällen wird die entsprechende Zufuhr von Aktivierungsenergie während des entsprechenden Spülvorgangs unterbrochen.
  • 1e zeigt schematisch das Mikrostrukturbauelement 100 während einer weiteren Behandlung 124, die ausgeführt wird, um die entsprechenden OH-Gruppen durch NH-Gruppen zu ersetzen, wodurch ebenfalls eine entsprechende Aluminiumnitridschicht über dem Metallgebiet 103 und der dielektrischen Schicht 102 geschaffen wird. Z. B. kann Ammoniak verwendet werden, wobei eine entsprechende Aktivierungsenergie z. B. durch Strahlung, Wärme, Plasma und dergleichen zugeführt wird. Somit wird eine gut steuerbare ASL mit entsprechenden Wasserstoffbindungen hergestellt, die nunmehr als Grundlage für das Aufwachsen einer Aluminiumnitridschicht auf Basis weiterer Aluminiumnitridschicht-Zyklen dienen kann, wodurch ein hohes Maß an Steuerbarkeit in Bezug auf die Schichtdicke erreicht wird. D. h., das in 1e gezeigte Bauelement wird in die Atmosphäre 105 eingebracht (1c), wodurch eine weitere atomar dicke Schicht gebildet wird, die entsprechende Aluminium enthaltende Sorte sich an die Stickstoff-Wasserstoffbindungen bindet, wodurch die Wasserstoffatome ersetzt werden. Nachfolgend kann ein weiterer Zyklus beispielsweise mit Ammoniak folgen, um die entsprechenden CH3-Gruppen in entsprechende NH-Gruppen umzuwandeln, wie in 1e gezeigt ist.
  • 1f zeigt das Mikrostrukturbauelement nach dem ALD-artigen Abscheideprozess, um eine Aluminium und Stickstoff enthaltende Schicht 106 zu bilden, wobei deren Dicke, die als 106t bezeichnet ist, durch die Anzahl der Zyklen gesteuert werden kann, die gemäß der zuvor beschriebenen Sequenz ausgeführt werden. Somit kann die Dicke 106t entsprechend den Bauteilerfordernissen mit hoher Genauigkeit und guter Stufenabdeckung eingestellt werden, wenn die Schicht 106 in einem strukturierten dielektrischen Material zu bilden ist, wenn ein entsprechendes im Wesentlichen isolierendes Barrierenmaterial erforderlich ist. Abhängig von der Anfangsdicke der entsprechenden Kupferoxidkontamination in der Oberflächenschicht 103s (s. 1a) kann ein Teil der Oberflächenschicht mit Kupfernitrid noch vorhanden sein und kann für eine verbesserte Oberflächeneigenschaft aufgrund der Diffusionsblockiereigenschaften des Stickstoffmaterials sorgen. In anderen anschaulichen Aus führungsformen verbindet sich der Stickstoff in der Oberflächenschicht 103s hauptsächlich mit der Atomsorte der darüber liegenden Schicht 106. Auch in diesen Falle werden verbesserte Oberflächeneigenschaften erreicht, wobei die guten Kupferdiffusionsblockiereigenschaften der Schicht 106, wenn dies beispielsweise als eine Aluminiumnitridschicht vorgesehen ist, für den gewünschten Einschuss des Kupfermaterials in dem Gebiet 103 sorgen, was auch durch das entsprechende Kupfernitridmaterial des Oberflächenbereichs 103s unterstützt wird. Da ferner Aluminiumnitrid die Fähigkeit besitzt, Sauerstoff, Feuchtigkeit und dergleichen zu absorbieren, bleibt die Integrität der Oberfläche 103s zeitlich stabil, wodurch ebenfalls zu einer besseren Zuverlässigkeit beigetragen wird.
  • In einigen anschaulichen Ausführungsformen wird die weitere Bearbeitung fortgesetzt, indem ein geeignetes dielektrisches Material direkt auf der Barrierenschicht 106 z. B. durch einen beliebigen geeigneten Abscheideprozess aufgebracht wird, wobei das dielektrische Material ein dielektrisches Material mit kleinem ε für eine nächste Metallisierungsschicht repräsentieren kann. Im Vergleich zu konventionellen Strategien werden somit die Grenzflächeneigenschaften zwischen dem Kupfer und einem isolierendem Material auf Basis einer gut steuerbaren Schichtdicke verbessert, wodurch die Möglichkeit geschaffen wird, die Menge eines weiteren dielektrischen Barrierenmaterials zu reduzieren, das konventioneller Weise deutlich zur Gesamtpermittivität des resultierenden Schichtstapels beiträgt. Während eines nachfolgenden Prozesses zum Strukturieren eines entsprechenden dielektrischen Materials, das direkt auf der Barrierenschicht 106 gebildet wird, kann dieses Material als ein Ätzstoppmaterial oder zumindest als ein Indikatormaterial z. B. durch das Freisetzen von Aluminium verwendet werden, so dass ein entsprechender Strukturierungsprozess zuverlässig auf Basis der Barrierenschicht 106 gesteuert werden kann. In anderen Fallen wird ein entsprechender Ätzprozess auf Grundlage des Freilegens des Materials des Gebiets 103 gesteuert, wenn die Barrierenschicht 106 mit einer reduzierten Dicke 106t vorgesehen ist oder wenn keine effizienten Ätzsteuereigenschaften vorhanden sind.
  • 1g zeigt schematisch das Mikrostrukturbauelement 100 gemäß einer weitern anschaulichen Ausführungsform. In diesem Falle wird ein Abscheideprozess 108 so ausgeführt, dass ein weiteres dielektrisches Material 107 bereit gestellt wird, das entsprechende Barriereneigenschaften und/oder Ätzstoppeigenschaften aufweist, um die weitere Bearbeitung des Bauelements 100 zu unterstützen. Z. B kann die Schicht 107 ein gut etabliertes Barrieren/Ätzstoppmaterial, etwa Siliziumnitrid, Siliziumkarbid, Stickstoff angereichertes Silizium karbid oder eine geeignete Mischung dieser Materialien repräsentieren, um die Integrität des Kupfermaterials in dem Gebiet 103 weiter zu verbessern und/oder bessere Ätzstoppeigenschaften während der weiteren Bearbeitung bereit zu stellen. Anders als in konventionellen Strategien wird die Zusammensetzung der Schicht 107, beispielsweise im Hinblick auf entsprechende Teilschichten, Materialien und dergleichen in Bezug auf die ätzstoppspezifischen Eigenschaften anstatt dahin gehend festgelegt, dass sowohl Diffusionsblockiereigenschaften also auch Ätzstoppeigenschaften erforderlich sind. Somit wird eine erhöhte Flexibilität bei der Auswahl geeigneter Materialien erreicht. Aufgrund des Vorsehens der Barrierenschicht 106 kann die Dicke der Schicht 107 auf einen wesentlich kleineren Wert eingestellt werden im Vergleich zu konventionellen Strategien, wodurch das Vorhandensein von Materialien mit moderat hoher Permittivität deutlich reduziert wird, was zu einer geringeren parasitären Gesamtkapazität des resultierenden Schichtstapels beiträgt. Wenn z. B. bessere Ätzstoppeigenschaften erwünscht sind, kann die Schicht 107 durch ein geeignetes Material gebildet werden, wobei sogar Siliziumdioxid eingesetzt werden kann, – von dem bekannt ist, dass eine starke Kupferdiffusion darin stattfinden kann, – da die Barrierenschicht 106 für die erforderlichen Kupferdiffusionsblockiereigenschaften sorgt. In einigen anschaulichen Ausführungsformen wird der Abscheideprozess in-situ in der Prozesssequenz ausgeführt, die zuvor mit Bezug zu den 1a1f beschrieben ist, wodurch die Prozesskomplexität deutlich verringert und die Anlagenausnutzung und der gesamte Prozessdurchsatz erhöht werden. In diesem Zusammenhang ist ein in-situ Prozess als eine Sequenz von Fertigungsprozessen zu verstehen, die in der gleichen Prozesskammer einer Prozessanlage ohne zwischenzeitliche Transportaktivitäten ausgeführt werden. Z. B. kann der Abscheideprozess 108 in einer geeigneten CVD-Kammer ausgeführt werden, die auch das Erzeugen einer geeigneten Plasmaumgebung ermöglicht, die die entsprechende Aktivierungsenergie während der vorhergehenden ALD-artigen Abscheidesequenz. In anderen anschaulichen Ausführungsformen werden die Schichten 106 und 107 in separaten speziellen Prozessanlagen ausgeführt.
  • Ferner kann ein weiteres dielektrisches Material, etwa ein dielektrisches Material mit kleinem ε für eine folgende Metallisierungsschicht auf der Grundlage einer beliebigen geeigneten Technik, etwa CVD, Plasma unterstützte CVD, Aufschleuderverfahren, und dergleichen aufgebracht werden, wobei im Falle einer CVD-Abscheidung die Prozesssequenz zur Herstellung der Barrierenschicht 106 und die entsprechende Abscheidung des dielektrischen Materials mit kleinem ε auch als eine in-situ Prozesssequenz ausgeführt werden können.
  • 1h zeigt schematisch das Mikrostrukturbauelement 100 gemäß weiterer anschaulicher Ausführungsformen. Wie gezeigt, unterliegt das Bauelement 100 einem Abscheideprozess 109, der einen ALD-artigen auf der Grundlage geeigneter Materialien repräsentiert, um die Barrierenschicht 106 in Form mehrerer Unterschichten 106a, ..., 106c bereit zu stellen, wobei eine dieser Unterschichten in Form einer Aluminiumnitridschicht vorgesehen ist, die entsprechend der zuvor beschriebenen Sequenz hergestellt ist. Z. B. kann die Schicht 106c in Form einer Aluminiumnitridschicht vorgesehen sein. Danach wird der Prozess 109 so ausgeführt, dass eine andere Materialzusammensetzung auf Grundlage einer selbstbegrenzenden Prozesssequenz bereit gestellt wird, die Gesamteigenschaften der Barrierenschicht 106 speziell zu gestalten. Z. B. werden entsprechende Vorstufengase ausgewählt, um eine entsprechende Bindungen mit den jeweiligen NH-Gruppen der Schicht 106 herzustellen, wodurch die Eigenschaften der Schicht 106 speziell gestaltet werden. Beispielsweise können die funktionalen Gruppen in den Vorstufengasen gemäß den Bauteilerfordernissen gestaltet werden, z. B. durch Einbau geeigneter Sorten, etwa Silizium, Stickstoff und dergleichen, um damit die Diffusionsblockiereigenschaften, die Ätzstoppeigenschaften, und dergleichen einzustellen. Bei Bedarf kann die Prozesssequenz 109 dann auf Basis eines anderen Vorstufengases fortgesetzt werden, um die Schicht 106a zu bilden. Folglich können auf Grundlage des selbst-begrenzenden Prozesses 109 eine Vielzahl von Barrierenmaterialien erzeugt werden, wobei die entsprechenden Eigenschaften speziell durch das Vorsehen mehrerer Unterschichten eingestellt werden können. In einigen anschaulichen Ausführungsformen wird vor dem Ausführen des Prozesses 109 oder der selbst-begrenzenden Prozesssequenz, wie dies zuvor mit Bezug zu den 1a1f beschrieben ist, ein räumlich selektiver Prozess ausgeführt, um eine Deckschicht 110 über der Oberfläche 103s zu bilden, wobei die Deckschicht 110 aus einem dielektrischen Material oder einem leitenden Material aufgebaut ist, abhängig von der Prozessstrategie. Z. B. können entsprechende Metalllegierungen selektiv auf der Oberfläche 103s vorgesehen werden, wobei die jeweiligen Materialien verbesserte Grenzflächeneigenschaften aufweisen, während die entsprechenden Ätzstoppeigenschaften und Kupfereinschlusseigenschaften für modernste Mikrostrukturbauelemente unter Umständen nicht ausreichend sind. In diesem Falle wird die Schicht 106 so gebildet, wie dies beispielsweise zuvor gezeigt oder in Kombination mit dem Prozess 109, um damit die gewünschten Gesamteigenschaften zu erhalten, d. h., eine hohe Grenzflächenintegrität in Verbindung mit einer geringen Gesamtpermittivität.
  • Folglich wird durch Verwenden zumindest eines ALD-artigen Abscheideprozesses zur Herstellung eines im Wesentlichen isolierenden Materials auf einer freiliegenden Oberfläche eines Metallgebiets eine verbesserte Flexibilität bei der Auswahl geeigneter Materialien mit verbesserter Prozesssteuerbarkeit erreicht, wobei gleichzeitig das Leistungsvermögen und die Zuverlässigkeit von Mikrostrukturbauelementen erhöht wird, insbesondere wenn Kupfer enthaltende Metallisierungsstrukturen betrachtet werden. In einigen anschaulichen Ausführungsformen werden zusätzliche Barrierenschichten, beispielsweise in Form von gut bekannten Materialien, etwa Siliziumnitrid, Siliziumkarbid, Stickstoff angereichertem Siliziumkarbid und dergleichen weg gelassen und ein entsprechendes dielektrisches Material mit kleinem ε kann direkt auf dem im Wesentlichen isolierendem Barrierenmaterial, das durch eine ALD-artige Abscheidetechnik geschaffen wird, aufgebracht werden. Im Falle von Kupfer enthaltenden Metallgebieten werden verbesserte chemische und mechanische Eigenschaften und eine verbesserte Haftung erreicht durch chemische Bindung der Barrierenschicht mit den darunter liegenden Materialien, wobei beispielsweise eine Aluminiumnitridschicht in Verbindung mit Kupfer und einer Vielzahl von dielektrischen Materialien mit kleinem ε verwendet werden können. Ferner kann bei der entsprechenden Vorbehandlung zur Vorbereitung der Kupfer enthaltenden Oberfläche für den nachfolgenden selbstbegrenzenden Abscheideprozess eine deutliche Schädigung der Oberfläche verhindert werden, indem ein entsprechender Prozess bei Fehlen einer Plasmaumgebung ausgeführt wird. Wie zuvor beschrieben ist, kann die entsprechende Sequenz für die Herstellung der Barrierenschicht 106 als ein in-situ Prozess eingerichtet werden, wobei in einigen anschaulichen Aspekten die Abscheidung weiterer Materialien, etwa von dielektrischen Materialien mit kleinem ε, zusätzlichen Barrierenmaterialien und dergleichen ebenfalls als in-situ Prozesse ausgeführt werden können.
  • Mit Bezug zu den 2a2c werden nun weitere anschauliche Ausführungsformen beschrieben, in denen entsprechende Vorbehandlungen vor der Herstellung einer Barrierenschicht auf Grundlage einer ALD-artigen Abscheidesquenz ausgeführt werden.
  • 2a zeigt schematisch ein Mikrostrukturbauelement 200 in einer Fertigungsphase, in der das Bauelement 200 ein Substrat 201 aufweist, das darin Schaltungselemente besitzt, wie dies zuvor für das Substrat 101 beschrieben wurde. Ferner weist das Bauelement 200 eine dielektrische Schicht 202, die ein dielektrisches Material einer Metallisierungsschicht oder einer anderen Bauteilebene repräsentieren kann, in der ein Metallgebiet, etwa ein Kupfer enthaltendes Metallgebiet zu bilden ist. In der dargestellten Ausführungsform repräsentiert die dielektrische Schicht 202 ein dielektrisches Material mit kleinem ε, das eine geeignete Materialzusammensetzung gemäß den Bauteilerfordernissen aufweist. Z. B. ist die Schicht 202 aus einem Material gebildet, das nicht die erforderlichen Oberflächeneigenschaften für den selbst-begrenzenden Abscheideprozess für ein Barrierenmaterial bietet. Z. B. ist die Schicht 202 aus porösem Silizium, porösem Silica und dergleichen oder anderen dielektrischen Materialien mit kleinem ε aufgebaut. Daher wird das Bauelement 200 einer Behandlung 210 unterzogen, um eine entsprechende Oberfläche 202s mit einer geeigneten chemischen Zusammensetzung bereit zustellen, die eine nachfolgende Verbindung mit einer passenden Spezies, etwa einer Aluminium und Stickstoff enthaltenden Spezies ermöglicht. Z. B. kann die Behandlung 210 das Abscheiden eines geeigneten Materials, etwa ein Silizium, Sauerstoff und Wasserstoff enthaltendes Material, für das gut bekannte Zusammensetzungen verfügbar sind, beinhalten. Somit kann die Behandlung 210 als ein CVD-Prozess zur Herstellung der Oberflächenschicht 202s mit der erforderlichen Dicke ausgeführt werden. In anderen Fällen umfasst die Behandlung 210 das Abscheiden eines Stickstoff und Wasserstoff enthaltenden Materials oder beinhaltet eine plasmagestützte Behandlung zum Einbau von Sauerstoff oder Stickstoff in den Oberflächenbereich der dielektrischen Schicht 202, um die Oberflächenschicht 202s zu bilden.
  • Danach wird die weitere Bearbeitung des Bauelements 200 fortgesetzt, indem die dielektrische Schicht 202 geeignet auf der Grundlage gut etablierter Rezepte und Fotolithografieverfahren strukturiert. In einigen anschaulichen Ausführungsformen wird die dielektrische Schicht 202 zuerst strukturiert und danach während des Prozesses 210 behandelt, um eine entsprechende Oberflächenschicht 202s an jeder freiliegenden Oberfläche zu bilden.
  • 2b zeigt schematisch das Bauelement 200 in einem weiter fortgeschrittenen Fertigungsstadium, wobei ein Kupfer enthaltendes Gebiet 203 in der dielektrischen Schicht 202 gebildet ist und wobei das Gebiet 203 eine leitende Barrierenschicht 203a und eine freiliegende Oberfläche 203s aufweist, wie dies zuvor mit Bezug zu dem Bauelement 100 beschrieben ist. Somit können auch entsprechende Fertigungssequenzen für die Bauelement angewendet werden. D. h., nach der Herstellung des Kupfer enthaltenden Gebiets 203 kann die freiliegende Oberfläche 203s eine merkliche Menge an Kupferoxid aufweisen, während die Oberflächenschicht 202s eine entsprechende Konfiguration besitzen kann, so dass eine spätere Haftung eines Vorstufengases möglich ist, wie dies zuvor beschrieben ist. Somit kann das in 2b gezeigte Bauelement 200 einer Prozesssequenz unterzogen werden, wie sie mit Bezug zu den 1a1e beschrieben ist, um eine entsprechende Barrierenschicht auf Grundlage eines selbst-begrenzenden Prozesses zu bilden, wobei die modifizierte Oberfläche 202s ein zusammenhängendes Abscheiden über dem Gebiet 203 und der dielektrischen Schicht 202 ermöglicht, was an sich unter Umständen für die selbstbegrenzende Sequenz nicht geeignet ist.
  • 2c zeigt schematisch das Bauelement 200 gemäß einer weiteren anschaulichen Ausführungsform, in der das Bauelement 200 einer Behandlung 211 unterzogen wird, die so gestaltet ist, dass die freiliegende Oberfläche 203s für die folgende Prozesssequenz zur Herstellung einer Barrierenschicht vorbereitet wird, wie dies zuvor beschrieben ist. In einigen anschaulichen Ausführungsformen umfasst die Behandlung 211 einen Oxidationsprozess, der z. B. auf Basis eines nasschemischen Prozesses, eines Plasma gestützten Prozesses, eines thermischen Oxidationsprozesses und dergleichen ausgeführt wird, um eine im Wesentlichen zusammenhängende Kupferoxidschicht auf der freiliegenden Oberfläche 203s zu bilden. In diesem Falle wird eine im Wesentlichen zusammenhängende und gut definierte Kupferoxidschicht gebildet, die als Passivierungsschicht während der weiteren Handhabung des Substrats 200 vor der eigentlichen Abscheidung eines Barrierenmaterials entsprechend der zuvor beschriebenen selbst-begrenzenden Sequenz dienen kann. In diesem Falle kann die Behandlung, wie sie zuvor mit Bezug zu 1a beschrieben ist, d. h., die Behandlung 104 zur Umwandlung des Kupferoxids in ein Kupfernitrid mit Wasserstoff, auf Basis gleichmäßiger Oberflächenbedingungen ausgeführt werden, wobei die entsprechende Oberfläche 302s eine verbesserte Integrität aufgrund der Passivierungseigenschaften während der weiteren Substrathantierungsaktivitäten aufweisen kann. Folglich kann die Oberfläche 203s z. B. unmittelbar nach dem entsprechenden CMP-Prozess mit großer Gleichmäßigkeit ausgeführt werden, während nachfolgende Prozessaktivitäten nicht wesentlich zu Oberflächenunregelmäßigkeiten aufgrund der passivierenden Kupferoxidschicht an der Oberfläche 203s beitragen.
  • In anderen anschaulichen Ausführungsformen enthält die Behandlung 211 das selektive Einbinden von Stickstoff durch nasschemische Rezepte auf Basis geeigneter Vorstufenmaterialien, so dass in diesem Falle die Behandlung 104, die in 1a dargestellt ist, weg gelassen werden kann und die entsprechende Herstellung der Barrierenschicht in einer selbst-begrenzenden begonnen werden kann, indem ein Aluminium enthaltendes Gas eingeführt wird, wie dies beispielsweise in 1c gezeigt ist.
  • Mit Bezug zu den 3a und 3b werden nun weitere anschauliche Ausführungsformen beschrieben, in denen eine Barrierenschicht, etwa die Barrierenschicht 106 in Verbindung mit einer Ätzstoppschicht gebildet wird, die so strukturiert ist, dass die Gesamtpermittivität des resultierenden Schichtstapels reduziert wird.
  • 3a zeigt schematisch ein Mikrostrukturbauelement 300 mit einem Substrat 302, einer darauf gebildeten dielektrischen Schicht 302, einem in der dielektrischen Schicht 302 eingebetteten Metallgebiet 302 und eine isolierende Schicht 306. In Bezug auf die bisher beschriebenen Komponenten gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu den Bauelementen 100 und 200 angegeben sind. Somit repräsentiert die Barrierenschicht 306 z. B. eine ASL, die auf Basis der selbst-begrenzenden Sequenz hergestellt ist, wie die zuvor beschrieben ist. Des weiteren umfasst das Bauelement 300 eine Ätzstoppschicht 307, die aus einem Material aufgebaut ist, das eine gewünschte hohe Ätzselektivität während eines nachfolgenden Ätzprozesses zum Strukturieren eines dielektrischen Materials besitzt, das in einer späteren Fertigungsphase für die Herstellung einer Metallisierungsschicht des Bauelements gebildet wird. Somit können beliebige geeignete Materialien, etwa Siliziumnitrid und dergleichen verwendet werden, unabhängig von der relativen Permittivität, da die Schicht 307 durch einen Ätzprozess 313 auf Basis einer Lackmaske 312 strukturiert wird. D. h., das Material der Schicht 307 wird in Bereichen entfernt, in denen die Ätzstoppschicht während der weiteren Bearbeitung nicht erforderlich ist, wodurch der Einfluss auf die Gesamtpermittivität des Schichtstapels merklich verringert wird, während dennoch eine zuverlässige Strukturierungssequenz in nachfolgenden Prozessen gewährleistet ist. Der Prozess 313 kann als nasschemischer Ätzprozess, als Trockenätzprozess und dergleichen auf Basis einer geeigneten Ätzchemie ausgeführt werden, wobei die Barrierenschicht 306 als eine Ätzstoppschicht dient.
  • 3b zeigt schematisch das Bauelement 300 in Draufsicht nach dem Ätzprozess 313 und dem Entfernen der Lackmaske 312. In dieser anschaulichen Ausführungsform wird die Ätzstoppschicht auch von Bereichen über dem Metallgebiet 303 entfernt und wird nur auf einem Bereich beibehalten, an welchen eine entsprechende Kontaktdurchführung 314, die gestrichelt dargestellt ist, in einer späteren Fertigungsphase zu bilden ist, wenn ein ent sprechendes dielektrisches Material zum Anschluss des Gebietes 303 zu strukturieren ist. Folglich wird der entsprechende Ätzprozess mit hoher Zuverlässigkeit ausgeführt, während die Barrierenschicht 306 die gewünschte mechanische Festigkeit und die Diffusionsblockierwirkung über dem Metallgebiet 303 sorgt.
  • Mit Bezug zu den 4a und 4b werden entsprechende Halbleiterbauelemente beschrieben, in denen das selbst-begrenzende Barrierenmaterial in einem Metallisierungsschichtstapel verwendet ist.
  • 4a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 400 mit einem Substrat 401, über dem eine dielektrische Schicht 402 mit einem darin eingebauten leitenden Gebiet 403 gebildet ist. Z. B. repräsentiert die dielektrische Schicht 402 in Verbindung mit dem leitenden Gebiet 403 eine Metallisierungsebene des Bauelements 400, während in andern Fallen das leitende Gebiet 403 einen Kontaktbereich eines Schaltungselements bildet, das über dem Substrat 401 ausgebildet ist. In einer anschaulichen Ausführungsform enthält das leitende Gebiet 403 ein Kupfer enthaltendes Gebiet beispielsweise in Form einer Metallleitung, wobei eine entsprechende Barrierenschicht 406 für die erforderliche Integrität des Kupfermaterials in dem Gebiet 403 sorgt. Das Barrierenmaterial 406 repräsentiert in einer anschaulichen Ausführungsform eine Aluminiumnitridschicht, d. h., eine Aluminium und Stickstoff enthaltende Schicht, die auf der Grundlage einer selbstbegrenzenden Prozesssequenz gebildet ist, wie sie zuvor beschrieben ist. Das Bauelement umfasst ferner ein dielektrisches Material 422, das zumindest teilweise als ein dielektrisches Material mit kleinem ε vorgesehen ist, und in dem eine Metallleitung 423, z. B. eine Kupfer enthaltende Leitung eingebettet ist, die mit dem Metallgebiet 403 durch eine entsprechende Kontaktdurchführung 423a verbunden ist. Eine entsprechende Barrierenschicht 426 kann die Metallleitung 423 bedecken, wobei die Barrierenschicht 426 in Form einer Aluminium und Stickstoff enthaltenden Schicht vorgesehen sein kann, das auf Grundlage einer selbst-begrenzenden Prozesssequenz hergestellt werden kann, wie dies zuvor beschrieben ist.
  • Die Komponenten 401, 402 und 403 können auf Basis gut etablierter Techniken hergestellt werden, woran sich eine Abscheidetechnik für das Material der Schicht 406 anschließt, wie sie zuvor beschrieben ist. Danach wird das dielektrische Material 422 direkt auf der Schicht 406 abgeschieden und danach auf Basis gut etablierter Schemata strukturiert. Anschließend wird die Schicht 426 in der zuvor beschriebenen Weise gebildet.
  • 4b zeigt schematisch das Bauelement 400 gemäß einer weiteren anschaulichen Ausführungsform, in der eine Ätzstoppschicht 407 zumindest lokal über der Barrierenschicht 406 vorgesehen ist, um einen entsprechenden Strukturierungsprozess 427 zu steuern, der auf Basis einer entsprechenden Lackmaske 428 ausgeführt wird, die gestaltet ist, eine Öffnung für die Kontaktdurchführung 423a zu bilden. Da die Ätzstoppschicht 407 speziell so gestaltet ist, dass der Prozess 427 gesteuert wird, kann ein geeignetes Material mit einer deutlich kleineren Dicke im Vergleich zu konventionellen Strategien verwendet werden, da die entsprechenden Grenzflächeneigenschaften durch die Barrierenschicht 406 bereit gestellt werden.
  • Im Hinblick auf eine Prozessabfolge zur Herstellung der dielektrischen Schicht 422 gelten, unabhängig davon, ob die Ätzstoppschicht 407 vorgesehen ist oder nicht, die gleichen Kriterien, wie sie zuvor erläutert sind. D. h., die Sequenz zur Herstellung der Barrierenschicht 406 und das Abscheiden des dielektrischen Materials, möglicherweise in Verbindung mit dem Abscheiden der Ätzstoppschicht 407, können als eine in-situ Sequenz ausgeführt werden, wodurch die Anlagenauslastung und der Prozessdurchsatz verbessert werden.
  • Es gilt also: die vorliegende Erfindung stellt eine Technik bereit, die das Leistungsvermögen vom Metallisierungsstrukturen in modernen Halbleiternbauelementen verbessert, während die Gesamtpermittivität des dielektrischen Zwischenschichtmaterials auf einem geringen Wert bleibt. Zu diesem Zweck wird ein ALD-artiger Abscheideprozess ausgeführt, um ein effizientes Barrierenmaterial in gut steuerbarer Weise abzuscheiden, wodurch die Möglichkeit geschaffen wird, weiteres Barrierenmaterial wegzulassen oder zumindest dessen Menge deutlich zu verringern. In anschaulichen Ausführungsformen wird eine Aluminiumnitridschicht durch eine selbst-begrenzende Prozesssequenz gebildet, wobei das Aluminium die Kupferdiffusionsblockiereigenschaften besitzt und auch bessere Einfangfähigkeiten für Sauerstoff und Feuchtigkeit aufweist.

Claims (8)

  1. Verfahren mit: Bilden einer Stickstoff enthaltenden Schicht auf einer freiliegenden Oberfläche eines kupferbasierten Metallgebiets, das in einer dielektrischen Schicht, die zumindest an der Oberfläche OH-Gruppen aufweist, gebildet ist; und Einbringen der Stickstoff enthaltenden Schicht in eine Umgebung, die auf Grundlage eines Al(CH3)3-Gases eingerichtet wird, um eine Aluminium und Stickstoff enthaltende erste Barrierenschicht auf dem Metallgebiet zu bilden; wobei Bilden der Stickstoff enthaltenden Schicht umfasst: Bilden eines Kupferoxids in einer oxidierenden Umgebung auf Basis eines nasschemischen Prozesses, eines Plasma gestützten Prozesses oder eines thermischen Oxidationsprozesses als eine im Wesentlichen zusammenhängende Kupferoxidschicht auf der freiliegenden Oberfläche und Behandeln der Kupferoxidschicht, um Kupferoxid in Kupfernitrid umzuwandeln.
  2. Verfahren nach Anspruch 1, wobei das Metallgebiet Kupfer aufweist.
  3. Verfahren nach Anspruch 1, wobei Behandeln der freiliegenden Oberfläche das Einrichten einer Ammoniak (NH3) enthaltenden Umgebung umfasst.
  4. Verfahren nach Anspruch 1, das ferner umfasst: Bilden einer zweiten dielektrischen Barrierenschicht auf der ersten Barrierenschicht und Bilden eines dielektrischen Materials mit kleinem ε über der zweiten dielektrischen Barrierenschicht.
  5. Verfahren nach Anspruch 4, wobei die erste Barrierenschicht und die zweite dielektrische Schicht in einem in-situ-Prozess hergestellt werden.
  6. Verfahren nach Anspruch 1, wobei Behandeln der Kupferoxidschicht eine thermische Aktivierung in Abwesenheit eines Plasmas umfasst.
  7. Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines dielektrischen Materials mit kleinem ε auf der Aluminium und Stickstoff enthaltenden Schicht.
  8. Verfahren nach Anspruch 1, wobei die Aluminium und Stickstoff enthaltende erste Barrierenschicht auf der dielektrischen Schicht gebildet wird.
DE102007004867A 2007-01-31 2007-01-31 Verfahren zum Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid Active DE102007004867B4 (de)

Priority Applications (10)

Application Number Priority Date Filing Date Title
DE102007004867A DE102007004867B4 (de) 2007-01-31 2007-01-31 Verfahren zum Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid
US11/948,245 US7829460B2 (en) 2007-01-31 2007-11-30 Method of manufracturing increasing reliability of copper-based metallization structures in a microstructure device by using aluminum nitride
TW097103408A TWI446487B (zh) 2007-01-31 2008-01-30 藉由使用氮化鋁來增加微結構中之銅基金屬化結構之信賴性
KR1020097018207A KR101385709B1 (ko) 2007-01-31 2008-01-31 알루미늄 질화물의 사용에 의한, 마이크로구조 디바이스 내의 구리 기반 금속화 구조들의 신뢰성 개선
PCT/US2008/001316 WO2008094669A1 (en) 2007-01-31 2008-01-31 Increasing reliability of copper-based metallization structures in a microstructure device by using aluminum nitride
GB0914619A GB2459232A (en) 2007-01-31 2008-01-31 Increasing reliability of copper-based metallization structures in a microstructure device by using aluminium nitride
JP2009548311A JP2010517325A (ja) 2007-01-31 2008-01-31 窒化アルミニウムを使用することによる微細構造デバイス内の銅系メタライゼーション構造の信頼性向上
CN2008800059050A CN101681873B (zh) 2007-01-31 2008-01-31 通过使用氮化铝增加微结构中的铜基金属化结构的可靠性
US12/894,484 US8222135B2 (en) 2007-01-31 2010-09-30 Increasing reliability of copper-based metallization structures in a microstructure device by using aluminum nitride
US13/487,647 US8384217B2 (en) 2007-01-31 2012-06-04 Increasing reliability of copper-based metallization structures in a microstructure device by using aluminum nitride

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007004867A DE102007004867B4 (de) 2007-01-31 2007-01-31 Verfahren zum Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid

Publications (2)

Publication Number Publication Date
DE102007004867A1 DE102007004867A1 (de) 2008-08-14
DE102007004867B4 true DE102007004867B4 (de) 2009-07-30

Family

ID=39597380

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007004867A Active DE102007004867B4 (de) 2007-01-31 2007-01-31 Verfahren zum Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid

Country Status (8)

Country Link
US (3) US7829460B2 (de)
JP (1) JP2010517325A (de)
KR (1) KR101385709B1 (de)
CN (1) CN101681873B (de)
DE (1) DE102007004867B4 (de)
GB (1) GB2459232A (de)
TW (1) TWI446487B (de)
WO (1) WO2008094669A1 (de)

Families Citing this family (426)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0436185A (ja) * 1990-03-28 1992-02-06 Kyowa Hakko Kogyo Co Ltd 融合抗原ポリペプチド
US20090269923A1 (en) * 2008-04-25 2009-10-29 Lee Sang M Adhesion and electromigration improvement between dielectric and conductive layers
US10378106B2 (en) 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
JP5773306B2 (ja) * 2010-01-15 2015-09-02 ノベラス・システムズ・インコーポレーテッドNovellus Systems Incorporated 半導体素子構造を形成する方法および装置
TWI509695B (zh) 2010-06-10 2015-11-21 Asm國際股份有限公司 使膜選擇性沈積於基板上的方法
JP2012054306A (ja) * 2010-08-31 2012-03-15 Tokyo Electron Ltd 半導体装置の製造方法
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10364496B2 (en) 2011-06-27 2019-07-30 Asm Ip Holding B.V. Dual section module having shared and unshared mass flow controllers
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US9112003B2 (en) 2011-12-09 2015-08-18 Asm International N.V. Selective formation of metallic films on metallic surfaces
US9659799B2 (en) 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
JP6042994B2 (ja) 2012-10-26 2016-12-14 アールエフエイチアイシー コーポレイション 信頼性および動作寿命を改善した半導体デバイスならびにその製造方法
CN103928389B (zh) * 2013-01-10 2017-02-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
CN104022068B (zh) * 2013-02-28 2017-03-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9484191B2 (en) 2013-03-08 2016-11-01 Asm Ip Holding B.V. Pulsed remote plasma method and system
US9589770B2 (en) 2013-03-08 2017-03-07 Asm Ip Holding B.V. Method and systems for in-situ formation of intermediate reactive species
US9240412B2 (en) 2013-09-27 2016-01-19 Asm Ip Holding B.V. Semiconductor structure and device and methods of forming same using selective epitaxial process
TWI686499B (zh) 2014-02-04 2020-03-01 荷蘭商Asm Ip控股公司 金屬、金屬氧化物與介電質的選擇性沉積
US9601431B2 (en) * 2014-02-05 2017-03-21 Applied Materials, Inc. Dielectric/metal barrier integration to prevent copper diffusion
CN104835778B (zh) * 2014-02-08 2017-12-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10047435B2 (en) 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
US9418889B2 (en) * 2014-06-30 2016-08-16 Lam Research Corporation Selective formation of dielectric barriers for metal interconnects in semiconductor devices
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
CN105575881B (zh) * 2014-10-11 2018-09-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN105489548B (zh) * 2014-10-13 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
US9437484B2 (en) 2014-10-17 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Etch stop layer in integrated circuits
US9502263B2 (en) * 2014-12-15 2016-11-22 Applied Materials, Inc. UV assisted CVD AlN film for BEOL etch stop application
KR102263121B1 (ko) 2014-12-22 2021-06-09 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 및 그 제조 방법
US9816180B2 (en) 2015-02-03 2017-11-14 Asm Ip Holding B.V. Selective deposition
US9490145B2 (en) 2015-02-23 2016-11-08 Asm Ip Holding B.V. Removal of surface passivation
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
KR102462134B1 (ko) 2015-05-19 2022-11-02 삼성전자주식회사 배선 구조물, 배선 구조물 형성 방법, 반도체 장치 및 반도체 장치의 제조 방법
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US9761488B2 (en) * 2015-07-17 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for cleaning via of interconnect structure of semiconductor device structure
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US10121699B2 (en) 2015-08-05 2018-11-06 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10566185B2 (en) * 2015-08-05 2020-02-18 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US9960072B2 (en) 2015-09-29 2018-05-01 Asm Ip Holding B.V. Variable adjustment for precise matching of multiple chamber cavity housings
US10343186B2 (en) 2015-10-09 2019-07-09 Asm Ip Holding B.V. Vapor phase deposition of organic films
US9633896B1 (en) 2015-10-09 2017-04-25 Lam Research Corporation Methods for formation of low-k aluminum-containing etch stop films
US10814349B2 (en) 2015-10-09 2020-10-27 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10695794B2 (en) 2015-10-09 2020-06-30 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US10322384B2 (en) 2015-11-09 2019-06-18 Asm Ip Holding B.V. Counter flow mixer for process chamber
CN106876324A (zh) * 2015-12-10 2017-06-20 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN106876325B (zh) * 2015-12-11 2020-04-03 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10468251B2 (en) 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US9981286B2 (en) 2016-03-08 2018-05-29 Asm Ip Holding B.V. Selective formation of metal silicides
US10501866B2 (en) 2016-03-09 2019-12-10 Asm Ip Holding B.V. Gas distribution apparatus for improved film uniformity in an epitaxial system
US10343920B2 (en) 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
US9892913B2 (en) 2016-03-24 2018-02-13 Asm Ip Holding B.V. Radial and thickness control via biased multi-port injection settings
US10204782B2 (en) 2016-04-18 2019-02-12 Imec Vzw Combined anneal and selective deposition process
KR102182550B1 (ko) 2016-04-18 2020-11-25 에이에스엠 아이피 홀딩 비.브이. 유도된 자기-조립층을 기판 상에 형성하는 방법
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10651080B2 (en) 2016-04-26 2020-05-12 Lam Research Corporation Oxidizing treatment of aluminum nitride films in semiconductor device manufacturing
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US11081342B2 (en) 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
KR102592471B1 (ko) * 2016-05-17 2023-10-20 에이에스엠 아이피 홀딩 비.브이. 금속 배선 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10453701B2 (en) 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
US10373820B2 (en) 2016-06-01 2019-08-06 Asm Ip Holding B.V. Deposition of organic films
US9803277B1 (en) 2016-06-08 2017-10-31 Asm Ip Holding B.V. Reaction chamber passivation and selective deposition of metallic films
US10014212B2 (en) 2016-06-08 2018-07-03 Asm Ip Holding B.V. Selective deposition of metallic films
US10388509B2 (en) 2016-06-28 2019-08-20 Asm Ip Holding B.V. Formation of epitaxial layers via dislocation filtering
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
KR102354490B1 (ko) 2016-07-27 2022-01-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10395919B2 (en) 2016-07-28 2019-08-27 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102613349B1 (ko) 2016-08-25 2023-12-14 에이에스엠 아이피 홀딩 비.브이. 배기 장치 및 이를 이용한 기판 가공 장치와 박막 제조 방법
US10049869B2 (en) 2016-09-30 2018-08-14 Lam Research Corporation Composite dielectric interface layers for interconnect structures
US10410943B2 (en) 2016-10-13 2019-09-10 Asm Ip Holding B.V. Method for passivating a surface of a semiconductor and related systems
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10435790B2 (en) 2016-11-01 2019-10-08 Asm Ip Holding B.V. Method of subatmospheric plasma-enhanced ALD using capacitively coupled electrodes with narrow gap
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
US9859153B1 (en) 2016-11-14 2018-01-02 Lam Research Corporation Deposition of aluminum oxide etch stop layers
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
US11430656B2 (en) 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
CN108122821B (zh) * 2016-11-29 2021-05-04 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
KR102762543B1 (ko) 2016-12-14 2025-02-05 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR102700194B1 (ko) 2016-12-19 2024-08-28 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US11094535B2 (en) 2017-02-14 2021-08-17 Asm Ip Holding B.V. Selective passivation and selective deposition
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10276505B2 (en) 2017-03-08 2019-04-30 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
KR102217242B1 (ko) 2017-03-08 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10283353B2 (en) 2017-03-29 2019-05-07 Asm Ip Holding B.V. Method of reforming insulating film deposited on substrate with recess pattern
CN108695237B (zh) * 2017-04-05 2020-12-15 中芯国际集成电路制造(北京)有限公司 一种半导体器件及其制作方法
US10373906B2 (en) * 2017-04-20 2019-08-06 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of interconnection structure of semiconductor device
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US11501965B2 (en) 2017-05-05 2022-11-15 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of metal oxide thin films
US10446393B2 (en) 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11170993B2 (en) 2017-05-16 2021-11-09 Asm Ip Holding B.V. Selective PEALD of oxide on dielectric
CN108933100B (zh) * 2017-05-24 2021-04-30 中芯国际集成电路制造(上海)有限公司 互连结构及互连结构的制造方法
CN108962875B (zh) * 2017-05-27 2021-01-29 中芯国际集成电路制造(上海)有限公司 介质阻挡层及其制造方法、互连结构及其制造方法
US10504742B2 (en) 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
US10900120B2 (en) 2017-07-14 2021-01-26 Asm Ip Holding B.V. Passivation against vapor deposition
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10605530B2 (en) 2017-07-26 2020-03-31 Asm Ip Holding B.V. Assembly of a liner and a flange for a vertical furnace as well as the liner and the vertical furnace
US10312055B2 (en) 2017-07-26 2019-06-04 Asm Ip Holding B.V. Method of depositing film by PEALD using negative bias
TWI815813B (zh) 2017-08-04 2023-09-21 荷蘭商Asm智慧財產控股公司 用於分配反應腔內氣體的噴頭總成
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10607895B2 (en) 2017-09-18 2020-03-31 Asm Ip Holdings B.V. Method for forming a semiconductor device structure comprising a gate fill metal
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
US10535816B2 (en) 2017-11-22 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Via structure, MRAM device using the via structure and method for fabricating the MRAM device
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
TWI779134B (zh) 2017-11-27 2022-10-01 荷蘭商Asm智慧財產控股私人有限公司 用於儲存晶圓匣的儲存裝置及批爐總成
JP7206265B2 (ja) 2017-11-27 2023-01-17 エーエスエム アイピー ホールディング ビー.ブイ. クリーン・ミニエンバイロメントを備える装置
US10290508B1 (en) 2017-12-05 2019-05-14 Asm Ip Holding B.V. Method for forming vertical spacers for spacer-defined patterning
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
WO2019142055A2 (en) 2018-01-19 2019-07-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
TWI852426B (zh) 2018-01-19 2024-08-11 荷蘭商Asm Ip私人控股有限公司 沈積方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
US10535516B2 (en) 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
WO2019158960A1 (en) 2018-02-14 2019-08-22 Asm Ip Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US10510536B2 (en) 2018-03-29 2019-12-17 Asm Ip Holding B.V. Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
KR102600229B1 (ko) 2018-04-09 2023-11-10 에이에스엠 아이피 홀딩 비.브이. 기판 지지 장치, 이를 포함하는 기판 처리 장치 및 기판 처리 방법
US10468297B1 (en) 2018-04-27 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-based etch-stop layer
JP7146690B2 (ja) 2018-05-02 2022-10-04 エーエスエム アイピー ホールディング ビー.ブイ. 堆積および除去を使用した選択的層形成
TWI843623B (zh) 2018-05-08 2024-05-21 荷蘭商Asm Ip私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
US12272527B2 (en) 2018-05-09 2025-04-08 Asm Ip Holding B.V. Apparatus for use with hydrogen radicals and method of using same
KR20190129718A (ko) 2018-05-11 2019-11-20 에이에스엠 아이피 홀딩 비.브이. 기판 상에 피도핑 금속 탄화물 막을 형성하는 방법 및 관련 반도체 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
TWI840362B (zh) 2018-06-04 2024-05-01 荷蘭商Asm Ip私人控股有限公司 水氣降低的晶圓處置腔室
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
JP7674105B2 (ja) 2018-06-27 2025-05-09 エーエスエム・アイピー・ホールディング・ベー・フェー 金属含有材料ならびに金属含有材料を含む膜および構造体を形成するための周期的堆積方法
CN112292477A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
KR102686758B1 (ko) 2018-06-29 2024-07-18 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US10483099B1 (en) 2018-07-26 2019-11-19 Asm Ip Holding B.V. Method for forming thermally stable organosilicon polymer film
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US11315828B2 (en) * 2018-08-15 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Metal oxide composite as etch stop layer
KR102329022B1 (ko) * 2018-08-15 2021-11-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 에칭 정지 층으로서의 금속 산화물 복합체
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102707956B1 (ko) 2018-09-11 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344B (zh) 2018-10-01 2024-10-25 Asmip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
JP2020056104A (ja) 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー.ブイ. 選択的パッシベーションおよび選択的堆積
US12482648B2 (en) 2018-10-02 2025-11-25 Asm Ip Holding B.V. Selective passivation and selective deposition
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film
US12378665B2 (en) 2018-10-26 2025-08-05 Asm Ip Holding B.V. High temperature coatings for a preclean and etch apparatus and related methods
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR102748291B1 (ko) 2018-11-02 2024-12-31 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP7504584B2 (ja) 2018-12-14 2024-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI866480B (zh) 2019-01-17 2024-12-11 荷蘭商Asm Ip 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR102727227B1 (ko) 2019-01-22 2024-11-07 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
JP7509548B2 (ja) 2019-02-20 2024-07-02 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
JP7603377B2 (ja) 2019-02-20 2024-12-20 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Asm Ip私人控股有限公司 基材處理設備及處理基材之方法
KR102782593B1 (ko) 2019-03-08 2025-03-14 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR102858005B1 (ko) 2019-03-08 2025-09-09 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR102809999B1 (ko) 2019-04-01 2025-05-19 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11965238B2 (en) 2019-04-12 2024-04-23 Asm Ip Holding B.V. Selective deposition of metal oxides on metal surfaces
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR102869364B1 (ko) 2019-05-07 2025-10-10 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP7598201B2 (ja) 2019-05-16 2024-12-11 エーエスエム・アイピー・ホールディング・ベー・フェー ウェハボートハンドリング装置、縦型バッチ炉および方法
JP7612342B2 (ja) 2019-05-16 2025-01-14 エーエスエム・アイピー・ホールディング・ベー・フェー ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
US12252785B2 (en) 2019-06-10 2025-03-18 Asm Ip Holding B.V. Method for cleaning quartz epitaxial chambers
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR102911421B1 (ko) 2019-07-03 2026-01-12 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR102895115B1 (ko) 2019-07-16 2025-12-03 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR102860110B1 (ko) 2019-07-17 2025-09-16 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
KR102903090B1 (ko) 2019-07-19 2025-12-19 에이에스엠 아이피 홀딩 비.브이. 토폴로지-제어된 비정질 탄소 중합체 막을 형성하는 방법
TWI839544B (zh) 2019-07-19 2024-04-21 荷蘭商Asm Ip私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
CN112309843B (zh) 2019-07-29 2026-01-23 Asmip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309900B (zh) 2019-07-30 2025-11-04 Asmip私人控股有限公司 基板处理设备
CN112309899B (zh) 2019-07-30 2025-11-14 Asmip私人控股有限公司 基板处理设备
US12169361B2 (en) 2019-07-30 2024-12-17 Asm Ip Holding B.V. Substrate processing apparatus and method
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN118422165A (zh) 2019-08-05 2024-08-02 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
CN112342526A (zh) 2019-08-09 2021-02-09 Asm Ip私人控股有限公司 包括冷却装置的加热器组件及其使用方法
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
US11639548B2 (en) 2019-08-21 2023-05-02 Asm Ip Holding B.V. Film-forming material mixed-gas forming device and film forming device
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR102868968B1 (ko) 2019-09-03 2025-10-10 에이에스엠 아이피 홀딩 비.브이. 칼코지나이드 막 및 상기 막을 포함한 구조체를 증착하기 위한 방법 및 장치
KR102806450B1 (ko) 2019-09-04 2025-05-12 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR102733104B1 (ko) 2019-09-05 2024-11-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US12469693B2 (en) 2019-09-17 2025-11-11 Asm Ip Holding B.V. Method of forming a carbon-containing layer and structure including the layer
CN112530858B (zh) * 2019-09-19 2025-03-25 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TWI846953B (zh) 2019-10-08 2024-07-01 荷蘭商Asm Ip私人控股有限公司 基板處理裝置
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
TW202128273A (zh) 2019-10-08 2021-08-01 荷蘭商Asm Ip私人控股有限公司 氣體注入系統、及將材料沉積於反應室內之基板表面上的方法
KR102879443B1 (ko) 2019-10-10 2025-11-03 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Asm Ip私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR102845724B1 (ko) 2019-10-21 2025-08-13 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
US11139163B2 (en) 2019-10-31 2021-10-05 Asm Ip Holding B.V. Selective deposition of SiOC thin films
KR102890638B1 (ko) 2019-11-05 2025-11-25 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR102861314B1 (ko) 2019-11-20 2025-09-17 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112951697B (zh) 2019-11-26 2025-07-29 Asmip私人控股有限公司 基板处理设备
CN120998766A (zh) 2019-11-29 2025-11-21 Asm Ip私人控股有限公司 基板处理设备
CN112885693B (zh) 2019-11-29 2025-06-10 Asmip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11885013B2 (en) 2019-12-17 2024-01-30 Asm Ip Holding B.V. Method of forming vanadium nitride layer and structure including the vanadium nitride layer
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
TWI887322B (zh) 2020-01-06 2025-06-21 荷蘭商Asm Ip私人控股有限公司 反應器系統、抬升銷、及處理方法
TWI901623B (zh) 2020-01-06 2025-10-21 荷蘭商Asm Ip私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR102882467B1 (ko) 2020-01-16 2025-11-05 에이에스엠 아이피 홀딩 비.브이. 고 종횡비 피처를 형성하는 방법
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
US11699618B2 (en) * 2020-01-24 2023-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k dielectric damage prevention
TWI889744B (zh) 2020-01-29 2025-07-11 荷蘭商Asm Ip私人控股有限公司 污染物捕集系統、及擋板堆疊
TW202513845A (zh) 2020-02-03 2025-04-01 荷蘭商Asm Ip私人控股有限公司 半導體裝置結構及其形成方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
KR20210103953A (ko) 2020-02-13 2021-08-24 에이에스엠 아이피 홀딩 비.브이. 가스 분배 어셈블리 및 이를 사용하는 방법
CN113257655A (zh) 2020-02-13 2021-08-13 Asm Ip私人控股有限公司 包括光接收装置的基板处理设备和光接收装置的校准方法
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TWI895326B (zh) 2020-02-28 2025-09-01 荷蘭商Asm Ip私人控股有限公司 專用於零件清潔的系統
TW202139347A (zh) 2020-03-04 2021-10-16 荷蘭商Asm Ip私人控股有限公司 反應器系統、對準夾具、及對準方法
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
US12173404B2 (en) 2020-03-17 2024-12-24 Asm Ip Holding B.V. Method of depositing epitaxial material, structure formed using the method, and system for performing the method
TWI865747B (zh) 2020-03-30 2024-12-11 荷蘭商Asm Ip私人控股有限公司 在兩不同表面上同時選擇性沉積兩不同材料
TWI862807B (zh) 2020-03-30 2024-11-21 荷蘭商Asm Ip私人控股有限公司 相對於金屬表面在介電表面上之氧化矽的選擇性沉積
TW202140832A (zh) 2020-03-30 2021-11-01 荷蘭商Asm Ip私人控股有限公司 氧化矽在金屬表面上之選擇性沉積
KR102755229B1 (ko) 2020-04-02 2025-01-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TWI887376B (zh) 2020-04-03 2025-06-21 荷蘭商Asm Ip私人控股有限公司 半導體裝置的製造方法
TWI888525B (zh) 2020-04-08 2025-07-01 荷蘭商Asm Ip私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR102901748B1 (ko) 2020-04-21 2025-12-17 에이에스엠 아이피 홀딩 비.브이. 기판을 처리하기 위한 방법
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202208671A (zh) 2020-04-24 2022-03-01 荷蘭商Asm Ip私人控股有限公司 形成包括硼化釩及磷化釩層的結構之方法
KR20210132576A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 함유 층을 형성하는 방법 및 이를 포함하는 구조
KR102866804B1 (ko) 2020-04-24 2025-09-30 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
TWI887400B (zh) 2020-04-24 2025-06-21 荷蘭商Asm Ip私人控股有限公司 用於穩定釩化合物之方法及設備
KR102783898B1 (ko) 2020-04-29 2025-03-18 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
JP7726664B2 (ja) 2020-05-04 2025-08-20 エーエスエム・アイピー・ホールディング・ベー・フェー 基板を処理するための基板処理システム
JP7736446B2 (ja) 2020-05-07 2025-09-09 エーエスエム・アイピー・ホールディング・ベー・フェー 同調回路を備える反応器システム
KR102788543B1 (ko) 2020-05-13 2025-03-27 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Asm Ip私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
KR102905441B1 (ko) 2020-05-19 2025-12-30 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102795476B1 (ko) 2020-05-21 2025-04-11 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR20210145079A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 기판을 처리하기 위한 플랜지 및 장치
KR102702526B1 (ko) 2020-05-22 2024-09-03 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202212650A (zh) 2020-05-26 2022-04-01 荷蘭商Asm Ip私人控股有限公司 沉積含硼及鎵的矽鍺層之方法
TWI876048B (zh) 2020-05-29 2025-03-11 荷蘭商Asm Ip私人控股有限公司 基板處理方法
TW202212620A (zh) 2020-06-02 2022-04-01 荷蘭商Asm Ip私人控股有限公司 處理基板之設備、形成膜之方法、及控制用於處理基板之設備之方法
KR20210156219A (ko) 2020-06-16 2021-12-24 에이에스엠 아이피 홀딩 비.브이. 붕소를 함유한 실리콘 게르마늄 층을 증착하는 방법
CN113838794B (zh) 2020-06-24 2024-09-27 Asmip私人控股有限公司 用于形成设置有硅的层的方法
TWI873359B (zh) 2020-06-30 2025-02-21 荷蘭商Asm Ip私人控股有限公司 基板處理方法
TWI896694B (zh) 2020-07-01 2025-09-11 荷蘭商Asm Ip私人控股有限公司 沉積方法、半導體結構、及沉積系統
TW202202649A (zh) 2020-07-08 2022-01-16 荷蘭商Asm Ip私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
KR20220011092A (ko) 2020-07-20 2022-01-27 에이에스엠 아이피 홀딩 비.브이. 전이 금속층을 포함하는 구조체를 형성하기 위한 방법 및 시스템
TWI878570B (zh) 2020-07-20 2025-04-01 荷蘭商Asm Ip私人控股有限公司 用於沉積鉬層之方法及系統
US12322591B2 (en) 2020-07-27 2025-06-03 Asm Ip Holding B.V. Thin film deposition process
KR20220020210A (ko) 2020-08-11 2022-02-18 에이에스엠 아이피 홀딩 비.브이. 기판 상에 티타늄 알루미늄 카바이드 막 구조체 및 관련 반도체 구조체를 증착하는 방법
TWI893183B (zh) 2020-08-14 2025-08-11 荷蘭商Asm Ip私人控股有限公司 基材處理方法
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
KR20220026500A (ko) 2020-08-25 2022-03-04 에이에스엠 아이피 홀딩 비.브이. 표면을 세정하는 방법
KR102855073B1 (ko) 2020-08-26 2025-09-03 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
KR20220027772A (ko) 2020-08-27 2022-03-08 에이에스엠 아이피 홀딩 비.브이. 다중 패터닝 공정을 사용하여 패터닝된 구조체를 형성하기 위한 방법 및 시스템
KR20220033997A (ko) 2020-09-10 2022-03-17 에이에스엠 아이피 홀딩 비.브이. 갭 충진 유체를 증착하기 위한 방법 그리고 이와 관련된 시스템 및 장치
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
KR20220036866A (ko) 2020-09-16 2022-03-23 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물 증착 방법
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TWI889903B (zh) 2020-09-25 2025-07-11 荷蘭商Asm Ip私人控股有限公司 基板處理方法
US11658064B2 (en) * 2020-09-29 2023-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure with dielectric cap layer and etch stop layer stack
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
KR20220045900A (ko) 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Asm Ip私人控股有限公司 於階梯式結構上沉積材料的方法
KR102873665B1 (ko) 2020-10-15 2025-10-17 에이에스엠 아이피 홀딩 비.브이. 반도체 소자의 제조 방법, 및 ether-cat을 사용하는 기판 처리 장치
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Asm Ip私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202229620A (zh) 2020-11-12 2022-08-01 特文特大學 沉積系統、用於控制反應條件之方法、沉積方法
TW202229795A (zh) 2020-11-23 2022-08-01 荷蘭商Asm Ip私人控股有限公司 具注入器之基板處理設備
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Asm Ip私人控股有限公司 填充間隙之方法與相關之系統及裝置
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US12255053B2 (en) 2020-12-10 2025-03-18 Asm Ip Holding B.V. Methods and systems for depositing a layer
TW202233884A (zh) 2020-12-14 2022-09-01 荷蘭商Asm Ip私人控股有限公司 形成臨限電壓控制用之結構的方法
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202232639A (zh) 2020-12-18 2022-08-16 荷蘭商Asm Ip私人控股有限公司 具有可旋轉台的晶圓處理設備
TW202242184A (zh) 2020-12-22 2022-11-01 荷蘭商Asm Ip私人控股有限公司 前驅物膠囊、前驅物容器、氣相沉積總成、及將固態前驅物裝載至前驅物容器中之方法
TW202226899A (zh) 2020-12-22 2022-07-01 荷蘭商Asm Ip私人控股有限公司 具匹配器的電漿處理裝置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Asm Ip私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
US11670546B2 (en) * 2021-03-04 2023-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
USD1099184S1 (en) 2021-11-29 2025-10-21 Asm Ip Holding B.V. Weighted lift pin
CN116196910B (zh) * 2021-11-30 2024-11-15 中国科学院大连化学物理研究所 介质阻挡放电等离子体增强大体积吸气剂吸附速率的装置
USD1060598S1 (en) 2021-12-03 2025-02-04 Asm Ip Holding B.V. Split showerhead cover

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19853598A1 (de) * 1998-08-07 2000-02-10 Samsung Electronics Co Ltd Dünnschichtherstellungsverfahren mit atomarer Schichtdeposition
US20030003635A1 (en) * 2001-05-23 2003-01-02 Paranjpe Ajit P. Atomic layer deposition for fabricating thin films
US7061111B2 (en) * 2000-04-11 2006-06-13 Micron Technology, Inc. Interconnect structure for use in an integrated circuit
US20060134906A1 (en) * 2004-12-22 2006-06-22 Yung-Cheng Lu Post-ESL porogen burn-out for copper ELK integration
US7084060B1 (en) * 2005-05-04 2006-08-01 International Business Machines Corporation Forming capping layer over metal wire structure using selective atomic layer deposition
US20060251813A1 (en) * 2004-04-08 2006-11-09 Carlson Chris M Methods of forming material over substrates

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417249B (en) * 1997-05-14 2001-01-01 Applied Materials Inc Reliability barrier integration for cu application
US6127258A (en) * 1998-06-25 2000-10-03 Motorola Inc. Method for forming a semiconductor device
US6153523A (en) * 1998-12-09 2000-11-28 Advanced Micro Devices, Inc. Method of forming high density capping layers for copper interconnects with improved adhesion
US6391785B1 (en) 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
US6617173B1 (en) 2000-10-11 2003-09-09 Genus, Inc. Integration of ferromagnetic films with ultrathin insulating film using atomic layer deposition
US7276441B1 (en) * 2003-04-15 2007-10-02 Lsi Logic Corporation Dielectric barrier layer for increasing electromigration lifetimes in copper interconnect structures
US7253501B2 (en) 2004-08-03 2007-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. High performance metallization cap layer
DE102005052052B4 (de) * 2005-10-31 2008-02-07 Advanced Micro Devices, Inc., Sunnyvale Ätzstoppschicht für Metallisierungsschicht mit verbesserter Haftung, Ätzselektivität und Dichtigkeit und Verfahren zur Herstellung eines dielektrischen Schichtstapels
TW200802703A (en) 2005-11-28 2008-01-01 Nxp Bv Method of forming a self aligned copper capping layer
JP5014632B2 (ja) * 2006-01-13 2012-08-29 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
WO2009129353A1 (en) * 2008-04-15 2009-10-22 Purdue Research Foundation Metallized silicon substrate for indium gallium nitride light-emitting diode

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19853598A1 (de) * 1998-08-07 2000-02-10 Samsung Electronics Co Ltd Dünnschichtherstellungsverfahren mit atomarer Schichtdeposition
US7061111B2 (en) * 2000-04-11 2006-06-13 Micron Technology, Inc. Interconnect structure for use in an integrated circuit
US20030003635A1 (en) * 2001-05-23 2003-01-02 Paranjpe Ajit P. Atomic layer deposition for fabricating thin films
US20060251813A1 (en) * 2004-04-08 2006-11-09 Carlson Chris M Methods of forming material over substrates
US20060134906A1 (en) * 2004-12-22 2006-06-22 Yung-Cheng Lu Post-ESL porogen burn-out for copper ELK integration
US7084060B1 (en) * 2005-05-04 2006-08-01 International Business Machines Corporation Forming capping layer over metal wire structure using selective atomic layer deposition

Also Published As

Publication number Publication date
GB0914619D0 (en) 2009-09-30
KR101385709B1 (ko) 2014-04-17
CN101681873B (zh) 2012-12-26
US20110018134A1 (en) 2011-01-27
TWI446487B (zh) 2014-07-21
US20080179741A1 (en) 2008-07-31
TW200837882A (en) 2008-09-16
CN101681873A (zh) 2010-03-24
JP2010517325A (ja) 2010-05-20
GB2459232A (en) 2009-10-21
KR20090115190A (ko) 2009-11-04
DE102007004867A1 (de) 2008-08-14
US8384217B2 (en) 2013-02-26
US7829460B2 (en) 2010-11-09
US20120241958A1 (en) 2012-09-27
US8222135B2 (en) 2012-07-17
WO2008094669A1 (en) 2008-08-07

Similar Documents

Publication Publication Date Title
DE102007004867B4 (de) Verfahren zum Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid
DE102008049775B4 (de) Herstellungsverfahren einer Metalldeckschicht mit besserer Ätzwiderstandsfähigkeit für kupferbasierte Metallgebiete in Halbleiterbauelementen
DE102008007001B4 (de) Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung
DE112009000670B4 (de) Verfahren zum Herstellen einer Metall-Gate-Struktur
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE102014118991B4 (de) Verfahren zum Bilden einer integrierten Schaltkreisstruktur
DE102007022621B4 (de) Verfahren zur Herstellung einer dielektrischen Deckschicht für eine Kupfermetallisierung unter Anwendung einer thermisch-chemischen Behandlung auf Wasserstoffbasis
DE102008063417B4 (de) Lokale Silizidierung an Kontaktlochunterseiten in Metallisierungssystemen von Halbleiterbauelementen
DE102005035740A1 (de) Verfahren zur Herstellung einer isolierenden Barrierenschicht für eine Kupfermetallisierungsschicht
DE102010063294B4 (de) Verfahren zur Herstellung von Metallisierungssystemen von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen
DE102009010844B4 (de) Bereitstellen eines verbesserten Elektromigrationsverhaltens und Verringern der Beeinträchtigung empfindlicher dielektrischer Materialien mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE102005052052B4 (de) Ätzstoppschicht für Metallisierungsschicht mit verbesserter Haftung, Ätzselektivität und Dichtigkeit und Verfahren zur Herstellung eines dielektrischen Schichtstapels
DE102006056626B4 (de) Verfahren zum Bilden einer Öffnung in einer Metallisierungsstruktur einer Halbleitervorrichtung mittels eines selbstbeschränkenden Abscheideprozesses
DE102010040071B4 (de) Verfahren zur Wiederherstellung von Oberflächeneigenschaften empfindlicher Dielektrika mit kleinem ε in Mikrostrukturbauelementen unter Anwendung einer in-situ-Oberflächenmodifizierung
DE60132707T2 (de) Niedrigtemperaturverfahren zur Unterdrückung von Hügeln in Verbindungsleitungen von integrierten Schaltkreisen
DE102005024912A1 (de) Technik zur Herstellung von kupferenthaltenden Leitungen, die in einem Dielektrikum mit kleinem ε eingebettet sind, durch Vorsehen einer Versteifungsschicht
DE102005052001B4 (de) Halbleiterbauelement mit einem Kontaktpfropfen auf Kupferbasis und ein Verfahren zur Herstellung desselben
DE102005057057B4 (de) Verfahren zur Herstellung einer isolierenden Deckschicht für eine Kupfermetallisierungsschicht unter Anwendung einer Silanreaktion
DE102006056624B4 (de) Verfahren zur Herstellung einer selbstjustierten CuSiN-Deckschicht in einem Mikrostrukturbauelement
DE10339990B4 (de) Verfahren zur Herstellung einer Metallleitung mit einer erhöhten Widerstandsfähigkeit gegen Elektromigration entlang einer Grenzfläche einer dielektrischen Barrierenschicht mittels Implantieren von Material in die Metalleitung
DE10351005B4 (de) Barrierenschicht mit einer Titannitridbeschichtung für eine Kupfermetallisierungsschicht, die ein Dielektrikum mit kleinem ε aufweist
DE102007053600B4 (de) Verfahren zur Herstellung eines Metalls direkt auf einer leitenden Barrierenschicht durch elektrochemische Abscheidung unter Anwendung einer sauerstoffarmen Umgebung
DE102008049720B4 (de) Verfahren zum Passivieren freigelegter Kupferoberflächen in einer Metallisierungsschicht eines Halbleiterbauelements
DE10303925B4 (de) Dielektrische Barrierenschicht für eine Kupfermetallisierungsschicht mit einer über die Dicke hinweg variierenden Siliziumkonzentration und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021768000

Ipc: H10W0020000000