-
Die
Erfindung betrifft ein Speichermodul-System, eine Adapter-Karte,
insbesondere eine Adapter-Karte mit Daten-Zwischenspeicher- bzw. Buffer-Bauelement,
insbesondere AMB (advanced memory buffer), sowie ein Verfahren zum
Betreiben eines Speichermodul-Systems.
-
Herkömmliche
Computer, z.B. PCs (Personal Computer), Laptops, Notebooks, Workstation-Rechner,
Server-Rechner, etc. weisen im Allgemeinen eine Hauptplatine, das
sog. Motherboard auf, auf der eine oder mehrere CPUs (central processor units)
vorgesehen sein können,
sowie ein oder mehrere Memory Controller, eine entsprechende BIOS-Komponente,
und ein oder mehrere Steck-Kontakte für Speichermodule, etc.
-
Die
verschiedenen Komponenten des Motherboards, z.B. die o.g. Speichermodule,
die CPU, der Memory Controller, etc. können – zum Austausch entsprechender
Daten-, Adress- und/oder Steuer-Signale – über ein
oder mehrere Bus-Systeme miteinander verbunden sein.
-
Als – in die
o.g. Steck-Kontakte einzusetzende – Speicherkarten können z.B.
entsprechende ungepufferte DIMM-Speichermodule
verwendet werden (DIMM = Dual In-Line Memory Module), die jeweils eine
Vielzahl von Speicherbauelementen aufweisen, z.B. eine Vielzahl
von RAM-Speicherbauelementen, insbesondere DRAMs (DRAM = Dynamic
Random Access Memory).
-
Bei
einer Vielzahl von Anwendungen – insbesondere
z.B. bei Server- oder Workstation-Rechnern, etc. – können statt
der o.g. ungepufferten Speichermodule auch Speichermodule mit vorgeschalteten Daten-Zwischenspeicher-Bauelementen
(Buffern) eingesetzt werden, z.B. sog. „R-DIMMs" (R-DIMM = registered DIMM), „FB-DIMMs" (FB-DIMM = Fully Buffered
DIMM), etc.
-
Bei
herkömmlichen
Speichermodul-Systemen mit gepufferten Speichermodulen können z.B. mehrere
FB-DIMMs in entsprechende Speicher-Steck-Kontakte eines Motherboards
eingesetzt werden, und dadurch in Form einer entsprechenden „Daist
Chain" – Kette
hintereinandergeschaltet werden.
-
Bei
R-DIMMs können
die – z.B.
vom Memory Controller, oder von der CPU ausgegebenen – Adress-
und Steuer-Signale von entsprechenden Zwischenspeicher-Bauelementen
(„Register") des jeweiligen
R-DIMMs (kurz) zwischengespeichert werden, und entsprechend ähnliche
Adress- und Steuer-Signale – auf
zeitlich koordinierte, ggf. ge- oder de-multiplexte Weise, bzw.
in konvertierter Form – an die
Speicherbauelemente, z.B. DRAMs, des entsprechenden registered DIMMs
weitergeleitet werden.
-
Demgegenüber können die – vom Memory Controller,
bzw. von der CPU ausgegebenen – (Nutz-)Daten-Signale
direkt, d.h. ohne Zwischenspeicherung durch ein entsprechendes Zwischenspeicher-Bauelement
an die Speicherbauelemente weitergeleitet werden (und – umgekehrt – auch die
von den Speicherbauelementen ausgegebenen (Nutz-)Daten-Signale direkt – ohne Zwischenschaltung
eines entsprechenden Zwischenspeicher-Bauelements – an den
Memory Controller, bzw. den jeweiligen Prozessor).
-
Demgegenüber werden
bei FB-DIMM-Speichermodulen sowohl die zwischen dem Memory Controller,
bzw. der jeweiligen CPU, und den Speicherbauelementen ausgetauschten
Adress- und Steuer-Signale,
als auch die entsprechenden (Nutz-)Daten-Signale von entsprechenden
Daten-Zwischenspeicher-Bauelementen, insbesondere AMBs (advanced
memory buffer) des jeweiligen FB-DIMMs
zwischengespeichert, und erst dann an die Speicherbauelemente bzw.
den Memory Controller oder die CPU weitergeleitet.
-
In
herkömmlichen,
für FB-DIMMs
konzipierten Motherboards können
nur FB-DIMMs, nicht aber z.B. die o.g. R-DIMMs, ungepufferten DIMMs,
etc. verwendet werden.
-
FB-DIMMs
sind wesentlich teurer, als registered DIMMs, und ungepufferte DIMMs.
-
Die
Erfindung hat zur Aufgabe, ein neuartiges Speichermodul-System, eine neuartige
Adapter-Karte, und ein neuartiges Verfahren zum Betreiben eines
Speichermodul-Systems zur Verfügung
zu stellen.
-
Sie
erreicht dieses und weitere Ziele durch die Gegenstände der
Ansprüche
1, 14 und 22.
-
Vorteilhafte
Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
-
Gemäß einem
Aspekt der Erfindung wird eine Adapter-Karte zur Verfügung gestellt,
mit mindestens einem Zwischenspeicher-Bauelement, und einer ersten Stecker-Einrichtung
zum Anschluss der Adapter-Karte an ein Speichermodul-System, und
einer zweiten Stecker-Einrichtung zum Anschluss der Adapter-Karte an ein Speichermodul.
-
Vorteilhaft
ist die erste Stecker-Einrichtung so ausgestaltet, dass die Adapter-Karte über die
erste Stecker-Einrichtung
an ein voll gepuffertes Speichermodul-System anschließbar ist,
und die zweite Stecker-Einrichtung so, dass die Adapter-Karte über die
zweite Stecker-Einrichtung an eine Stecker-Einrichtung eines nicht
oder teilweise gepufferten Speichermoduls anschließbar ist.
-
Dadurch
ist es möglich,
an für
z.B. FB-DIMMs konzipierte Speichermodul-Systeme auch z.B. R-DIMMs,
ungepufferte DIMMs, etc. anzuschließen.
-
Im
folgenden wird die Erfindung anhand mehrerer Ausführungsbeispiele
und der beigefügten Zeichnung
näher erläutert. In
der Zeichnung zeigt:
-
1 eine
schematische Darstellung eines herkömmlichen, für FB-DIMMs ausgelegten Speichermodul-Systems;
-
2 eine
schematische Darstellung des in 1 gezeigten
Speichermodul-Systems bei einem Zustand, bei dem an das System statt
entsprechender FB-DIMMs ein oder mehrere Adapter-Karten gemäß einem
Ausführungsbeispiel
der Erfindung angeschlossen sind, die jeweils mit entsprechenden
U- oder R-DIMMs
verbunden sind;
-
3 eine
Vorderansicht einer der in 2 gezeigten
Adapter-Karten, und eines mit dieser verbindbaren U- oder R-DIMMs; und
-
4 eine
Seitenansicht des in 1 und 2 gezeigten
Speichermodul-Systems, sowie einer an dieses anschließbaren Adapter-Karte
mit damit verbundenem U- oder R-DIMM.
-
In 1 ist
beispielhaft ein herkömmliches Speichermodul-System 1 mit
FB-DIMMs 2a, 2b, 2c (FB-DIMM = Fully
Buffered DIMM) gezeigt.
-
Bei
dem in 1 gezeigten System 1 können bis
zu acht Speichermodule/FB-DIMMs 2a, 2b, 2c pro
Kanal an eine entsprechende CPU bzw. Memory Controller 4 angeschlossen werden
(oder bei alternativen Systemen z.B. mehr als acht, z.B. bis zu sechzehn,
bis zu zweiunddreißig,
etc. Speichermodule/FB-DIMMs 2a, 2b, 2c pro
Kanal, etc.).
-
Der
Memory Controller 4 kann über einen entsprechenden Bus
(nicht dargestellt) an eine oder mehrere CPUs angeschlossen sein,
oder alternativ auch Teil einer entsprechenden CPU sein, d.h. auf dem
gleichen Chip vorgesehen sein, wie die CPU.
-
Aus
Gründen
der einfacheren Darstellbarkeit ist in 1 nur ein
einziger Kanal gezeigt. Das Speichermodul-System 1 kann
mehr Kanäle
aufweisen, als den in 1 gezeigten Kanal, z.B. mehr
als zwei oder vier Kanäle,
wobei jeder Kanal – entsprechend wie
der in 1 gezeigte Kanal – z.B. bis zu acht (oder alternativ
bis zu sechzehn, oder bis zu zweiunddreißig, etc.) FB-DIMMs 2a, 2b, 2c aufweisen kann.
-
Wie
aus 1 hervorgeht, weist jedes FB-DIMM 2a, 2b, 2c ein
Daten-Zwischenspeicher-Bauelement (Buffer), insbesondere einen AMB (advanced
memory buffer) 5a, 5b, 5c auf (oder alternativ
z.B. mehr als einen, z.B. zwei Buffer), und ein oder vorzugsweise
mehrere Speicherbauelemente, z.B. eine Vielzahl von RAM-Speicherbauelementen, insbesondere
eine Vielzahl von SRAMs oder DRAMs, z.B. mehr als drei, sieben oder
fünfzehn, beispielsweise
neun oder achtzehn DRAMs, insbesondere DDR2- oder DDR3-DRAMs (aus
Gründen der
leichteren Darstellbarkeit ist in 1 jeweils
nur ein DRAM 3a, 3b, 3c pro FB-DIMM 2a, 2b, 2c gezeigt).
-
Jedes
DRAM 3a, 3b, 3c kann z.B. eine Speicherkapazität von z.B.
256 Mbit, 512 Mbit, 1 Gbit, 2 Gbit, etc. (oder mehr) aufweisen.
-
Die
von einem FB-DIMM 2a, 2b, 2c bereitgestellte
Gesamt-Speicherkapazität hängt von
der Anzahl der auf einem FB-DIMM 2a, 2b, 2c vorgesehenen
DRAMs 3a, 3b, 3c, und der Speicherkapazität der einzelnen
DRAMs 3a, 3b, 3c ab, und kann z.B. 1 Gbyte,
2 Gbyte, etc. (oder mehr) betragen.
-
Die
FB-DIMMs 2a, 2b, 2c können in entsprechende Speicher-Steck-Kontakte eines
Motherboards/Hauptplatine eingesteckt sein, welches z.B. auch die
o.g. CPU(s) bzw. Memory Controller 4 aufweist.
-
Zum
Einstecken der FB-DIMMs 2a, 2b, 2c in die
Speicher-Steck-Kontakte
des Motherboards können
diese eine entsprechende FB-DIMM-Stecker-Einrichtung
mit z.B. 240 in einen entsprechenden Speicher-Steck-Kontakt einschiebbaren
Anschlüssen
aufweisen.
-
Wie
aus 1 hervorgeht, ist die CPU/Memory Controller 4 über einen
ersten Bus 6a an das erste FB-DIMM 2a (genauer:
dessen Buffer 5a) angeschlossen, welcher einen ersten Kanal
(„south-bound channel” (SB channel)),
und einen zweiten Kanal („north-bound
channel” (NB
channel)) aufweist. Der SB channel des Busses 6a wird verwendet,
um entsprechende Adress-, Steuer- und Daten-Signale von der CPU/Memory
Controller 4 an das erste FB-DIMM 2a zu senden.
Entsprechend ähnlich
wird der NB channel des Busses 6a verwendet, um entsprechende
Signale von dem ersten FB-DIMM 2a an die CPU/Memory Controller 4 zu
senden.
-
Wie
aus 1 weiter hervorgeht, kann das erste FB-DIMM 2a (genauer:
dessen Buffer 5a) über einen
zweiten Bus 6b an das zweite FB-DIMM 2b (genauer:
dessen Buffer 5b) angeschlossen sein, welcher entsprechend
wie der erste Bus 6a einen ersten Kanal („south-bound
channel” (SB
channel)), und einen zweiten Kanal („north-bound channel” (NB channel))
aufweist. Entsprechend ähnlich
kann das zweite FB-DIMM 2b (genauer: dessen Buffer 5b) über einen
dritten Bus 6c an ein drittes FB-DIMM (genauer: dessen
Buffer) angeschlossen sein (welcher ebenfalls einen ersten Kanal
(„south-bound
channel” (SB
channel)), und einen zweiten Kanal („north-bound channel” (NB channel))
aufweist), etc., etc.
-
Die
FB-DIMMs 2a, 2b, 2c arbeiten entsprechend
dem „Daisy
Chain"-Prinzip:
-
Der
Buffer 5a des ersten FB-DIMMs 2a (d.h. das erste
Glied der „Daisy
Chain" – Kette)
leitet entsprechende von der CPU/Memory Controller 4 über den „south-bound
channel" des ersten
Busses 6a an das erste FB-DIMM 2a gesendete Daten-,
Adress- und/oder
Steuer-Signale – unabhängig davon,
ob mit den Signalen das erste FB-DIMM 2a, oder ein anderes
FB-DIMM adressiert bzw. angesprochen wird (und ggf. nach Durchführung einer
entsprechenden Signal-Regenerierung) – über den „south-bound channel" des zweiten Busses 6b an den
Buffer 5b des zweiten FB-DIMMs 2b (d.h. das zweite
Glied der „Daisy
Chain" – Kette)
weiter.
-
Entsprechend ähnlich leitet
der Buffer 5b des zweiten FB-DIMMs 2b die entsprechenden
von dem Buffer 5a des ersten FB-DIMMs 2a empfangenen Daten-,
Adress- und/oder Steuer-Signale – unabhängig davon, ob mit den Signalen
das zweite FB-DIMM 2b, oder ein anderes FB-DIMM adressiert
bzw. angesprochen wird (und ggf. nach Durchführung einer entsprechenden
Signal-Regenerierung) – über den „south-bound
channel" des dritten
Busses 6c an den Buffer des dritten FB-DIMMs (d.h. das
dritte Glied der „Daisy
Chain" – Kette)
weiter, etc.
-
Entsprechend
umgekehrt leitet der Buffer 5b des zweiten FB-DIMMs 2b entsprechende
von dem Buffer des dritten FB-DIMMs über den „north-bound channel" des dritten Busses 6c empfangene
Signale (ggf. nach Durchführung
einer entsprechenden Signal-Regenerierung) über den „north-bound channel" des zweiten Busses 6b an
den Buffer 5a des ersten FB-DIMMs 2a weiter.
-
Der
Buffer 5a des ersten FB-DIMMs 2a leitet – auf entsprechend ähnliche
Weise – die
entsprechenden von dem Buffer 5b des zweiten FB-DIMMs 2b über den „north-bound channel" des zweiten Busses 6b empfangenen
Signale (ggf. nach Durchführung
einer entsprechenden Signal-Regenerierung) über den „north-bound channel" des ersten Busses 6a an
die CPU/Memory Controller 4 weiter.
-
Der
Austausch der Daten-, Adress- und/oder Steuer-Signale über die
o.g. Busse 6a, 6b, 6c kann entsprechend
dem FB-DIMM-Protokoll
erfolgen.
-
Wie
weiter in 1 gezeigt ist, ist jedes DRAM 3a, 3b, 3c über einen
entsprechenden Bus 7a, 7b, 7c an den
entsprechenden Buffer 5a, 5b, 5c des
jeweiligen FB-DIMMs 2a, 2b, 2c angeschlossen.
-
Jeder
Buffer 5a, 5b, 5c kennt seine Position in
der („Daisy
Chain” -)
Kette. Welches der FB-DIMMs 2a, 2b, 2c gerade
durch die CPU/Memory Controller 4 adressiert bzw. angesprochen
wird, kann im jeweiligen Buffer 5a, 5b, 5c z.B.
durch Vergleich von im entsprechenden Buffer 5a, 5b, 5c gespeicherten
Identifikations-Daten („ID-Nummer” bzw. „Slot-Nummer") mit durch die CPU/Memory
Controller 4 über
die Busse 6a, 6b, 6c gesendeten – den jeweiligen
Buffer individuell kennzeichnenden – Identifikations-Daten ermittelt
werden.
-
Der
Buffer eines jeweils angesprochenen bzw. adressierten FB-DIMMs leitet die über einen entsprechenden „south-bound
channel" einer der Busse 6a, 6b, 6c empfangenen
Daten-, Adress- und/oder Steuer-Signale nicht nur wie oben beschrieben
an das jeweils nächste
Glied der o.g. „Daisy Chain" – Kette weiter (d.h. an den
in der „Daisy Chain" – Kette nächstfolgenden Buffer), sondern
entsprechend ähnliche
Adress- und Steuer-, sowie Daten-Signale – auf zeitlich koordinierte,
ggf. ge- oder de-multiplexte Weise, bzw. in konvertierter Form – über den
jeweiligen Bus 7a, 7b, 7c auch an die DRAMs 3a, 3b, 3c des
jeweils angesprochenen FB-DIMMs 2a, 2b, 2c.
-
Des
weiteren werden von einem entsprechenden Buffer 5a, 5b, 5c über den
jeweiligen Bus 7a, 7b, 7c von einem DRAM
empfangene Signale – auf
zeitlich koordinierte, ggf. ge- oder de-multiplexte Weise, bzw.
in konvertierter Form – von
dem jeweiligen Buffer 5a, 5b, 5c über einen
entsprechenden „north-bound
channel" einer der
Busse 6a, 6b, 6c an das jeweils vorangehende
Glied der o.g. „Daisy Chain" – Kette weitergeleitet (d.h.
an den in der „Daisy
Chain" – Kette
vorangehenden Buffer, oder – vom Buffer 5a des
ersten FB-DIMMs 2a – an die
CPU/Memory Controller 4).
-
Der
Austausch der Daten-, Adress- und/oder Steuer-Signale über die
o.g. Busse 7a, 7b, 7c kann mit niedrigerer
Frequenz erfolgen, als der Austausch der Daten-, Adress- und/oder
Steuer-Signale über die
o.g. Busse 6a, 6b, 6c.
-
In 2 ist
eine schematische, beispielhafte Darstellung des in 1 gezeigten
Speichermodul-Systems 1 bei einem Zustand gezeigt, bei
dem an das System 1 statt entsprechender – in 1 gezeigter – FB-DIMMs 2a, 2b, 2b ein
oder mehrere Adapter-Karten 13a, 13b, 13c gemäß einem
Ausführungsbeispiel
der Erfindung angeschlossen sind, die – wie im folgenden genauer
erläutert
wird – jeweils mit
entsprechenden U- oder R-DIMMs 12a, 12b, 12c verbunden
werden können.
-
Die
Adapter-Karten 13a, 13b, 13c können in entsprechend
identische Motherboard-Speicher-Steck-Kontakte eingesteckt sein,
wie die in 1 gezeigten FB-DIMMs 2a, 2b, 2c.
-
Beispielsweise
kann in einen ersten Speicher-Steck-Kontakt 20a des Motherboards 21 – wie in 4 veranschaulicht – statt
des in 1 gezeigten FB-DIMMs 2a die in 2 gezeigte
Adapter-Karte 13a eingesteckt sein, in einen zweiten Speicher-Steck-Kontakt 20b des
Motherboards 21 statt des in 1 gezeigten
FB-DIMMs 2b die in 2 gezeigte Adapter-Karte 13b,
und in einen dritten Speicher-Steck-Kontakt 20c des Motherboards 21 statt
des in 1 gezeigten FB-DIMMs 2c die in 2 gezeigte
Adapter-Karte 13c, etc., etc.
-
Zum
Einstecken der Adapter-Karten 13a, 13b, 13c in
die Speicher-Steck-Kontakte 20a, 20b, 20c des
Motherboards 21 können
die Adapter-Karten 13a, 13b, 13c wie
in 3 veranschaulicht jeweils eine entsprechende FB-DIMM-Stecker-Einrichtung 19a aufweisen,
z.B. entsprechend ähnlich
oder identisch wie die in 1 gezeigten
FB-DIMMs 2a, 2b, 2c eine FB-DIMM-Stecker-Einrichtung 19a mit
z.B. 240 in einen entsprechenden Speicher-Steck-Kontakt einschiebbaren
Anschlüssen,
beispielsweise einen entsprechenden Platinen-Randstecker.
-
Bei
dem in 1, 2 und 4 gezeigten
System 1 können – durch
Einstecken der Adapter-Karten 13a, 13b, 13c (insbesondere
der entsprechenden FB-DIMM-Stecker-Einrichtungen 19a) in
die o.g. Speicher-Steck-Kontakte 20a, 20b, 20c des
Motherboards – bis
zu acht Adapter-Karten 13a, 13b, 13c pro
Kanal an die entsprechende CPU bzw. Memory Controller 4 angeschlossen.
werden (oder bei alternativen Systemen z.B. mehr als acht, z.B.
bis zu sechzehn, bis zu zweiunddreißig, etc. Adapter-Karten).
-
Beispielsweise
kann wahlweise nur eine einzige Adapter-Karte 13a pro Kanal
an das Motherboard 21 angeschlossen werden, oder z.B. zwei
oder mehr Adapter-Karten 13a, 13b, 13c.
-
Die übrigen Speicher-Steck-Kontakte 20a, 20b, 20c des
Motherboards – d.h.
diejenigen Speicher-Steck-Kontakte 20a, 20b, 20c,
in die keine Adapter-Karte 13a, 13b, 13c eingesteckt
wurde – können frei
bleiben; alternativ kann in eine oder mehrere Speicher-Steck-Kontakte 20a, 20b, 20c,
in die keine Adapter-Karte 13a, 13b, 13c eingesteckt
ist, ein entsprechendes FB-DIMM 2a, 2b, 2c eingesteckt
werden.
-
Wie
aus 2 und 3 hervorgeht, weist jede Adapter-Karte 13a, 13b, 13c ein
Daten-Zwischenspeicher-Bauelement (Buffer) 15a, 15b, 15c auf
(oder alternativ z.B. mehr als einen, z.B. zwei Buffer), z.B. ein
entsprechendes AMB-Bauelement (AMB = Advanced Memory Buffer).
-
Das
auf einer Adapter-Karte 13a, 13b, 13c vorgesehene
Daten-Zwischenspeicher-Bauelement (Buffer) 15a, 15b, 15c kann
entsprechend ähnlich oder
identisch aufgebaut und eingerichtet sein, wie das auf einem FB-DIMM 2a, 2b, 2c vorgesehene,
in 1 gezeigte Daten-Zwischenspeicher-Bauelement (Buffer) 5a, 5b, 5c (AMB-Bauelement).
-
Wie
aus 3 hervorgeht, weisen die Adapter-Karten 13a, 13b, 13c an
dem der FB-DIMM-Stecker-Einrichtung 19a (d.h. dem entsprechenden
Platinen-Randstecker) gegenüberliegenden
Karten-Rand einen Speicher-Steck-Kontakt 17a, 17b, 17c auf,
z.B. einen entsprechenden Standard-DDR2-Steck-Kontakt (oder einen
entsprechenden Standard-DDR3-Steck-Kontakt, etc.).
-
Der
Speicher-Steck-Kontakt 17a, 17b, 17c einer
Adapter-Karte 13a, 13b, 13c kann entsprechend ähnlich oder
identisch aufgebaut sein, wie ein zum Einstecken eines ungepufferten
DIMMs (U-DIMM = unbuffered DIMM), oder eines R-DIMMs (R-DIMM = registered
DIMM) vorgesehener Speicher-Steck-Kontakt eines für R- bzw.
U-DIMMs konzipierten Motherboards.
-
Wie
in 3 veranschaulicht, kann in einen entsprechenden
Speicher-Steck-Kontakt 17a, 17b, 17c einer
Adapter-Karte 13a, 13b, 13c wahlweise
ein entsprechendes, herkömmliches
U-DIMM 12a, 12b, 12c oder ein entsprechendes,
herkömmliches R-DIMM 12a, 12b, 12c eingesteckt
werden.
-
Zum
Einstecken eines U- bzw. R-DIMMs 12a, 12b, 12c in
eine Adapter-Karte 13a, 13b, 13c (genauer:
in den Speicher-Steck-Kontakt 17a, 17b, 17c einer
Adapter-Karte 13a, 13b, 13c) können die U-
bzw. R-DIMMs 12a, 12b, 12c wie in 3 veranschaulicht
jeweils eine entsprechende U- bzw. R-DIMM-Stecker-Einrichtung 18a, 18b, 18c aufweisen,
z.B. einen entsprechenden Platinen-Randstecker mit z.B. 168 in einen
entsprechenden Speicher-Steck-Kontakt einschiebbaren Anschlüssen (84 auf
jeder Kartenseite), oder z.B. mit 184, 200, 214 oder 240 Anschlüssen.
-
Die
U- bzw. R-DIMM-Stecker-Einrichtung 18a, 18b, 18c kann
entsprechend ähnlich
oder identisch wie eine herkömmliche,
zum Einstecken des U- bzw. R-DIMMs 12a, 12b, 12c in
einen Speicher-Steck-Kontakt eines für R- bzw. U-DIMMs konzipierten
Motherboards vorgesehene Stecker-Einrichtung aufgebaut sein.
-
Die
U- bzw. R-DIMMs 12a, 12b, 12c können somit
statt in die in 2, 3, 4 gezeigten,
in das für
FB-DIMMs 2a, 2b, 2c konzipierte Motherboard 21 eingesteckte
Adapter-Karten 13a, 13b, 13c auch in
entsprechende Speicher-Steck-Kontakte eines zum Einbau von R- bzw.
U-DIMMs konzipierten Motherboards eingesteckt, und mit diesem betrieben werden.
-
Wie
aus 2, 3 und 4 hervorgeht, weisen
die R- bzw. U-DIMMs 12a, 12b, 12c ein
oder vorzugsweise mehrere Speicherbauelemente, z.B. eine Vielzahl
von RAM-Speicherbauelementen,
insbesondere eine Vielzahl von SRAMs oder DRAMs, z.B. mehr als drei,
sieben oder fünfzehn,
beispielsweise neun oder achtzehn DRAMs, insbesondere DDR1-, DDR2-
oder DDR3-DRAMs auf (aus Gründen
der leichteren Darstellbarkeit ist in 2 jeweils nur
ein DRAM 103a, 103b, 103c pro R- bzw.
U-DIMM 12a, 12b, 12c gezeigt).
-
Jedes
DRAM 103a, 103b, 103c kann z.B. eine
Speicherkapazität
von z.B. 256 Mbit, 512 Mbit, 1 Gbit, 2 Gbit, etc. (oder mehr) aufweisen.
-
Die
von einem R- bzw. U-DIMM 12a, 12b, 12c bereitgestellte
Gesamt-Speicherkapazität
hängt von
der Anzahl der auf einem R- bzw. U-DIMM 12a, 12b, 12c vorgesehenen
DRAMs 103a, 103b, 103c, und der Speicherkapazität der einzelnen
DRAMs 103a, 103b, 103c ab, und kann z.B.
1 Gbyte, 2 Gbyte, etc. (oder mehr) betragen.
-
Wie
aus 2 hervorgeht, wird durch das Einstecken der Adapter-Karte 13a in
den o.g. (ersten) Speicher-Steck-Kontakt 20a des Motherboards 21 die
CPU/Memory Controller 4 über den o.g. ersten Bus 6a,
den Speicher-Steck-Kontakt 20a des Motherboards 21,
und die Stecker-Einrichtung 19a der Adapter-Karte 13a an
den auf der Adapter-Karte 13a vorgesehenen Buffer 15a angeschlossen.
-
Entsprechend
wird durch das Einstecken der Adapter-Karte 13b in den
o.g. (zweiten) Speicher-Steck-Kontakt 20b des Motherboards 21 die Adapter-Karte 13a (genauer:
deren Buffer 15a) über den
o.g. zweiten Bus 6b, den Speicher-Steck-Kontakt 20b des
Motherboards 21, und die Stecker-Einrichtung der Adapter-Karte 13b an
den auf der Adapter-Karte 13b vorgesehenen Buffer 15b angeschlossen,
und durch das Einstecken der Adapter-Karte 13c in den o.g.
(dritten) Speicher-Steck-Kontakt 20c des Motherboards 21 die
Adapter-Karte 13b (genauer:
deren Buffer 15b) über
den o.g. dritten Bus 6c, den Speicher-Steck-Kontakt 20c des
Motherboards 21, und die Stecker-Einrichtung der Adapter-Karte 13c an
den auf der Adapter-Karte 13c vorgesehenen Buffer 15c,
etc., etc.
-
Die
Adapter-Karten 13a, 13b, 13c mit daran angeschlossenen
R- bzw. U-DIMMs 12a, 12b, 12c können somit
entsprechend ähnlich
wie die in 1 gezeigten FB-DIMMs 2a, 2b, 2c entsprechend
dem „Daisy
Chain"-Prinzip betrieben
werden:
Der Buffer 15a der ersten Adapter-Karte 13a (d.h. das
erste Glied der „Daisy
Chain" – Kette)
leitet entsprechende von der CPU/Memory Controller 4 über den „south-bound
channel" des ersten
Busses 6a an die erste Adapter-Karte 13a gesendete
Daten-, Adress- und/oder Steuer-Signale – unabhängig davon, ob mit den Signalen
die erste Adapter-Karte/das erste R- bzw. U-DIMM 12a adressiert
bzw. angesprochen wird (und ggf. nach Durchführung einer entsprechenden
Signal-Regenerierung) – über den „south-bound
channel" des zweiten
Busses 6b an den Buffer 15b der zweiten Adapter-Karte 13b (d.h. das
zweite Glied der „Daisy
Chain" – Kette)
weiter.
-
Entsprechend ähnlich leitet
der Buffer 15b der zweiten Adapter-Karte 13b die
entsprechenden von dem Buffer 15a der ersten Adapter-Karte 13a empfangenen
Daten-, Adress- und/oder Steuer-Signale – unabhängig davon, ob mit den Signalen
die zweite Adapter-Karte/das zweite R- bzw. U-DIMM 12b,
oder eine andere Adapter-Karte/R- bzw. U-DIMM adressiert bzw. angesprochen
wird (und ggf. nach Durchführung
einer entsprechenden Signal-Regenerierung) – über den „south-bound channel" des dritten Busses 6c an
den Buffer der dritten Adapter-Karte (d.h. das dritte Glied der „Daisy
Chain" – Kette)
weiter, etc.
-
Entsprechend
umgekehrt leitet der Buffer 15b der zweiten Adapter-Karte 13b entsprechende von
dem Buffer der dritten Adapter-Karte über den „north-bound channel" des dritten Busses 6c empfangene
Signale (ggf. nach Durchführung
einer entsprechenden Signal-Regenerierung) über den „north-bound channel" des zweiten Busses 6b an den
Buffer 15a der ersten Adapter-Karte 13a weiter.
-
Der
Buffer 15a der ersten Adapter-Karte 13a leitet – auf entsprechend ähnliche
Weise – die
entsprechenden von dem Buffer 15b der zweiten Adapter-Karte 13b über den „north-bound channel" des zweiten Busses 6b empfangenen
Signale (ggf. nach Durchführung
einer entsprechenden Signal-Regenerierung) über den „north-bound
channel" des ersten Busses 6a an
die CPU/Memory Controller 4 weiter.
-
Der
Austausch der Daten-, Adress- und/oder Steuer-Signale über die
o.g. Busse 6a, 6b, 6c kann entsprechend
dem FB-DIMM-Protokoll
erfolgen.
-
Durch
das oben erläuterte
Einstecken des R- bzw. U-DIMMs 12a in den o.g. Speicher-Steck-Kontakt 17a der
Adapter-Karte 13a wird der Buffer 15a der Adapter-Karte 13a über den
Speicher-Steck-Kontakt 17a der
Adapter-Karte 13a, und die Stecker-Einrichtung 18a des R- bzw.
U-DIMMs 12a an die auf dem R- bzw. U-DIMM 12a vorgesehenen
DRAMs 103a angeschlossen.
-
Entsprechend
wird durch das Einstecken des R- bzw. U-DIMMs 12b in den
o.g. Speicher-Steck-Kontakt 17b der Adapter-Karte 13b der Buffer 15b der
Adapter-Karte 13b über
den Speicher-Steck-Kontakt 17b der
Adapter-Karte 13b, und die Stecker-Einrichtung 18b des R- bzw.
U-DIMMs 12b an die auf dem R- bzw. U-DIMM 12b vorgesehenen
DRAMs 103b angeschlossen, und durch das Einstecken des
R- bzw. U-DIMMs 12c in den o.g. Speicher-Steck-Kontakt 17c der
Adapter-Karte 13c der Buffer 15c der Adapter-Karte 13c über den
Speicher-Steck-Kontakt 17c der Adapter-Karte 13c,
und die Stecker-Einrichtung 18c des R- bzw. U-DIMMs 12c an die auf
dem R- bzw. U-DIMM 12c vorgesehenen DRAMs 103c,
etc., etc.
-
Jeder
der auf den Adapter-Karten 13a, 13b, 13c vorgesehenen
Buffer 15a, 15b, 15c kennt seine Position
in der o.g. („Daisy
Chain” -)
Kette. Welche Adapter-Karte 13a, 13b, 13c – und damit
welches der U- bzw. R-DIMMs 12a, 12b, 12c – gerade
durch die CPU/Memory Controller 4 adressiert bzw. angesprochen
wird, kann im jeweiligen Buffer 15a, 15b, 15c z. B.
durch Vergleich von im entsprechenden Buffer 15a, 15b, 15c gespeicherten
Identifikations-Daten („ID-Nummer” bzw. „Slot-Nummer") mit durch die CPU/Memory
Controller 4 über
die Busse 6a, 6b, 6c gesendeten – den jeweiligen
Buffer individuell kennzeichnenden – Identifikations-Daten ermittelt
werden.
-
Der
Buffer einer jeweils angesprochenen bzw. adressierten Adapter-Karte
leitet die über
einen entsprechenden „south-bound channel" einer der Busse 6a, 6b, 6c empfangenen
Daten-, Adress- und/oder Steuer-Signale nicht nur wie oben beschrieben
an das jeweils nächste
Glied. der o.g. „Daisy Chain" – Kette weiter (d.h. an den
in der „Daisy Chain" – Kette nächstfolgenden Buffer), sondern
entsprechend ähnliche
Adress- und Steuer-, sowie Daten-Signale – auf zeitlich koordinierte,
ggf. ge- oder de-multiplexte Weise, bzw. in konvertierter Form – über den
jeweiligen Adapter-Speicher-Steck-Kontakt 17a, 17b, 17c,
und die jeweilige Stecker-Einrichtung 18a, 18b, 18c des
entsprechenden U- bzw. R-DIMMs 12a, 12b, 12c auch
an die DRAMs 103a, 103b, 103c des jeweils
angesprochenen bzw. adressierten U- bzw. R-DIMMs 12a, 12b, 12c.
-
Des
weiteren werden von einem entsprechenden Buffer 15a, 15b, 15c von
einem adressierten bzw. angesprochenen DRAM über die entsprechende U- bzw.
R-DIMM-Stecker-Einrichtung 18a, 18b, 18c,
und den entsprechenden Adapter-Speicher-Steck-Kontakt 17a, 17b, 17c empfangene
Signale – auf
zeitlich koordinierte, ggf. ge- oder de-multiplexte Weise, bzw.
in konvertierter Form – von
dem jeweiligen Buffer 15a, 15b, 15c über einen
entsprechenden „north-bound
channel" einer der
Busse 6a, 6b, 6c an das jeweils vorangehende
Glied der o.g. „Daisy
Chain" – Kette
weitergeleitet (d.h. an den in der „Daisy Chain" – Kette vorangehenden Buffer, oder – vom Buffer 15a der
ersten Adapter-Karte 13a – an die CPU/Memory Controller 4).
-
Der
Austausch der Daten-, Adress- und/oder Steuer-Signale über die
o.g. Adapter-Speicher-Steck-Kontakte 17a, 17b, 17c,
und U- bzw. R-DIMM-Stecker-Einrichtungen 18a, 18b, 18c kann z.B.
entsprechend dem DDR2-Protokoll erfolgen.
-
Der
Austausch entsprechender (Nutz-)Daten-Signale (DQ-Signale) zwischen
dem Buffer 15a, 15b, 15c einer Adapter-Karte 13a, 13b, 13c und
den DRAMs 103a, 103b, 103c eines U- bzw. R-DIMMs 12a, 12b, 12c kann
unter Verwendung entsprechender auf der Adapter-Karte 13a, 13b, 13c und
den U- bzw. R-DIMMs 12a, 12b, 12c vorgesehener (Nutz-)Daten-Leitungen 101a bzw. 101b erfolgen, und
der Austausch entsprechender Adress- und/oder Steuer-Signale (CLK/CMD/ADD-Signale) unter Verwendung
entsprechender auf der Adapter-Karte 13a, 13b, 13c und
den U- bzw. R-DIMMs 12a, 12b, 12c vorgesehener
Adress- und/oder Steuer-Leitungen 102a bzw. 102b.
-
Wie
aus 3 hervorgeht, weisen die U- bzw. R-DIMMs 12a, 12b, 12c entsprechend
wie herkömmliche
U- bzw. R-DIMMs eine nicht-volatile Speichereinrichtung, insbesondere
einen EEPROM 104 (EEPROM = Electrically Erasable Programmable Read-Only
Memory bzw. elektrisch löschbarer
programmierbarer Festwertspeicher) auf.
-
Auf
dem EEPROM 104 kann ein entsprechender SPD – Code (SPD – Code =
Serial Presence Detect – Code)
abgespeichert sein.
-
Mit
Hilfe des SPD – Codes
können
z.B. die DIMM-Kapazität,
die DIMM-Timing-Parameter, etc. des jeweiligen U- bzw. R-DIMMs 12a, 12b, 12c – d.h. Eigenschaften
des jeweiligen DIMMs 12a, 12b, 12c charakterisierende
Daten – angegeben
werden.
-
Wie
aus 3 weiter hervorgeht, kann auf den Adapter-Karten 13a, 13b, 13c – zusätzlich zu dem
Buffer 15a, 15b, 15c – ein Mikrocontroller 105 vorgesehen
sein.
-
Der
Mikrocontroller 105 kann über entsprechende auf der Adapter-Karte 13a, 13b, 13c und
dem U- bzw. R-DIMM 12a, 12b, 12c vorgesehene
Leitungen – und
den o.g. Adapter-Speicher-Steck-Kontakt 17a, 17b, 17c,
und die o.g. U- bzw. R-DIMM-Stecker-Einrichtung 18a, 18b, 18c – an das
auf dem U- bzw. R-DIMM 12a, 12b, 12c vorgesehene
EEPROM 104 angeschlossen werden.
-
Beim
Initialisieren des Speichermodul-Systems 1 liest der auf
der Adapter-Karte 13a, 13b, 13c vorgesehene
Mikrocontroller 105 den auf dem EEPROM 104 des
an die Adapter-Karte 13a, 13b, 13c angeschlossenen
U- bzw. R-DIMMs 12a, 12b, 12c abgespeicherten
SPD – Code
aus, und erzeugt hieraus einen – ggf.
gegenüber
dem ausgelesenen SPD – Code
entsprechend modifizierten – SPD – Code. Dieser
(modifizierte, dem FB-DIMM-Standard
entsprechende) SPD – Code
wird durch den Mikrocontroller 105 auf einer entsprechenden,
auf dem Motherboard 21 vorgesehenen BIOS-Komponente (BIOS
= Basic Input Output System) abgespeichert. Dadurch ist es möglich, an
ein- und dieselbe Adapter-Karte 13a, 13b, 13c eine
Vielzahl unterschiedlicher DIMMs, insbesondere DDR2- oder DDR3-DIMMs
(z.B. die o.g. U- bzw. R-DIMMs 12a, 12b, 12c,
bzw. eine Vielzahl unterschiedlicher Varianten hiervon) anzuschließen.
-
- 1
- Speichermodul-System
- 2a
- FB-DIMM
- 2b
- FB-DIMM
- 2c
- FB-DIMM
- 3a
- Speicherbauelement
- 3b
- Speicherbauelement
- 3c
- Speicherbauelement
- 4
- Memory
Controller
- 5a
- Buffer
- 5b
- Buffer
- 5c
- Buffer
- 6a
- Bus
- 6b
- Bus
- 6c
- Bus
- 7a
- Bus
- 7b
- Bus
- 7c
- Bus
- 12a
- U-
bzw. R-DIMM
- 12b
- U-
bzw. R-DIMM
- 12c
- U-
bzw. R-DIMM
- 13a
- Adapter-Karte
- 13b
- Adapter-Karte
- 13c
- Adapter-Karte
- 15a
- Buffer
- 15b
- Buffer
- 15c
- Buffer
- 17a
- Speicher-Steck-Kontakt
- 17b
- Speicher-Steck-Kontakt
- 17c
- Speicher-Steck-Kontakt
- 18a
- Stecker-Einrichtung
- 18b
- Stecker-Einrichtung
- 18c
- Stecker-Einrichtung
- 19a
- FB-DIMM-Stecker-Einrichtung
- 20a
- Speicher-Steck-Kontakt
- 20b
- Speicher-Steck-Kontakt
- 20c
- Speicher-Steck-Kontakt
- 21
- Motherboard
- 101a
- (Nutz-)Daten-Leitungen
- 101b
- (Nutz-)Daten-Leitungen
- 102a
- Adress-
und/oder Steuer-Leitungen
- 102b
- Adress-
und/oder Steuer-Leitungen
- 103a
- Speicherbauelement
- 103b
- Speicherbauelement
- 103c
- Speicherbauelement
- 104
- EEPROM
- 105
- Mikrocontroller