DE102006056870A1

DE102006056870A1 - Integrierte Halbleitervorrichtung und Verfahren zum Herstellen einer integrierten Halbleitervorrichtung

Info

Publication number: DE102006056870A1
Application number: DE102006056870A
Authority: DE
Inventors: Jürgen Dr. Faul
Original assignee: Qimonda AG
Current assignee: Qimonda AG
Priority date: 2006-10-31
Filing date: 2006-12-01
Publication date: 2008-05-08
Also published as: TW200820438A; US20080099852A1; CN101174649A

Abstract

Integrierte Halbleitervorrichtung (1), die zumindest einen Transistor (10), zumindest eine Kontaktstruktur (20) und ein Substrat (2) mit einer Substratfläche (2a) und einer dotierten Wanne (3), die in dem Substrat (2) unterhalb der Substratfläche (2a) angeordnet ist, aufweist, wobei die dotierte Wanne (3) Dotierstoffe eines ersten Dotierstofftyps aufweist, der entweder ein p-Dotierstofftyp (p) oder ein n-Dotierstofftyp (n) ist, wobei der Transistor Folgendes aufweist: - ein erstes (15) und ein zweites Source/Drain-Diffusionsgebiet (16), die in der dotierten Wanne (3) angeordnet sind, und ein Kanalgebiet (4), - ein Gate-Dielektrikum (5), das auf dem Substrat (2) angeordnet ist, - eine Gate-El (2a) und über das Gate-Dielektrikum (5) hinausragt, wobei die Gate-Elektrodenstruktur (6) eine Gate-Elektrode (7) und eine Gate-Elektrodenisolation (8) mit einer lateralen Seitenwand (8a) aufweist, - wobei die Kontaktstruktur (20) auf oder oberhalb der Substratfläche (2a) angeordnet ist und an die laterale Seitenwand (8a) der Gate-Elektrodenisolation (8) angrenzt und das erste Source/Drain-Diffusionsgebiet (15) elektrisch kontaktiert, - wobei das erste Source/Drain-Diffusionsgebiet (15) ein hochdotiertes Haupt-Dotierstoffimplantationsgebiet (11) und ein weiteres Dotierstoffimplantationsgebiet (12) umfasst, die beide aus Dotierstoffen eines zweiten Dotierstofftyps, der von dem ersten Dotierstofftyp verschieden ist, gebildet ...

Description

Gebiet der Erfindung
Die Erfindung betrifft das Gebiet integrierter Halbleitervorrichtungen und ihrer Herstellung. Die Erfindung betrifft insbesondere das Gebiet des Designs von Transistoren, etwa von MOSFETs (Metall Oxide Semiconductor Field Effect Transistor).
Hintergrund der Erfindung
Auf dem Gebiet der integrierten Halbleitervorrichtungen und ihrer Herstellung werden integrierte Schaltungen auf Substraten ausgebildet, wobei die integrierten Schaltungen eine Vielzahl von Schaltelementen wie etwa Transistoren aufweisen. Die integrierten Transistoren sind häufig Feldeffekttransistoren wie etwa MOSFETs und können als insbesondere als planare Transistoren ausgebildet sein, bei denen beide Source/Drain-Gebiete in unterschiedlichen lateralen Positionen der Substratfläche angeordnet sind.
Gewöhnlich werden vor dem Ausbilden der Transistoren dotierte Wannen in dem Substrat ausgebildet, um dotierte Substratbereiche für die nMOS-Transistoren oder pMOS-Transistoren oder, kombiniert, zum Ausbilden eines CMOS-Schaltkreises, der nMOS-Transistoren und pMOS-Transistoren in dotierten Wannen entgegengesetzten Dotierstofftyps aufweist, auszubilden. Jede Art von Transistor muss in einer Wanne entgegengesetzten Dotierstofftyps angeordnet werden, der entweder ein n- Dotierstofftyp (wie Arsen oder Phosphor) oder ein p-Dotierstofftyp (wie Bor) ist.
Die Source/Drain-Elektroden eines MOSFETs-Transistors werden gewöhnlich aus Dotierstoffdiffusionsgebieten gebildet, die Dotierstoffe enthalten, die implantiert oder anderweitig in das Substrat eingebracht worden sind. Gewöhnlich werden die Dotierstoffe durch die Substratfläche bis in eine Tiefe, die einer maximalen Implantationsenergie der Dotierstoffe entspricht, implantiert. Eine anschließende Wärmebehandlung kann nachher durchgeführt werden, um die Dotierstoffe innerhalb des Substrats in kontrollierter Weise zu verteilen. In beiden Fällen wird ein Dotierstoffdiffusionsgebiet gebildet. Source/Drain-Elektroden weisen hochdotierte Haupt-Dotierstoffimplantationsgebiete mit einer Dotierstoffkonzentration in der Größenordnung zwischen 10¹⁸ und 10²¹ Dotierstoffatomen pro cm³ auf. Natürlich kann, abhängig von dem Fortschritt der Miniaturisierung und der Verbesserung der Transistorperformance, die typische Bandbreite von Source/Drain-Dotierstoffkonzentrationen sich mit dem Wechsel zu zukünftigen Technologien verschieben. Jedoch erhält man typischerweise die höchste Dotierstoffkonzentration eines Transistors (betrachtet in einem Substratbereich, der den Transistor enthält) in den Source/Drain-Diffusionsgebieten.
Gewöhnlich weisen die Source/Drain-Diffusionsgebiete zwei oder mehrere einander überlappende Dotierstoffimplantationsgebiete auf, wobei jedes Dotierstoffimplantationsgebiet separat implantiert wird. Die mehreren Implantationsschritte dienen zum Gestalten komplexerer Dotierstoffkonzentrationsprofile innerhalb des Substrats, insbesondere in Richtung zunehmender Tiefe (vertikal zur Substratfläche) und, weiterhin, in Richtung parallel zur Substratfläche (entlang der Richtung x zu nehmenden Abstandes von dem Kanalbereich des Transistors). Beispielsweise können LDD-Gebiete (Lightly Doped Drain-Gebiete) in einem Abstandsbereich zwischen dem Kanalgebiet und dem jeweiligen Source/Drain-Diffusionsgebiet (oder dessen Haupt-Dotierstoffimplantationsgebiet) vorgesehen werden, um die Stärke des elektrischen Feldes zu verringern, das zwischen beiden Source/Drain-Gebieten auf entgegengesetzten Seiten des Kanalbereichs auftritt. Insbesondere bei höheren Spannungen betriebene Transistoren besitzen mindestens einen Extension-Bereich großer lateraler Abmessungen. Jedoch weisen ebenfalls Transistoren in einem Speicherzellenfeld, etwa Auswahltransistoren von Speicherzellen, häufig LDD-Bereiche zwischen dem Kanalbereich und beiden Source/Drain-Gebieten auf. Mit zunehmenden Anforderungen an die Miniaturisierung jedoch besteht ein Weg zur Verringerung der Breite des Transistors und des pro Transistor erforderlichen Substratgebietes darin, die LDD-Gebiete wegzulassen und die Haupt-Dotierstoffimplantationsgebiete (die in dieser Anmeldung die wesentlichen, hochdotierten Isolationsgebiete jeglichen Source/Drain-Diffusionsgebietes bezeichnen) näher an den Kanalbereich anzuordnen. In diesem Fall ist besondere Aufmerksamkeit erforderlich, um die Kurzkanaleigenschaften oder andere Eigenschaften des Transistors nicht zu verschlechtern. Die Source/Drain-Diffusionsgebiete (auch als „junctions" bezeichnet), die ohne jegliche LDD-Gebiete oder Extension-Gebiete ausgebildet werden, werden als „hard junctions" bezeichnet. Im Falle einer „hard junction" kann nur ein verringertes thermisches Budget angewandt werden, um nachteilige Einflüsse auf die Transistor-Performance zu verhindern.
Während Extension-Bereiche typischerweise zur Verringerung des lateralen Anstiegs der Dotierstoffkonzentration entlang lateraler Richtungen verwendet werden, dienen weitere Bemü hungen dazu, das Dotierstoffkonzentrationsprofil in Richtung senkrecht zur Substratfläche, das heißt in Richtung zunehmender Substrattiefe zu beeinflussen. Insbesondere sollen, da die von der Substratfläche her zu kontaktierenden Source/Drain-Gebiete durch einen Schottky-Kontakt kontaktiert werden, Schottky-Widerstände verringert werden. Insbesondere diejenigen Source/Drain-Elektroden, die (mit Hilfe eines Bitleitungskontakts) an eine Bitleitung anzuschließen sind, müssen mit geringem Widerstand entlang des leitenden Pfades kontaktiert werden. Es ist daher bekannt, seichte, d.h. flache beziehungsweise oberflächennahe Kontaktimplantationsdotierstoffe in das Substrat einzubringen; dadurch wird ein oberflächennahes Kontaktimplantationsgebiet mit einer Tiefe, die kleiner ist als die Tiefe des Haupt-Dotierstoffimplantationsgebiets, in dem Substrat ausgebildet. Dadurch wird die gesamte Dotierstoffkonzentration nahe einer Substratfläche vergrößert. Zusätzlich kann eine Silizidschicht auf der freiliegenden Substratfläche ausgebildet werden, um Schottky-Kontaktwiderstände zu verringern.
Gemäß der zusätzlichen Implantation des oberflächennahen Kontaktimplantationsgebiets ist die Dotierstoffkonzentration nahe der Substratfläche ziemlich hoch. Die Dotierstoffpartikel (die implantierten Dotierstoffatome) verursachen Defekt in dem einkristallinen Kristallgitter des Halbleitersubstrats. Dadurch kann das Substrat lokal in Bereichen nahe der freiliegenden Substratfläche, durch die hindurch die Dotierstoffe implantiert werden, in amorphes Substratmaterial umgewandelt werden. Dieser Effekt der Amorphisierung, der die elektrische Leitfähigkeit stark herabsetzt, kann durch einen anschließenden thermischen Ausheilschritt kompensiert werden, der das Substratmaterial an und nahe der freiliegenden Substratfläche rekristallisiert. Jedoch werden einige Defekte in dem Kristallgitter weiterhin zurückbleiben.
Solche Defekte tragen zu Leckströmen zwischen den jeweiligen Source/Drain-Diffusionsgebieten und dem Substrat (das heißt der dotierten Wanne, die in dem Substrat angeordnet ist und den Transistor einbettet) bei. Insbesondere durch das hochdotierte Haupt-Dotierstoffimplantationsgebiet, das im Wesentlichen die jeweilige Source/Drain-Elektrode darstellt und tiefer in das Substrat hineinreicht als das oberflächennahe Kontaktimplantationsgebiet, tritt eine parasitäre pn-Verbindung beziehungsweise eine pn-Diode in dem Substrat auf. Durch solche pn-Übergänge hervorgerufene Leckströme beeinflussen insbesondere die Performance beim Auslesen von gespeicherten digitalen Informationen in Speicherzellen, die einen Auswahltransistor aufweisen. Dementsprechend müssen parasitäre pn-Übergänge und dadurch verursachte Leckströme minimiert werden, insbesondere im Falle von Auswahltransistoren.
Eine bekannte Maßnahme zum Erzeugen steiler und ultra-flacher Source/Drain-Profile (junction-Profile) besteht darin, eine Co-Implantation von Kohlenstoff- oder Fluoratomen in das Substrat hinein vorzunehmen. Jedoch können diese Co-Implantationen weiterhin Defekte in dem Kristallgitter erzeugen oder bereits vorhandene Effekte anziehen, die dann sogar nach Anwendung eines Ausheilschrittes beibehalten werden.
Angesichts dieser Defekte und der parasitären pn-Übergänge in den Substraten, insbesondere im Falle von „hard junction"-Transistoren, können sich die gewünschten Eigenschaften und die Performance des Transistors drastisch verschlechtern. Beispielsweise treten große Kapazitäten zwischen der junction und dem Substrat (das heißt zwischen Source/Drain- Diffusionsgebiet und Substrat) auf und die gewünschte Abbruchspannung (breakdown voltage) und das Kurzkanalverhalten verschlechtern sich. Folglich besteht ein Bedarf zur Bereitstellung einer verbesserten Halbleitervorrichtung mit verringerten Leckströmen zwischen Source/Drain-Elektroden von Transistoren und dem einbettenden Substrat. Ferner besteht ein Bedarf zur Bereitstellung eines verbesserten Verfahrens zum Herstellen einer Halbleitervorrichtung.
Zusammenfassung der Erfindung
Integrierte Halbleitervorrichtung, die zumindest einen Transistor, zumindest eine Kontaktstruktur und ein Substrat mit einer Substratfläche und einer dotierten Wanne, die in dem Substrat unterhalb der Substratfläche angeordnet ist, aufweist, wobei die dotierte Wanne Dotierstoffe eines ersten Dotierstofftyps aufweist, der entweder ein p-Dotierstofftyp oder ein n-Dotierstofftyp ist, wobei der Transistor folgendes aufweist:

– ein erstes und ein zweites Source/Drain-Diffusionsgebiet, die in der dotierten Wanne angeordnet sind, und ein Kanalgebiet,
– ein Gate-Dielektrikum, das auf dem Substrat angeordnet ist,
– eine Gate-Elektrodenstruktur, die über die Substratfläche und über das Gate-Dielektrikum hinausragt, wobei die Gate-Elektrodenstruktur eine Gate-Elektrode und eine Gate-Elektrodenisolation mit einer lateralen Seitenwand aufweist,
– wobei die Kontaktstruktur auf oder oberhalb der Substratfläche angeordnet ist und an die laterale Seitenwand der Gate-Elektrodenisolation angrenzt und das erste Source/Drain-Diffusionsgebiet elektrisch kontaktiert,
– wobei das erste Source/Drain-Diffusionsgebiet ein hochdotiertes Haupt-Dotierstoffimplantationsgebiet und ein weiteres Dotierstoffimplantationsgebiet umfasst, die beide aus Dotierstoffen eines zweiten Dotierstofftyps, der von dem ersten Dotierstofftyp verschieden ist, gebildet sind und einander räumlich überlappen, und
– wobei das weitere Dotierstoffimplantationsgebiet sich unterhalb der Substratfläche tiefer in das Substrat hineinerstreckt als das Haupt-Dotierstoffimplantationsgebiet.

Integrierte Halbleitervorrichtung mit:

– einem Substrat, das eine Substratfläche mit zumindest einer darin ausgebildeten Vertiefung aufweist,
– einer dotierten Wanne die in dem Substrat unterhalb der Substratoberfläche angeordnet ist, wobei die dotierte Wanne aus Dotierstoffen eines ersten Dotierstofftyps gebildet ist, der entweder ein p-Dotierstofftyp oder ein n-Dotierstofftyp ist,
– zumindest einer Kontaktstruktur und
– einer in der Vertiefung angeordneten Transistor,

– ein erstes und ein zweites Source/Drain-Diffusionsgebiet und ein Kanalgebiet, die alle in der dotierten Wanne angeordnet sind,
– ein Gate-Dielektrikum, das in dem Substrat angeordnet ist und Seitenwände und eine Bodenfläche der Vertiefung bedeckt,
– eine Gate-Elektrodenstruktur, die auf dem Gate-Dielektrikum angeordnet ist und die Vertiefung füllt, wobei die Gate-Elektrodenstruktur außerhalb der Vertiefung über die Substratfläche hinausragt und eine Gate-Elektrode sowie eine Gate-Elektrodenisolation mit einer lateralen Seitenwand aufweist;
– wobei die Kontaktstruktur auf oder über der Substratfläche angeordnet ist und an die laterale Seitenwand der Gate-Elektrodenisolation angrenzt und das erste Source/Drain-Diffusiongebiet elektrisch kontaktiert,
– wobei das erste Source/Drain-Diffusionsgebiet ein hochdotiertes Haupt-Dotierstoffimplantationsgebiet und ein weiteres Dotierstoffimplantationsgebiet umfasst, die beide aus Dotierstoffen eines zweiten Dotierstofftyps, der von dem ersten Dotierstofftyp verschieden ist, gebildet sind und einander räumlich überlappen, und
– wobei das weitere Dotierstoffimplantationsgebiet unterhalb der Substratfläche tiefer in das Substrat hineinreicht als das Haupt-Dotierstoffimplantationsgebiet.

Integrierte Halbleitervorrichtung, die zumindest einen Transistor, zumindest eine Kontaktstruktur und ein Substrat, das eine Substratfläche und zumindest eine dotierte Wanne, die unterhalb der Substratfläche in dem Substrat angeordnet ist, aufweist, wobei die dotierte Wanne Dotierstoffe eines ersten Dotierstofftyps aufweist, der entweder ein p-Dotierstofftyp oder ein n-Dotierstofftyp ist, wobei der Transistor folgendes aufweist:

– ein erstes und ein zweites Source/Drain-Diffusionsgebiet, die in der dotierten Wanne angeordnet sind, und einen Kanalbereich,
– ein Gate-Dielektrikum, das in dem Substrat angeordnet ist,
– eine Gate-Elektrodenstruktur die bis über die Substratfläche hinausreicht, wobei die Gate-Elektrodenstruktur eine Gate-Elektrode und eine Gate-Elektrodenisolation, die einen Spacer mit einer lateralen Seitenwand umfasst, aufweist,
– wobei die Kontaktstruktur auf oder über der Substratfläche angeordnet ist und an die laterale Seitenwand des Spacers angrenzt und das erste Source/Drain-Diffusionsgebiet elektrisch kontaktiert,
– wobei das erste Source/Drain-Diffusionsgebiet ein hochdotiertes Haupt-Dotierstoffimplantationsgebiet und ein weiteres Dotierstoffimplantationsgebiet aufweist, die beide aus Dotierstoffen eines zweiten Dotierstofftyps, der von dem ersten Dotierstofftyp verschieden ist, gebildet sind und sich räumlich überlappen,
– wobei das weitere Dotierstoffimplantationsgebiet sich unterhalb der Substratfläche tiefer in das Substrat hineinerstreckt als das Haupt-Dotierstoffimplantationsgebiet und
– wobei die laterale Position sowohl des hochdotierten Haupt-Dotierstoffimplantationsgebietes als auch das weitere Dotierstoffimplantationsgebietesdurch ein selbstjustiertes Kontaktloch vorgegeben ist, das mit der Kontaktstruktur gefüllt ist und an die laterale Seitenwand des Spacers angrenzt.

Verfahren zum Herstellen einer integrierten Halbleitervorrichtung, die zumindest einen Transistor aufweist, wobei das Verfahren folgendes umfasst:

– Ausbilden eines Gate-Dielektrikums auf einem Substrat, das eine Substratfläche aufweist,
– Ausbilden zumindestens einer Gate-Elektrode auf den Gate-Dielektrikum,
– Ausbilden hochdotierter Haupt-Dotierstoffimplantationsgebiete für ein erstes und ein zweites Source/Drain-Diffusionsgebiet in dem Substrat auf entgegengesetzten Seiten der Gate-Elektrode,
– Ausbilden von Seitenwand-Spacern auf Gate-Seitenwänden der Gate-Elektrode zum Ausbilden einer isolierten Gate-Elektrodenstruktur, die laterale Seitenwände aufweist,
– Ausbilden weiterer Dotierstoffimplantationsgebiete für das erste und das zweite Source/Drain-Diffusionsgebiet in dem Substrat auf entgegengesetzten Seiten der Gate-Elektrodenstruktur außerhalb der lateralen Seitenwände und
– Ausbilden einer Kontaktstruktur, die das erste Source/Drain-Diffusionsgebiet kontaktiert, wobei die Kontaktstruktur selbstjustiert an die Gate-Elektrodenstruktur angrenzt,

– Ausbilden eines Gate-Dielektrikums auf einem Substrat, das eine Substratfläche aufweist,
– Ausbilden mindestens einer Gate-Elektrode auf dem Gate-Dielektrikum,
– Ausbilden von Seitenwand-Spacern auf Gate-Seitenwänden der Gate-Elektrode zum Ausbilden einer isolierten Gate-Elektrodenstruktur, wobei die Seitenwand-Spacer jeweils eine laterale Seitenwand aufweisen,
– Abscheiden einer dielektrischen Schicht auf das Substrat und Ätzen mindestens eines selbstjustierten Kontaktlochs in die dielektrische Schicht selektiv zu einem jeweiligen Seitenwand-Spacer, wobei das mindestens eine Kontaktloch die laterale Seitenwand des jeweiligen Seitenwand-Spacers frei legt und weiterhin einen Substratflächenbereich, der durch den jeweiligen Seitenwand-Spacer begrenzt ist, freilegt,
– Implantieren eines hochdotierten Haupt-Dotierstoffimplantationsgebiets und eines weiteren Dotierstoffimplantationsgebiets für das erste und/oder das zweite Source/Drain-Diffusionsgebiet durch das zumindest eine Kontaktloch, außerhalb der lateralen Seitenwände des mindestens einen freigelegten Spacers, in das Substrat und
– Ausbilden mindestens einer Kontaktstruktur, die eines der Source/Drain-Diffusionsgebiete kontaktiert, wobei die zumindest eine Kontaktstruktur an die laterale Seitenwand des jeweiligen Spacers angrenzt,

Kurze Beschreibung der Figuren
1 zeigt eine integrierte Halbleitervorrichtung gemäß einer ersten Ausführungsform der Erfindung,
2 zeigt eine integrierte Halbleitervorrichtung gemäß einer zweiten Ausführungsform der Erfindung,
3 zeigt schematisch ein vertikales Dotierstoffkonzentrationsprofil eines Source/Drain-Gebiets gemäß einer Ausführungsform der Erfindung,
4 zeigt schematisch ein laterales Dotierstoffkonzentrationsprofil gemäß einer Ausführungsform der Erfindung,
5 zeigt detaillierter das vertikale Dotierstoffkonzentrationsprofil der 3 und
6 zeigt eine integrierte Halbleitervorrichtung, die zumindest einen erfindungsgemäß ausgebildeten Transistor aufweist, und
die 7 und 8 zeigen Verfahrensschritte einer Ausführungsform eines erfindungsgemäßen Verfahrens.
Detaillierte Beschreibung bevorzugter Ausführungsformen
1 zeigt eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der Erfindung. Die integrierte Halbleitervorrichtung 1 weist ein Substrat 2 mit einer planaren Substratfläche 2a und einer in dem Substrat 2 angeordneten dotierten Wanne 3 auf. Selbstverständlich kann das Substrat ein dotiertes Substrat sein, wobei die dotierte Wanne 3 entweder dem gesamten Substratvolumen des Substrats 2 entspricht oder sich alternativ nur in einem Teil des Substratvolumens erstreckt. Vorzugsweise ist die dotierte Wanne 3 eine Wanne, die sich nur in einem Teil des Substrats 2 erstreckt. Die dotierte Wanne 3 wird aus Dotierstoffen gebildet, die entweder n-Dotierstoffe oder p-Dotierstoffe sind. Ein Transistor 10 wird in der dotierten Wanne 3 ausgebildet, wobei der Transistor ein erstes Source/Drain-Diffusionsgebiet und ein zweites Source/Drain-Diffusionsgebiet 16 aufweist, die beide in der dotierten Wanne 3 angeordnet sind und einen Kanalbereich 4 (an dessen entgegengesetzten Seiten sie angeordnet sind) definieren. Auf der Substratfläche 2a ist eine dielektrische Schicht angeordnet, wobei die dielektrische Schicht ein Gate-Dielektrikum umfasst. Eine Gate-Elektrodenstruktur 6 ist auf der dielektrischen Schicht angeordnet, wobei die Gate-Elektrodenstruktur 6 dadurch den Teil der dielektrischen Schicht definiert, der als Gate-Dielektrikum 5 dient. Die Gate-Elektrodenstruktur 6 weist eine leitfähige Gate-Elektrode 7 auf, die ein oder mehrere aufeinander gestapelte Gate-Elektrodenschichten aufweisen kann. Die Gate-Elektrodenstruktur 6 weist weiterhin eine Gate-Elektrodenisolation 8 auf, die Seitenwände 7a der Gate-Elektrode 7 isoliert und eine Oberseite der Gate-Elektrode 7 isoliert. Dementsprechend ist die Gate-Elektrode durch die Gate-Elektrodenisolation 8 umschlossen. Die Gate-Elektrodenisolation 8 isoliert insbesondere die Gate-Elektrode 7 in lateraler Richtung und weist laterale Seitenwände 8a auf, die Bestandteil der Gate-Elektrodenisolation sind. Vorzugsweise weist die Gate-Elektrodenisolation 8 Seitenwand-Spacer 9 auf, die auf jeder von zwei entgegengesetzten Seitenwänden 7a der Gate-Elektrode 7 angeordnet sind. Dementsprechend bildet die jeweilige laterale Seitenwand 8a, auf entgegengesetzten Seiten der Gate-Elektrodenstruktur 6, eine Seitenwand des jeweiligen Seitenwand-Spacers 9. Unterhalb der Gatelektrodenstruktur 6 bildet der Substratbereich, der mit der Gate-Elektrode 7 bedeckt ist, den Kanalbereich, der zwischen dem ersten und dem zweiten Source/Drain-Diffusionsgebiet 15, 16 angeordnet ist.
Das erste Source/Drain-Diffusionsgebiet 15 ist in positiver erster Richtung x neben dem Kanalgebiet 4 angeordnet. Das erste Source/Drain-Diffusionsgebiet 15 weist erfindungsgemäß ein Dotierstoffkonzentrationsprofil auf, das aus mindestens zwei verschiedenen Dotierstoffimplantationsgebieten 11, 12 gebildet ist, die einander überlappen. Beide Dotierstoffim plantationsgebiete wurden separat (durch verschiedene Verfahrensschritte oder einem kombinierten Verfahrensschritt) implantiert (oder anderweitig in das Substrat eingebracht), beispielsweise durch Implantation. Dementsprechend besitzen beide Dotierstoffimplantationsgebiete unterschiedliche räumliche Abmessungen, unterschiedliche Dotierstoffkonzentrationen und/oder unterschiedliche Dotierstoffspezies. Jedoch sind die Dotierstoffspezies beider Dotierstoffimplantationsgebiete von demselben Dotierstofftyp (das heißt beide n-Dotierstofftyp oder p-Dotierstofftyp).
Das erste Dotierstoffimplantationsgebiet des ersten Source/Drain-Diffusionsgebiets 15 ist ein Haupt-Dotierstoffimplantationsgebiet 11, das im Wesentlichen eine erste Source/Drain-Elektrode des Transistors darstellt. Das zweite Dotierstoffimplantationsgebiet ist ein weiteres Dotierstoffimplantationsgebiet 12, das sich bis in eine größere Tiefe d12 im Vergleich zur Tiefe d11 des Haupt-Dotierstoffimplantationsgebiets 11 des ersten Source/Drain-Diffusionsgebiets 15 erstreckt. Das weitere Dotierstoffimplantationsgebiet 12 besitzt eine Dotierstoffkonzentration c12, die kleiner ist als die Dotierstoffkonzentration c11 des Haupt-Dotierstoffimplantationsgebiets 11. Vorzugsweise ist das weitere Dotierstoffimplantationsgebiet 12 weiterhin in einem geringfügig größeren Abstand in lateraler Richtung x von dem Kanalbereich 4 angeordnet, wobei der seitliche Versatz zwischen dem weiteren Dotierstoffimplantationsgebiet 12 verglichen mit dem Haupt-Dotierstoffimplantationsgebiet 12 an der lateralen Seite, die dem Kanalgebiet 4 zugewandt ist, vorzugsweise der lateralen Dicke des Spacers 9 entsprechen kann.
Es ist festzuhalten, dass der Spacer 9 aus einem Satz zweier oder mehrerer Spacer gebildet sein kann, etwa einem inneren Spacer, der näher an der Gate-Elektrode 7 angeordnet ist, und einem äußeren Spacer, der auf dem inneren Spacer angeordnet ist und die laterale Seitenwand 8a der Gate-Elektrodenstrukturen 6 aufweist. Jedoch sollte die seitliche Abmessung der Gate-Elektrodenstruktur 6 beim Implantieren der Dotierstoffe für das weitere Dotierstoffimplantationsgebiet 12 größer sein als die laterale Abmessung der Gate-Elektrodenstruktur 7 (oder der noch nicht fertig gestellten Gate-Elektrodenstruktur), wie sie vorliegt, wenn die Dotierstoffe für die Haupt-Dotierstoffimplantationsgebiete 11 implantiert werden.
Das Dotierstoffkonzentrationsprofil des ersten Source/Drain-Diffusionsgebiets 15 (und, vorzugsweise, des zweiten Source/Drain-Diffusionsgebiets 16) wird somit zumindest durch ein Haupt-Dotierstoffimplantationsgebiet 11 und ein tieferes, schwächer konzentriertes weiteres Dotierstoffimplantationsgebiet 12 gebildet. Die durch das weitere Dotierstoffimplantationsgebiet 12 erhaltene Dotierstoffkonzentration kann um einen Faktor zwischen zehn und 100 kleiner sein im Vergleich zur Dotierstoffkonzentration des Haupt-Dotierstoffimplantationsgebiet 11. In 1 ist der Dotierstofftyp beider Dotierstoffimplantationsgebiete 11, 12 "n" und folglich ist die dotierte Wanne 3 aus einem p-Dotierstoff gebildet. Da der Dotierstofftyp des ersten (und zweiten) Source/Drain-Diffusionsgebiets von dem Dotierstofftyp der dotierten Wanne verschieden ist, bildet sich dazwischen eine parasitäre pn-junction, wobei Leckströmen das Überqueren der pn-junction ermöglicht wird, selbst beim Betrieb in Sperrrichtung. Die Leckströme resultieren aus Defekten in dem Kristallgitter von Co-Implantationen (beispielsweise von Koh lenstoff oder Fluor), die in dem Substrat vorhanden sind, und/oder von anderen parasitären Einflüssen. Diese Einflüsse können beispielsweise aus unerwünschter lokaler Amorphisierung und anschließender absichtlicher Rekristallisierung der Source/Drain-Gebiete nahe der Substratoberfläche, wo die Dotierstoffe durch die Substratfläche implantiert werden, herrühren.
Insbesondere im Falle eines dritten Dotierstoffimplantationsgebietes 13, das als oberflächennahes Kontaktimplantationsgebiet nahe der Substratfläche 2a dient, werden im Bereich eines selbstjustierten Kontaktlochs oder eines anderen, zum mit der Gate-Elektrodenstruktur 6 bedeckten Substratbereich benachbarten Kontaktbereichs große Mengen an Dotierstoffen durch das Gebiet des ersten (und zweiten) Source/Drain-Diffusionsgebiets unmittelbar unter der Substratoberfläche 2a hindurch implantiert und beibehalten. In diesem Fall sind die thermisch auszuheilenden Kristallgitterschäden beträchtlich.
Das oberflächennahe Kontaktimplantationsgebiet 13 erstreckt sich bis in eine kleinere Tiefe d13 im Vergleich zum Haupt-Dotierstoffimplantationsgebiet 11, kann jedoch eine Dotierstoffkonzentration c13 besitzen, die größer ist als die Dotierstoffkonzentration c12 des weiteren, tiefsten Dotierstoffimplantationsgebietes 12.
In beiden Fällen, mit und ohne das zusätzliche oberflächennahe Kontaktimplantationsgebiet 13, besteht eine vergleichsweise große Dotierstoffkonzentration c11 (von beispielsweise zwischen 10¹⁸ und 10²¹ Dotierstoffatomen pro cm³); der pn-Übergang zwischen dem unteren Bereich des Haupt-Dotierstoffimplantationsgebiets 11 und der dotierten Wanne 3 ist vergleichsweise nahe an dem hoch leitfähigen Haupt- Dotierstoffimplantationsgebiet 11. Dementsprechend ist der pn-Übergang ziemlich nahe an hochdotierten Substratbereichen des ersten Source/Drain-Diffusionsgebiets. Gleichzeitig können Defekte im Kristallgitter und/oder Co-Implantationen zu parasitären Strömen durch den in Sperrrichtung vorgespannten pn-Übergang beitragen.
Erfindungsgemäß jedoch erstreckt sich das weitere Dotierstoffimplantationsgebiet 12 bis in eine größere Tiefe als das Haupt-Dotierstoffimplantationsgebiet, besitzt jedoch eine geringere Dotierstoffkonzentration als das Haupt-Dotierstoffimplantationsgebiet 11; dadurch wird das Source/Drain-Diffusionsgebiet tiefer in das Substrat hinein erstreckt und der Abstand zwischen den parasitären pn-Übergängen und der Substratfläche vergrößert. Insbesondere hinsichtlich des Dotierstoffkonzentrationsprofils des ersten Source/Drain-Diffusionsgebiets 15 in vertikaler Richtung z zunehmender Tiefe d erzeugt die Anwesenheit des weiteren Dotierstoffimplantationsgebiets 12 eine "Schulter" im Dotierstoffkonzentrationsprofils im Bereich einer erhöhten Substrattiefe. Dieses Dotierstoffkonzentrationsprofil P wird mit Bezug auf die 3 und 5 erläutert. Wie jedoch bereits aus 1 ersichtlich, ist der parasitäre pn-Übergang, der zwischen der pn-dotierten Wanne 3 und dem untersten Teil des n-dotierten ersten Source/Drain-Diffusionsgebietes 15, wie erfindungsgemäß ausgebildet, besteht, tiefer innerhalb des Substrats angeordnet als bei Abwesenheit des weiteren Dotierstoffimplantationsgebietes.
Weiterhin treten gemäß der verringerten Dotierstoffkonzentration c12 des weiteren Dotierstoffimplantationsgebiets im Vergleich zur Dotierstoffkonzentration c11 des Haupt-Dotierstoffimplantationsgebiets 11 geringere elektrische Ströme innerhalb der Source/Drain-Diffusionsgebiet 15, 16 und der dotierten Wanne auf, insbesondere in Richtung zunehmender Substrattiefe d. Dementsprechend ist der Betrag von Leckströmen, die den in Sperrrichtung vorgespannten pn-Übergang passieren, beträchtlich verringert. Insbesondere in dem Fall, dass der erfindungsgemäß konstruierte Transistor 10 ein Auswahltransistor eines Speichers ist, wird die Zuverlässigkeit des korrekten Auslesens gespeicherter Ladungen aus den Speicherzellen infolge der Verringerungen von Leckströmen beträchtlich erhöht.
Die erfindungsgemäße Halbleitervorrichtung kann weiterhin eine Kontaktstruktur 20 aufweisen, die das erste Source/Drain-Diffusionsgebiet 15 elektrisch kontaktiert. Die Kontaktstruktur grenzt vorzugsweise an die Substratfläche 2a oder an eine Oberseite einer leitfähigen Kontaktschicht 21, die etwa der Silizidschicht, die auf der Substratfläche 2a angeordnet ist, an. Gemäß der Ausführungsform der 1 ist die Kontaktstruktur 20 vorzugsweise eine selbstjustierte Kontaktstruktur, die zumindest an die Seitenwand 8a der Gate-Elektrodenisolation 8 der Gate-Elektrodenstruktur 6 angrenzt. Weiterhin kann auch die entgegengesetzte laterale Seite der Kontaktstruktur 20 an eine weitere Isolationsstruktur angrenzen, die in 1 an der rechten Seite der Kontaktstruktur 20 dargestellt ist. Dementsprechend ist die Kontaktstruktur 20 vorzugsweise ein selbstjustierter "plug" oder eine Via-Füllstruktur, die in einer lateralen Richtung größer ist als eine zwischen zwei entgegengesetzten Isolationsstrukturen (etwa der Gate-Elektrodenisolation 8 und einer Isolationsstruktur einer weiteren Struktur, beispielsweise etwa einer anderen Wortleitung) gebildeten Vertiefung. Dementsprechend ist die laterale Ausdehnung der Kontaktstruktur 20 größer als der Querschnitt im Vergleich zur Substratfläche (oder der Si lizidschichtoberfläche), die zwischen diesen Isolationsstrukturen freiliegt, die die Gestalt des unteren Bereichs der Kontaktstruktur lateral begrenzen. Insbesondere gemäß der selbstjustierten Ausführungsform der Kontaktstruktur 20 besitzt der untere Teil der Kontaktstruktur 20 eine kleinere laterale Abmessung entlang einer oder zweier lateraler Richtungen als ein oberer Bereich der Kontaktstruktur 20. Insbesondere können die lateralen Abmessungen des unteren Teils der Kontaktstruktur 20 kleiner sein als das CD-Maß (critical dimension), das zum Design der kleinsten lateralen Abstände, die auf der integrierten Hableitervorrichtung lithographisch strukturiert werden, verwendet wird.
Der Transistor 10 besitzt gewöhnlich ein zweites Source/Drain-Diffusionsgebiet 16. Vorzugsweise besitzt das zweite Source/Drain-Diffusionsgebiet 16, wie das erste 15, ein weiteres Dotierstoffimplantationsgebiet 12 zusätzlich zum Haupt-Dotierstoffimplantationsgebiet, insbesondere in dem Fall, dass der Transistor 10 in einem Peripheriegebiet oder einer anderen Art von Logikbereich oder in einem Speicherzellenfeldbereich ausgebildet ist. Schließlich kann auch das zweite Source/Drain-Diffusionsgebiet 16, ebenso wie das erste Source/Drain-Diffusionsgebiet 15, weiterhin ein oberflächennahes Kontaktimplantationsgebiet 13 aufweisen. Doch ungeachtet dessen, ob der Transistor 10 in einem Speicherzellenfeld der Halbleitervorrichtung oder in einem anderen Bereich, etwa einen Logikbereich oder einen Peripheriebereich desselben ausgebildet ist, braucht nur eine Kontaktstruktur 20 auf den freiliegenden Oberflächen vorhanden zu sein, beispielsweise auf der Oberfläche des ersten oder des zweiten Source/Drain-Diffusionsgebiets 15 oder 16.
In dem Fall, dass der Transistor 10 ein Auswahltransistor einer in einen Speicherzellenfeld der Halbleitervorrichtung 1 angeordneten Speicherzelle ist, kann das zweite Source/Drain-Diffusionsgebiet 16 elektrisch an einen Speicherkondensator angeschlossen sein, der vorzugsweise entweder ein in dem Substrat 2 angeordneter deep trench-Kondensator oder ein (vorzugsweise auf oder oberhalb der Substrats ausgebildeter) Stapelkondensator ist.
Das erfindungsgemäß vorgesehene weitere Dotierstoffimplantationsgebiet 12 wird vorzugsweise durch Implantieren von Dotierstoffen mit einer Implantationsdosis von zwischen 4 × 10¹² und 4 × 10¹⁴ Teilchen pro Quadratzentimeter, beispielsweise 4 × 10¹³ Atome pro Quadratzentimeter implantiert, insbesondere im Fall, dass Phosphor implantiert wird. Die Dotierstoffe des weiteren Dotierstoffimplantationsgebiets können beispielsweise mit einer Implantationsenergie von zwischen 5 und 15 kV implantiert werden, beispielsweise von zwischen 8 und 12 kV. Diese Bereiche der Implantationsdosis und Implantationsenergie können beispielsweise für Implantationen von Phosphor P gelten. Selbstverständlich können andere numerische Bereiche verwendet werden, wenn andere Dotierstoffspezies als Phosphor verwendet werden. Das weitere Dotierstoffimplantationsgebiet 12 dient zur Verringerung von Leckströmen von dem jeweiligen Source/Drain-Diffusionsgebiet zum Substrat (das heißt zur dotierten Wanne 3 in dem Substrat 2).
Weiterhin kann ein zusätzliches oberflächennahes Kontaktimplantationsgebiet 13 in das Substrat implantiert werden, beispielsweise durch Implantieren einer Implantationsdosis von zwischen 10¹⁴ und 10¹⁶ Atomen pro Quadratzentimeter, beispielsweise 10¹⁵ Atomen pro Quadratzentimeter. Die Implantationsenergie kann beispielsweise zwischen 8 und 12 kV gewählt werden. Beispielsweise können As-Atome mit einer Energie von 10 kV implantiert werden. Vorzugsweise werden das weitere Dotierstoffimplantationsgebiet 12 (und, falls vorhanden, das oberflächennahe Kontaktimplantationsgebiet 13) durch ein selbstjustiertes Kontaktloch hindurch in das Substrat implantiert, welches Kontaktloch in 1 oberhalb der lateralen Ausdehnung der Silizidschicht 21 oder, andernfalls, oberhalb des Substratflächenbereichs angeordnet ist, der am Boden der Silizidschicht 21 im Stadium des Herstellungsprozesses freiliegt, wenn die Kontaktstruktur 20 darauf noch nicht ausgebildet ist. Durch die Seitenwand-Spacer, die nach dem Implantieren eines Haupt-Dotierstoffimplantationsgebietes 11 gebildet werden, besitzt daher das weitere Dotierstoffimplantationsgebiet 12 einen lateralen Versatz (verursacht durch den Spacer 9), da das weitere Dotierstoffimplantationsgebiet 12 nach Ausbildung der Spacer 9 an den Wortleitungen oder Gate-Elektrodenstrukturen 6 ausgebildet wird. Nachdem das weitere Dotierstoffimplantationsgebiet 12 durch die freiliegenden Substratabschnitte zwischen den Gate-Elektrodenstrukturen 6 implantiert worden ist, wird die Kontaktstruktur 10 ausgebildet, vorzugsweise in selbstjustierter Art und Weise, beispielsweise durch Abscheiden einer dielektrischen Schicht, die das Substrat planarisiert; durch Ätzen eines Kontaktlochs, das seitlich breiter ist als ein Substratflächenbereich, der der lateralen Abmessung der Silizidschicht 21 entspricht; durch Füllen des Kontaktlochs oder "Vias" mit einem Stöpsel (plug) oder einer Kontaktlochfüllstruktur, die dann die Kontaktstruktur 20 bildet. Die Kontaktstruktur ist vorzugsweise ein Bitleitungskontakt, der den Transistor an eine Bitleitung anschließt, die nachfolgend auf der die Substratfläche planarisierenden dielektrischen Schicht ausgebildet wird. Wie in 1 dargestellt, ist die Kontaktstruktur 20 insbesondere eine borderless contact-Struktur, die in latera ler Richtung mit mindestens einer Gate-Elektrodenstruktur 6 teilweise überlappt.
Schließlich sind durch gestrichelte Linien in 1 optionale Extension-Bereiche 14 (LDD-Bereiche) angedeutet, die durch Implantation von Extension-Dotierstoffen gebildet sind. Sie werden aus demselben Dotierstofftyp wie die Haupt-Dotierstoffimplantationsgebiete 11 hergestellt. Weiterhin können zusätzlich Pocket-Bereiche oder Halo-Bereiche eines unterschiedlichen Dotierstofftyps vorgesehen sein.
2 zeigt eine weitere Ausführungsform einer erfindungsgemäßen Halbleitervorrichtung 1. Gemäß 2 weist das Substrat 2 eine Vertiefung R in der Substratfläche 2a auf, wobei die Vertiefung eine Bodenfläche B und laterale Seitenwände S aufweist, die alle mit dem Gate-Dielektrikum 5 bedeckt sind. Dementsprechend füllt die Gate-Elektrode 7 die Vertiefung R aus und ist daher im Vergleich zur 1 tiefer angeordnet. Weiterhin enthalten in 2 das erste und das zweite Source/Drain-Diffusionsgebiet 15, 16 nur das Haupt-Dotierstoffimplantationsgebiet 11 und das weitere Dotierstoffimplantationsgebiet 12, das von demselben Dotierstofftyp ist, sich jedoch tiefer in das Substrat hineinerstreckt und eine niedrigere Dotierstoffkonzentration besitzt im Vergleich zum Haupt-Dotierstoffimplantationsgebiet 11. Selbstverständlich können die Ausführungsformen lediglich der Anwesenheit/Abwesenheit des zusätzlichen oberflächennahen Kontaktimplantationsgebietes 13 und der Anwesenheit/Abwesenheit einer Vertiefung in den 1 und 2 miteinander gemischt werden. Weiterhin können diese Ausführungsformen bezüglich weiterer Ausführungsformen anderer Figuren, Ansprüche oder Passagen der vorliegenden Anmeldung kombiniert werden. Beispielsweise ist in 2 keine Silizidschicht zwischen der Substratfläche 2a und der Kontaktstruktur 20 angeordnet. Die Kontaktstruktur 20 muss nicht notwendigerweise ein Bitleitungskontakt sein. Stattdessen kann irgendeine andere leitfähige Struktur als die Bitleitung 22 durch die Kontaktstruktur 20 an das erste Source/Drain-Diffusionsgebiet 11 angeschlossen werden.
In 2 verläuft der Kanalbereich 4 des Transistors 10 unterhalb der Bodenfläche B der Vertiefung R. Weiterhin können die lateralen Seitenwände S der Vertiefung vorzugsweise laterale Abmessungen zumindest des Haupt-Dotierstoffimplantationsgebiets 11 an der lateralen Seite, die der Vertiefung R und dem Kanalbereich 4 zugewandt ist, vorgeben. Die laterale Abmessung der weiteren Dotierstoffimplantationsgebiete 12 in der lateralen Richtung, die dem Kanalgebiet und der Vertiefung zugewandt ist, kann durch die lateralen Seitenwände S der Vertiefung R oder durch die Spacer 9 vorgegeben sein oder kann gemeinsam durch beide vorgegeben sein. Beispielsweise ist gemäß 2 die seitliche Abmessung des weiteren Dotierstoffimplantationsgebiets 12 nahe der Vertiefung in einem oberen Bereich durch die lateralen Seitenwände S der Vertiefung vorgegeben, wohingegen in einer größeren Tiefe in dem Substrat eine laterale Abmessung durch den Spacer 9 vorgegeben ist. Selbstverständlich sind in den 1 und 2 das Dotierstoffprofil und die Abmessungen nur schematisch dargestellt zum Zweck der Darstellung beispielhafter Ausführungsformen der Erfindung.
Wie in 1 zeigt 2 schließlich weiterhin eine dielektrische Schicht, in der die Kontaktstruktur 20 als Kontaktlochfüllung angeordnet ist, die an die Gate-Elektrodenstruktur selbstjustiert angrenzt.
3 zeigt schematisch ein exemplarisches Dotierstoffkonzentrationsprofil P gemäß einer Ausführungsform der Erfindung. 3 zeigt die Konzentration des vertikalen Konzentrationsprofils von Dotierstoffen, wie durch die gestrichelte Linie AA in 1 angedeutet, für das zweite Source/Drain-Diffusionsgebiet 16 oder, eher vorzugsweise, an einer entsprechenden Position durch das erste Source/Drain-Diffusionsgebiet 15 hindurch. Wie in 3 dargestellt, sind die vertikalen Dotierstoffkonzentrationen C in Abhängigkeit von der Substrattiefe d für verschiedene Dotierstoffimplantationsgebiete dargestellt. Beispielsweise ist das Hintergrunddotierstoffprofil der dotierten Wanne 3 angedeutet, das gemäß 3 beispielsweise eine Konzentration c3 von Bor 2 ist, welches in das Substrat implantiert wurde. Weiterhin können das Haupt-Dotierstoffimplantationsgebiet 11 und, falls vorhanden, das oberflächennahe Kontaktimplantationsgebiet 13 aus As-Dotierstoffen gebildet sein, die gemeinsam ein ziemlich flaches aber hochkonzentriertes Dotierstoffimplantationsgebiet von Arsen ergeben. Wie weiterhin in 3 dargestellt, wird erfindungsgemäß zusätzlich ein weiteres Dotierstoffimplantationsgebiet ausgebildet, beispielsweise aus Phosphorimplantationsdotierstoffen P in einer Konzentration c12 (in 3 gekennzeichnet durch dreieckige Dotierstoffkonzentrations-Messpunkte), die zu einer „Schulter" der gesamten n-Dotierstoffe (Arsen und Phosphor) führen, die Dotierstoffkonzentration C oder das Dotierstoffkonzentrationsprofil P des ersten (bzw. oder des zweiten) Source/Drain-Diffusionsgebietes 15, 16 bilden. Dementsprechend erstreckt sich die gesamte n-Dotierstoffkonzentration tiefer in das Substrat hinein; dadurch werden Leckströme zur Substratwanne verringert. Die Dotierstoffkonzentration C des Dotierstoffkonzentrationsprofils P werden nachfolgend detaillierter mit Bezug auf 5 erläutert werden.
4 zeigt eine beispielhafte Ausführungsform hinsichtlich der lateralen Dotierstoffkonzentration, die in Kombination mit 3 gelesen werden kann, aber nicht notwendigerweise in Kombination mit 3 hergenommen werden muss. Gemäß 4 ist die Dotierstoffkonzentration in kurzem Abstand von der Substratfläche dargestellt. An einer in 4 dargestellten Gate-Kante ist die Dotierstoffkonzentration von Arsen gemäß der Haupt-Dotierstoffkonzentration c11 (und, falls vorhanden, ebenso des oberflächennahen Kontaktimplantationsgebietes) dargestellt. Weiterhin ist eine zusätzliche Implantationsdosis des weiteren Dotierstoffimplantationsgebietes 12 (in 4 aus Phosphor gebildet) dargestellt. Wie aus dem vertikalen Phosphordotierstoffprofil in 3 ersichtlich, übersteigt die Phosphorimplantation die gesamte n-Dotierstoffkonzentration insbesondere in einer Substrattiefe zwischen 0,08 und 0,11 Mikrometer. Selbstverständlich können andere Dotierstoffe zum Ausbilden des weiteren Dotierstoffimplantationsgebietes 12 gewählt werden.
5 zeigt noch detaillierter die vertikale Dotierstoffkonzentration C eines Source/Drain-Diffusionsgebietes 15, 16 gemäß einer Ausführungsform der vorliegenden Erfindung. In 5 ist die Dotierstoffkonzentration C von Source/Drain-Dotierstoffteilchen (beispielsweise n-Dotierstoffteilchen in dem Beispiel der 1 und 4) in Abhängigkeit von der Tiefe d in dem Substrat 2 dargestellt. Wie aus 5 ersichtlich, ist die Gesamtkonzentration von Source/Drain-Dotierstoffteilchen durch eine kontinuierliche Linie angedeutet, wohingegen die Dotierstoffkonzentration c11 des Haupt-Dotierstoffimplantationsgebietes 11 sowie die Dotierstoffkonzentration c12 des weiteren Dotierstoffkonzentrationsgebietes 12 in 5 durch gestrichelte Linien angedeutet sind. Wie aus 5 ersichtlich, ist das Maximum M der Dotierstoffkonzentration vergleichsweise nahe an der Substratfläche (Tiefe d = 0 in dem Substrat) angeordnet. Jedoch erhält man zusätzlich eine „Schulter" erhöhter Dotierstoffkonzentration in einer größeren Tiefe, entsprechend der Anwesenheit eines weiteren Dotierstoffimplantationsgebietes 12 mit der Dotierstoffkonzentration c12. Insbesondere führt das weitere Dotierstoffimplantationsgebiet 12 zu einem ersten Bereich R1, der tiefer in dem Substrat angeordnet ist, in welchem ersten Bereich R1 die zweite Ableitung C'' der Dotierstoffkonzentration C, abgeleitet nach der Tiefe d in dem Substrat, negativ statt positiv ist. Weiterhin ist in einem zweiten Tiefenbereich R2 – näher an der Substratfläche, aber tiefer in dem Substrat als die maximale Dotierstoffkonzentration N – die zweite Ableitung C'' der Dotierstoffkonzentration nach der Substrattiefe d positiv. Generell folgen aufeinander in Richtung zunehmender Substrattiefe, beginnend von der Substratfläche oder beispielsweise von der Tiefe maximaler Dotierstoffkonzentration M, ein erster (oberflächennaher beziehungsweise seichter) Tiefenbereich negativer zweiter Ableitung C'' der Dotierstoffkonzentration C nach der Tiefe, ein zweiter (oberflächennaher) Tiefenbereich R2 mit positiver zweiter Ableitung C'' der Dotierstoffkonzentration C nach der Tiefe, ein dritter (tieferer) Tiefenbereich R1 mit negativer zweiter Ableitung C'' der Dotierstoffkonzentration C nach der Tiefe und ein vierter (tieferer) Tiefenbereich mit positiver zweiter Ableitung C'' der Dotierstoffkonzentration C nach der Tiefe.
Gewöhnlich würde in Abwesenheit des weiteren Dotierstoffimplantationsgebietes 12 die zweite Ableitung der Dotierstoffkonzentration C'' in dem gesamten Bereich von der Tiefe d11 des Haupt-Dotierstoffimplantationsgebietes 11 bis zur Rück seite des Substrat 2 positiv sein. Stattdessen ist der Bereich positiver zweiter Ableitung C'' in einem Tiefenbereich R1, der ungefähr der Tiefe d12 des weiteren Dotierstoffimplantationsgebietes 12 entspricht, durch einen Konzentrationsprofilbereich negativer zweiter Ableitung C'', das heißt d²C/d(d)² unterbrochen; dadurch wird eine „Schulter" des vertikalen Source/Drain-Dotierstoff-Konzentrationsprofils definiert.
Schließlich zeigt 6 schematisch eine integrierte Halbleitervorrichtung 1, die zumindest einen erfindungsgemäß ausgebildeten Transistor 10 aufweist. Der Transistor 10 kann in einem Speicherzellenfeld 25 und/oder in einem Peripheriegebiet 27 (alternativ oder kombiniert) vorgesehen sein. Obwohl dotierte Wannen 3 in 6 dargestellt sind, kann stattdessen das Substrat 2 selbst die dotierte Wanne bilden. Wie weiterhin in 6 dargestellt, kann der Transistor 10 Teil der Speicherzelle 24 sein, die in dem Speicherzellenfeld 25 (das eine Vielzahl von Speicherzellen 24 aufweist) enthalten ist. Insbesondere kann die Speicherzelle, die den Transistor 10 aufweist, an eine Bitleitung und an eine Wortleitung, die die Gate-Elektrode des Transistors bildet, angeschlossen sein. Weiterhin kann die Speicherzelle 24 weiterhin einen Speicherkondensator 23, etwa einen deep trench-Kondensator oder einen Stapelkondensator aufweisen.
Das Speicherzellenfeld kann einen Flash-Speicherzellenfeld, ein DRAM-Speicherzellenfeld oder irgendeine andere Art von flüchtigen oder nicht-flüchtigen Speicherzellenfeld sein. Die Halbleitervorrichtung 1 kann weiterhin ein mobiles elektronisches Gerät, beispielsweise etwa ein Handy, sein oder ein Bestandteil davon sein.
Die 7 und 8 zeigen ausgewählte Verfahrensschritte einer Ausführungsart eines erfindungsgemäßen Verfahrens.
7 zeigt einen Teil einer Halbleitervorrichtung während der Herstellung, wobei der dargestellte Teil beispielsweise der rechten Seite der 1 entspricht und daher den Bereich zeigt, in dem das erste Source/Drain-Diffusionsgebiet 15 auszubilden ist. Jedoch wurde gemäß der Ausführungsform der 7 das Haupt-Source/Drain-Implantationsgebiet 11 noch nicht implantiert, obwohl die Spacer 9 bereits auf den Gate-Seitenwänden der Gate-Elektrode 7 ausgebildet worden sind. Stattdessen wird eine dielektrische Schicht 26, die eine planarisierende dielektrische Schicht 26, abgeschieden und strukturiert; dadurch wird darin zumindest ein Kontaktloch 21a gebildet. Das Kontaktloch 21a wird selektiv zum Spacer 9 geätzt.
Ein Kontaktloch 21a kann ausgebildet werden, um das erste Source/Drain-Diffusionsgebiet 15 elektrisch zu kontaktieren. Alternativ können zwei Kontaktlöcher 21a ausgebildet werden, um das erste 15 und das zweite Source/Drain-Diffusionsgebiet 16 zu kontaktieren. Selbstverständlich kann zur gleichen Zeit eine Vielzahl weiterer Kontaktlöcher ausgebildet werden. Jedoch können die Substratflächenbereiche 2b für beide oder, alternativ, für nur eines der zwei Source/Drain-Diffusionsgebiete 15, 16 des Transistors 10 freigelegt werden, um das jeweilige Source/Drain-Diffusionsgebiet 15, 16 darin auszubilden und um es durch ein jeweiliges Kontaktloch elektrisch zu kontaktieren. Wenn beispielsweise beide Source/Drain-Diffusionsgebiete 15, 16 kontaktiert werden, können beide Kontaktlöcher 21a (und daher ebenfalls die jeweiligen Kontaktstrukturen 21) relativ zueinander in Richtung der Wortleitung, das heißt senkrecht zur Zeichenebene der 7 verschoben sein.
Gemäß den 7 und 8 werden die Source/Drain-Diffusionsgebiete 15, 16 durch die Kontaktlöcher 21a in das Substrat implantiert. Dementsprechend sind sie selbstjustiert zu den Spacern 9 (anstatt selbstjustiert zu den Gate-Elektroden-Seitenwänden 7a wie in 1). Dementsprechend ist, wie in 8 dargestellt, die seitliche Position der Source/Drain-Diffusionsgebiete 15, 16 an dem seitlichen Ende, das dem Kanalgebiet 4 zugewandt ist, durch die Position der Seitenwand 8a des jeweiligen lateralen Spacers 9 vorgegeben. Gemäß dieser Ausführungsform wird vor der Ausbildung der Spacer kein Source/Drain-Implantationsschritt durchgeführt. Stattdessen werden die Source/Drain-Diffusionsgebiete 15, 16 einschließlich des Haupt-Dotierstoffimplantationsgebietes 11 nach dem Ausbilden der Spacer gebildet. Optionale oberflächennahe Kontaktimplantationsgebiete 13 oder Extension-Gebiete 14 sind in 8 nicht ausdrücklich dargestellt.
Schließlich wird jedes Kontaktloch 21a in 8 mit einer Kontaktstruktur 20 (mit oder ohne eine darunter vorgesehene Silizidschicht) gefüllt. Die Merkmale der Ausführungsform der 7 und 8 können selbstverständlich mit den Ausführungsformen der weiteren Figuren, Ansprüchen und Abschnitten der Beschreibung kombiniert werden.

1: Halbleitervorrichtung
2: Substrat
2a: Substratfläche
2b: Substratflächenbereich
3: dotierte Wanne
4: Kanalbereich
5: Gate-Dielektrikum
6: Gate-Elektrodenstruktur
7: Gate-Elektrode
7a: Gate-Seitenwand
8: Gate-Elektrodenisolation
8a: laterale Seitenwand
9: Seitenwand-Spacer
10: Transistor
11: Haupt-Dotierstoffimplantationsgebiet
12: weiteres Dotierstoffimplantationsgebiet
13: oberflächennahes Kontaktimplantationsgebiet
14: Extension-Bereich
15: erstes Source/Drain-Diffusionsgebiet
16: zweites Source/Drain-Diffusionsgebiet
20: Kontaktstruktur
21: leitfähige Kontaktschicht
21a: Kontaktloch
22: Bitleitung
23: Speicherkondensator
24: Speicherzelle
25: Speicherzellenfeld
26: dielektrische Schicht
27: Peripheriegebiet
40: mobiles elektronisches Gerät
B: Bodenfläche
C: Dotierstoffkonzentration
C'': zweite Ableitung der Dotierstoffkonzentration nach der Tiefe
c; c3, c11,...: Konzentration
d; d11, d12,...: Tiefe
M: Maximum
n; p: Dotierstofftyp
P: Dotierstoffkonzentrationsprofil
R: Vertiefung
R1: erster Tiefenbereich
R2: zweiter Tiefenbereich
S: Seitenwand
x: erste laterale Richtung
z: vertikale Richtung

Claims

Integrierte Halbleitervorrichtung (1), die zumindest einen Transistor (10), zumindest eine Kontaktstruktur (20) und ein Substrat (2) mit einer Substratfläche (2a) und einer dotierten Wanne (3), die in dem Substrat (2) unterhalb der Substratfläche (2a) angeordnet ist, aufweist, wobei die dotierte Wanne (3) Dotierstoffe eines ersten Dotierstofftyps aufweist, der entweder ein p-Dotierstofftyp (p) oder ein n-Dotierstofftyp (n) ist, wobei der Transistor folgendes aufweist: – ein erstes (15) und ein zweites Source/Drain-Diffusionsgebiet (16), die in der dotierten Wanne (3) angeordnet sind, und ein Kanalgebiet (4), – ein Gate-Dielektrikum (5), das auf dem Substrat (2) angeordnet ist, – eine Gate-Elektrodenstruktur (16), die über die Substratfläche (2a) und über das Gate-Dielektrikum (5) hinausragt, wobei die Gate-Elektrodenstruktur (6) eine Gate-Elektrode (7) und eine Gate-Elektrodenisolation (8) mit einer lateralen Seitenwand (8a) aufweist, – wobei die Kontaktstruktur (20) auf oder oberhalb der Substratfläche (2a) angeordnet ist und an die laterale Seitenwand (8a) der Gate-Elektrodenisolation (8) angrenzt und das erste Source/Drain-Diffusionsgebiet (15) elektrisch kontaktiert, – wobei das erste Source/Drain-Diffusionsgebiet (15) ein hochdotiertes Haupt-Dotierstoffimplantationsgebiet (11) und ein weiteres Dotierstoffimplantationsgebiet (12) umfasst, die beide aus Dotierstoffen eines zweiten Dotierstofftyps, der von dem ersten Dotierstofftyp verschieden ist, gebildet sind und einander räumlich überlappen, und – wobei das weitere Dotierstoffimplantationsgebiet (12) sich unterhalb der Substratfläche (2a) tiefer in das Substrat (2) hinein erstreckt als das Haupt-Dotierstoffimplantationsgebiet (12).
Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das erste Source/Drain-Diffusionsgebiet (15) und die Kontaktstruktur (20) entlang einer ersten lateralen Richtung (x) seitlich neben der Gate-Elektrodenstruktur (6) und dem Kanalgebiet (4) angeordnet sind und dass die laterale Position des weiteren Dotierstoffimplantationsgebiets (12) entlang der ersten lateralen Richtung (x) durch die laterale Seitenwand (8a) der Gate-Elektrodenisolation (8) vorgegeben ist.
Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Haupt-Dotierstoffimplantationsgebiet (11) entlang der ersten lateralen Richtung (x) näher an das Kanalgebiet (4) heranreicht als das weitere Dotierstoffimplantationsgebiet (12).
Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die laterale Position des Haupt-Dotierstoffimplantationsgebiets (11) durch eine Gate-Seitenwand (7a) der Gate-Elektrode (7) innerhalb der Gate-Elektrodenstruktur (6), die die Gate-Elektrode (7) und die Gate-Elektrodenisolation (8) aufweist, vorgegeben ist.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Gate-Elektrodenisolation (8) zumindest einen Seitenwand-Spacer (9) aufweist, der die Gate-Elektrode (7) seitlich isoliert und eine laterale Seitenwand (8a) der Gate-Elektrodenstruktur (8) aufweist.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass eine Kontaktstruktur (20) an den Seitenwand-Spacer (9) der Gate-Elektrodenstruktur (8) angrenzt.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Kontaktstruktur (20) selbstjustiert an die Gate-Elektrodenstruktur (6) angrenzt.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Haupt-Dotierstoffimplantationsgebiet (11) eine hohe Dotierstoffkonzentration (c11) besitzt und dass das weitere Dotierstoffimplantationsgebiet (12) eine mittlere Dotierstoffkonzentration (c12) besitzt, die kleiner ist als die hohe Dotierstoffkonzentration (c11), aber größer als eine Dotierstoffkonzentration (c3) der dotierten Wanne (3).
Halbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, dass die hohe Dotierstoffkonzentration (c11) des Haupt-Dotierstoffimplantationsgebiets (11) entlang der ersten lateralen Richtung näher an das Kanalgebiet (4) heranreicht als die mittlere Dotierstoffkonzentration (c12) des weiteren Dotierstoffimplantationsgebietes (12).
Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das Haupt-Dotierstoffimplantationsgebiet (11) weniger tief ist als das weitere Dotierstoffimplantationsgebiet (12).
Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das Haupt- Dotierstoffimplantationsgebiet (11) und das weitere Dotierstoffimplantationsgebiet (12) des ersten Source/Drain-Diffusionsgebiets (15), die einander überlappen, gemeinsam ein Dotierstoffkonzentrationsprofil (P) von Dotierstoffen des zweiten Dotierstofftyps vorgeben, das in dem Substrat unterhalb der Kontaktstruktur (20) vorgesehen ist, wobei das Dotierstoffkonzentrationsprofil (P) eine Dotierstoffkonzentration besitzt, die mit zunehmender Tiefe (d) in dem Substrat variiert.
Halbleitervorrichtung nach Anspruch 11, dadurch gekennzeichnet, dass das Dotierstoffkonzentrationsprofil (P) infolge des Haupt-Dotierstoffimplantationsgebiets (11) ein Maximum (M) der Dotierstoffkonzentration (C) besitzt und dass die zweite Ableitung (C'') der Dotierstoffkonzentration (C) des Dotierstoffkonzentrationsprofils (P), abgeleitet nach der Tiefe (d) in dem Substrat (2), in einem ersten Tiefenbereich (R1), der eine erste Tiefe (d12) des weiteren Dotierstoffimplantationsgebiets (12) einschließt oder diesem nahe ist, negativ ist.
Halbleitervorrichtung nach Anspruch 12, dadurch gekennzeichnet, dass die zweite Ableitung (C'') der Dotierstoffkonzentration (C) des Dotierstoffkonzentrationsprofils (P) nach der Tiefe (d) in einem zweiten Tiefenbereich (R2) zwischen den ersten Tiefenbereichen (R1) und der Tiefe des Maximums (M) der Dotierstoffkonzentration positiv ist.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass das weitere Dotierstoffimplantationsgebiet (12) Leckströme zwischen der Kontaktstruktur (20) und der dotierten Wanne (3) oder dem Substrat (2) verringert.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass das Haupt-Dotierstoffimplantationsgebiet (11) und das weitere Dotierstoffimplantationsgebiet (12) aus Dotierstoffen eines ersten Dotierstofftyps gebildet sind, der entweder ein p-Dotierstofftyp (p) oder ein n-Dotierstofftyp (n) ist und von dem ersten Dotierstofftyp verschieden ist.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass das Haupt-Dotierstoffimplantationsgebiet (11) und das weitere Dotierstoffimplantationsgebiet (12) aus Dotierstoffen derselben Art von Dotierstoffatomen gebildet sind.
Halbleitervorrichtung nach Anspruch 13, dadurch gekennzeichnet, dass die Dotierstoffkonzentration (C) des Dotierstoffkonzentrationsprofils (P) des ersten Source/Drain-Diffusionsgebietes (15) in einer Tiefe zwischen dem ersten (R1) und dem zweiten Tiefenbereich (R2) um einen Faktor zwischen zehn und 100 kleiner ist als das Maximum (M) der Dotierstoffkonzentration des Dotierstoffkonzentrationsprofils (P).
Halbleitervorrichtung nach einem Ansprüche 13 bis 17, dadurch gekennzeichnet, dass die Dotierstoffkonzentration (C) des Dotierstoffkonzentrationsprofils (P) in einer Tiefe zwischen dem ersten (R1) und dem zweiten Tiefenbereich (R2) zwischen 10¹³ und 10¹⁶ Dotierstoffatomen pro cm³ beträgt.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, dass das Haupt-Dotierstoffimplantationsgebiet (11) seitlich entlang der ersten lateralen Richtung (x) eine laterale Abmessung des Kanal gebiets (4) vorgibt, wobei jeweils ein Extension-Gebiet (14) oder ein Lightly Doped Drain-Gebiet zwischen dem Kanalgebiet (4) und dem Haupt-Dotierstoffimplantationsgebiet (11) des ersten (15) und zweiten Source/Drain-Diffusionsgebiets (16) vorgesehen ist.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 19, dadurch gekennzeichnet, dass eine leitfähige Kontaktschicht (21) auf der Substratfläche (2a) zwischen dem ersten Source/Drain-Diffusionsgebiet (15) und der Kontaktstruktur (20) vorgesehen ist.
Halbleitervorrichtung nach Anspruch 20, dadurch gekennzeichnet, dass die leitfähige Kontaktschicht (21) aus einem Silizid gebildet ist.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 21, dadurch gekennzeichnet, dass das erste Source/Drain-Diffusionsgebiet (15) weiterhin ein oberflächennahes Kontaktimplantationsgebiet (13) desselben Dotierstofftyps wie das Haupt-Dotierstoffimplantationsgebiet (11) und das weitere Dotierstoffimplantationsgebiet (12) aufweist und dass das oberflächennahe Kontaktimplantationsgebiet (13) in dem Substrat (2) unter der Kontaktstruktur (20) angeordnet ist.
Halbleitervorrichtung nach Anspruch 22, dadurch gekennzeichnet, dass das oberflächennahe Kontaktimplantationsgebiet (21) sich in das Substrat (2) hinein bis zu einer Tiefe (d13) erstreckt, die kleiner ist als die Tiefe (d11) des Haupt-Dotierstoffimplantationsgebiets (11).
Halbleitervorrichtung nach Anspruch 23, dadurch gekennzeichnet, dass die Dotierstoffkonzentration (10) des Dotier stoffkonzentrationsprofils (P) des Source/Drain-Diffusionsgebiets (15) nahe der Substratfläche (2a) ein Maximum (M) in einer Tiefe aufweist, in der das Haupt-Dotierstoffimplantationsgebiet (11), das weitere Dotierstoffimplantationsgebiet (12) und das oberflächennahe Kontaktimplantationsgebiet (13) sich räumlich überlappen.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 24, dadurch gekennzeichnet, dass der Transistor (10) ein Auswahltransistor einer Speicherzelle ist, die in einem in der integrierten Halbleitervorrichtung (1) Speicherzellenfeld (25) enthalten ist.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 25, dadurch gekennzeichnet, dass die Kontaktstruktur (20) ein Bitleitungskontakt ist, der die erste Source/Drain-Elektrode des Transistors (10) und eine Bitleitung (22) miteinander verbindet.
Halbleitervorrichtung nach Anspruch 25 oder 26, dadurch gekennzeichnet, dass der Speicherkondensator (23) an die zweite Source/Drain-Elektrode des Transistors (10) angeschlossen ist.
Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Transistor (10) in einem in der integrierten Halbleitervorrichtung (1) enthaltenen Peripheriegebiet (27) oder Logikschaltkreis-Gebiet angeordnet ist.
Halbleitervorrichtung nach einem der Ansprüche 1 oder 4 bis 28, dadurch gekennzeichnet, dass der Transistor (10) in einer Vertiefung (R) in der Substratfläche (2a) angeordnet ist, wobei ein Gate-Dielektrikum (5) Seitenwände (S) und eine Bodenfläche (B) der Vertiefung (R) bedeckt, und dass die auf dem Gate-Dielektrikum (5) angeordnete Gate-Elektrodenstruktur (6) die Vertiefung (R) füllt und außerhalb der Vertiefung (R) über die Substratfläche (2a) hinausragt.
Halbleitervorrichtung nach Anspruch 29, dadurch gekennzeichnet, dass die Seitenwände (S) der Vertiefung (R) das Haupt-Dotierstoffimplantationsgebiet (11) und das weitere Dotierstoffimplantationsgebiet (12), die außerhalb der Vertiefung angeordnet sind, seitlich begrenzen, wobei das Kanalgebiet (4) unter der Bodenfläche (B) der Vertiefung (R) verläuft.
Halbleitervorrichtung nach Anspruch 29 oder 30, dadurch gekennzeichnet, dass die Gate-Elektrodenisolation (8) seitlich außerhalb der Vertiefung (R) auf der Substratfläche (2a) angeordnet ist.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 31, dadurch gekennzeichnet, dass der Transistor (10) weiterhin ein zweites Source/Drain-Diffusionsgebiet (16), das eine zweite Source/Drain-Elektrode bildet, aufweist, wobei die erste und die zweite Source/Drain-Elektrode auf entgegengesetzten Seiten der Gate-Elektrodenstruktur (6) und des Kanalgebiets (4) angeordnet sind und spiegelbildlich zueinander ausgebildet sind.
Halbleitervorrichtung nach einem der Ansprüche 1 oder 4 bis 32, dadurch gekennzeichnet, dass die integrierte Halbleitervorrichtung (1) ein Halbleiterspeicher, vorzugsweise ein dynamischer Direktzugriffsspeicher oder ein Flashspeicher ist.
Halbleiterspeicher nach einem der Ansprüche 1 bis 32, dadurch gekennzeichnet, dass die integrierte Halbleitervorrichtung (1) ein mobiles elektronisches Gerät (40), etwa ein Mobilfunkgerät ist.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 34, dadurch gekennzeichnet, dass das erste Source/Drain-Diffusiongebiet (15) und das zweite Source/Drain-Diffusionsgebiet (16) beide ein jeweiliges hochdotiertes Haupt-Dotierstoffimplantationsgebiet (11) und ein jeweiliges weiteres Dotierstoffimplantationsgebiet (12) aufweisen.
Integrierte Halbleitervorrichtung (1) mit: – einem Substrat, das eine Substratfläche (2a) mit zumindest einer darin ausgebildeten Vertiefung (R) aufweist, – einer dotierten Wanne (3), die in dem Substrat (2) unterhalb der Substratoberfläche (2a) angeordnet ist, wobei die dotierte Wanne (3) aus Dotierstoffen eines ersten Dotierstofftyps gebildet ist, der entweder ein p-Dotierstofftyp (p) oder ein n-Dotierstofftyp (n) ist, – zumindest einer Kontaktstruktur (20) und – einem in der Vertiefung (R) angeordneten Transistor (10); wobei der Transistor (10) Folgendes aufweist: – ein erstes (15) und ein zweites Source/Drain-Diffusionsgebiet (16) und ein Kanalgebiet (4), die alle in der dotierten Wanne (3) angeordnet sind, – ein Gate-Dielektrikum (5), das auf dem Substrat (2) angeordnet ist und Seitenwände (S) und eine Bodenfläche (P) der Vertiefung (R) bedeckt, – eine Gate-Elektrodenstruktur (6), die auf dem Gate-Dielektrikum (5) angeordnet ist und die Vertiefung (R) füllt, wobei die Gate-Elektrodenstruktur (6) außerhalb der Vertiefung (R) über die Substratfläche (2a) hinausragt und eine Gate-elektrode (7) sowie eine Gate-Elektrodenisolation (8) mit einer lateralen Seitenwand (8a) aufweist; – wobei die Kontaktstruktur (20) auf oder über der Substratfläche (2a) angeordnet ist und an die laterale Seitenwand (8a) der Gate-Elektrodenisolation (8) angrenzt und das erste Source/Drain-Diffusiongebiet (15) elektrisch kontaktiert, – wobei das erste Source/Drain-Diffusionsgebiet (15) ein hochdotiertes Haupt-Dotierstoffimplantationsgebiet (11) und ein weiteres Dotierstoffimplantationsgebiet (12) umfasst, die beide aus Dotierstoffen eines zweiten Dotierstofftyps, der von dem ersten Dotierstofftyp verschieden ist, gebildet sind und einander räumlich überlappen, und – wobei das weitere Dotierstoffimplantationsgebiet (12) unterhalb der Substratfläche (2a) tiefer in das Substrat (2) hineinreicht als das Haupt-Dotierstoffimplantationsgebiet (11).
Halbleitervorrichtung nach Anspruch 36, dadurch gekennzeichnet, dass die Seitenwände (S) der Vertiefung (R) das Haupt-Dotierstoffimplantationsgebiet (11) und das weitere Dotierstoffimplantationsgebiet (12), die außerhalb der Vertiefung angeordnet sind, seitlich begrenzen, wobei das Kanalgebiet (4) unterhalb der Bodenfläche (B) der Vertiefung (R) verläuft.
Halbleitervorrichtung nach Anspruch 36 oder 37, dadurch gekennzeichnet, dass das erste Source/Drain-Diffusionsgebiet (15) und die Kontaktstruktur (20) entlang einer ersten lateralen Richtung (x) seitlich benachbart zur Vertiefung (R) angeordnet sind.
Halbleitervorrichtung nach einem der Ansprüche 36 bis 38, dadurch gekennzeichnet, dass das weitere Dotierstoffimplantationsgebiet (12) sich in Richtung zunehmender Substrattiefe tiefer in das Substrat hinein erstreckt als das Kanalgebiet (4).
Halbleitervorrichtung nach einem der Ansprüche 36 bis 39, dadurch gekennzeichnet, dass das erste Source/Drain-Diffusionsgebiet (15) und das zweite Source/Drain-Diffusionsgebiet (16) beide ein jeweiliges hochdotiertes Haupt-Dotierstoffimplantationsgebiet (11) und ein jeweiliges weiteres Dotierstoffimplantationsgebiet (12) aufweisen.
Verfahren zum Herstellen einer integrierten Halbleitervorrichtung (1), die zumindest einen Transistor (10) aufweist, wobei das Verfahren folgendes umfasst: – Ausbilden eines Gate-Dielektrikums (5) auf einem Substrat (2), das eine Substratfläche (2a) aufweist, – Ausbilden zumindest einer Gate-Elektrode (7) auf den Gate-Dielektrikum (5), – Ausbilden hochdotierter Haupt-Dotierstoffimplantationsgebiete (11) für ein erstes (15) und für ein zweites Source/Drain-Diffusionsgebiet (16) in dem Substrat (2) auf entgegengesetzten Seiten der Gate-Elektrode (7), – Ausbilden von Seitenwand-Spacern (9) auf Gate-Seitenwänden (7a) der Gate-Elektrode (7) zum Ausbilden einer isolierten Gate-Elektrodenstruktur (6), die laterale Seitenwände (8a) aufweist, – Ausbilden weiterer Dotierstoffimplantationsgebiete (12) für das erste (15) und das zweite Source/Drain-Diffusionsgebiet (16) in dem Substrat (2) auf entgegengesetzten Seiten der Gate-Elektrodenstruktur (6) außerhalb der lateralen Seitenwände (8a) und – Ausbilden einer Kontaktstruktur (20), die das erste Source/Drain-Diffusionsgebiet (15) kontaktiert, wobei die Kontaktstruktur (20) selbstjustiert an die Gate-Elektrodenstruktur (6) angrenzt, wobei die weiteren Dotierstoffimplantationsgebiete (12) aus demselben Dotierstofftyp wie die Haupt-Dotierstoffimplantationsgebiete (11) gebildet werden, der entweder ein p-Dotierstofftyp (p) oder ein n-Dotierstofftyp (n) ist, wobei die weiteren Dotierstoffimplantationsgebiete (12) aus Dotierstoffen einer niedrigeren Dotierstoffkonzentration (c12) als die Dotierstoffkonzentration (c11) der Haupt-Dotierstoffimplantationsgebiete (11) gebildet werden.
Verfahren nach Anspruch 41, dadurch gekennzeichnet, dass der Transistor (10) in einer dotierten Wanne (3) in dem Substrat (2), das Dotierstoffe eines ersten Dotierstofftyps aufweist, ausgebildet wird und dass die Haupt-Dotierstoffimplantationsgebiete (11) und die weiteren Dotierstoffimplantationsgebiete (12) aus einem zweiten Dotierstofftyp, der von dem ersten Dotierstofftyp verschieden ist, gebildet werden.
Verfahren nach Anspruch 41 oder 42, dadurch gekennzeichnet, dass die Haupt-Dotierstoffimplantationsgebiete (11) und die weiteren Dotierstoffimplantationsgebiete (12) durch Implantieren von Dotierstoffen in das Substrat (2) gebildet werden, wobei die Gate-Elektrode (7) und/oder die Gate-Elektrodenstruktur (6) als Maske zum Implantieren der Dotierstoffe dienen.
Verfahren nach einem der Ansprüche 41 bis 43, dadurch gekennzeichnet, dass die Dotierstoffe der weiteren Dotierstoffimplantationsgebiete (12) mit einer Implantationsenergie implantiert werden, die größer ist als die Implantationsenergie der Dotierstoffe der Haupt-Dotierstoffimplantationsgebiete (11).
Verfahren nach Anspruch 44, dadurch gekennzeichnet, dass die Dotierstoffe der weiteren Dotierstoffimplantationsgebiete (12) mit einer Implantationsenergie von zwischen 5 und 15 kV, vorzugsweise zwischen 8 und 12 kV implantiert werden.
Verfahren nach einem der Ansprüche 41 bis 45, dadurch gekennzeichnet, dass die Dotierstoffe der weiteren Dotierstoffimplantationsgebiete (12) mit einer Implantationsdosis von zwischen 4 × 10¹² und 4 × 10¹⁴ Atomen pro Quadratzentimeter, vorzugsweise von ungefähr 4 × 10¹³ Atomen pro Quadratzentimeter implantiert werden.
Verfahren nach einem der Ansprüche 41 bis 46, dadurch gekennzeichnet, dass die Haupt-Dotierstoffimplantationsgebiete (11) so ausgebildet werden, dass sie in lateraler Richtung näher an den Kanalbereich (4) des Transistors (10) heranreichen als die weiteren Dotierstoffimplantationsgebiete (12), die teilweise mit den Haupt-Dotierstoffimplantationsgebieten (11) überlappen.
Verfahren nach einem der Ansprüche 41 bis 47, dadurch gekennzeichnet, dass das Verfahren weiterhin das Ausbilden von oberflächennahen Kontaktimplantationsgebieten für das erste (15) und das zweite Source/Drain-Diffusionsgebiet (16) auf entgegengesetzten Seiten der Gate-Elektrodenstruktur (6) außerhalb der lateralen Seitenwände (8a) aufweist.
Verfahren nach Anspruch 48, dadurch gekennzeichnet, dass die oberflächennahen Kontaktimplantationsgebiete (3) mit einer geringeren Implantationsenergie als die Haupt-Dotierstoffimplantationsgebiete (11) implantiert werden.
Verfahren nach einem der Ansprüche 41 bis 49, dadurch gekennzeichnet, dass die weiteren Dotierstoffimplantationsgebiete (12) mit einer Implantationsenergie implantiert werden, die hoch genug ist, um ein vertikales Dotierstoffkonzentrationsprofil (P) des ersten (15) und des zweiten Source/Drain-Diffusionsgebietes (16) auszubilden, welches Dotierstoffkonzentrationsprofil (P) einen ersten Tiefenbereich (R1) in dem Substrat (2) aufweist, wobei die zweite Ableitung (C'') der Dotierstoffkonzentration (C) nach der Tiefe (d) in dem Substrat (2) innerhalb des ersten Tiefenbereichs (R1) negativ ist.
Verfahren nach einem der Ansprüche 41 bis 50, dadurch gekennzeichnet, dass die weiteren Dotierstoffimplantationsgebiete (12) bis zu einer Tiefe (d) in das Substrat (2) implantiert werden, die groß genug ist, um Leckströme zwischen den Source/Drain-Diffusionsgebieten (15, 16) und der dotierten Wanne (3) zu verringern.
Verfahren nach einem der Ansprüche 41 bis 51, dadurch gekennzeichnet, dass das Gate-Dielektrikum (5) auf einem Substrat (2) ausgebildet wird, das eine Substratfläche (2a) mit einer darin ausgebildeten Vertiefung (R) aufweist, wobei das Gate-Dielektrikum (5) die Substratfläche (2a) sowie Seitenwände (S) und eine Bodenfläche (B) der Vertiefung (R) bedeckt.
Verfahren nach Anspruch 52, dadurch gekennzeichnet, dass die Gate-Elektrode (7) die Vertiefung (R) ausfüllt und dass die Gate-Elektrodenstruktur (6) bis über die Substratfläche (2a) hinausreicht.
Verfahren zum Herstellen einer integrierten Halbleitervorrichtung (1), die zumindest einen Transistor (10) aufweist, wobei das Verfahren folgendes umfasst: – Ausbilden eines Gate-Dielektrikums (5) auf einem Substrat (2), das eine Substratfläche (2a) aufweist, – Ausbilden mindestens einer Gate-Elektrode (7) auf dem Gate-Dielektrikum (5), – Ausbilden von Seitenwand-Spacern (7) auf Gate-Seitenwänden (7a) der Gate-Elektrode (7) zum Ausbilden einer isolierten Gate-Elektrodenstruktur (6), wobei die Seitenwand-Spacer (9) jeweils eine laterale Seitenwand (8a) aufweisen, – Abscheiden einer dielektrischen Schicht (26) auf das Substrat (2) und Ätzen mindestens eines selbstjustierten Kontaktlochs (21a) in die dielektrische Schicht (26) selektiv zu einem jeweiligen Seitenwand-Spacer (9), wobei das mindestens eine Kontaktloch (21a) die laterale Seitenwand (8a) des jeweiligen Seitenwand-Spacers (9) freilegt und weiterhin einen Substratflächenbereich (2b), der durch den jeweiligen Seitenwand-Spacer (9) begrenzt ist, freilegt, – Implantieren eines hochdotierten Haupt-Dotierstoffimplantationsgebiets (11) und eines weiteren Dotierstoffimplantationsgebiets (12) für das erste und/oder das zweite Source/Drain-Diffusionsgebiet (15, 16) durch das zumindest eine Kontaktloch (21a), außerhalb der lateralen Seitenwände (8a) des mindestens einen freigelegten Spacers (9), in das Substrat (2) und – Ausbilden mindestens einer Kontaktstruktur (20), die eines der Source/Drain-Diffusionsgebiete (15, 16) kontaktiert, wobei die zumindest eine Kontaktstruktur (20) an die laterale Seitenwand (8a) des jeweiligen Spacers (9) angrenzt, wobei jedes weitere Dotierstoffimplantationsgebiet (12) aus demselben Dotierstofftyp wie die Haupt-Dotierstoffimplantationsgebiete (11) gebildet wird, der entweder ein p-Dotierstofftyp (p) oder ein n-Dotierstofftyp (n) ist, wobei die weiteren Dotierstoffimplantationsgebiete (12) aus Dotierstoffen einer niedrigeren Dotierstoffkonzentration (c12) als die Dotierstoffkonzentration (c11) des jeweiligen Haupt-Dotierstoffimplantationsgebietes (11) gebildet werden.
Verfahren nach Anspruch 54, dadurch gekennzeichnet, dass das Gate-Dielektrikum (5) auf einer Substratfläche (2a) ausgebildet wird, die eine in dem Substrat (2) ausgebildete dotierte Wanne (3) begrenzt.
Verfahren nach Anspruch 54 oder 55, dadurch gekennzeichnet, dass das Gate-Dielektrikum (5) auf einem Substrat (2) ausgebildet wird, das eine Substratfläche (2a) mit einer darin ausgebildeten Vertiefung (R) aufweist, wobei das Gate-Dielektrikum (5) die Substratfläche (2a) sowie Seitenwände (S) und eine Bodenfläche (B) der Vertiefung (R) bedeckt, wobei die Vertiefung (R) in einer dotierten Wanne (3) ausgebildet ist.
Integrierte Halbleitervorrichtung (1), die zumindest einen Transistor (10), zumindest eine Kontaktstruktur (20) und ein Substrat (2), das eine Substratfläche (2a) und zumindest eine dotierte Wanne (3), die unterhalb der Substratfläche (2a) in dem Substrat angeordnet ist, aufweist, wobei die dotierte Wanne (3) Dotierstoffe eines ersten Dotierstofftyps aufweist, der entweder ein p-Dotierstofftyp (p) oder ein n- Dotierstofftyp (n) ist, wobei der Transistor (10) folgendes aufweist: – ein erstes (15) und ein zweites Source/Drain-Diffusionsgebiet (16), die in der dotierten Wanne (3) angeordnet sind, und einen Kanalbereich (4), – ein Gate-Dielektrikum (3), das auf dem Substrat (2) angeordnet ist, – eine Gate-Elektrodenstruktur (6) die bis über die Substratfläche (2a) hinausreicht, wobei die Gate-Elektrodenstruktur (6) eine Gate-Elektrode (7) und eine Gate-Elektrodenisolation (8), die einen Spacer (9) mit einer lateralen Seitenwand (8a) umfasst, aufweist, – wobei die Kontaktstruktur (20) auf oder über der Substratfläche (2a) angeordnet ist und an die laterale Seitenwand (8a) des Spacers (9) angrenzt und das erste Source/Drain-Diffusionsgebiet (15) elektrisch kontaktiert, – wobei das erste Source/Drain-Diffusionsgebiet (15) ein hochdotiertes Haupt-Dotierstoffimplantationsgebiet (11) und ein weiteres Dotierstoffimplantationsgebiet (12) aufweist, die beide aus Dotierstoffen eines zweiten Dotierstofftyps, der von dem ersten Dotierstofftyp verschieden ist, gebildet sind und sich räumlich überlappen, – wobei das weitere Dotierstoffimplantationsgebiet (12) sich unterhalb der Substratfläche (2a) tiefer in das Substrat (2) hineinerstreckt als das Haupt-Dotierstoffimplantationsgebiet (11) und – wobei die laterale Position sowohl des hochdotierten Haupt-Dotierstoffimplantationsgebietes (11) als auch des weiteren Dotierstoffimplantationsgebietes (12) durch ein selbstjustiertes Kontaktloch (21a) vorgegeben ist, das mit der Kontaktstruktur (20) gefüllt ist und an die laterale Seitenwand (8a) des Spacers (9) angrenzt.
Halbleitervorrichtung nach Anspruch 57, dadurch gekennzeichnet, dass das erste Source/Drain-Diffusionsgebiet (15) und das zweite Source/Drain-Diffusionsgebiet (16) beide ein jeweiliges selbstjustiertes Haupt-Dotierstoffimplantationsgebiet (11) und ein jeweilige selbstjustiertes weiteres Dotierstoffimplantationsgebiet (12) aufweisen, wobei die laterale Position des jeweiligen Haupt-Dotierstoffimplantationsgebietes (11) und des jeweiligen weiteren Dotierstoffimplantationsgebietes (12) durch eine laterale Seitenwand (8a) des jeweiligen Spacers (9) vorgegeben sind.
Halbleitervorrichtung nach Anspruch 57 oder 58, dadurch gekennzeichnet, dass der Transistor Teil einer Speicherzelle (24) eines Speicherzellenfeldes (25) ist.