-
Die
vorliegende Erfindung betrifft einen Schutz von Halbleiterbauelementen,
insbesondere von Logikbauelementen, gegen Lichtangriffe.
-
Bei
Halbleiterbauelementen mit einer Logikschaltung, wie sie zum Beispiel
als zentrale Prozessoreinheit (CPU) eingesetzt wird, sind Standardzellen
mit p-Kanal-Transistoren in einer n-leitend dotierten Wanne angeordnet.
Diese n-Wannen werden fest mit dem höchsten vorgesehenen elektrischen
Potenzial (Versorgungsspannung VDD) verbunden.
Damit wird erreicht, dass der pn-Übergang zwischen der n-leitend
dotierten Wanne und dem Source-Bereich nicht leitend wird. Zusätzlich erhält man definierte Transistoreigenschaften.
Außerdem
verhindert dies ein Absinken des Wannenpotenzials unter einen Wert,
bei dem ein so genannter Latch-up des Bauelements auftritt, der
dazu führt,
dass das Bauelement nicht mehr funktionsfähig ist.
-
Ein
Problem bei Halbleiterbauelementen ist eine notwendige Absicherung
gegen Lichtangriffe, mit denen Funktionsstörungen des Bauelementes bewirkt
werden können
oder eine unerwünschte Fremdanalyse
des Schaltungsaufbaus ermöglicht werden
soll. Es gibt bereits eine Reihe von Vorschlägen, wie ein Halbleiterbauelement
gegen Lichtangriffe geschützt
werden kann. Die erforderlichen Maßnahmen sind jedoch in der
Regel sehr aufwendig und verteuern daher das Bauelement erheblich.
Außerdem übersteigt
der zusätzliche
Flächenbedarf
der Komponenten einer Schutzschaltung leicht die für die gesamte
integrierte Schaltung verfügbare
Fläche. Bekannte
Maßnahmen
sind in
DE 10
2004 009 622 A1 ,
EP
1 128 248 A1 ,
DE
101 01 995 A1 und
DE 10 2004 015 546 A1 beschrieben. Aus der
DE 199 39 245 A1 ist
eine Schaltung zum Einstellen der Substratvorspannung bekannt, bei
der eine Substratwanne mittels einer Reihe von Spannungsimpulsen
auf eine untere Spannungsgrenze herabgepumpt wird. In der
DE 38 06 951 C2 ist
eine integrierte Schaltung mit CMOS-Strukturen für zwei Versorgungsspannungen angegeben,
die als Schutz gegen Latch-up vorgesehen ist.
-
Aufgabe
der vorliegenden Erfindung ist es, eine einfach realisierbare Möglichkeit
anzugeben, mit der Halbleiterchips, insbesondere Logikbauelemente,
wirkungsvoll gegen Lichtangriffe geschützt werden können.
-
Diese
Aufgabe wird mit dem Halbleiterbauelement mit den Merkmalen des
Anspruches 1 gelöst. Ausgestaltungen
ergeben sich aus den abhängigen Ansprüchen.
-
In
dem erfindungsgemäßen Halbleiterbauelement
wird eine dotierte Wanne in regelmäßigen kurzen Abständen auf
ein vorgesehenes elektrisches Potenzial aufgeladen. Zwischen den
Ladevorgängen bleibt
die Wanne auf gleitendem Potenzial und wird im Falle eines Lichtangriffes,
unabhängig
von dem Auftreffpunkt des Lichtes, entladen. Eine Detektorschaltung
ist dafür
vorgesehen, ein Absinken des Potenzials der Wanne zu detektieren
und bei Erreichen eines vorgesehenen Grenzwertes ein Alarmsignal auszulösen. Für das Aufladen
der Wanne mittels einer Ladeschaltung ist ein periodisches Signal,
vorzugsweise ein Pulssignal, vorgesehen, mit dem ein Schalter abwechselnd
geöffnet
und geschlossen wird, der die Wanne in kurzen Zeitintervallen mit
dem vorgesehenen elektrischen Potenzial verbindet. Der Ladevorgang
dauert typisch wenige Nanosekunden, woran sich jeweils ein Zustand
gleitenden Potenzials anschließt,
der einige Mikrosekunden oder Millisekunden dauert.
-
Zwischen
den Ladevorgängen
bewirkt eine Lichteinstrahlung, dass das Potenzial der Wanne absinkt.
Dieses Absinken kann durch die Schutzschaltung detektiert werden,
sodass ein Alarmsignal ausgelöst
werden kann und vorzugsweise mit einer besonderen Schutzschaltung
ein Latch-up des Halbleiterbauelementes verhindert werden kann.
Die Latch-up-Schutzschaltung verhindert ein weiteres Absinken des
Wannenpotenzials. Zusätzlich
kann vorgesehen sein, die Wanne sofort wieder aufzuladen, um die
Wanne möglichst
schnell wieder auf das vorgesehene Potenzial zu bringen. Potenzialschwankungen
an der Wanne, die dadurch hervorgerufen werden, dass die Wanne nicht
ständig
an einen Anschluss einer Versorgungsspannung angeschlossen ist,
können
durch Einsatz einer Bezugsstromquelle, die an die Wanne angeschlossen
ist, verhindert werden.
-
Es
wird mit dieser Schutzvorrichtung ein flächendeckender Schutz gegen
Lichtangriffe sowohl von der Vorderseite als auch von der Rückseite
(Substrat) des Halbleiterbauelementes erreicht. Es sind keine weiteren.
Maßnahmen
innerhalb der zu schützenden
Schaltungen erforderlich. Es kann die gesamte in den Chip integrierte
Schaltung, insbesondere eine komplette Logikschaltung, geschützt werden. Die
Empfindlichkeit kann voreingestellt werden, oder aber auch dem jeweiligen
Betriebszustand des Bauelementes angepasst werden. Das geschieht
insbesondere dadurch, dass die Zeitdauer, während der die Wanne auf gleitendem
Potenzial bleibt, geeignet gewählt
wird. Über
den Bezugsstrom kann ebenfalls die Empfindlichkeit der Schutzschaltung
geeignet eingestellt werden, und die Latch-up-Schutzschaltung kann
so eingestellt werden, dass ein Absinken der Spannung an der dotierten
Wanne unter einen bestimmten vorgegebenen Wert verhindert wird.
Die Schutzschaltung kann daher in einem weiten Umfang an die jeweiligen
Anforderungen angepasst werden.
-
Es
folgt eine genauere Beschreibung von Beispielen des Halbleiterbauelementes
und der Schutzschaltung anhand der beige fügten 1 bis 4.
-
Die 1 zeigt
ein Schaltungsschema der Schutzschaltung.
-
Die 2 zeigt
ein Schaltungsschema für eine
alternative Schutzschaltung.
-
Die 3 zeigt
ein Ausführungsbeispiel
der Schutzschaltung gemäß der 2.
-
Die 4 zeigt
einen Querschnitt durch ein mit der Schutzschaltung versehenes Halbleiterbauelement.
-
In
dem Schaltungsschema der 1 ist auf der linken Seite ein
Beispiel einer Logikschaltung LC eingezeichnet. Die Logikschaltung
stellt nur ein mögliches
Ausführungsbeispiel
dar und ist nicht wesentlich für
die erfindungsgemäße Schutzschaltung.
Anhand der Logikschaltung soll gezeigt werden, dass bei dem Schaltungsschema
der 1 der mit „n-well” bezeichnete
Anschluss der dotierten Wanne nicht wie sonst üblich direkt an die Versorgungsspannung
VDD angeschlossen ist. Der Anschluss der
dotierten Wanne ist statt dessen über den Schalter T1, der vorzugsweise
ein Transistor ist, mit einem Anschluss der Versorgungsspannung
VDD verbunden. Der Schalter T1 wird intermittierend
geschlossen. Dafür
ist ein periodisches Signal vorgesehen, das in dem Beispiel der 1 als
Rechtecksignal „precharge” symbolisiert
ist. Es ist als Steuersignal an den Gateanschluss des Schalters
T1 geführt.
-
Die
dotierte Wanne wird periodisch aufgeladen. Das hierzu vorgesehene
Potenzial muss nicht VDD sein; die Wahl
des positiven Anschlusses VDD der Versorgungsspannung
ist aber in dem beschriebenen Beispiel einer n-leitend dotierten
Wanne besonders bevorzugt. Das Aufladen dauert typisch etwa wenige
Nanosekunden. Dazwischen befindet sich jeweils eine Zeitspanne in
der Größenordnung
von Mikrosekunden oder Millisekunden, in denen das Potenzial der
dotierten Wanne gleitet. In diesen Zwischenzeiten wird das an der
dotierten Wanne anliegende Potenzial jeweils mit einer Bezugsspannung Vref verglichen. In dem Schaltungsschema des
Beispiels der 1 ist dafür ein Komparator COMP vorgesehen.
Falls das an der dotierten Wanne anliegende Potenzial deutlich von
dem vorgesehenen Potenzial abweicht, in dem dargestellten Beispiel
also deutlich unter das positive Versorgungspotenzial VDD absinkt,
wird in der Schaltung ein Alarmsignal generiert.
-
Bei
einem Logikbauelement ist VDD typisch 1,5
V. Die Schwelle zur Generierung eines Alarmsignals wird man in diesem
Fall vorzugsweise in dem Spannungsbereich von etwa 1,3 V bis 1,2
V vorsehen. Wenn das an der dotierten Wanne anliegende Potenzial
auf Werte abgesunken ist, die deutlich unter diesem Spannungsbereich
liegen, besteht nämlich
die Gefahr, dass ein Latch-up des Bauelementes auftritt. Bei der
in der 1 dargestellten Ausgestaltung der Schutzschaltung
ist eine Latch-up-Schutzschaltung LPC (latch-up protection circuit)
vorgesehen. Diese Schutzschaltung ist prinzipiell so konzipiert,
dass sie ein zu starkes Absinken des an der dotierten Wanne anliegenden
Potenzials verhindert. Sie ist dazu in geeigneter Weise mit einem
Anschluss des betreffenden Poten zials, in diesem Beispiel der Versorgungsspannung
VDD, verbunden.
-
Die
konkrete Ausgestaltung der Latch-up-Schutzschaltung ist im Prinzip
beliebig, wenn nur erreicht wird, dass ein zu weites Absinken des
Potenzials der dotierten Wanne zuverlässig verhindert wird. Die Latch-up-Schutzschaltung
kann insbesondere so konzipiert sein, dass ihre Wirkung durch das
generierte Alarmsignal in Kraft gesetzt wird.
-
In
der 2 ist ein Schaltungsschema entsprechend dem Schaltungsschema
der 1 dargestellt, das um weitere Komponenten ergänzt ist.
Bei dieser Schaltung erfolgt ein Aufladen der dotierten Wanne auf
das vorgesehene Potenzial nicht nur im Turnus des periodischen Signales „precharge”, sondern
auch dann, wenn der Komparator ein Alarmsignal ausgibt. Dieses Alarmsignal
ist ja das Anzeichen dafür,
dass das Potenzial an der dotierten Wanne zu stark abgesunken ist.
Bei der in der 2 dargestellten Schaltung wird
außer
der Erzeugung des Alarmsignales bewirkt, dass der Schalter T1 geschlossen und
somit die Wanne mit dem vorgesehenen Potenzial VDD verbunden
wird. Die periodische Abfolge der Ladezyklen wird somit unterbrochen,
damit außer
der Reihe ein vorgezogenes Aufladen der dotierten Wanne erfolgen
kann. Zusätzlich
zu dem durch die Latch-up-Schutzschaltung LPC bewirkten Schutz wird
so in jedem Fall das Auftreten eines Latch-up sicher verhindert.
-
Bei
dem Schaltungsschema der 2 ist zusätzlich eine Stabilisierungsschaltung
in Form einer Bezugsstromschaltung RCC (reference current circuit)
vorgesehen. Mit dieser Schaltung werden mittels einer Bezugsstromquelle
Spannungsschwankungen der dotierten Wanne abgefangen und so das Potenzial
an der dotierten Wanne stabilisiert. Damit wird erreicht, dass der
Schutzmechanismus nur dann in Aktion tritt, wenn das an der dotierten
Wanne anliegende Potenzial von einem Soll-Potenzial erheblich abweicht, zum Beispiel
infolge eines Lichtangriffes. Auf diese Weise werden kurzfristige
Spannungsschwankungen, die auftreten können, während die dotierte Wanne im
Zustand gleitenden Potenzials ist, unterbunden und können sich
nicht nachteilig bemerkbar machen, insbesondere nicht zu einem unerwünschten
Auslösen
eines Alarms führen.
Diese Stabilisierungsschaltung kann durch die Wahl der Stärke des
Bezugsstroms geeignet eingestellt werden.
-
Es
folgen weitere Erläuterungen
anhand eines konkreten Ausführungsbeispiels
dieser Schaltungen. In der 3 ist eine
Schaltung als Ausführungsbeispiel
zu dem Schaltungsschema der 2 dargestellt.
Auf der linken Seite ist der Anschluss an die dotierte Wanne, in
diesem Beispiel eine n-leitend dotierte Wanne, eingezeichnet. Zwischen
die Potenziale VDD und VSS ist
zur Ausbildung der Bezugsstromschaltung RCC eine variable Stromquelle
(variable current source) geschaltet, die über einen aus zwei Transistoren
gebildeten Stromspiegel mit dem Anschluss der dotierten Wanne verbunden
ist. Diese Schaltung bildet eine hochohmige Verbindung der Versorgungsspannung
zur dotierten Wanne, mit der, ohne dass die Wanne ständig auf
eine Versorgungsspannung gelegt ist, eine Stabilisierung des an
der Wanne anliegenden Potenziales bewirkt ist. Diese Stabilisierung
kann über
die variable Stromquelle außerdem
eingestellt werden. Dieser Schaltungsteil ist bevorzugt vorhanden,
kann allerdings auch weggelassen sein.
-
Weiter
rechts in der 3 ist die Latch-up-Schutzschaltung
dargestellt, deren wesentlicher Bestandteil der Transistor T2 ist.
Der Anschluss an die dotierte Wanne ist über diesen Transistor T2 mit
der positiven Versorgungsspannung VDD verbunden.
Die Latch-up-Schutzschaltung kann in dem dargestellten bevorzugten
Ausführungsbeispiel mittels
eines Signales (enable) ein- und ausgeschaltet werden. Der Gate-Anschluss
des Transistors T2 ist bei dieser Ausführungsform über die weiteren Schalter T3
und T4, die vorzugsweise Transistoren sind, mit VDD beziehungsweise
dem Anschluss der dotierten Wanne (n-well) verbunden. Das an die Latch-up-Schutzschaltung
angelegte Enable-Signal bewirkt, dass immer einer der weiteren Schalter
T3 oder T4 leitet und der andere sperrt. Je nachdem, welcher der
weiteren Schalter T3 oder T4 leitend geschaltet ist, liegt an dem
Gate-Anschluss des Transistors T2 dauerhaft das hohe Potenzial VDD oder jeweils das Potenzial der dotierten
Wanne (n-well) an.
-
Wenn
der erste weitere Schalter T3 leitet und der zweite weitere Schalter
T4 sperrt, so dass an dem Gate-Anschluss des Transistors T2 folglich
das Potenzial VDD anliegt, unterbricht der
Transistor T2 die Verbindung zwischen der dotierten Wanne und dem
Potenzial VDD, und die dotierte Wanne kann
zwischenzeitlich auf gleitendem Potenzial liegen. Wenn der zweite
weitere Schalter T4 leitet und der erste weitere Schalter T3 sperrt,
so dass an dem Gate-Anschluss des Transistors T2 folglich das Wannenpotenzial
anliegt, wird der Transistor T2 bei einem Absinken des Wannenpotenzials
immer mehr leitend, was verhindert, dass das Wannenpotenzial bis
in den für
einen Latch-up kritischen Spannungsbereich absinkt. Der Transistor
T2 wird hierzu geeignet dimensioniert, insbesondere ausreichend
groß.
-
Damit
wird das Auftreten eines Latch-up verhindert. Die Latch-up-Schutzschaltung
ist in diesem Beispiel nur in einer von vielen Möglichkeiten dargestellt. In
jedem Fall wird die Schaltung so konzipiert, dass ein Absinken des
Wannenpotenzials unter einen vorgesehenen Grenzwert verhindert wird.
Die Latch-up-Schutzschaltung wird vorzugsweise so konzipiert, dass
die Schutzschaltung nicht bereits bei geringfügigen, im Betrieb des Bauelementes
möglicherweise
häufiger
vorkommenden Spannungsschwankungen, sondern erst bei einem deutlichen Absinken
der Spannung, insbesondere infolge eines Lichtangriffes, in Funktion
tritt.
-
Das
intermittierende Aufladen der dotierten Wanne über den ersten Schalter T1
erfolgt aufgrund eines periodischen Signales „precharge”, das an dem Anschluss A des
Logikgliedes anliegt. An dem zweiten Eingang B liegt das Ausgangssignal
des Komparators comp an, mit dem das Schließen des ersten Schalters T1
und ein Aufladen der dotierten Wanne bewirkt wird, wenn das Potenzial
an der dotierten Wanne unter den Wert der Bezugsspannung Vref absinkt. Damit wird zusätzlich zu
der Latch-up-Schutzschaltung ein Schutz gegen einen Latch-up bewirkt.
Diese Schaltung ermöglicht
es, zuverlässig
einen Lichtangriff zu detektieren und gleichzeitig einen Latch-up
des Bauelementes zu verhindern.
-
Die 4 zeigt
im Querschnitt einen prinzipiellen Aufbau eines Halbleiterbauelementes
mit der vorgesehenen Schutzschaltung. In einem Substrat 1 aus
Halbleitermaterial, das zum Beispiel mit einer p-leitenden Grunddotierung
versehen sein kann, ist eine dotierte Wanne 2, insbesondere
eine n-Wanne, ausgebildet.
In der dotierten Wanne 2 sind die Transistorstrukturen 3 der
Logikschaltung, hier p-Kanal-Transistoren, angeordnet. Die Schutzschaltung 4 ist
in dem Halbleiterchip integriert und in der beschriebenen Weise
an die dotierte Wanne 2 angeschlossen. Das ist in dem Querschnitt
der 4 nur schematisch angedeutet. Die Schutzschaltung kann in
der von IC-Chips an sich bekannten Weise in dem Halbleiterbauelement
zusammen mit den übrigen Schaltungsteilen
und Komponenten integriert sein.
-
- 1
- Substrat
- 2
- dotierte
Wanne
- 3
- Transistorstruktur
- 4
- Schutzschaltung
- COMP
- Komparator
- LC
- Logikschaltung
- LPC
- Latch-up-Schutzschaltung
- RCC
- Bezugsstromschaltung
- T1
- erster
Schalter
- T2
- Transistor
- T3
- erster
weiterer Schalter
- T4
- zweiter
weiterer Schalter
- Vref
- Bezugsspannung