DE19939245A1 - Substratvorspannungsschaltung und Verfahren zum Vorspannen eines Halbleitersubstrats - Google Patents
Substratvorspannungsschaltung und Verfahren zum Vorspannen eines HalbleitersubstratsInfo
- Publication number
- DE19939245A1 DE19939245A1 DE19939245A DE19939245A DE19939245A1 DE 19939245 A1 DE19939245 A1 DE 19939245A1 DE 19939245 A DE19939245 A DE 19939245A DE 19939245 A DE19939245 A DE 19939245A DE 19939245 A1 DE19939245 A1 DE 19939245A1
- Authority
- DE
- Germany
- Prior art keywords
- well
- gate
- potential
- diode
- substrate bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 71
- 238000001514 detection method Methods 0.000 title claims description 11
- 230000001629 suppression Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000007704 transition Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/211—Design considerations for internal polarisation
- H10D89/213—Design considerations for internal polarisation in field-effect devices
- H10D89/215—Design considerations for internal polarisation in field-effect devices comprising arrangements for charge pumping or biasing substrates
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
Eine Substratvorspannungsschaltung verwendet eine gategesteuerte Diode (118) und einen Erfassungstransistor (128), um das Potential am Substrat (110) auf einen gewünschten Substratvorspannungspegel zu setzen. Das Potential am Substrat wird auf den gewünschten Substratvorspannungspegel gesetzt, indem an die gategesteuerte Diode eine Reihe von Impulsen angelegt wird. Jeder der an die gategesteuerte Diode angelegten Impulse bewirkt das Einleiten einer festen Ladungsmenmge (Qi) in das Substrat. Wenn das Potential am Substrat den gewünschten Substratvorspannungspegel erreicht hat, reichen die Impulse nicht aus, um in das Substrat weitere Ladung einzuleiten. Der Erfassungstransistor wird verwendet, um festzustellen, wann das Potential den gewünschten Substratvorspannungspegel besitzt, indem der Transistor vorgespannt wird, um einen Strom auszugeben, der dem Potential am Substrat entspricht.
Description
Die Erfindung betrifft eine Substratvorspannungsschaltung nach dem
Oberbegriff des Anspruchs 1 und ein Verfahren zum Vorspannen eines
Halbleitersubstrats nach dem Oberbegriff des Anspruchs 9.
In integrierten Schaltungen wird das Substrat der Schaltung oftmals sepa
rat vorgespannt, um ein Rauschen zu unterdrücken, um die Schwellenspannun
gen von MOS-Transistoren präzise zu steuern und um einen Latchup zu verhin
dern. Eine Substratvorspannungsschaltung ist eine Schaltung, die einen ge
wünschten Substratvorspannungspegel festlegt und aufrechterhält.
Es sind viele Varianten offenbart worden, eine Substratvorspannungs
schaltung enthält jedoch typischerweise eine Ladungspumpe, einen die Ladungs
pumpe ansteuernden Oszillator und einen Pegeldetektor, der den Oszillator als
Antwort auf die am Substrat erfaßte Spannung steuert.
Aufgabe der Erfindung ist es, eine Substratvorspannungsschaltung nach
dem Oberbegriff des Anspruchs 1 und ein Verfahren nach dem Oberbegriff des
Anspruchs 9 zu schaffen, wobei ein flexibleres Verhalten erreicht wird.
Diese Aufgabe wird entsprechend dem kennzeichnenden Teil des An
spruchs 1 bzw. 9 gelöst.
Die Substratvorspannungsschaltung verwendet eine gategesteuerte Di
ode, die in einer auf schwebendem Potential gehaltenen Wanne (im folgenden
kurz "schwebende Wanne" genannt) ausgebildet ist. Die gategesteuerte Diode
kann beispielsweise das Potential an der schwebenden Wanne auf eine untere
Grenze herabpumpen, wobei das Potential an der schwebenden Wanne nicht
unter die untere Grenze gepumpt werden kann. Durch Setzen eines gewünschten
Substratvorspannungspegels auf die untere Grenze kann die schwebende
Wanne, sobald ihr Potential heruntergepumpt worden ist, auf dem gewünschten
Substratvorspannungspegel gehalten werden, indem das Potential an der schwe
benden Wanne wieder heruntergepumpt wird, sobald das Potential größer als die
untere Grenze ist.
Die Substratvorspannungsschaltung, die in einem Halbleitermaterial eines
ersten Leitfähigkeittyps gebildet ist, enthält eine erste Wanne eines zweiten Leit
fähigkeittyps, die in dem Halbleitermaterial gebildet ist, und eine zweite Wanne
des ersten Leitfähigkeittyps, die in der ersten Wanne gebildet ist.
Die Substratvorspannungsschaltung enthält außerdem eine gategesteu
erte Diode, die in der zweiten Wanne ausgebildet ist, eine Zellendiode, die zwi
schen die gategesteuerte Diode und Masse geschaltet ist, und einen Oszillator,
der an die gategesteuerte Diode angeschlossen ist.
Die Substratvorspannungsschaltung wird durch Anlegen von Impulsen an
die gategesteuerte Diode betrieben. Die Impulse reichen aus, damit Ladung in die
zweite Wanne fließt, wenn das Potential an der zweiten Wanne nicht gleich dem
gewünschten Substratvorspannungspegel ist, und reichen nicht aus, damit La
dung durch die Zellendiode fließt, wenn das Potential an der zweiten Wanne
gleich dem gewünschten Substratvorspannungspegel ist.
Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschrei
bung und den Unteransprüchen zu entnehmen.
Die Erfindung wird nachstehend anhand von in den beigefügten Abbildun
gen dargestellten Ausführungsbeispielen näher erläutert.
Fig. 1 zeigt schematisch im Schnitt eine Ausführungsform einer Substrat
vorspannungsschaltung.
Fig. 2 zeigt schematisch im Schnitt eine weitere Ausführungsform einer
Substratvorspannungsschaltung.
Fig. 3 ist ein Graph, der die Anzahl der Impulse gegenüber dem
Substratpotential angibt.
Gemäß Fig. 1 ist eine Substratvorspannungsschaltung 100 in einem p-
Material 110 wie etwa einem Substrat gebildet und enthält eine n-Wanne 112, die
im Substrat 110 gebildet ist, sowie eine p-Wanne 114, die in der n-Wanne 112
gebildet ist.
Die Substratvorspannungsschaltung 100 enthält außerdem mehrere Feld
oxidbereiche 116, eine gategesteuerte Diode 118 und einen Erfassungstransistor
128, die jeweils in der p-Wanne 114 ausgebildet sind. Die gategesteuerte Diode
118 enthält einen n⁺-Diffusionsbereich 120, der in der p-Wanne 114 gebildet ist,
und einen Inversionsbereich 122, der in der p-Wanne 114 zwischen dem
Feldoxidbereich 116 und dem n⁺-Diffusionsbereich 120 definiert ist. Außerdem
enthält die gategesteuerte Diode 118 eine Oxidschicht 124, die über dem
Inversionsbereich 122 gebildet ist, und ein Diodengate 126, das auf der
Oxidschicht 124 über dem Inversionsbereich 122 gebildet ist.
Der Erfassungstransistor 128 enthält seinerseits einen n⁺-Drainbereich
130, der in der p-Wanne 114 gebildet ist, einen n⁺-Sourcebereich 132, der in der
p-Wanne 114 gebildet ist, und einen Kanalbereich 134, der in der p-Wanne 114
zwischen den Drain- und Sourcebereichen 130 und 132 gebildet ist. Außerdem
enthält der Erfassungstransistor 128 eine Gateoxidschicht 136, die über dem
Kanalbereich 134 gebildet ist, und ein Erfassungsgate 140, das über der
Gateoxidschicht 136 gebildet ist.
Die Substratvorspannungsschaltung 100 enthält außerdem eine Schal
tungsdiode 142, die zwischen dem Diffusionsbereich 120 und Masse geschaltet
ist, einen Oszillator 144, der an das Diodengate 126 angeschlossen ist, und eine
Steuereinrichtung 146, die an den Erfassungstransistor 128 und an den Oszillator
144 angeschlossen ist.
Während des Betriebs der Substratvorspannungsschaltung 100 wird die
n-Wanne 112 auf Masse vorgespannt, während die p-Wanne 114 schwebend
gehalten wird. Wenn Leistung zunächst an die Schaltung 100 angelegt wird, be
findet sich der p-Wannen/n-Wannen-Übergang im Gleichgewicht oder in der Nähe
des Gleichgewichts. Daher liegt das anfängliche Potential an der p-Wanne 114
auf Masse oder in der Nähe von Masse.
Im Betrieb wird das anfängliche Potential an der p-Wanne 114 auf einen
gewünschten Substratvorspannungspegel abgesenkt, indem an das Diodengate
126 eine Reihe positiver Impulse angelegt wird. Genauer steuert die Steuerein
richtung 146 den Oszillator 144 so, daß er eine Reihe positiver Impulse an das
Diodengate 126 ausgibt. Da die Impulse an ein Gate angelegt werden, können die
Impulse durch karteninterne Ladungspumpen erzeugt werden, da die
Ladungspumpen keinem großen Stromfluß standhalten müssen.
Wenn an das Gate positive Impulse angelegt werden, wird an die Oberflä
che der p-Wanne 114 ein positives Potential kapazitiv gekoppelt, das seinerseits
den Potentialwall über dem n⁺-Diffusionsbereich 120 zum Übergang der p-Wanne
114 absenkt.
Im Ergebnis fließen Elektronen von Masse durch die Diode 142 zum n⁺-
Diffusionsbereich 120, wo die Elektronen in die p-Wanne 114 eingeleitet werden.
Die eingeleiteten Elektronen gelangen durch Migration in den Inversionsbereich
122, wo sie eine Inversionsschicht bilden. Gleichzeitig fließen bewegliche Löcher
von der p-Wanne 114 durch den Diffusionsbereich 120 und die Diode 142 zur
Masse.
Wenn die Spannung am Diodengate 126 auf Masse zurückfällt, werden
die Elektronen in der p-Wanne 114, mit Ausnahme der Elektronen, die sich
innerhalb einer Diffusionslänge des Übergangsverarmungsbereichs befinden, zu
einer Rekombination mit den Majoritätsträgern (Löcher) in der p-Wanne 114
gezwungen (die Schaltungsdiode 142 verhindert, daß die Elektronen zur Masse
zurückkehren).
Der Verlust an Löchern aufgrund der Rekombination entfernt die positive
Ladung aus der p-Wanne 114, wodurch das Potential an der p-Wanne 114 abge
senkt wird. Somit wird das Potential an der p-Wanne 114 jedesmal abgesenkt,
wenn an das Diodengate 126 ein Impuls angelegt wird.
Das niedrigste Potential, auf das die p-Wanne 114 abgesenkt werden
kann, ist durch die Größe der an das Diodengate 126 angelegten Spannung
definiert. Wenn sich das Potential an der p-Wanne 114 ändert, ändert sich auch
die Schwellenspannung der Diode 118. Ein Anheben des Potentials an der p-
Wanne 114 senkt die Schwellenspannung der Diode 118 ab, während ein
Absenken des Potentials an der p-Wanne 114 die Schwellenspannung der Diode
118 anhebt. Somit wird jedesmal, wenn an das Diodengate 126 ein Impuls
angelegt wird, das Potential an der p-Wanne 114 abgesenkt und die
Schwellenspannung der Diode 118 angehoben.
Sobald die Schwellenspannung der Diode 118 die Größe der an das
Diodengate 126 angelegten Spannung übersteigt, kann die an das Diodengate
126 angelegte Spannung den Potentialwall nicht mehr absenken, wodurch der
Prozeß gestoppt wird, indem verhindert wird, daß Elektronen in die p-Wanne 114
eingeleitet werden.
Sobald daher die Schwellenspannung die Größe der an das Diodengate
126 angelegten Spannung übersteigt, erreicht das Potential an der p-Wanne 114
eine untere Grenze, die durch Anlegen weiterer Impulse an das Diodengate 126
nicht weiter abgesenkt werden kann. Somit haben irgendwelche Impulse, die an
das Diodengate 126 angelegt werden, nachdem das Potential an der p-Wanne
114 die untere Grenze erreicht hat, keine merkliche Wirkung.
Die Größen der an das Diodengate 126 angelegten Spannungsimpulse
werden so gewählt, daß die untere Grenze, bei der im wesentlichen keine Ladung
durch die Diode 142 in die p-Wanne 114 fließt, wenn der Impuls an das
Diodengate 126 angelegt wird, gleich dem gewünschten
Substratvorspannungspegel ist. Daher kann durch Wählen der Größen der
Impulse das Potential an der p-Wanne 114 auf den gewünschten
Substratvorspannungspegel ohne Absenkung des Potentials unter den
gewünschten Pegel abwärtsgesteuert werden.
Obwohl der Oszillator 144 ununterbrochen laufen kann, wobei in diesem
Fall der Transistor 128 und die Steuereinrichtung 146 nicht erforderlich sind, ist es
wünschenswert, den Oszillator 144 abzuschalten oder die Frequenz des Os
zillators 144 zu ändern, wenn das Potential an der p-Wanne 114 auf die untere
Grenze oder den gewünschten Substratvorspannungspegel abwärtsgesteuert
worden ist. Die Steuereinrichtung 146 bestimmt, wann das Potential an der p-
Wanne 114 die untere Grenze oder den gewünschten Substratvorspannungspe
gel erreicht hat, indem sie den Strom erfaßt, der aus dem Sourcebereich 132
fließt.
Eine Vorspannung Vdd, die an den n⁺-Drainbereich 130 und an das
Erfassungsgate 140 angelegt wird, wird auf einen Spannungspegel gesetzt, der
zuläßt, daß aus dem Sourcebereich 132 im wesentlichen kein Strom fließt, wenn
das Potential an der p-Wanne 114 gleich dem gewünschten
Substratvorspannungspegel ist, der jedoch zuläßt, daß ein Strom herausfließt,
falls das Potential an der p-Wanne 114 über den gewünschten
Substratvorspannungspegel angehoben ist.
Die Vorspannung Vdd kann abwechselnd gesetzt werden, um einen
Stromfluß beliebiger Größe zuzulassen, wenn das Potential an der p-Wanne 114
gleich dem gewünschten Substratvorspannungspegel ist, solange die Größe des
Stroms zunehmen kann, wenn das Potential an der p-Wanne 114 zunimmt.
Was die Diode 118 betrifft, erhöht ein Absenken des Potentials an der p-
Wanne 114 die Schwellenspannung des Erfassungstransistors 128, während eine
Erhöhung des Potentials an der p-Wanne 114 die Schwellenspannung am
Erfassungstransistor 128 absenkt. Somit senkt ein Erhöhen des Potentials an der
p-Wanne 114 über den gewünschten Substratvorspannungspegel die
Schwellenspannung des Erfassungstransistors 128 ab, wodurch aus dem
Sourcebereich 132 ein Strom fließen kann.
Wenn andererseits das Potential an der p-Wanne 114 den gewünschten
Substratvorspannungspegel besitzt, wird die Schwellenspannung des
Erfassungstransistors 128 auf den Punkt angehoben, bei dem kein Strom mehr
aus dem Sourcebereich 132 fließt.
Nachdem die Steuereinrichtung 146 bestimmt hat, daß das Potential an
der p-Wanne 114 gleich dem gewünschten Substratvorspannungspegel ist, indem
sie den aus dem Sourcebereich 132 fließenden Strom erfaßt, kann die Steuerein
richtung 144 den Oszillator 146 in der Weise steuern, daß er die Frequenz
und/oder die Amplitude der Impulse ändert oder die Ausgabe der Impulse anhält.
In einer realistischen Schaltungsimplementierung wird das Potential an
der p-Wanne 114, sobald es auf den gewünschten Substratvorspannungspegel
abgesenkt worden ist, aufgrund der thermisch erzeugten Elektronen-Loch-Paare
allmählich anzusteigen beginnen.
Die thermisch erzeugten Löcher, die innerhalb einer Diffusionslänge des
Übergangsverarmungsbereichs gebildet werden, werden durch das elektrische
Feld des Übergangs in die p-Wanne 114 bewegt, wo die erhöhte Anzahl von Lö
chern das Potential an der p-Wanne 114 erhöht. Sobald daher der gewünschte
Substratvorspannungspegel erreicht worden ist, muß lediglich negative Ladung in
die p-Wanne 114 eingeleitet werden, um die Wirkungen der thermisch erzeugten
Löcher zu neutralisieren.
Falls die Steuereinrichtung 146 den Oszillator 144 so steuert, daß er die
Frequenz und/oder die Amplitude der Impulse ändert, muß die Änderung ausrei
chen, damit negative Ladung in die p-Wanne 114 mit einer Rate eingeleitet wer
den kann, die gleich oder größer der Rate ist, mit der thermisch erzeugte Löcher
der p-Wanne 114 hinzugefügt werden. Falls die Steuereinrichtung 146 den Oszil
lator 144 so steuert, daß er die Ausgabe von Impulsen anhält, wenn kein Strom
fließt, steuert die Steuereinrichtung 146 den Oszillator 144 außerdem so, daß er
erneut mit der Ausgabe von Impulsen beginnt, wenn ein Strom erfaßt wird.
Die Substratvorspannungsgeneratorschaltung 200 von Fig. 2 unterschei
det sich von der Substratvorspannungsschaltung 100 dadurch, daß die erstere
außerdem einen Rücksetztransistor 150 enthält, der dazu verwendet wird, die p-
Wanne 114 zu einer Spannungsquelle 152 durchzuschalten. Der Vorteil der Ver
wendung des Rücksetztransistors 150 besteht darin, daß das Potential an der p-
Wanne 114 auf ein bekanntes Potential gesetzt werden kann. Beispielsweise
kann die Steuereinrichtung 146 das Potential an der p-Wanne 114 durch Impuls
steuerung des Gates des Rücksetztransistors 150 auf Masse zurücksetzen, wenn
die Spannungsquelle 152 Masse ist.
In einem weiteren Beispiel kann die Steuereinrichtung 146 das Potential
an der p-Wanne 114 auf einen Pegel setzen, der etwas größer als der ge
wünschte Substratvorspannungspegel ist, indem sie an das Gate des Rücksetz
transistors 150 Impulse anlegt, wenn die Spannungsquelle 152 eine negative
Spannung besitzt, die etwas größer als der gewünschte Substratvorspannungs
pegel ist. Der Vorteil der Verwendung einer negativen Spannung besteht darin,
daß an das Diodengate 126 weniger Impulse angelegt werden müssen, um das
Potential an der p-Wanne 114 auf den gewünschten Substratvorspannungspegel
herabzuziehen.
Falls ferner die Spannungsquelle 152 so konfiguriert ist, daß sie mehrere
Spannungen bereitstellt, kann die Substratvorspannungsschaltung 200 dazu
verwendet werden, mehrere Substratvorspannungspegel zu erzeugen, indem die
Größen der aus dem Sourcebereich 132 fließenden Ströme mit den weiteren
Vorspannungspegeln korreliert werden.
Wenn beispielsweise zwei gewünschte Vorspannungspegel, ein erster
Vorspannungspegel und ein zweiter Vorspannungspegel, verwendet werden sol
len, wird der erste Vorspannungspegel gleich der unteren Grenze gesetzt. Daher
kann das Potential an der p-Wanne 114 auf den ersten Vorspannungspegel ge
setzt werden, indem die Spannungsquelle 152 auf eine erste negative Spannung
gesetzt wird, die etwas größer als der erste Vorspannungspegel ist, das Gate des
Rücksetztransistors 150 mit Impulsen versorgt wird und anschließend an das
Diodengate 126 eine Reihe von Impulsen angelegt wird, um das Potential an der
p-Wanne 114 auf den ersten Vorspannungspegel herabzuziehen.
Der zweite Vorspannungspegel wird seinerseits auf ein Potential gesetzt,
das größer als die untere Grenze ist. Wenn das Potential an der p-Wanne 114
gleich dem zweiten Vorspannungspegel ist, muß der aus dem Sourcebereich 132
fließende Strom bestimmt werden.
Sobald diese Bestimmung erfolgt ist, kann das Potential an der p-Wanne
114 auf den zweiten Vorspannungspegel gesetzt werden, indem die Spannungs
quelle 152 auf eine zweite negative Spannung gesetzt wird, die etwas größer als
der zweite Vorspannungspegel ist, an das Gate des Rücksetztransistors 150 Im
pulse angelegt werden und anschließend an das Diodengate 126 eine Reihe von
Impulsen angelegt wird, um das Potential an der p-Wanne 114 auf den zweiten
Vorspannungspegel herabzuziehen.
Die Steuereinrichtung 146 stellt fest, daß der zweite Vorspannungspegel
erreicht worden ist, wenn der aus dem Sourcebereich 132 fließende Strom gleich
oder kleiner als der Strompegel ist, der dem zweiten Vorspannungspegel ent
spricht. In diesem Fall kann die Steuereinrichtung 146 nicht zulassen, daß der
Oszillator 144 weiter Impulse ausgibt, wenn der zweite Vorspannungspegel er
reicht worden ist.
Falls die Steuereinrichtung 146 den Betrieb des Oszillators 144 anhält,
steuert sie den Oszillator 146 außerdem in der Weise, daß er einen oder mehrere
Impulse ausgibt, wenn der aus dem Sourcebereich 132 fließende Strom den
Strompegel, der dem zweiten Vorspannungspegel entspricht, übersteigt.
Die negative Ladung Qi, die während eines Impulses in die p-Wanne 114
eingeleitet wird (die Ladung in der Inversionsschicht im stationären Zustand) ist
durch die folgende Gleichung (1) gegeben:
Qi = Cox × Fläche × (Vg - Vt) (1)
wobei Cox die Gateoxid-Kapazität pro Einheitsfläche ist, Fläche die
Diodengatefläche ist, Vg die Diodengate-Spannungsimpulsamplitude ist und Vt
die Schwellenspannung der gategesteuerten Diode 118 ist.
Wie aus Gleichung (1) hervorgeht, wird mit jedem Impuls eine feste La
dungsmenge Qi in die p-Wanne 114 eingeleitet. Wenn daher die Steuereinrich
tung 146 bestimmt, daß die Größe des aus dem Sourcebereich 132 fließenden
Stroms den Strompegel übersteigt, der dem zweiten Vorspannungspegel ent
spricht, und den Oszillator 144 in der Weise steuert, daß er einen oder mehrere
Impulse ausgibt, wird bei einer sehr kleinen Anzahl von Impulsen die konstante
Menge eingeleiteter negativer Ladungen die erhöhte positive Ladung, die sich aus
den thermisch erzeugten Löchern ergibt, exakt kompensieren. Daher wird in
vielen Fällen der konstante Betrag eingeleiteter Ladungen das Potential an der p-
Wanne 114 unter den zweiten Spannungspegel ziehen. Die Ladungsmenge, die
mit jedem Impuls eingeleitet wird, kann jedoch durch Ändern der Elemente von
Gleichung (1) geändert werden.
Statt der Verwendung des Rücksetztransistors 150 kann das Potential an
der p-Wanne 114 auch durch Ausnutzung der thermisch erzeugten Löcher erhöht
werden. Daher kann das Potential an der p-Wanne 114 durch die Steuereinrich
tung 146 auf Masse zurückgesetzt oder auf einen zweiten Vorspannungspegel
erhöht werden, indem lediglich die Größe des aus dem Sourcebereich 132 flie
ßenden Stroms überwacht wird und indem lediglich der Oszillator 144 angewiesen
wird, Impulse auszugeben, wenn die Größe des Stroms den Strompegel über
steigt, der Masse bzw. dem zweiten Vorspannungspegel entspricht.
Das Potential an der p-Wanne 114 kann auch dadurch auf Masse zurück
gesetzt oder auf einen zweiten Vorspannungspegel erhöht werden, daß der Rück
setztransistor 150 auf ein Potential an der p-Wanne 114 gesetzt wird, das niedri
ger als Masse oder der zweite Vorspannungspegel ist, und daß dann die thermisch
erzeugten Löcher genutzt werden, um das Potential auf Masse oder den zweiten
Vorspannungspegel zu erhöhen.
Wenn eine Reihe positiver Impulse verwendet wird, wird der obenbe
schriebene Prozeß für jeden positiven Impuls wiederholt, der Anlaß für einen
Ladungspumpstrom Icp gibt, der durch die folgende Gleichung (2) gegeben ist:
Icp = f × Qi (2)
wobei f die Frequenz der Reihe positiver Impulse ist. Die lineare Beziehung zwi
schen der Frequenz f und dem Ladungspumpstrom Icp liegt vor, falls die Fre
quenz f ausreichend niedrig ist, damit zwischen dem Anliegen der Impulse eine
effektive vollständige Rekombination der Ladung Qi erfolgt. Die lineare Beziehung
gilt bei Raumtemperatur bis zu Frequenzen von mehreren Megahertz.
Für eine gegebene Amplitude des Impulssignals steigt der Ladungspump
strom Icp mit steigender Temperatur an. Weiterhin wird die lineare Beziehung
aufgrund der erhöhten Ladungskombination, die bei steigender Temperatur er
folgt, erweitert.
Die gewünschte Größe der eingeleiteten Ladung Qi pro Impuls wird durch
geeignete Festlegung der Größe des Inversionsbereichs 122 (einschließlich des
Diodengates 126) und durch Wählen der Amplitude, der Frequenz und des
Tastgrades des Impulssignals erzielt.
Die negative Ladung Qi, die in die p-Wanne 114 eingeleitet wird, ist in
Fig. 3 gezeigt. Wie in Fig. 3 gezeigt ist, sind mehr Impulse erforderlich, um das
Potential an der p-Wanne 114 ausgehend von einem Zwischenpegel L2 auf eine
untere Grenze L1 zu reduzieren, als erforderlich sind, um das Potential von einer
oberen Grenze L3 auf den Zwischenpegel L2 zu reduzieren. (Die obere Grenze
L3 ist als das Potential definiert, bei dem der p-Wannen/n-Wannen-Übergang in
Vorwärtsrichtung vorgespannt ist.)
Der Absolutwert der maximalen unteren Grenze, die für die p-Wanne 114
festgelegt werden kann, ist ungefähr äquivalent mit einer Vorspannung Vbb in
Rückwärtsrichtung und kann unter Verwendung der folgenden Gleichungen ge
setzt werden:
Vt = Vto + k × (|Vbb|)1/2 (3)
Vg - Vt = Vg - Vto - k × (|Vbb|)1/2= 0 (4)
Vbb = (1/k × [Vg - Vto])2 (5)
wobei Vt die Schwellenspannung der gategesteuerten Diode ist, Vto die Schwel
lenspannung bei einer Rückwärtsvorspannung von Null Volt ist, k der Rückwärts
vorspannungskoeffizient ist und Vg die Diodengate-Spannung ist. Somit ergibt
Gleichung (5), daß in modernen MOS-Technologien, in denen k kleiner als 1 ist
und Vto ungefähr 0,4-0,7 V beträgt, der Absolutwert der maximalen unteren
Grenze des Potentials an der p-Wanne 114 mindestens gleich der Spannung der
Stromquelle ist.
Zusätzlich zu der Verwendung einer p-Wanne, die in einer isolierenden n-
Wanne gefertigt ist, die ihrerseits in einem p-Substrat ausgebildet ist, kann die p-
Wanne auch in einem n-Substrat gebildet sein.
Weiterhin kann eine n-Wanne in einem p-Substrat oder in einer isolieren
den p-Wanne, die ihrerseits in einem n-Substrat gebildet ist, gebildet sein. Ferner
können in einer Siliciuminsel, die vollständig von einem Dielektrikum umgeben ist
(z. B. SOI-Technologie), eine NMOS-gategesteuerte Diode oder eine PMOS-ga
tegesteuerte Diode gebildet sein.
Claims (18)
1. Substratvorspannungsschaltung, die in einem Halbleitermaterial (110)
eines ersten Leitfähigkeittyps ausgebildet ist, dadurch
gekennzeichnet, daß im Halbleitermaterial (110) eine erste Wanne (112)
eines zweiten Leitfähigkeittyps gebildet ist, in der ersten Wanne (112) eine zweite
Wanne (114) des ersten Leitfähigkeittyps gebildet ist, in der zweiten Wanne (114)
eine gategesteuerte Diode (118) gebildet ist, zwischen die gategesteuerte Diode
(118) und Masse eine Zellendiode (142) geschaltet ist und an die gategesteuerte
Diode (118) ein Oszillator (144) angeschlossen ist.
2. Vorspannungsschaltung nach Anspruch 1, dadurch gekennzeichnet,
daß in der zweiten Wanne (114) ein Erfassungstransistor (128) gebildet ist, der
von der gategesteuerten Diode (118) beabstandet ist, und an den Oszillator (144)
und den Erfassungstransistor (128) eine Steuereinrichtung (146) angeschlossen
ist.
3. Vorspannungsschaltung nach Anspruch 2, dadurch gekennzeichnet,
daß an die zweite Wanne (114) und an die Steuereinrichtung (146) ein Rück
setztransistor (150) angeschlossen ist.
4. Vorspannungsschaltung nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß die gategesteuerte Diode (118) einen Diffusionsbereich
(120) des zweiten Leitfähigkeittyps, der in der zweiten Wanne (114) gebildet ist,
einen Inversionsbereich (122), der in der zweiten Wanne (114) definiert ist und an
den Diffusionsbereich (120) angrenzt, eine Oxidschicht (124), die über dem
Inversonsbereich (122) gebildet ist, und ein Diodengate (126), das auf der
Oxidschicht (124) umfaßt.
5. Vorspannungsschaltung nach einem der Ansprüche 2 bis 4, dadurch
gekennzeichnet, daß der Erfassungstransistor (128) beabstandete Source- und
Drainbereiche (132, 130), die in der zweiten Wanne (114) gebildet sind und vom
Diffusionsbereich (120) und vom Inversionsbereich (122) beabstandet sind, einen
Kanalbereich (134), der in der zweiten Wanne (114) zwischen den Source- und
Drainbereichen (132, 130) definiert ist, eine Gateoxidschicht (136), die über dem
Kanalbereich (134) gebildet ist, und ein Erfassungsgate (140), das auf der
Gateoxidschicht (136) über dem Kanalbereich (134) gebildet ist, umfaßt.
6. Vorspannungsschaltung nach Anspruch 4 oder 5, dadurch gekenn
zeichnet, daß der Oszillator (144) an das Diodengate (126) der gategesteuerten
Diode (118) angeschlossen ist.
7. Vorspannungsschaltung nach einem der Ansprüche 4 bis 6, dadurch
gekennzeichnet, daß die Zellendiode (142) zwischen den Diffusionsbereich (120)
und Masse geschaltet ist.
8. Vorspannungsschaltung nach einem der Ansprüche 2 bis 7, dadurch
gekennzeichnet, daß der Oszillator (144) eine Reihe von Impulsen ausgibt, wenn
dies von der Steuereinrichtung (146) befohlen wird, und die Ausgabe der Impulse
anhält, wenn dies von der Steuereinrichtung (146) befohlen wird.
9. Verfahren zum Vorspannen eines Halbleitermaterials (110) auf einen
gewünschten Substratvorspannungspegel ausgehend von einem Anfangspegel
mittels einer Substratvorspannungsschaltung insbesondere nach einem der
Ansprüche 1 bis 8, dadurch gekennzeichnet, daß an die gategesteuerte Diode
(118) Impulse angelegt werden, die nicht ausreichen, damit Ladung durch die
Zellendiode (142) fließt, wenn das Potential an der zweiten Wanne (114) gleich
dem gewünschten Substratvorspannungspegel ist.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Vor
spannungsschaltung mit einem Erfassungstransistor (128), der in der zweiten
Wanne (114) gebildet ist und von der gategesteuerten Diode (118) beabstandet
ist, und einer Steuereinrichtung (146), die an den Oszillator (144) und an den Er
fassungstransistor (118) angeschlossen ist, versehen wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der
Erfassungstransistor (128) vorgespannt wird, um einen Strom auszugeben, wenn
das Potential an der zweiten Wanne (114) von dem gewünschten
Substratvorspannungspegel verschieden ist, und um zu verhindern, daß der
Strom vom Erfassungstransistor (128) ausgegeben wird, wenn das Potential an
der zweiten Wanne (114) gleich dem gewünschten Substratvorspannungspegel
ist.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß der
Oszillator (144) an einer weiteren Ausgabe von Impulsen gehindert wird, wenn
vom Erfassungstransistor (128) kein Strom ausgegeben wird.
13. Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekenn
zeichnet, daß der Erfassungstransistor (128) vorgespannt wird, um einen ersten
Strom auszugeben, wenn das Potential an der zweiten Wanne gleich dem
gewünschten Substratvorspannungspegel ist, und um einen hiervon
verschiedenen Strom auszugeben, wenn das Potential an der zweiten Wanne
(114) von dem gewünschten Substratvorspannungspegel verschieden ist.
14. Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekenn
zeichnet, daß ein Rücksetztransistor (150) verwendet wird, der an die zweite
Wanne (114) und an die Steuereinrichtung (146) angeschlossen ist.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß an den
Rücksetztransistor (150) Impulse angelegt werden, bevor an die gategesteuerte
Diode (118) Impulse angelegt werden.
16. Verfahren nach einem der Ansprüche 10 bis 15, dadurch gekenn
zeichnet, daß vom Erfassungstransistor (128) ein Strom mit einer Größe fließt, die
im wesentlichen gleich einem ersten Pegel ist, wenn das Potential an der zweiten
Wanne (114) an dem gewünschten Substratvorspannungspegel liegt.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß
dem Oszillator (144) befohlen wird, Impulse auszugeben, wenn sich die
Größe des Stroms ausgehend vom ersten Pegel ändert, und dem Oszillator (144)
befohlen wird, die Ausgabe von Impulsen anzuhalten, wenn die Größe des Stroms
im wesentlichen gleich dem ersten Pegel ist.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß als erster
Pegel im wesentlichen Null gewählt wird.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/173,096 US6078211A (en) | 1998-10-14 | 1998-10-14 | Substrate biasing circuit that utilizes a gated diode to set the bias on the substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19939245A1 true DE19939245A1 (de) | 2000-04-20 |
Family
ID=22630526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19939245A Ceased DE19939245A1 (de) | 1998-10-14 | 1999-08-19 | Substratvorspannungsschaltung und Verfahren zum Vorspannen eines Halbleitersubstrats |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6078211A (de) |
| KR (1) | KR100327064B1 (de) |
| DE (1) | DE19939245A1 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006000936A1 (de) * | 2006-01-05 | 2007-07-12 | Infineon Technologies Ag | Halbleiterbauelement mit einer Schutzschaltung, Schutzschaltung für Halbleiterbauelemente und Betriebsverfahren für eine Schutzschaltung |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380571B1 (en) | 1998-10-14 | 2002-04-30 | National Semiconductor Corporation | CMOS compatible pixel cell that utilizes a gated diode to reset the cell |
| KR100282424B1 (ko) * | 1999-03-18 | 2001-02-15 | 김영환 | 수평전하 전송소자 및 그의 제조방법 |
| US6621064B2 (en) * | 2001-05-03 | 2003-09-16 | Texas Instruments Incorporated | CMOS photodiode having reduced dark current and improved light sensitivity and responsivity |
| US8324667B2 (en) * | 2004-01-05 | 2012-12-04 | International Business Machines Corporation | Amplifiers using gated diodes |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5758351A (en) * | 1980-09-24 | 1982-04-08 | Toshiba Corp | Substrate biasing device |
| US4791317A (en) * | 1986-09-26 | 1988-12-13 | Siemens Aktiengesellschaft | Latch-up protection circuit for integrated circuits using complementary mos circuit technology |
| US5394026A (en) * | 1993-02-02 | 1995-02-28 | Motorola Inc. | Substrate bias generating circuit |
| KR0157334B1 (ko) * | 1993-11-17 | 1998-10-15 | 김광호 | 반도체 메모리 장치의 전압 승압회로 |
| US5841126A (en) * | 1994-01-28 | 1998-11-24 | California Institute Of Technology | CMOS active pixel sensor type imaging system on a chip |
| US5670907A (en) * | 1995-03-14 | 1997-09-23 | Lattice Semiconductor Corporation | VBB reference for pumped substrates |
| US5694072A (en) * | 1995-08-28 | 1997-12-02 | Pericom Semiconductor Corp. | Programmable substrate bias generator with current-mirrored differential comparator and isolated bulk-node sensing transistor for bias voltage control |
| US5612644A (en) * | 1995-08-31 | 1997-03-18 | Cirrus Logic Inc. | Circuits, systems and methods for controlling substrate bias in integrated circuits |
| US5587596A (en) * | 1995-09-20 | 1996-12-24 | National Semiconductor Corporation | Single MOS transistor active pixel sensor cell with automatic anti-blooming and wide dynamic range |
| US5608243A (en) * | 1995-10-19 | 1997-03-04 | National Semiconductor Corporation | Single split-gate MOS transistor active pixel sensor cell with automatic anti-blooming and wide dynamic range |
| US5710446A (en) * | 1996-05-13 | 1998-01-20 | National Semiconductor Corporation | Active pixel sensor cell that utilizes a parasitic transistor to reset the photodiode of the cell |
| KR100273210B1 (ko) * | 1997-04-22 | 2000-12-15 | 김영환 | 데이터 입출력 감지형 기판전압 발생회로 |
-
1998
- 1998-10-14 US US09/173,096 patent/US6078211A/en not_active Expired - Fee Related
-
1999
- 1999-08-17 KR KR1019990033794A patent/KR100327064B1/ko not_active Expired - Fee Related
- 1999-08-19 DE DE19939245A patent/DE19939245A1/de not_active Ceased
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006000936A1 (de) * | 2006-01-05 | 2007-07-12 | Infineon Technologies Ag | Halbleiterbauelement mit einer Schutzschaltung, Schutzschaltung für Halbleiterbauelemente und Betriebsverfahren für eine Schutzschaltung |
| DE102006000936B4 (de) * | 2006-01-05 | 2009-11-12 | Infineon Technologies Ag | Halbleiterbauelement mit Schutzschaltung gegen Lichtangriffe |
| US8222700B2 (en) | 2006-01-05 | 2012-07-17 | Infineon Technologies Ag | Protection circuit and operating method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000028614A (ko) | 2000-05-25 |
| KR100327064B1 (ko) | 2002-03-13 |
| US6078211A (en) | 2000-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19530664C2 (de) | Leistungs-MOSFET mit Überlastungsschutzschaltung | |
| DE2801085C2 (de) | ||
| DE102004019886B4 (de) | Integrierte Hochspannungsschaltung | |
| DE2853736C2 (de) | Feldeffektanordnung | |
| DE69407914T2 (de) | Schutzvorrichtung gegen Überstrom für einen Transistor | |
| DE69515876T2 (de) | Leistungsbauelement in MOS-Technologie mit niedrigem Ausgangswiderstand und geringer Kapazität und dessen Herstellungsverfahren | |
| DE102014103561B4 (de) | Einstellbares transistorbauelement und elektronische schaltung mit einem einstellbaren transistorbauelement | |
| DE3407975A1 (de) | Normalerweise ausgeschaltete, gate-gesteuerte, elektrische schaltungsanordnung mit kleinem einschaltwiderstand | |
| DE3009719C2 (de) | ||
| DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
| DE4037206A1 (de) | Quellspannungssteuerschaltkreis | |
| DE4217571C2 (de) | Dynamischer Randomspeicher | |
| DE102016100019B4 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
| DE102019102371A1 (de) | Transistoranordnung und verfahren zum betreiben einer transistoranordnung | |
| DE102015119349A1 (de) | Intelligenter halbleiterschalter | |
| DE2939193A1 (de) | Statischer induktionstransistor und eine diesen transistor verwendende schaltung | |
| DE102007055290B4 (de) | Halbleitervorrichtung | |
| DE3244488C2 (de) | ||
| DE3319344A1 (de) | Integrierter schaltkreis und verfahren zur klemmung einer einen begrenzten ausgangsstrom aufweisenden hochspannungsquelle | |
| DE69618119T2 (de) | Verfahren zur programmierung einer einzigen eprom oder flashspeicherzelle zur speicherung von mehrfachpegeldaten die vorgespannte source/substrate verwenden | |
| DE2739586A1 (de) | Statischer inverter mit isolierschicht-feldeffekttransistoren und verfahren zur herstellung | |
| DE3936675A1 (de) | Integrierte halbleiterschaltkreiseinrichtung | |
| DE3030654C2 (de) | ||
| DE69531754T2 (de) | Gate-Treiber-Schaltungsvorrichtung für ein spannungsgesteuertes Halbleiterelement | |
| DE69521137T2 (de) | Verfahren und Schaltung zur Kompensation von Offsetspannungen in MOS-Differenzstufen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8127 | New person/name/address of the applicant |
Owner name: EASTMAN KODAK CO., ROCHESTER, N.Y., US |
|
| 8128 | New person/name/address of the agent |
Representative=s name: WAGNER & GEYER PARTNERSCHAFT PATENT- UND RECHTSANW |
|
| R002 | Refusal decision in examination/registration proceedings | ||
| R003 | Refusal decision now final |
Effective date: 20111011 |