DE102005051994A1

DE102005051994A1 - Verformungsverfahrenstechnik in Transistoren auf Siliziumbasis unter Anwendung eingebetteter Halbleiterschichten mit Atomen mit einem großen kovalenten Radius

Info

Publication number: DE102005051994A1
Application number: DE102005051994A
Authority: DE
Inventors: Christof Streck; Volker Kahlert; Alexander Hanke
Original assignee: Advanced Micro Devices Inc
Current assignee: GlobalFoundries Inc
Priority date: 2005-10-31
Filing date: 2005-10-31
Publication date: 2007-05-10
Anticipated expiration: 2025-11-01
Also published as: US7544551B2; TW200802861A; CN101300664A; JP2009514248A; CN101300664B; DE102005051994B4; KR20080074937A; KR101238432B1; TWI495101B; US20070096194A1

Abstract

Durch Einbau einer atomaren Gattung mit größerem kovalenten Radius, die zumindest teilweise Germanium ersetzen kann, kann ein äußerst effizienter Verformungsmechanismus vorgesehen werden, in welchem die Gefahr einer Spannungsrelaxation auf Grund einer Germaniumkonglomeration und auf Grund von Gitterdefekten reduziert ist. Die atomare Gattung mit größerem Radius, etwa Zinn, kann durch epitaktische Wachstumstechniken auf der Grundlage von Zinnhydrid eingebaut werden.

Description

GEBIET DER VORLIEGENDEN ERFINDUNG
Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung unterschiedlicher Transistorarten mit verformten Kanalgebieten unter Anwendung von eingebettetem Si-Ge, um damit die Ladungsträgerbeweglichkeit in dem Kanalgebiet eines MOS-Transistors zu erhöhen.

Die Herstellung integrierter Schaltungen erfordert das Ausbilden einer großen Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsplan. Im Allgemeinen werden z. B. eine Vielzahl von Prozesstechnologien angewendet, wobei für komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips und dergleichen, die CMOS-Technologie gegenwärtig der vielversprechendste Ansatz auf Grund der überlegenen Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder die Leistungsaufnahme und/oder die Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie werden Millionen von Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat ausgebildet, das eine kristalline Halbleiterschicht aufweist. Ein MOS-Transistor ist, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, mit sogenannten pn-Übergängen versehen, die durch eine Grenzfläche hoch dotierter Drain- und Source-Gebiete mit einem invers dotierten Kanalgebiet, das zwischen dem Drain-Gebiet und dem Source-Gebiet angeordnet ist, gebildet sind. Die Leitfähigkeit des Kanalgebiets, d. h. die Stromtreiberfähigkeit des leitenden Kanals, wird durch eine Gateelektrode gesteuert, die über dem Kanalgebiet ausgebildet und davon durch eine Isolierschicht getrennt ist. Die Leitfähigkeit des Kanalgebiets bei der Ausbildung eines leitenden Kanals auf Grund des Anliegens einer geeigneten Steuerspannung an der Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Majoritätsladungsträger und – für eine vorgegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Source- und dem Drain-Gebiet ab, der auch als Kanallänge bezeichnet wird. Somit bestimmt in Verbindung mit der Fähigkeit, rasch einen leitenden Kanal unter der isolierenden Schicht beim Anlegen der Steuerspannung an die Gateelektrode auszubilden, die Gesamtleitfähigkeit des Kanalgebiets wesentlich das Leistungsverhalten von MOS-Transistoren. Somit wird durch das Verringern der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands – diese zu einem wesentlichen Entwurfskriterium zum Erreichen eines Anstiegs der Arbeitsgeschwindigkeit integrierter Schaltungen.

Die ständige Größenreduzierung der Transistorabmessungen zieht jedoch eine Reihe von Problemen nach sich, die damit verknüpft sind und die es zu lösen gilt, um nicht die durch das stetige Verringern der Kanallänge von MOS-Transistoren erreichten Vorteile aufzuheben. Ein wichtiges Problem in dieser Hinsicht ist die Entwicklung verbesserter Photolithographie- und Ätzstrategien, um zuverlässig und reproduzierbar Schaltungselemente mit kritischen Abmessungen, etwa die Gateelektrode der Transistoren für jede neue Bauteilgeneration zu schaffen. Ferner sind äußerst anspruchsvolle Dotierstoffprofile in der vertikalen Richtung sowie in der lateralen Richtung in den Drain- und Sourcegebieten erforderlich, um den geringen Schicht- und Kontaktwiderstand in Verbindung mit einer gewünschten Kanalsteuerbarkeit zu erreichen. Des weiteren stellt auch die vertikale Lage der pn-Übergänge im Hinblick auf die Gateisolationsschicht ein wichtiges Entwurfskriterium im Hinblick auf die Steuerung der Leckströme dar. Somit erfordert für gewöhnlich die Verringerung der Kanallänge auch eine Reduzierung der Tiefe der Drain- und Sourcegebiete in Bezug auf die Grenzfläche, die durch die Gateisolationsschicht und das Kanalgebiet gebildet ist, wodurch anspruchsvolle Implantationsverfahren erforderlich sind. Gemäß anderer Vorgehensweisen werden epitaktisch gewachsene Gebiete mit einem spezifizierten Versatz zu der Gateelektrode gebildet, die als erhöhte Drain- und Sourcegebiete bezeichnet werden, um eine erhöhte Leitfähigkeit dieser erhöhten Drain- und Sourcegebiete zu gewährleisten, wobei gleichzeitig ein flacher pn-Übergang in Bezug auf die Gateisolationsschicht bewahrt bleibt.

Da die ständige Größenreduzierung der kritischen Abmessungen, d. h. der Gatelänge der Transistoren, die Anpassung und möglicherweise die Neuentwicklung äußert komplexer Prozesstechniken hinsichtlich der zuvor genannten Prozessschritte erforderlich macht, wurde auch vorgeschlagen, die Kanalleitfähigkeit der Transistorelemente dadurch zu verbessern, dass die Ladungsträgerbeweglichkeit in dem Kanalgebiet für eine vorgegebene Kanallänge erhöht wird, wodurch die Möglichkeit geschaffen wird, eine Leistungssteigerung zu erreichen, die vergleichbar mit dem Fortschreiten zu einer künftigen Technologiegeneration ist, wobei viele der zuvor genannten Prozessanpassungen, die mit der Bauteilgrößenreduzierung verknüpft sind, vermieden oder zumindest verzögert werden können. Ein effizienter Mechanismus für das Erhöhen der Ladungsträgerbeweglichkeit ist die Modifizierung der Gitterstruktur in dem Kanalgebiet, beispielsweise durch Erzeugen einer Zugspannung oder einer Druckspannung in der Nähe des Kanalgebiets, um damit eine entsprechende Verformung in dem Kanalgebiet zu erreichen, die zu einer modifizierten Beweglichkeit der Elektronen und Löcher führt. Beispielsweise erhöht das Erzeugen einer Zugverformung in dem Kanalgebiet die Beweglichkeit von Elektronen, wobei abhängig von der Größe und der Richtung der Zugverformung ein Anstieg der Beweglichkeit von 50% oder mehr erreicht werden kann, was sich wiederum direkt in einer entsprechenden Zunahme der Leitfähigkeit auswirkt. Andererseits kann eine Druckverformung in dem Kanalgebiet die Beweglichkeit von Löchern erhöhen, wodurch die Möglichkeit geschaffen wird, das Leistungsverhalten von p-Kanaltransistoren zu verbessern. Das Einführen einer Spannungs- oder Verformungsverfahrenstechnik bei der Herstellung integrierter Schaltungen ist ein äußerst vielversprechender Ansatz für künftige Bauteilgenerationen, da beispielsweise verformtes Silizium als eine „neue" Art von Halbleitermaterial betrachtet werden kann, das die Herstellung leistungsfähiger und schneller Halbleiterbauelemente ermöglichen kann, ohne dass teuere Halbleitermaterialien erforderlich sind, wobei viele der gut etablierten Fertigungsverfahren weiterhin verwendet werden können.

Folglich wurde vorgeschlagen, beispielsweise eine Silizium/Germanium-Schicht oder Silizium/Kohlenstoff-Schicht in oder unterhalb des Kanalgebiets einzufügen, um damit eine Zugspannung oder Druckspannung zu erzeugen, die zu einer entsprechenden Verformung führen kann. Das Transistorverhalten kann deutlich verbessert werden, indem spannungserzeugende Schichten in oder unter das Kanalgebiet eingeführt werden, und es werden daher große Anstrengungen unternommen, um die Herstellung entsprechender Spannungsschichten in die konventionelle und gut erprobte MOS-Technologie einzubinden. Beispielsweise wurden zusätzliche epitaktische Wachstumstechniken entwickelt und in den Prozessablauf mit eingebettet, um damit die germanium- oder kohlenstoffenthaltenden Spannungssichten an geeigneten Positionen in oder unter dem Kanalgebiet zu bilden.

In anderen Vorgehensweise wird eine externe Spannung, die beispielsweise durch darüber liegende Schichten, Abstandshalterelemente, und dergleichen erzeugt wird, angewendet in dem Versuch, eine gewünschte Verformung in dem Kanalgebiet zu erzeugen. Jedoch kann der Vorgang des Erzeugens der Verformung in dem Kanalgebiet durch Anwenden einer spezifizierten externen Spannung eine wenig effiziente Umwandlung der externen Spannung in eine Verformung in dem Kanalgebiet aufweisen. Obwohl damit Vorteile im Hinblick auf die Prozesskomplexität gegenüber dem zuvor diskutierten Ansatz, in welchem zusätzliche Spannungsschichten innerhalb des Kanalgebiets erforderlich sind, geschaffen werden, kann die Effizienz des Spannungsübertragungsmechanismus von den Prozess- und Bauteileigenheiten abhängen und kann zu einem geringeren Zugewinn an Leistung für eine Transistorart führen.

In einer weiteren Vorgehensweise wird die Löcherbeweglichkeit in PMOS-Transistoren erhöht, indem eine verformte Silizium/Germanium-Schicht in den Drain- und Sourcegebieten in den Transistoren gebildet wird, wobei die kompressiv verformten Drain- und Sourcegebiete eine uniaxiale Verformung in dem benachbarten Siliziumkanalgebiet hervorrufen. Dazu werden die Drain- und Source-Gebiete der PMOS-Transistoren selektiv vertieft, während die NMOS-Transistoren maskiert sind, und nachfolgend wird die Silizium/Germanium-Schicht selektiv in dem PMOS-Transistor durch epitaktisches Aufwachsen gebildet. Diese Technik liefert deutliche Vorteile im Hinblick auf die Leistungssteigerung des PMOS-Transistors und somit für die Leistungssteigerung des gesamten CMOS-Bauelements.

Somit erwies sich die Verformungstechnologie mittels eingebetteter Halbleitermaterialien, insbesondere mittels Silizium/Germanium, das als verformte oder relaxierte Schicht in Abhängigkeit von der gewünschten Wirkung vorgesehen wird, als ein leistungsfähiges Hilfsmittel bei der Erhöhung des Leistungsverhaltens moderner siliziumbasierter Transistoren. Es zeigt sich jedoch, dass der Betrag der in den entsprechenden Kanalgebieten hervorgerufenen Verformung von dem Betrag der Gitterfehlanpassung zwischen dem Siliziumbasisgitter und der eingebetteten Halbleiterverbindung abhängt. Für Silizium/Germanium ist eine maximale Konzentration des Germaniums für gegenwärtig etablierte epitaktische Wachstumstechniken auf ungefähr 25% begrenzt, da ansonsten eine Ge-Konglomeration stattfinden kann, die wiederum zu einer nicht gewünschten Spannungsrelaxation in dem entsprechenden eingebetteten Halbleiterverbindungsmaterial führen kann, wodurch auch die Verformung in dem entsprechenden Kanalgebiet reduziert wird.

Angesichts der zuvor beschriebenen Situation besteht ein Bedarf für eine verbesserte Technik, die ein effizientes Erhöhen der Verformung durch eingebettete Halbleitermaterialien ermöglicht, während eines oder mehrere der zuvor erkannten Probleme vermieden oder zumindest deren Auswirkungen verringert werden.

ÜBERBLICK ÜBER DIE ERFINDUNG

Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik zum Erzeugen einer Verformung in spezifizierten Gebieten einer kristallinen Halbleiterschicht, in der eine Gitterfehlanpassung zwischen einem siliziumbasierten Gitter, d. h. einem Gitter mit einer Diamantgitterstruktur, und einer Halbleiterverbindung, die an sich eine größere Gitterkonstante aufweist, zu diesem Zwecke vorteilhaft ausgenutzt wird. Eine entsprechende Technologie wird konventioneller Weise zum Erzeugen verspannter Siliziumkanäle in äußerst modernen siliziumbasierten MOS-Transistorelementen eingesetzt, wobei, wie zuvor erläutert ist, der Betrag an Verformung, der durch diesen Mechanismus erreicht wird, u. a. deutlich durch die begrenzte Germaniumkonzentration begrenzt ist, die wirkungsvoll in gegenwärtig etablierten epitaktischen Wachstumsverfahren eingesetzt werden kann. Daher wird in der vorliegenden Erfindung zusätzlich oder alternativ zu Germanium eine weitere atomare Gattung verwendet, die einen deutlich größeren kovalenten Radius in Bezug auf die Bindungseigenschaften innerhalb einer siliziumartigen Kristallstruktur besitzt, wodurch ein hohes Maß an Kristallverzerrung mit einem deutlich reduzierten Anteil an Nicht-Siliziumatomen in der entsprechenden siliziumbasierten Kristallstruktur ermöglicht wird. In anschaulichen Ausführungsformen der vorliegenden Erfindung wird Zinn (Sn) als ein Zusatz oder ein Ersatz für Germanium verwendet, da Zinnatome die gleiche Wertigkeit im Vergleich zu Silizium und Germanium aufweisen und auch einen deutlich größeren kovalenten Radius besitzen.

Gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Transistorelement ein Substrat mit einer darauf ausgebildeten kristallinen Halbleiterschicht mit einer Diamantkristallstruktur. Die kristalline Halbleiterschicht umfasst ein spannungsinduzierendes Gebiet mit Silizium und einer weiteren atomaren Gattung mit der gleichen Wertigkeit wie Silizium in der Kristallstruktur und mit einem kovalenten Radius, der größer ist als ein kovalenter Radius von Germanium. Ferner weist das Transistorelement eine Gateelektrode, die über der kristallinen Halbleiterschicht gebildet ist, und ein verformtes Kanalgebiet auf.

Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Halbleiterbauelement eine kristalline Halbleiterschicht mit einem ersten Bereich mit Silizium und Zinn, um damit ein erstes verformtes Gebiet in der kristallinen Halbleiterschicht zu bilden.

Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Bilden einer kristallinen Struktur in einer kristallinen Halbleiterschicht auf der Grundlage von Silizium und mindestens einer weiteren atomaren Gattung mit einem kovalenten Radius, der größer als ein kovalenter Radius von Germanium. Ferner umfasst das Verfahren das Anwenden der kristallinen Struktur, um eine Verformung in einem ersten spezifizierten Gebiet der Halbleiterschicht zu erzeugen.

KURZE BESCHREIBUNG DER ZEICHNUNGEN
Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
1a bis 1d schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zur Herstellung eines verformten Gebiets in einer kristallinen Halbleiterschicht auf der Grundlage von Silizium und einer weiteren Gattung zeigen, die in die Diamantstruktur des Siliziums eingebaut wird und die einen größeren kovalenten Radius im Vergleich zu Germanium aufweist, gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung;
2a bis 2d schematisch Querschnittsansichten während diverser Fertigungsphasen bei der Herstellung eines Transistorbauelements zeigen, das ein eingebettetes verformtes Halbleitergebiet zum Erzeugen einer kompressiven Verformung in einem entsprechenden Kanalgebiet gemäß weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung erhält; und
3 schematisch eine Querschnittsansicht eines Halbleiterbauelements zeigt, das unterschiedliche Transistorelemente enthält, die einen unterschiedlichen Anteil an Zinn zum Erzeugen einer unterschiedlichen Größe an Verformung gemäß noch weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung erhalten.
DETAILLIERTE BESCHREIBUNG
Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
Im Allgemeinen betrifft die vorliegende Erfindung einen verbesserten verformungsinduzierenden Mechanismus durch verformte oder relaxierte Halbleiterstrukturen mit einer Diamantgitterstruktur mit einem unterschiedlichen Gitterabstand im Vergleich zu einem nicht verformten Siliziumkristall. Wie zuvor erläutert ist, liefert der Mechanismus zum Bereitstellen einer verformten oder relaxierten Silizium/Germanium-Schicht innerhalb geeigneter Stellen eines siliziumbasierten Halbleiterbauelements eine effiziente Verformungsprozesstechnologie, um damit in geeigneter Weise die Ladungsträgerbeweglichkeit insbesondere innerhalb von Kanalgebieten äußerst moderner MOS-Transistorelemente zu erhöhen. Diese Techniken beruhen auf epitaktischen Wachstumsprozessen, während denen eine verformte oder eine relaxierte Silizium/Germanium-Schicht in Abhängigkeit von den Bauteilerfordernissen gebildet wird.
Ferner wurden in der jüngeren Vergangenheit lokale selektive epitaktische Wachstumsverfahren entwickelt, die in effizienter Weise eine merkliche Materialabscheidung auf dielektrischen Oberflächen unterdrücken, während effizient Silizium, Silizium/Germanium und dergleichen auf freiliegendem Silizium oder siliziumähnlichen Oberflächen abgeschieden wird. Wenn beispielsweise eine Silizium/Germanium-Schicht auf einer kristallinen Siliziumschicht abgeschieden wird, kann das Silizium/Germanium-Material so aufgebracht werden, dass es im Wesentlichen den gleichen Gitterabstand, wie die darunter liegende kristalline „Schablone" aufweist, so dass eine verformte Silizium/Germanium-Schicht gebildet wird, da ein nicht gestörter Silizium/Germanium-Kristall eine etwas größere Gitterkonstante im Vergleich zu einem reinen Siliziumkristall aufweist. Der Unterschied in der Gitterkonstante in einer Silizium/Germanium-Schicht und einer Siliziumschicht hängt von der Germaniumkonzentration ab. Daher hängt der Betrag an Verformung, der in der Silizium/Germanium-Schicht erzeugt wird, auch von der Germaniumkonzentration ab. Wie zuvor jedoch erläutert ist, beläuft sich in aktuell angewendeten epitaktischen Wachstumsverfahren eine maximale Germaniumkonzentration auf bis zu ungefähr 25% bis 30%, wohingegen eine höhere Konzentration dann zu einer Germaniumansammlung führen kann, die sich wiederum in einer erhöhten Defektrate und damit Relaxation der anfänglich verformten Silizium/Germanium-Schicht auswirkt.
Erfindungsgemäß kann ein gewünschtes Maß an Gitterfehlanpassung und damit Verformung auf der Grundlage einer atomaren Gattung eingestellt werden, die einen deutlich größeren kovalenten Radius im Vergleich zu Germanium aufweist, wobei in einigen anschaulichen Ausführungsformen die Wertigkeit der betrachteten atomaren Gattung im Wesentlichen gleich ist zu jener von Silizium oder Germanium im Hinblick auf eine kovalente Bindungsstruktur in einer Diamantkristallstruktur. In einer anschaulichen Ausführungsform kann Zinn mit einem kovalenten Radius von 1,40 Angstrom als eine geeignete Atomgattung verwendet werden. Beispielsweise kann Silizium mit einem kovalenten Radius von 1,17 Angstrom in Kombination mit Germanium mit einem kovalenten Radius von 1,22 Angstrom verwendet werden, wobei zusätzlich eine gewisse Menge an Zinn mit eingebaut werden kann, um damit eine deutlich größere Gitterfehlanpassung zu erzeugen. Da die Differenz des kovalenten Radius zwischen Silizium und Zinn deutlich höher ist im Vergleich zu der Differenz des Radius zwischen Silizium und Germanium, kann eine ausgeprägtere Wirkung auf die Gesamtgitterstruktur mit einer geringeren Anzahl an Nicht-Siliziumatomen erreicht werden. Folglich kann die Germaniumkonzentration deutlich unter einem kritischen Wert von ungefähr 25% gehalten werden, wobei dennoch eine erhöhte Gitterfehlanpassung durch Hinzufügen einer gewissen Menge an Zinn erreicht werden kann.
Ferner kann in einigen anschaulichen Ausführungsformen Silizium in Verbindung mit Zinn angewendet werden, ohne dass Germanium hinzugefügt wird, wodurch eine moderat hohe Gittermodifizierung mit einer deutlich reduzierten Anzahl an Nicht- Siliziumatomen erreicht wird. Beispielsweise wird in einigen Ausführungsformen eine gewisse Menge an Zinn durch andere Verfahren, etwa Implantation zusätzlich oder alternativ zum Einbau von Zinn mittels epitaktischen Aufwachsens eingebaut. Da eine reduzierte Anzahl an Zinnatomen dennoch deutlich zu einer Gitterverzerrung beiträgt, können selbst atomare Konzentrationen, wie sie durch aktuell angewendete Implantationstechniken erreichbar sind, ausreichen, um eine spezifizierte Verformung zu erreichen, oder um zumindest die Gitterfehlanpassung fein einzustellen und damit auch das Maß an dadurch erreichter Verformung in feiner Weise einzustellen. Da die Ionenimplantation eine gut etablierte Technik ist, die bei Raumtemperatur auf der Grundlage von Lackmasken, die durch Photolithographie hergestellt werden, ausführbar ist, kann eine entsprechende Einführung von Zinn in einer äußerst effizienten und auch in einer äußerst lokalen Weise ermöglicht werden, wodurch zusätzliche Flexibilität in dem Prozessverfahren und in der Bauteilgestaltung erreicht wird. Beispielsweise kann eine Konzentration von ungefähr 10²⁰ Zinnatome pro cm³, was durch gegenwärtig ausgeführte Implantationsverfahren erreichbar ist, eine effiziente Einstellung oder Steuerung einer Verformung in einer entsprechenden Silizium/Zinn- oder Silizium/Germanium/Zinn-Kristallstruktur ermöglichen.
In der folgenden detaillierten Beschreibung wird auf spezielle Anwendungen der Prinzipien der vorliegenden Erfindung bezug genommen, d. h. auf den Einbau einer atomaren Gattung mit einem größeren kovalenten Radius, um damit eine Verformung in einem spezifizierten kristallinen Halbleitergebiet zu erzeugen. Es sollte jedoch beachtet werden, dass eine Beschränkung auf spezielle Transistorarchitekturen, etwa SOI-artige Transistoren, Vollsubstratbauelemente, Transistoren mit erhöhten Drain- und Source-Gebieten, und dergleichen nicht beabsichtigt ist, sofern derartige spezielle Einschränkungen nicht explizit in der detaillierten Beschreibung sowie in den angefügten Patentansprüchen genannt sind.
Mit Bezug zu den 1a bis 1d, 2a bis 2d und 3 werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.
1a zeigt schematisch eine Querschnittansicht eines Halbleiterbauelements 100 während eines anfänglichen Fertigungsstadiums. Das Halbleiterbauelement 100 umfasst ein Substrat 101, das ein beliebiges geeignetes Substrat zum Aufbringen einer Halbleiterschicht 102 repräsentieren kann, in und auf der Schaltungselemente, etwa Transistoren, Kondensatoren, Widerstände und dergleichen gebildet werden Beispielsweise kann das Substrat 101 ein Halbleitervollsubstrat, etwa ein Siliziumsubstrat, repräsentieren oder dieses kann ein isolierendes Substrat, etwa ein SOI-artiges Substrat repräsentieren, wobei die Halbleiterschicht 102 auf einer vergrabenen Isolationsschicht (nicht gezeigt) gebildet ist. Es sollte beachtet werden, dass, obwohl die vorliegenden Erfindung äußerst vorteilhaft in Verbindung mit äußerst größenreduzierten MOS-Transistoren ist, wie sie typischerweise in modernen CMOS-Technologien mit Transistoren mit einer Gatelänge von 50 nm oder sogar weniger eingesetzt werden, die Prinzipien der vorliegenden Erfindung auch auf weniger kritische Anwendungen übertragen werden können, so dass für bestehende Bauteilentwürfe eine deutliche Leistungssteigerung erreichbar ist.
Die Halbleiterschicht 102 kann eine siliziumbasierte kristalline Halbleiterschicht sein, wobei der Begriff siliziumbasiert so zu verstehen ist, dass dieser eine Materialschicht beschreibt mit Silizium mit einer Konzentration von zumindest 50%. In anschaulichen Ausführungsformen kann die Halbleiterschicht 102 eine dotierte Siliziumschicht repräsentieren, wie sie typischerweise für äußerst komplexe integrierte Schaltungen mit Transistorelementen mit einer Gatelänge in dem oben spezifizierten Bereich verwendet wird. Eine weitere im Wesentlichen kristalline Schicht 103 kann auf er Schicht 102 ausgebildet sein und kann eine sogenannte Pufferschicht repräsentieren, in der die kristalline Fehlanpassung und damit die Konzentration einer speziellen atomaren Gattung, etwa Germanium, Zinn, und dergleichen graduell ansteigen kann, um damit die Herstellung einer im Wesentlichen relaxierten spannungsinduzierenden kristallinen Schicht 104 darauf zu ermöglichen, die mindestens eine atomare Gattung in Verbindung mit Silizium aufweist, die einen kovalenten Radius besitzt, der größer ist als jener von Germanium. In einer anschaulichen Ausführungsform ist die spannungsinduzierende Schicht 104 aus Silizium, Germanium und Zinn aufgebaut, wobei eine Konzentration von Germanium im Bereich von weniger als ungefähr 1% bis ungefähr 25% liegt, während eine Konzentration von Zinn im Bereich von ungefähr 0,1% bis 25% liegt. In einigen Ausführungsformen kann der Germanium-Anteil auf deutlich unterhalb 25% festgelegt sein, beispielsweise auf 1% bis 10%, während der Zinnanteil in einem Bereich von ungefähr 0,1% bis 10% eingestellt ist. In noch weiteren Ausführungsformen kann die spannungsinduzierende Schicht 104 aus Silizium und Zinn im Wesentlichen ohne Germanium aufgebaut sein.
Die Schicht 104 kann eine im Wesentlichen relaxierte Schicht mit einer diamantartigen Struktur gemäß der kristallinen Schablone, die durch die Schicht 102 gegeben ist, repräsentieren, die über die Pufferschicht 103 in die Schicht 104 übertragen wird, wobei jedoch der Gitterabstand der Schicht 104 sich von jenem der Schicht 102 in Abhängigkeit von der Konzentration an Germanium und Zinn unterscheidet.
Das Halbleiterbauelement 100, wie es in 1a gezeigt ist, kann gemäß den folgenden Prozessen hergestellt werden. Nach dem Bereitstellen des Substrats 101, das ein Siliziumvollsubstrat oder ein SOI-Substrat mit der darauf ausgebildeten Schicht 102 repräsentieren kann, deren Dicke durch einen epitaktischen Wachstumsprozess angepasst werden kann, kann die Pufferschicht 103 mittels eines epitaktischen Wachstumsprozesses 105 gebildet werden, in welchem eine oder mehrere nicht Silizium-Gattungen mit variierenden Konzentrationen abgeschieden werden, um damit die Pufferschicht 103 zu bilden. Beispielsweise ist die Herstellung von Silizium/Germanium-Pufferschichten auf der Grundlage von Germaniumhydrid (GeH₄) gut etabliert und kann zur Herstellung der Schicht 103 angewendet werden, wenn keine zusätzliche atomare Gattung, etwa Zinn, in der Pufferschicht 103 als geeignet erachtet wird. In anderen Ausführungsformen kann die Pufferschicht 103 auf der Grundlage einer weiteren atomaren Gattung, etwa Zinn, hergestellt werden, was durch Bereitstellen von Zinnhydrid (SnH₄) als Vorstufenmaterial für den epitaktischen Wachstumsprozess 105 erreicht werden kann, wobei Zinnhydrid in ähnlicher Weise wie Germaniumhydrid behandelt werden kann.
Durch geeignetes Abscheiden des Materials der Pufferschicht 103 weicht eine entsprechende Gitterstruktur zunehmend von der grundlegenden Kristallschablone der Schicht 102 in Bezug auf den Gitterabstand ab, so dass schließlich die Schicht 104 anschließend als eine im Wesentlichen unverformte, d. h. entspannte, Halbleiterschicht mit einem größeren Gitterabstand im Vergleich zu dem ursprünglichen Gitterabstand der Schicht 102 abgeschieden werden kann. Zu diesem Zweck wird während des epitaktischen Wachstumsprozesses 105 eine gewünschte Menge an Zinn und, falls erforderlich, eine entsprechende Menge an Germanium in Verbindung mit dem Silizium bereitgestellt, das weiterhin den Hauptanteil des Materials in der Schicht 104 repräsentiert. Nachdem eine gewünschte Schichtdicke erreicht ist, kann der epitaktische Wachstumsprozess 105 beendet werden und es kann ein weiterer epitaktischer Wachstumsprozess ausgeführt werden, um eine im Wesentliche kristalline Siliziumschicht über der Schicht 104 abzuscheiden. In anderen Ausführungsformen kann der epitakische Wachstumsprozess 105 so modifiziert werden, dass nachfolgend Silizium in dotierter oder undotierter Form, abhängig von den Bauteilerfordernissen, aufgebracht wird, wobei die im Wesentlichen entspannte Schicht 104 als eine kristalline Schablone dient. Somit kann das darauf abgeschiedene Silizium im Wesentlichen die gleiche Kristallstruktur aufweisen, die dann eine verformte kristalline Struktur im Vergleich zu einer natürlichen kristallinen Siliziumschicht repräsentiert, etwa die Schicht 102. Folglich wird ein gewisses Maß an Zugverformung erzeugt.
1b zeigt schematisch das Halbleiterbauelement 100 in einem weiter fortgeschrittenen Herstellungsstadium. Wie gezeigt ist, ist eine weitere kristalline Siliziumschicht 106 in der Schicht 104 gemäß der oben beschriebenen epitaktischen Wachstumstechnik hergestellt. Folglich besitzt die Schicht 106 eine intrinsische Zugverformung, die als 107 bezeichnet ist, wodurch in effizienter Weise die Ladungsträgerbeweglichkeit in der Schicht 106 modifiziert wird. Ferner ist eine Gateelektrode 108 über der Schicht 106 ausgebildet und ist davon durch eine Gateisolationsschicht 109 getrennt. Die Gateelektrode 108 in Verbindung mit der Gateisolationsschicht 109 bildet ein Kanalgebiet 110 in der Schicht 106, das, wie zuvor erläutert ist, die Zugverformung 107 aufweist, die damit beispielsweise die Beweglichkeit von Elektronen in dem Kanalgebiet 110 erhöht. Folglich kann das Leistungsverhalten eines entsprechenden Transistorelements mit der Gateelektrode 108 und dem Kanalgebiet 110 deutlich verbessert werden, wobei die Größe der Zugverformung 107 in effizienter Weise auf der Grundlage des epitaktischen Wachstumsprozesses 105 eingestellt und gesteuert werden kann. Somit wird mittels der spannungsinduzierenden Schicht 104 ein effizienter verformungserzeugender Mechanismus bereitgestellt, um eine Zugverformung in der siliziumbasierten Schicht 106 zu erzeugen.
1c zeigt schematisch das Halbleiterbauelement 100 gemäß einer weiteren anschaulichen Ausführungsform, in der eine Druckverformung in einem spezifizierten Gebiet einer kristallinen Halbleiterschicht gebildet wird. In dieser Ausführungsform kann die spannungsinduzierende Schicht 104 direkt auf der kristallinen Schicht 102 gebildet werden, die wiederum als eine kristalline Schablone während des epitaktischen Wachstumsprozesses 105 dient, der nunmehr so gestaltet ist, dass die Schicht 104 selbst als eine im Wesentlichen verformte Schicht aufgewachsen wird, da die Kristallstruktur der Schicht 102 im Wesentlichen in der Schicht 104 beibehalten wird, wodurch deren natürliche Gitterkonstante kleiner wird, so dass das Kanalgebiet 110 ein kompressiv verformtes Gebiet ist, wodurch die Beweglichkeit von Löchern modifiziert wird, was sich wiederum vorteilhaft bei der Herstellung eines p-Kanaltransistors auf der Grundlage des Kanalgebiets 110 und der Gateelektrode 108 auswirkt.
Danach kann, ausgehend von dem Bauelement 100, wie es in den 1b oder 1c gezeigt ist, der weitere Fertigungsprozess auf der Grundlage gut etablierter Verfahren zur Herstellung von MOS-Transistoren fortgesetzt werden, die detaillierter mit Bezug zu den 2a bis 2d beschrieben sind.
Wie zuvor erläutert ist, kann eine moderat geringe Konzentration der atomaren Gattung mit dem größeren kovalenten Radius ausreichend sein, um eine entsprechende Gitterfehlanpassung hervorzurufen, wie sie für das Erzeugen kompressiver Verformung oder Zugverformung erforderlich ist, wie dies mit Bezug zu den 1a bis 1c erläutert ist. Somit können in anschaulichen Ausführungsformen zusätzlich oder alternativ zu den epitaktischen Wachstumsprozess 105 andere Techniken zum Einbringen der atomaren Gattung, etwa Diffusion und Implantation, angewendet werden. Beispielsweise kann ein Implantationsprozess ausgeführt werden, um beispielsweise Zinnatome in die Schicht 104 einzubringen, wodurch die entsprechende Konzentration und damit die hervorgerufene Verformung vergrößert werden.
1d zeigt schematisch eine anschauliche Ausführungsform, in der das Halbleiterbauelement 100 ein erstes Bauteilgebiet 150 aufweist, in welchem die Gateelektrode 108 ausgebildet ist, während in einem zweiten Bauteilgebiet 160 eine zweite Gateelektrode 118 auf einer zweiten Gateisolationsschicht 119 ausgebildet ist, wobei das zweite Bauteilgebiet 160 von einer Implantationsmaske 121 bedeckt sein kann, die in Form einer Lackmaske vorgesehen sein kann. Ferner unterliegt das Halbleitebauelement 100 einer Ionenimplantation 120 zum Einführen von Zinn in einer lokalen Weise. Beispielsweise kann in der gezeigten Ausführungsform angenommen werden, dass die Schicht 104 durch den epitaktischen Wachstumsprozess 105 hergestellt wurde, wie dies zuvor mit Bezug zu 1c erläutert ist, wodurch die Schicht 104 mit einer intrinsischen Verformung 107 geschaffen wird. Durch weiteres Implantieren von Zinnionen in der Nähe der Gateelektrode 108 kann die entsprechende Zinnkonzentration erhöht werden, wobei eine hohe Dosis, etwa 10¹⁶ bis 10¹⁷ Ionen/cm² angewendet werden kann, um damit eine moderat hohe zusätzliche Konzentration an Zinnatomen in der Schicht 104 bereitzustellen. Die Implantationsparameter des Prozesses 120 können auf der Grundlage gut etablierter Simulationsmodelle festgelegt werden, um damit eine Implantationsenergie zu ermitteln, um die Zinnioinen innerhalb der Schicht 104 anzuordnen, ohne die „Schablonenschicht" 102 unnötig zu schädigen. Nach dem Ende der Ionenimplantation 120 kann die Lackmaske 121 entfernt werden und das Bauteil 100 wird einem Ausheizprozess zur Rekristallisierung geschädigter Bereiche in der Schicht 104 unterzogen, wobei die implantierten Atome im Wesentlichen an Gitterplätzen angeordnet werden, um damit das verformte Gitter in der Schicht 104 wieder herzustellen. Auf Grund der erhöhten Zinnkonzentration in der Nähe des Kanalgebiets 110 kann eine noch höhere kompressive Verformung darin erreicht werden, wodurch eine noch effizientere Modifizierung der Ladungsträgerbeweglichkeit bewirkt wird.
Es sollte beachtet werden, dass die zuvor beschriebene Ausführungsform lediglich anschaulicher Natur ist und dass eine Vielzahl von Modifizierungen berücksichtigt werden können. Beispielsweise kann der Implantationsprozess 120 vor der Herstellung der Gateelektroden 108 und 118 auf der Grundlage der Maske 121 ausgeführt werden, so dass der gesamte freigelegte Bereich der Schicht 104 den erhöhten Zinnanteil erhält. In noch anderen anschaulichen Ausführungsformen kann der epitaktische Wachstumsprozess 105 weggelassen werden, wenn die Zinnkonzentration, die durch den Implantationsprozess 120 eingeführt wird, ausreichend ist, um das gewünschte Maß an Verformung 107 zu erzeugen. In noch anderen anschaulichen Ausführungsformen kann der epitaktische Wachstumsprozess 105 auf der Grundlage von Silizium und Germanium ausgeführt werden, und der Implantationsprozess 120 kann angewendet werden, um in lokaler Weise Zinnatome einzubringen, um damit ein Mittel zur Feineinstellung der schließlich erhaltenen Verformung bereitzustellen. Beispielsweise können das erste und das zweite Bauteilgebiet 150, 160 Gebiete für unterschiedliche Transistorarten repräsentieren, oder können unterschiedliche Chipgebiete repräsentieren, in denen ein unterschiedliches Maß an Verformung erforderlich ist. Beispielsweise können in äußerst empfindlichen Bauteilgebieten komplexer Mikroprozessoren, etwa in statischen RAM-Bereichen, keine Verformung oder eine deutlich reduzierte Verformung wünschenswert sein, während in Logikbereichen, etwa einem CPU-Kern, ein höheres Maß an mechanischer Spannung vorteilhaft sein kann, um damit die Arbeitsgeschwindigkeit des CPU-Kerns zu erhöhen. Folglich kann aufgrund der erhöhten Wirkung der atomaren Gattung, etwa von Zinn, mit dem größeren kovalenten Radius auf die kristalline Struktur eine Konzentration geeignet sein, die durch Implantationsverfahren erreichbar ist, um damit in lokaler Weise die Verformung einzustellen.
Mit Bezug zu den 2a bis 2d werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben, in denen ein eingebettetes verformtes Halbleitermaterial in Drain- und Source-Gebieten eines Transistorelements gebildet wird, um damit eine entsprechende Verformung in dem benachbarten Kanalgebiet hervorzurufen.
2a zeigt schematisch im Querschnitt ein Halbleiterbauelement 200 mit einem Substrat 201, das darauf ausgebildet eine kristalline Halbleiterschicht 202 aufweist. Das Substrat 201 kann ein Siliziumvollsubstrat oder ein SOI-artiges Substrat repräsentieren. Das Substrat 201 kann darauf ausgebildet eine vergrabene isolierende Schicht (nicht gezeigt) aufweisen, über der die kristalline Halbleiterschicht 202 gebildet ist. Die Halbleiterschicht 202 kann eine siliziumbasierte Schicht repräsentieren, d. h. die Schicht 202 weist mindestens ungefähr 50% Silizium auf. Ferner kann ein Transistorelement 250 in einem frühen Fertigungsstadium in und über der kristallinen Halbleiterschicht 202 gebildet sein. In dieser Phase ist eine Gateelektrode 208 über der Schicht 202 gebildet und kann aus dotiertem Polysilizium aufgebaut sein oder es kann ein anderes geeignetes Material über der Schicht 202 vorgesehen und davon durch eine Gateisolationsschicht 209 getrennt sein. Es sollte beachtet werden, dass andere Strategien und Transistorarchitekturen in Verbindung mit der vorliegenden Erfindung verwendet werden können, in denen beispielsweise die Gateelektrode 108 eine Austausch- oder Platzhaltergateelektrode repräsentiert, die in einer späteren Phase der Herstellung entfernt werden kann, um damit leitendes Material mit verbesserten elektrischen Eigenschaften vorzusehen. Die Gateelektrode 208 kann von einer Deckschicht 230 und entsprechenden Abstandselementen 231 „eingekapselt" sein, wobei die Elemente wiederum von der Gateelektrode 208 durch eine entsprechende Beschichtung 232 getrennt sein können. Beispielsweise können die Deckschicht 230 und der Abstandshalter 231 aus einem beliebigen geeigneten dielektrischen Material, etwa Siliziumnitrid, Siliziumoxinitrid, Siliziumdioxid, aufgebaut sein, das dann als eine Ätz- und Wachstumsmaske in einem Ätzprozess und in einem epitaktischen Wachstumsprozess für die Herstellung eines eingebetteten verformten Halbleitergebiets verwendet werden kann. Die Beschichtung 232 ist typischerweise aus einem Material mit einer hohen Ätzselektivität in Bezug auf das Abstandselement 231 gebildet. Beispielsweise kann eine Kombination aus Siliziumdioxid und Siliziumnitrid für die Beschichtung 232 und das Abstandselement 231 in effizienter Weise auf der Grundlage gut etablierter Ätzrezepte eingesetzt werden.
Das Halbleiterbauelement 200, wie es in 2a gezeigt ist, kann gemäß den folgenden Prozessen hergestellt werden. Nach der Herstellung des Substrats 201, wobei moderne Scheibenverbundtechniken oder andere Verfahren zur Herstellung einer vergrabenen Isolationsschicht enthalten sein können, wenn SOI-artige Substrate betrachtet werden, werden die Gateelekrode 208 und die Gateisolationsschicht 209 durch Abscheiden und/oder Oxidation zur Herstellung eines geeigneten Gateisolationsmaterials gebildet, woran sich das Abscheiden eines geeigneten Gateelektrodenmaterials anschließt. Danach werden moderne Lithographie- und Ätzverfahren entsprechend gut etablierter Rezepte angewendet, um die entsprechenden Schichten zu strukturieren, wobei die Gateelektrode 208 und die Gateisolationsschicht 209 gebildet werden, wobei während des Strukturierungsprozesses auch die Deckschicht 230 strukturiert werden kann, die als eine ARC-Schicht, als eine Hartmaskenschicht und dergleichen verwendet worden sein kann. Als nächstes wird ein Beschichtungsmaterial konform auf der Grundlage einer plasmaunterstützten CVD (chemische Dampfabscheidung) aufgebracht, woran sich das Abscheiden einer Abstandsschicht anschließt, die dann mittels eines anisotropen Ätzprozesses strukturiert wird, wodurch das Abstandselement 231 erhalten wird. Danach werden die freigelegten Reste der Beschichtung 232 entfernt und anschließend wird das Bauteil 200 einem anisotropen Ätzprozess 233 zur Herstellung eines entsprechenden Hohlraumes oder einer Vertiefung benachbart zu der eingekapselten Gateelektrode 208 unterzogen.
2b zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium, wobei eine Vertiefung oder ein Hohlraum 234 nach dem Ende des anisotropen Ätzprozesses 233 gebildet ist. Anschließend wird das Bauelement weiteren Vorbehandlungen zur Vorbereitung des Bauelements 200 für einen nachfolgenden selektiven epitaktischen Wachstumsprozess unterzogen. Beispielsweise können geeignete Reinigungsprozesse ausgeführt werden, um Kontaminationsstoffe und Ätznebenprodukte von freigelegten Oberflächen des Bauelements 200 zu entfernen. Danach kann ein selektiver epitaktischer Wachstumsprozess 236 ausgeführt werden, wobei in einer anschaulicher Ausführungsform eine geeignete Abscheideatmosphäre auf der Grundlage eines siliziumenthaltenden Vorstufenmaterials, eines germaniumenthaltenden Vorstufenmaterials, und eines Vorstufenmaterials mit einer atomaren Gattung mit der gleichen Wertigkeit wie Silizium und Germanium und mit einem größeren kovalenten Radius im Vergleich zu Germanium eingerichtet werden kann. In einer anschaulichen Ausführungsform kann die Abscheideatmosphäre auf der Grundlage von Zinnhydrid (SnH₄) eingerichtet werden, um damit eine gewünschte Konzentration an Zinn innerhalb der Abscheideatmosphäre des Prozesses 236 zu schaffen. Wie zuvor erläutert ist, werden in selektiven epitaktischen Wachstumsprozessen die Prozessparameter, etwa der Druck, die Temperatur, die Art der Trägergase und dergleichen so festgelegt, dass im Wesentlichen kein Material auf dielektrischen Oberflächen, etwa die Oberflächen der Deckschicht 230 und der Abstandselemente 231, abgeschieden wird, während eine Abscheidung auf freigelegten Oberflächen der kristallinen Schicht 202 erreicht wird, wodurch diese Schicht als eine kristalline Schablone verwendet wird, die im Wesentlichen die Kristallstruktur des epitaktisch gewachsenen Materials bestimmt. In dieser anschaulichen Ausführungsform soll das in zumindest einem Teil der Vertiefung 234 aufgewachsene Material als ein verformtes Material bereitgestellt werden, d. h. das Material soll die gleiche kristalline Struktur und damit den gleichen Gitterabstand wie die Basisschablone der Schicht 202 aufweisen, was zu einem äußerst verformten Materialgebiet auf Grund der Anwesenheit von Germanium und einer weiteren atomaren Gattung mit einem größeren kovalenten Radius, etwa Zinn, führt. Folglich wird auf Grund des Vorhandenseins eines verformten kristallinen Materials eine entsprechende Verformung auch in einem Kanalgebiet 235 hervorgerufen, das benachbart zu der Vertiefung 234 angeordnet ist.
Wie zuvor erläutert ist, kann auf Grund des erhöhten kovalenten Radius von Zinn in Bezug auf Silizium und Germanium eine deutlich reduzierte Menge an Nicht-Siliziumatomen ausreichend sein, um ein entsprechendes verformtes Halbleitermaterial während des epitaktischen Wachstumsprozesses 236 zu schaffen. Daher kann eine moderat geringe Konzentration von beispielsweise Zinn in der Abscheideatmosphäre im Bereich von ungefähr 0,1% bis 10% zum Erzeugen der erforderlichen Verformung geeignet sein. In anderen Ausführungsformen kann die Abscheideatmosphäre des Prozesses 236 auf der Grundlage von Silizium und der mindestens einen weiteren atomaren Gattung mit dem größeren kovalenten Radius, etwa Zinn, eingerichtet werden, ohne dass im Wesentlichen Germanium hinzugefügt wird, wodurch eine erhöhte Gestaltungsflexibilität geschaffen wird, wenn der Einfluss eines wesentlichen Anteils an Germanium in Bezug auf andere elektrische Eigenschaften, etwa den Leckstrom von pn-Übergängen und dergleichen als ungeeignet erachtet wird. Während des epitaktischen Wachstumsprozesses 236 kann eine Konzentration an Zinn und/oder Germanium und damit auch von Silizium in geeigneter Weise gesteuert werden. Beispielsweise kann es in einigen Fällen geeignet sein, die Zinnatome näher an einer oberen Oberfläche der Drain- und Source-Gebiete, die noch zu bilden sind, auf Grund eines unterschiedlichen Diffusionsverhaltens von Zinn im Vergleich zu Germanium in nachfolgenden Hochtemperaturprozessen bei der weiteren Bearbeitung des Bauelements 200 anzuordnen. In anderen anschaulichen Ausführungsformen kann das Zinn in der Nähe von Bereichen vorgesehen werden, in denen nachfolgend ein Metallsilizid herzustellen ist, wobei der deutlich geringere Anteil an Zinnatomen für eine erhöhte Flexibilität bei der Herstellung des Metallsilizids beitragen kann im Vergleich zu einem entsprechenden Bauelement, das einen deutlich erhöhten Germaniumanteil zum Erzeugen des gleichen Betrags an Verformung erfordern würde, was jedoch deutliche Einschränkungen im Hinblick auf die nachfolgende Silizidierung auferlegen könnte. In noch anderen Ausführungsformen kann eine abschließende Siliziumschicht auf der Oberseite der verformten Silizium/Germanium/Zinn-Schicht oder der Silizium/Zinn-Schicht, die durch den epitaktischen Wachstumsprozess 236 gebildet ist, hergestellt werden.
2c zeigt schematisch das Halbleiterbauelement 200 nach dem Ende des epitaktischen Wachstumsprozesses 236. Somit weist das Bauelement 200 ein vertieftes verformtes Halbleitergebiet 236 mit einer Kristallstruktur auf, die der Diamantstruktur der siliziumbasierten Schicht 202 entspricht. Auf Grund der Gitterfehlanpassung, da die natürliche Gitterkonstante der kristallinen Struktur in dem Gebiet 236 größer als ein regulärer Siliziumabstand ist, wird eine Druckverformung 207 in dem Kanalgebiet 235 hervorgerufen, wodurch eine erhöhte Beweglichkeit für Löcher während des Betriebs des Transistors 250 erreicht wird. Ferner kann auf Grund der teilweise erfolgten oder vollständigen Ersetzung von Germanium durch eine atomare Gattung mit einem größeren kovalenten Radius, etwa Zinn, ein deutlich erhöhter Wert für die Verformung 207 auf der Grundlage einer Konzentration aus Nicht-Siliziumatomen im Gebiet 236 erreicht werden, die deutlich unter einer Grenze für die Akkumulierung liegt, wie dies zuvor in konventionellen Bauelementen der Fall ist, wenn ein hoher Germaniumanteil verwendet wird. Jedoch kann, wie zuvor erläutert ist, die Germanium- und/oder Zinnkonzentration in dem Gebiet 236 in der Tiefenrichtung variieren, um damit den diversen Bauteilerfordernissen Rechnung zu tragen. Beispielsweise kann in der gezeigten Ausführungsform ein spezielles „Überwachstum" ausgeführt sein, um damit einen nachfolgenden Silizidierungsprozess zu verbessern, wodurch der resultierende Kontaktwiderstand reduziert wird. Ferner kann ein oberes Gebiet des epitaktisch gewachsenen Materials 236, das als 236a bezeichnet ist, vorgesehen werden, das eine reduzierte Germaniumkonzentration aufweist, während dennoch für ein hohes Maß an Verformung durch entsprechendes Erhöhen der Zinnkonzentration erreicht wird, die jedoch deutlich geringer im Vergleich zu einem Silizium/Germanium-Gebiet ist, die den gleichen Betrag an Verformung 207 erzeugt, wodurch eine erhöhte Flexibilität in der Auswahl geeigneter hochschmelzender Metalle für den nachfolgenden Silizidierungsprozess möglich ist. Es sollte beachtet werden, das auch andere geeignete Variation in der Germanium- und/oder Zinnkonzentration innerhalb des Gebiets 236 während des vorhergehenden epitaktischen Wachstumsprozesses erzeugt werden kann.
Danach können die Abstandshalter 231 und die Deckschicht 230 entfernt werden, möglicherweise nach Implantationsprozessen zur Bildung von Drain- und Sourcegebieten, wenn die Abstandshalter 231 geeignete Abmessungen zum Erreichen des gewünschten lateralen Profils zumindest eines Teils der Drain- und Sourcegebieten aufweisen. In anderen Fällen können die Abstandshalter 231 und die Deckschicht 230 entfernt werden und eine konventionelle Prozesssequenz zur Herstellung von Abstandselementen mit dazwischen liegenden Implantationsprozessen kann ausgeführt werden, um das erforderliche komplexe laterale Profil des Drain- und Source-Gebiets, das durch die Entwurfsregeln vorgegeben ist, zu erreichen.
2d zeigt schematisch das Halbleiterbauelement 200 in einem fortgeschrittenen Herstellungsstadium, in welchem der Transistor 250 im Wesentlichen fertiggestellt ist. Somit umfasst das Bauelement 200 eine Seitenwandabstandshalterstruktur 237, die mehrere einzelne Abstandselemente, die durch entsprechende Beschichtungen getrennt sind, aufweisen kann. Ferner besitzt ein Drain- und Source-Gebiet 239 ein spezielles laterales Dotierstoffprofil entsprechend den Bauteilerfordernissen. Des weiteren können Metallsilizidgebiete 238 auf den Drain- und Source-Gebieten 239 und ein entsprechendes Metallsilizidgebiet 239 in der Gateelektrode 208 gebildet sein. Folglich kann das Kanalgebiet 235 kompressiv auf Grund der Verformung 207 verformt sein, die durch das Gebiet 236 erzeugt wird, wodurch die Stromleitfähigkeit des Transistors 250, der einen p-Kanaltransistor repräsentieren kann, deutlich verbessert wird. Auf Grund des Vorsehens der atomaren Gattung mit dem größeren kovalenten Radius in dem Gebiet 236 kann ein merklicher Anstieg der Verformung 207 erreicht werden im Vergleich zu konventionellen Bauelementen, die ein eingebettetes Silizium/Germanium-Gebiet aufweisen.
Ferner kann durch geeignetes Gestalten der Germanium- und/oder Zinnkonzentration in dem Gebiet 236 eine erhöhte Flexibilität bei der Herstellung der Metallsilizidgebiete 238 bereitgestellt werden. Beispielsweise kann ein äußerst leitfähiges Nickelsilizid in dem Gebiet 238 gebildet werden, indem der Germaniumanteil zumindest in dem oberen Bereich 236a reduziert wird, während dennoch eine erhöhte Verformung durch entsprechendes Vergrößern der Zinnkonzentration bereitgestellt wird. Somit kann eine deutliche Erhöhung im Leistungsverhalten erreicht werden, wobei dennoch ein hohes Maß an Kompatibilität mit einem konventionellen Prozess zur Herstellung eingebetteter Silizium/Germanium-Halbleiterstrukturen beibehalten wird und ferner zusätzliche Freiheit bei der Gestaltung erreicht wird. Zu diesem Zwecke kann ein entsprechender epitaktischer Wachstumsprozess so angepasst werden, dass dieser das Vorsehen eines geeigneten Vorstufenmaterials beinhaltet, etwa Zinnhydrid (SnH₄), auf dessen Grundlage ein geeigneter und gewünschter Einbau von Nicht-Siliziumatomen erreicht werden kann, wodurch eine effiziente Steuerung der erreichten Verformung möglich ist, ohne dass im Wesentlichen eine Spannungsrelaxation durch eine Phasensegregation und Kristallfehlstellen innerhalb des verformten Halbleitergebiets 236 erzeugt werden.
3 zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 300 gemäß noch anderer Ausführungsformen. Das Halbleiterbauelement 300 umfasst einen ersten Transistor 350 und einen zweiten Transistor 360, die über einem Substrat 301 auf der Grundlage einer kristallinen Halbleiterschicht 302 ausgebildet sind. Im Hinblick auf das Substrat 302 und die Halbleiterschicht 302 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu den Komponenten 101, 102, 201 und 202 erläutert sind. Ferner können in der dargestellten Ausführungsform die Transistoren 350, 360 eingekapselte Gateelektroden 308 und benachbart dazu ausgebildet entsprechende erhöhte Halbleitergebiete 336, 336a aufweisen. In anderen anschaulichen Ausführungsformen (nicht gezeigt) sind die erhöhten Gebiete 336, 336a nicht vorgesehen und repräsentieren lediglich einen Teil der kristallinen Halbleiterschicht 302.
Das Bauteil 300, wie es in 3 gezeigt ist, kann gemäß einer Prozessstrategie hergestellt werden, wie sie zuvor mit Bezug zu den 2a bis 2b beschrieben ist, wobei jedoch die Transistoren 350, 360 Transistoren repräsentieren können, die eine unterschiedliche Größe einer Verformung erhalten, da diese Transistoren in unterschiedlichen Chipgebieten repräsentieren können oder Transistoren eines unterschiedlichen Leitfähigkeitstyps repräsentieren können. Beispielsweise repräsentiert der erste Transistor 350 einen p-Kanaltransistor, während der Transistor 360 einen n-Kanaltransistor repräsentiert. Folglich kann während eines entsprechenden Ätzprozesses zur Herstellung entsprechender Hohlräume oder Vertiefungen zur Aufnahme der Halbleitergebiete 336, 336a eine verbesserte Prozessgleichförmigkeit erreicht werden, da der Ätzprozess keine Hartmasken erfordert, um eine Transistorart vollständig abzudecken, während die andere freigelegt ist. In ähnlicher Weise kann in dem nachfolgenden epitaktischen Wachstumsprozess ein erhöhtes Maß an Gleichförmigkeit über das Substrat 201 hinweg auf Grund der Reduzierung von „Beladungs"-Effekten erreicht werden, die ebenso ein Problem in konventionellen Techniken sind, in denen eine Transistorart vollständig abgedeckt ist, während die andere Transistorart freigelegt ist. Während des entsprechenden epitaktischen Wachstumsprozesses zur Bildung der erhöhten Halbleitergebiete 336, 336a kann eine geringe Menge an Germanium und/oder Zinn eingebaut werden, um damit für eine „Grundverformung" 307 zu sorgen, die mit dem Leistungsverhalten von beispielsweise dem zweiten Transistor 360 kompatibel ist. In anderen anschaulichen Ausführungsformen kann, wenn die Grundverformung 307 als ungeeignet erachtet wird, ein entsprechender Aussparungsätzvorgang und ein nachfolgender epitaktischer Wachstumsprozess weggelassen werden. In anderen Fällen kann der Transistor 360 einen p-Kanaltransistor in einem kritischen Bauteilgebiet repräsentieren, etwa einem statischen RAM-Bereich, der einen geringeren Betrag an Verformung 307 erhalten soll, während der Transistor 350 eine größere Verformung erfordert.
In einer anschaulichen Ausführungsform wird ein Implantationsprozess 320 ausgeführt, während welchem der erste Transistor 350 freigelegt ist, und wobei der zweite Transistor 360 durch eine Lackmaske 321 bedeckt ist. Während der Implantation 320 kann Zinn in das Gebiet 336 eingeführt werden, wodurch die Zinnkonzentration darin erhöht wird, was zu einem gewünschten Anstieg an Verformung auf Grund des größeren kovalenten Radius des Zinn führt, die eine Gitterverzerrung in effizienterer Weise erzeugt. Da eine hohe Konzentration hinsichtlich von durch Implantation hervorgerufener Konzentrationen erforderlich sein kann, etwa ungefähr 10²⁰ Atome/cm³ oder mehr, kann das Gebiet 336 während der Implantation 320 im Wesentlichen amorphisiert werden. Folglich kann ein Ausheizprozess ausgeführt werden, um das im Wesentlichen amorphisierte Gebiet 336 auf der Grundlage der kristallinen Schablone 302 zu rekristallisieren, wodurch eine äußerst verformte Kristallstruktur in dem Gebiet 336 entsteht. Folglich kann die anfänglich vorhandene Verformung 307 auf einen Wert 307a vergrößert werden, um damit die gewünschte Ladungsträgerbeweglichkeitssteigerung in dem Transistor 350 zu erreichen. Danach kann die weitere Bearbeitung zur Fertigung der Transistoren 350 und 360 fortgesetzt werden, wie dies zuvor mit Bezug zu den 2a bis 2d beschrieben ist.
In anderen anschaulichen Ausführungsformen kann der Implantationsprozess 320 ohne eine vorhergehende Bildung der Gebiete 336, 336a ausgeführt werden, wenn das Erzeugen der Verformung 307a, die durch eine durch die Implantation 320 erreichte Konzentration erhalten wird, als geeignet erachtet wird. Beispielsweise kann in sehr sensiblen Bauteilgebieten eine Verformungsverfahrenstechnik auf der Grundlage eines verformten Halbleitermaterials für n-Kanaltransistoren ungeeignet sein, während eine „gemäßigte" Verformung in dem Kanalgebiet von PMOS-Transistoren wünschenswert ist. In dieser Situation kann die Implantationssequenz 320 vor der Herstellung von Drain- und Source-Gebieten ausgeführt werden, wobei in einer Ausführungsform zusätzlich die Implantation 320 als eine Voramorphisierungsimplantation durchgeführt wird, um damit die nachfolgende Dotierstoffeinführung zur Herstellung der Drain- und Sourcegebiete zu verbessern. Folglich kann eine äußerst selektive Leistungsverbesserung mit einem hohen Maß an Kompatibilität zu bestehenden Prozesstechniken erreicht werden, ohne dass eine übermäßige Beeinflussung der n-Kanaltransistoren auftritt.
Es gilt also: die vorliegende Erfindung stellt eine verbesserte Technik zur Ausbildung von Verformung mittels eines verformten oder relaxierten Halbleitermaterials bereit, indem eine atomare Gattung, etwa Zinn, mit einem größeren kovalenten Radius im Vergleich zu Germanium in entsprechende kristalline siliziumbasierte Halbleiterschichten eingeführt wird, wodurch die Gefahr für die Spannungsrelaxation aufgrund von Konglomeration und Gitterdefekten deutlich reduziert wird. In anschaulichen Ausführungsformen kann die atomare Gattung mit dem größeren kovalenten Radius mittels eines epitaktischen Wachstumsprozesses auf der Grundlage eines geeigneten Vorstufenmaterials, etwa Zinnhydrid (SnH₄) eingebaut werden. Ferner kann durch Einführen der atomaren Gattung durch andere Techniken, etwa Implantation, eine äußerst lokalisierte Verformungstechnologie erreicht werden, wodurch ein hohes Maß an Flexibilität für die Prozess- und Produktgestaltung geboten wird.
Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims

Transistorelement mit: einem Substrat mit einer darauf ausgebildeten kristallinen Halbleiterschicht mit einer diamantartigen Kristallstruktur, wobei die kristalline Halbleiterschicht ein spannungsinduzierendes Gebiet mit Silizium und einer weiteren atomaren Gattung mit der gleichen Wertigkeit wie Silizium in der kristallinen Struktur und mit einem kovalenten Radius, der größer ist als ein kovanlenter Radius von Germanium, aufweist; einer Gateelektrode, die über der kristallinen Halbleiterschicht gebildet ist; und einem verformten Kanalgebiet.
Transistorelement nach Anspruch 1, wobei das spannungsinduzierende Gebiet in einem Drain- und Source-Gebiet gebildet ist.
Transistorelement nach Anspruch 1, wobei das spannungsinduzierende Gebiet ein verformtes Halbleitermaterial ist, um damit eine kompressive Verformung in dem Kanalgebiet zu erzeugen.
Transistorelement nach Anspruch 1, wobei das spannungsinduzierende Gebiet Zinn (Sn) aufweist.
Transistorelement nach Anspruch 4, wobei das spannungsinduzierende Gebiet Germanium aufweist.
Halbleiterbauelement mit: einer kristallinen Halbleiterschicht mit einem ersten Bereich mit Silizium und Zinn, um ein erstes verformtes Gebiet in der kristallinen Halbleiterschicht zu bilden.
Halbleiterbauelement nach Anspruch 6, wobei das verformte Gebiet ein Kanalgebiet eines Feldeffekttransistors repräsentiert.
Halbleiterbauelement nach Anspruch 7, wobei das Zinn in einem Drain- und Source-Gebiet des Feldeffekttransistors vorgesehen ist, wobei das Zinn in Verbindung mit dem Silizium ein verformtes Drain- und Sourcegebiet bildet.
Halbleiterbauelement nach Anspruch 11, wobei ein Anteil an Zinn in dem Bereich in einem Bereich von ungefähr 0,1 bis 25 Atomprozent liegt.
Halbleiterbauelement nach Anspruch 6, wobei der erste Bereich ferner Germanium aufweist.
Halbleiterbauelement nach Anspruch 6, das ferner einen zweiten Bereich mit Silizium und Zinn umfasst, um ein zweites verformtes Gebiet in der kristallinen Halbleiterschicht zu bilden, wobei die Konzentration an Zinn in dem ersten Bereich und in dem zweiten Bereich unterschiedlich ist.
Verfahren mit: Bilden einer kristallinen Struktur in einer kristallinen Halbleiterschicht auf der Grundlage von Silizium und mindestens einer weiteren atomaren Gattung mit einem kovalenten Radius, der größer als ein kovalenter Radius von Germanium; und Verwenden der kristallinen Struktur, um Verformung in einem spezifizierten Gebiet der Halbleiterschicht zu erzeugen.
Verfahren nach Anspruch 12, wobei Bilden der kristallinen Struktur umfasst: epitaktisches Wachsen des Siliziums und der mindestens einen weiteren atomaren Gattung unter Anwendung der kristallinen Halbleiterschicht als eine Wachstumsschablone.
Verfahren nach Anspruch 12, wobei Bilden der kristallinen Struktur umfasst: Abscheiden des Siliziums und der mindestens einen weiteren atomaren Gattung in einer im Wesentlichen amorphen Form und Rekristallisieren des Siliziums und der mindestens einen weiteren atomaren Gattung unter Anwendung der kristallinen Halbleiterschicht als eine kristalline Schablone.
Verfahren nach Anspruch 12, wobei Bilden der kristallinen Struktur umfasst: Implantieren der mindestens einen weiteren atomaren Gattung in einen ersten Bereich der kristallinen Halbleiterschicht und Rekristallieren des Bereichs unter Anwendung der kristallinen Halbleiterschicht als eine Kristallschablone.
Verfahren nach Anspruch 15, das ferner umfasst: Bilden eines Silizium/Germanium-Kristalls in der Struktur und Implantieren der mindestens einen weiteren atomaren Gattung, um den Betrag an Verformung in dem ersten Gebiet einzustellen.
Verfahren nach Anspruch 15, das ferner umfasst: Implantieren der mindestens einen weiteren atomaren Gattung in einen zweiten Bereich, um eine zweite Verformung in einem zweiten spezifizierten Gebiet der kristallinen Halbleiterschicht zu bilden, wobei die zweite Verformung sich von der ersten Verformung unterscheidet.
Verfahren nach Anspruch 12, das ferner umfasst: Bilden einer Gateelektrode über der kristallinen Halbleiterschicht, wobei die kristalline Struktur mit einem lateralen Versatz zu der Gateelektrode gebildet wird.
Verfahren nach Anspruch 18, das ferner umfasst: Bilden einer Vertiefung benachbart zu der Gateelektrode und Bilden mindestens eines Bereichs der kristallinen Struktur innerhalb der Vertiefung.
Verfahren nach Anspruch 13, wobei epitaktisches Wachsen des Siliziums und der mindestens einen weiteren atomaren Gattung auf einem Vorstufenmaterial mit Zinn und Wasserstoff basiert.
Verfahren nach Anspruch 20, wobei das Vorstufenmaterial SnH₄ umfasst.