[go: up one dir, main page]

DE102005042048B4 - Halbleiterbauteil mit isolierter Steuerelektrode - Google Patents

Halbleiterbauteil mit isolierter Steuerelektrode Download PDF

Info

Publication number
DE102005042048B4
DE102005042048B4 DE102005042048.6A DE102005042048A DE102005042048B4 DE 102005042048 B4 DE102005042048 B4 DE 102005042048B4 DE 102005042048 A DE102005042048 A DE 102005042048A DE 102005042048 B4 DE102005042048 B4 DE 102005042048B4
Authority
DE
Germany
Prior art keywords
semiconductor
trenches
regions
semiconductor regions
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE102005042048.6A
Other languages
English (en)
Other versions
DE102005042048A1 (de
Inventor
Masahito Otsuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE102005042048A1 publication Critical patent/DE102005042048A1/de
Application granted granted Critical
Publication of DE102005042048B4 publication Critical patent/DE102005042048B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126Top-view geometrical layouts of the regions or the junctions
    • H10D62/127Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411Insulated-gate bipolar transistors [IGBT]
    • H10D12/441Vertical IGBTs
    • H10D12/461Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

Halbleiterbauteil mit isolierter Steuerelektrode, umfassend: eine erste Halbleiterschicht (1) eines ersten Leitfahigkeitstyps; eine zweite Halbleiterschicht (2) eines zweiten Leitfähigkeitstyps auf der ersten Halbleiterschicht (1); streifenförmige Gräben (G), die in Oberflächenteilen der zweiten Halbleiterschicht (2) gebildet sind; dritte Halbleiterregionen (3) des ersten Leitfähigkeitstyps zwischen den Gräben (G), wobei die dritten Halbleiterregionen selektiv in Längsrichtung der Gräben gebildet sind; und wobei die dritten Halbleiterregionen (3) diagonal zu den Gräben (G) so ausgerichtet sind, dass ein Schachbrettmuster gebildet wird; eine oder mehrere vierte Halbleiterregionen (4) des zweiten Leitfähigkeitstyps, die selektiv im einen oder in den mehreren Oberflächenteilen der dritten Halbleiterregionen (3) gebildet sind; eine Steuerelektrode (6) im einzelnen Graben (G) mit einer zwischen der Steuerelektrode und der Grabenwand zwischenpositionierten Isolierschicht (5); eine Emitterelektrode (8) in Kontakt mit den dritten Halbleiterregionen (3) und den vierten Halbleiterregionen (4); eine Kollektorelektrode (9) in Kontakt mit der ersten Halbleiterschicht (1).

Description

  • Die Erfindung bezieht sich auf Halbleiterbauteile mit isolierter Steuerelektrode, wie sie für elektrische Umsetzer hoher Leistung und für derartige Halbleiterapparate verwendet werden.
  • Bei der Untersuchung der Entwicklung von elektrischen Umsetzern höherer Durch gangsleistung mit niedrigem Eigenleistungsverbrauch wird von den Bauteilen, die eine wesentliche Rolle in den Umsetzern spielen, erwartet, daß sie geringe elektrische Verluste aufweisen. Als solche Leistungsbauteile sind Bipolartransistoren mit isolierter Steuerelektrode, im folgenden bezeichnet als ”IGBT”, eingeführt, da die IGBTs die Erzielung eines niedrigen EIN-Spannungsabfalls erleichtern, und zwar aufgrund eines Leitfähigkeits-Modulationseffekts dieser Bauteile, und da die IGBTs leicht über eine Steuerelektrode steuerbar sind, deren daran angelegte Spannung den Betrieb steuert. In jüngere Zeit haben Graben-IGBTs die Anwendungsgebiete dieser Bauteile erweitert. Diese Graben-IGBTs haben eine Grabenstruktur mit in der Halbleiterscheibenoberfläche gebildeten Gräben und mit Steuerelektroden, die in den jeweiligen Gräben vergraben sind, mit dazwischen liegenden Oxidschichten zwischen der Steuerelektrode und der Grabenwand. Da auf beiden Seiten jedes Grabens Stromkanäle gebildet werden, erleichtert der Aufbau des Graben-IGBTs eine Erhöhung der Kanaldichte und eine Erniedrigung des EIN-Spannungsabfalls im Vergleich sogenannten planaren IGBT, dessen Steuerelektroden sich auf der Scheibenoberfläche befinden. Der Aufbau eines Graben-IGBTs nach dem Stand der Technik wird später im einzelnen beschrieben (12).
  • Es sind bereits zahlreiche Verbesserungen vorgeschlagen worden, durch die der Spannungsabfall im EIN-Zustand des Graben-IGBTs weiter reduziert wird. Aus der JP 05-243 561 A , 101, ist ein injektionserhöhter Steuerelektroden-Bipolartransistor (im folgenden bezeichnet ”IEGT”, Injection Enhanced Gate Bipolar Transistor) bekannt, der das Erzielen der Charakteristiken erleichtert, die nahe dem Spannungsabfall im EIN-Zustand von Dioden sind.
  • Der IEGT überdeckt einen Teil der Oberflächen der n+-leitenden Emitterregionen und der p-p-leitenden Basisregionen mit einem Isolierfilm, so daß die bedeckten Regionen und die Emitterelektrode einander nicht kontaktieren. Wenn auch der Betrieb des IEGT im Grund der gleiche ist wie der des Graben-IGBTs, werden doch die Löcher unterhalb der p-Basisregion dem Teil, in dem n+-Emitterregionen und die p-leitende Basisregion darin nicht in Kontakt der Emitterelektrode sind, kaum an die Emitterelektrode abgegeben. Die kaum an die Emitterelektrode abgegebenen Löcher häufen sich an und die Verteilungen der Trägerkonzentration in der n-leitenden Driftschicht kommen in die Nähe der Trägerkonzentrationsverteilung in Dioden. Für den IEGT ist es also leichter, einen niedrigeren Spannungsabfall im EIN-Zustand zu haben, als es der Spannungsabfall im EIN-Zustand der üblichen Graben-IGBTs ist. Für Leistungs-Bauteile ist es aber außerdem wichtig, zusätzlich zum niedrigen Spannungsabfall im EIN-Zustand sehr schnell zu schalten. Die Hochgeschwindigkeits-Schaltvorgänge der Leistungsbauteile müssen also noch verbessert werden. Sowohl im Graben-IGBT als auch im IEGT tritt eine hohe Kapazität zwischen den Steuerelektroden und der Emitterelektrode auf, da die Grabenstrukturen im Graben-IGBT und die Strukturen im IEGT sehr dicht gestaltet sind.
  • Gemäß der Betriebsweise des IGBTs muß die Kapazität zwischen der Steuerelektrode und Emitterelektrode bei den Übergängen vom EIN-Zustand zum AUS-Zustand und umgekehrt geladen bzw. entladen werden. Ist diese Kapazität hoch, so werden diese Lade- und Entladeperioden lang, mit der Folge eines erhöhten Verlustes. Die in Leistungs-Halbleiterbauteilen auftretenden Verluste umfassen die vom Spannungsabfall im stetigen EIN-Zustand bestimmten Verluste und die von den Einschalt- und Ausschaltoperationen verursachten Verluste. Es ist also wichtig, die Kapazität zwischen den Steuerelektroden und der Emitterelektrode zu verringern, da diese Kapazität die Schaltverluste bewirkt. Ein gattungsgemäßer IGBT ist bekannt aus JP 2001-308 327 A (1). Er umfaßt eine das Substrat örtlich abdeckende Isolierschicht, die zwischen Gräben liegende Halbleiterbereiche abdeckt. In diesen abgedeckten und nicht in Kontakt mit der Emitterelektrode stehenden Bereichen werden Ladungsträger angehäuft. Die Kapazität zwischen den Steuerelektroden der Emitterelektrode ist reduziert, die Ladeperiode und die Entladeperiode sind verkürzt und die Schaltverluste sind verringert.
  • Jedoch enthält die in JP 2001-308 327 A beschriebene Struktur diese Bereiche als Mesabereiche mit nicht fixiertem Potential. Wie in dem Artikel von M. Yamaguchi u. a.
  • Design Criterion for Reducing EMI Noise” in Proc. ISPSD' 2004, Seiten 115–119, (2004) die im genannten Patentdokument beschriebenen Strukturen angegeben ist, gibt es durchaus noch Raum zum Verbessern der Einschaltcharakteristiken der Aufbauten gemäß diesem Patentdokument. Es ist hierfür erforderlich, die Einschaltcharakteristiken der IGBTs zu verbessern.
  • Weiterhin stellt es beim bekannten Aufbau eine wesentliche Schwierigkeit dar, eine hohe Durchbruchspannung zu erzielen. Da die Gräben in ungleichen Abständen angeordnet sind, ist die Verteilung des elektrischen Felds ungleichmäßig und dieses neigt dazu, sich an den Bodenteilen der Graben-Steuerelektroden zu konzentrieren.
  • Aus der DE 100 04 548 A1 ist ein Trench-IGBT bekannt, der eine Driftschicht eines ersten Leitfähigkeitstyps sowie Wannenzonen eines zweiten Leitfähigkeitstyps im Oberflächenbereich der Driftschicht umfasst.
  • Ferner ist aus der DE 102 03 164 A1 ein Leistungshalbleiterbauelement und ein Verfahren zu dessen Herstellung bekannt, wobei das Leistungshalbleiterbauelement ein Trench-IGBT ist, wobei innerhalb der Gräben lateral angeordnete Gates vorgesehen sind, die durch eine Isolierschicht von den Gräbenwänden elektrisch isoliert sind.
  • Angesichts der beschriebenen Situation ist es erwünscht, ein Halbleiterbauteil mit isolierter Steuerelektrode zu schaffen, das es erleichtert, den Spannungsabfall des Graben-IGBTs im EIN-Zustand so herunterzudrücken, daß er der EIN-Spannung des IEGTs nahekommt, ferner die Schaltverluste zu erniedrigen, die Gesamtverluste zu erniedrigen, die Einschaltcharakteristiken zu verbessern und eine hohe Durchbruchspannung zu erhalten.
  • Erfindungsgemäß wird die Aufgabe durch den Gegenstand des Patentanspruchs 1 gelöst, die Ansprüche 2 bis 5 betreffen besonders vorteilhafte Ausführungsformen des Gegenstands gemäß Anspruch 1.
  • Ein Verfahren zum Herstellen des Halbleiterbauteils mit isolierter Steuerelektronik umfasst folgenden Verfahrensschritte: man bildet Gräben von der Oberfläche einer auf einer ersten Halbleiterschicht eines ersten Leitfähigkeitstyps gebildeten zweiten Halbleiterschicht eines zweiten Leitfähigkeitstyps; man bildet in den Gräben jeweils eine Isolierschicht und bildet weiterhin in den Gräben jeweils eine Steuerelektrode, wobei die Isolierschicht dazwischen angeordnet ist; und man bildet selektiv dritte Halbleiterregionen und vierte unter Verwendung von Verunreinigungsdiffusionen so, daß die Diffusionsschichten der Halbleiterregionen und der vierten Halbleiterregionen die Gräben nicht überkreuzen.
  • Um die beschriebenen Probleme des Stands der Technik zu vermeiden, macht die Erfindung von drei spezifischen Merkmalen Gebrauch, nach denen die Oberflächenstruktur eines erfindungsgemäßer vertikalen IGBTs ausgebildet ist.
  • Gemäß einem ersten spezifischen Merkmal der Erfindung wird zur Verbesserung der Einschaltcharakteristiken das Potential des Mesabereichs dadurch fixiert, daß man die zwischen den Gräben eingeschlossenen Mesabereiche mit der Emitterelektrode verbindet, so daß die Mesabereiche nicht schwebend sind. Bei den später beschriebenen Ausführungsbeispielen der Erfindung entspricht der Mesabereich einer p-leitenden Basisregion zwischen den Gräben oder dem vorstehenden Teil einer n-leitenden Driftschicht, der zwischen die Gräben vorsteht. Der schon genannte Artikel von M. Yamaguchi u. a., ”IEGT Design Criterion for Reducing EMI Noise” in Proc. ISPSD' 2004, Seiten 115–119, (2004), beschreibt, daß das schwebende Potential des Mesabereichs das Potential der Steuerelektrode während des Einschaltprozesses verändert, wodurch die Einschaltoperationen des IGBTs destabilisiert und die Steuerbarkeit des IGBTs verschlechtert werden. Die Einschaltcharakteristiken werden andererseits im wesentlichen dadurch verbessert, daß man die schwebenden Bereiche Werden aber die schwebenden Bereiche auf einfache Weise entfernt, so kehrt die Struktur zurück zum üblichen Graben-IGBT, wobei die IE-Effekte verlorengehen und der Spannungsabfall im EIN-Zustand höher wird. Die Beseitigung der schwebenden Bereiche ist deshalb als einzelne Maßnahme nicht anwendbar. Diese Beseitigung der schwebenden Bereiche muß von zusätzlichen Maßnahmen begleitet sein, damit die IE-Effekte nicht verlorengehen.
  • Gemäß einem zweiten spezifischen Merkmal der Erfindung werden die Schaltverluste reduziert, während der Spannungsabfall des Graben-IGBTs im EIN-Zustand so niedrig gehalten wird wie der Spannungsabfall des IEGT im EIN-Zustand, und werden die gesamten Verluste dadurch verringert, daß man die p-leitenden Basisregionen im Mesabereich den Gräben verteilt und diese Basisregionen im Mesabereich, nämlich in einigen begrenzten Bereichen im Mesabereich, mit einer Emitterstruktur versieht, so daß die IE-Effekte nicht verlorengehen. Da die Bereiche, in denen die Steuerelektrode der Emitterstruktur gegenüberliegen, verkleinert sind, wird die Kapazität zwischen den Steuerelektroden und der Emitterelektrode reduziert.
  • Sofern die Verteilung der p-leitenden Basisregionen im Mesabereich und das Vorsehen der Emitterstruktur für die verteilten Basisregionen einfach mit der Entfernung der schwebenden Bereiche kombiniert werden, wird jedoch die Verteilung des elektrischen Felds zwischen den p-leitenden Basisregionen und im Graben-Steuerelektroden-Grund ungleichmäßig, wodurch die Durchbruchspannung des Bauteils sowie die Zuverlässigkeit der Graben-Steuerelektroden verschlechtert werden. Es sollte also vorzugsweise auch die Verteilung des elektrischen Felds gleichförmig gemacht werden.
  • Gemäß einem dritten spezifischen Merkmal der Erfindung wird die Lokalisierung des elektrischen Felds an den Böden der Grabensteuerelektroden entspannt durch passende Gestaltung der Grabensteuerelektroden-Strukturen in einem in gewissem Umfang engen Intervall. Anders ausgedrückt, wird die Breite der Mesabereiche zwischen den Gräben verringert, so daß die vorstehenden Teile der n-leitenden Driftschicht, die in die Mesabereiche zwischen den Gräben vorstehen, leicht durch Anlegen einer Spannung von nur einigen Volt verarmt werden können. Durch passende Anordnung der Grabensteuerelektroden-Strukturen in einem in gewissem Umfang engen Intervall können die Verteilungen des elektrischen Felds nahe der Oberfläche des Bauteils in dessen AUS-Zustand gleichförmig gemacht werden und speziell die Kapazität zwischen den Steuerelektroden und der Kollektorelektrode reduziert werden.
  • Weitere Einzelheiten, Vorteile und Weiterbildungen der Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsbeispiele im Vergleich zum Stand der Technik unter Bezugnahme auf die Zeichnung. Es zeigen:
  • 1 eine perspektivische Ansicht eines n-Kanal-IGBTs gemäß einer ersten Ausführungsform der Erfindung;
  • 2 einen Querschnitt durch den IGBT von 1 in einer Ebene A-A in 1;
  • 3 einen Querschnitt durch den IGBT in einer Ebene B-B in 1;
  • 4 einen Querschnitt durch den IGBT in einer Ebene C-C in 1;
  • 5(a)bis 5(h) anhand von in einer gleichen Schnittebene liegenden Querschnittsansichten aufeinanderfolgende wesentliche Schritten der Herstellung eines erfindungsgemäßen Bauteils, nämlich
  • 5(a) den Schritt der Bildung von Gräben;
  • 5(b) den Schritt der Bildung von Steuerelektroden-Oxidschichten an den Grabenwänden;
  • 5(c) den Schritt der Bildung von Steuerelektroden in den jeweiligen Gräben;
  • 5(d) den Schritt der Injektion von Borionen;
  • 5(e) den Schritt der Bildung von p-leitenden Basisregionen;
  • 5(f) den Schritt der Bildung von n+-leitenden Emitterregionen;
  • 5(g) den Schritt der Bildung von filmartigen Zwischenschichtisolatoren;
  • 5(h) den Schritt der Bildung einer Emitterelektrode;
  • 6 eine perspektivische Ansicht eines n-Kanal-IGBTs gemäß einer zweiten Ausführungsform der Erfindung;
  • 7 einen Querschnitt durch den IGBT in einer Ebene D-D in 6;
  • 8 einen Querschnitt durch den IGBT in einer Ebene E-E in 6;
  • 9 eine Kurve zur Veranschaulichung der Charakteristik-Änderungen, die durch die Änderung der Breite eines Mesabereichs im Aufbau nach 1 bewirkt werden und durch Bauteilsimulationstechniken geschätzt werden;
  • 10 eine berechnete Kurve, die den spezifischen Widerstand des Mesabereichs unter der angelegten Spannung von 0,6 V in Abhängigkeit von der Breite der Verarmungsschicht zeigt;
  • 11 eine sich als Gerade darstellende Kurve, die das Maximum der Breite des Mesabreite in Abhängigkeit von der Quadratwurzel der Durchbruchspannungsklasse zeigt;
  • 12 einen Querschnitt durch einen n-Kanal-Graben-IGBT nach dem Stand der Technik.
  • Zunächst wird unter Bezugnahme auf 12 der Stand der Technik erläutert, von dem die Erfindung ausgeht.
  • Im folgenden wird der Aufbau eines Graben-IGBTs üblichen Aufbaus unter Bezugnahme auf 12 beschrieben. Ein solcher IGBT ist beispielsweise aus der JP 2001-308 327 A , 1, bekannt. 12 zeigt einen Querschnitt durch einen n-Kanal-IGBT nach dem Stand der Technik in einer Schnittebene, die rechtwinklig zu streifenförmigen parallelen Gräben des Bauteils verläuft. Wie 12 zeigt, bilden in einer Siliziumscheibe (Wafer) ein hochdotiertes p-leitendes Siliziumsubstrat 1 und eine leicht dotierte n-leitende Driftschicht 2 p-leitende Basisregionen 3, die in der Oberfläche der Siliziumscheibe gebildet sind. Im Oberflächenteil der p-leitenden Basisregionen 3 sind selektiv n+-leitende Emitterregionen 4 gebildet. Von der Oberfläche der einzelnen Emitterregion 4 aus sind nach unten durch die Basisregion 3 hindurch zur n-leitenden Driftschicht 2 Gräben gebildet. In jedem Graben ist unter Zwischenlage einer Steuerelektroden-Oxidschicht 5 eine Polysilizium-Steuerelektrode 6 gebildet, wobei die Steuerelektroden-Oxidschicht 5 zwischen der Steuerelektrode 6 und der Grabenwand eingesetzt ist. Ein schichtförmiger Zwischenschichtisolator 7 ist so ausgebildet, daß er die Oberseite der Steuerelektrode 6 überdeckt, und eine schichtförmige Emitterelektrode 8 ist auf den Zwischenschichtisolator 7 so angeordnet, daß sie gleichzeitig in Kontakt mit den n+-leitenden Emitterregionen 4 und den p-leitenden Basisregionen 3 ist. Wenngleich gelegentlich ein Passivierungsfilm wie ein Nitridfilm und eine amorphe Siliziumschicht auf der Emitterelektrode 8 aufgebracht werden, ist der Passivierungsfilm in 12 nicht dargestellt. An der Unter- oder Rückfläche des p-leitenden Siliziumsubstrats 1 ist eine Kollektorelektrode 9 ausgebildet.
  • Der Betrieb des IGBTs wird später beschrieben, wobei auch ein mit dem Bezugszeichen 11 bezeichneter Bereich später beschrieben wird.
  • Als erstes werden die Vorgänge beschrieben, durch die der Graben-IGBT in den durchgeschalteten Zustand, kurz EIN-Zustand, gebracht wird.
  • Der IGBT ist dann im Sperrzustand, kurz AUS-Zustand, wenn die Spannung der Steuerelektrode 6 niedriger ist als die Schwellenspannung im Zustand, in dem die Emitterelektrode 8 üblicherweise geerdet ist und an die Kollektorelektrode 9 eine Spannung angelegt ist, die ist als die Spannung der Emitterelektrode 8. Wird dann von einer Steuerelektroden-Treiberschaltung an die Steuerelektrode 6 über einen Steuerelektrodenwiderstand eine Spannung angelegt, die höher ist als die Schwellenspannung, so beginnen die elektrischen Ladungen, sich in der Steuerelektrode 6 anzusammeln. Gleichzeitig mit der Ladungsansammlung in der Steuerelektrode 6 wird der Teil der p-leitenden Basisregion 3, der über die Steuerelektroden-Oxidschicht 5 der Steuerelektrode 6 gegenüberliegt, so zu einem n-Bereich invertiert, daß eine Kanalregion gebildet wird. Bei der Bildung der Kanalregionen werden Elektronen von der Emitterelektrode 8 über die n+-leitenden Emitterregionen 4 und p-leitenden Basisregionen 3 zur n-leitenden Driftschicht 2 injiziert und schaffen hierdurch Vorspannung des p-leitenden Siliziumsubstrats 1 und der n-leitenden Driftschicht 2 in Vorwärtsrichtung, wobei Löcher von der Kollektorelektrode 9 her injiziert werden mit dem Ergebnis, daß der IGBT in den EIN-Zustand gerät. Der zwischen der Emitterelektrode 8 und der Kollektorelektrode 9 bewirkte Spannungsabfall ist der EIN-Spannungsabfall.
  • Um den IGBT vom EIN-Zustand in den AUS-Zustand zu bringen, werden die in der Steuerelektrode 6 akkumulierten elektrischen Ladungen über den Steuerelektrodenwiderstand zur Steuerelektroden-Treiberschaltung entladen, indem die Spannung zwischen der Emitterelektrode 8 und der Steuerelektrode 6 so eingestellt wird, daß sie niedriger ist als der Schwellenwert. Bei der Entladung der in der Steuerelektrode 6 akkumulierten elektrischen Ladungen kehren die zum n-leitenden Zustand invertierten Kanalbereiche in den p-leitenden Zustand zurück. Da die Kanalbereiche verschwinden, endet die Elektronenlieferung. Da auch die Löcherlieferung endet, werden die Elektronen und die Löcher, die in der n-leitenden Driftschicht 2 angehäuft sind, zur Kollektorelektrode 9 bzw. zur Emitterelektrode 8 abgegeben, oder der Strom verschwindet aufgrund der Rekombination der Elektronen und der Löcher, wodurch der IGBT in den AUS-Zustand gerät.
  • Dieser dem in 12 dargestellten Aufbau im wesentlichen gleicher Aufbau ist, wie gesagt, bekannt aus JP 2001-308 327 A (1). Durch Vorsehen eines von der Isolierschicht 7 bedeckten und nicht in Kontakt mit der Emitterelektrode 8 stehenden Mesabereichs 11, also tisch- oder riegelähnliche Halbleiterstruktur zwischen den Gräben, werden nun die Löcher, nur in minimalem Umfang zur Emitterelektrode 8 abgegeben werden, in diesem Bereich 11 angehäuft, so daß die Trägerkonzentrationsverteilungen in der n-leitenden Driftschicht wie die Trägerkonzentrationsverteilung in der Diode sind. Da außerdem im Bereich 11 keine mit der Isolierschicht 7 bedeckte und nicht als Steuerelektrode arbeitende ausgebildet ist, ist die Kapazität zwischen den Steuerelektroden und der Emitterelektrode reduziert, die Ladeperiode und die Entladeperiode sind verkürzt und die Schaltverluste sind verringert.
  • Jedoch enthält die bekannte Struktur den Bereich 11 als schwebenden Mesabereich mit nicht fixiertem Potential, was die Charakteristiken verschlechtert. Speziell ist es erforderlich, die Einschaltcharakteristiken der IGBTs zu verbessern.
  • Mit dem in 12 dargestellten Aufbau ist eine hohe Durchbruchspannung kaum zu erzielen. Das elektrische Feld ist nämlich ungleichmäßig verteilt und konzentriert sich an den Bodenteilen der Graben-Steuerelektroden.
  • Im folgenden wird anhand zweier Ausführungsbeispiele die Erfindung veranschaulicht.
  • Erste Ausführungsform
  • 1 zeigt in perspektivischer Ansicht einen n-Kanal-IGBT gemäß einer ersten Ausführungsform der Erfindung, einschließlich des Querschnitts der streifenförmigen Graben-Steuerelektroden dieser Ausführungsform rechtwinklig zum Grabenverlauf. 2 zeigt einen Querschnitt in einer Schnittebene A-A in 1, 3 einen Querschnitt in einer Schnittebene B-B in 1 und 4 einen Querschnitt in einer Schnittebene C-C in 1. Die Schnittebenen aller vier 1 bis 4 verlaufen durch den aktiven Bereich des n-Kanal-IGBTs nach der ersten Ausführungsform, und die Randbereiche sind in den Figuren, die sich auf den Kern der Erfindung beschränken, nicht dargestellt. Diese Randbereiche enthalten im Umfangsbereich des Halbleiterchips einen Schutzring, eine Feldplatte, eine RESURF-Struktur und derartige Elemente.
  • In Übereinstimmung mit dem oben beschriebenen Stand der Technik sind bei dieser Ausführungsform aus dem hochdotierten p-leitenden Siliziumsubstrat 1 und der leicht dotierten n-leitenden Driftschicht 2 zwischen parallelen Gräben G die Mesaregionen 11 gebildet, die wiederum teilweise als die p-leitenden Basisregionen 3 ausgebildet sind, in Oberflächenteilen örtlich selektiv die n+-leitenden Emitterregionen 4 gebildet sind. Gemäß ersten Ausführungsform sind die p-Basisregionen 3 so verteilt, daß sie sich nach mit den vorstehenden Teilen der leicht dotierten n-Driftschichten 2 abwechseln, und zwar mit exponierter Mesaoberfläche, die in der Längsrichtung des jeweiligen Grabens G verläuft. Im rechten Winkel zu den Gräben G wechseln sich als Mesabereiche 11 die Basisregionen 3 und die vorstehenden Teile der Driftschicht 2 alternierend ab, wobei jeweils zwischen der Basisregion 3 und der Driftschicht 2 einer der Gräben G liegt. Die p-leitenden Basisregionen sind über den gesamten aktiven Bereich in der aus 1 ersichtlichen Weise in einem schachbrettartigen Muster und hierdurch gleichförmig angeordnet. Die gleichförmige Anordnung hat zur Folge, daß auch das elektrische Feld gleichförmig verteilt ist und die Durchbruchspannung des Bauteils vorzugsweise nicht niedriger wird. In den Gräben G befindet sich jeweils unter Zwischenlage der Steuerelektroden-Oxidschicht 5 die Polysilizium-Steuerelektrode 6, wobei die Oxidschicht 5 zwischen der Steuerelektrode und der Grabenwand angeordnet ist. Auf der Steuerelektrode 6 und auf den vorspringenden Teilen der Driftschicht 2, die sich zwischen den Basisregionen 3 zur Mesa-Oberfläche vorerstrecken, der Zwischenschichtisolator 7, über dem die Emitterelektrode 8 angeordnet ist, die zugleich mit den n+-Emitterregionen 4 und den p-Basisregionen 3 in Kontakt steht. Gelegentlich ist der Emitterelektrode 8 noch ein nicht dargestellter Passivierungsfilm wie ein Nitridfilm und Polyimidfilm gebildet. Die Kollektorelektrode 9 ist an der Rückseite des Siliziumsubstrats aufgebracht.
  • Da die p-Basisregionen 3 zwischen den Gräben G verteilt angeordnet sind, diffundieren sie seitwärts in der Längsrichtung der Gräben, wie 3 zeigt. Da die n+-Emitterregionen 4 nur an den Seitenwänden der Gräben G gebildet sind, erscheinen sie nicht im in 3 dargestellten B-B-Querschnitt, jedoch im in 4 gezeigten C-C-Querschnitt. Die Emitterelektrode 8 ist gleichzeitig mit den n+-Emitterregionen 4 und den p-Basisregionen 3 in Kontakt, der als Emitterkontakt 10 dargestellt ist.
  • Im folgenden werden die Schritte der Herstellung des IGBTs mit dem oben beschriebenen Aufbau anhand der 5(a) bis 5(h) für den Fall einer Durchbruchspannung der Klasse 1.200 V erläutert. Die 5(a) bis 5(h) sind Querschnittsansichten in der Schnittebene A-A von 1.
  • Zunächst wird eine Siliziumscheibe mit einem spezifischen Widerstand von 60 bis 80 Ωcm bereitgestellt. Durch Ätzen der Siliziumscheibe in einer Tiefe von rund 5 μm unter der anisotropen Ätztechnik werden in gleichmäßigen Abständen die Gräben G mit den dazwischenliegenden Mesabereichen 11 gebildet, 5(a). In den Gräben G wird durch thermische Oxidation die Steuerelektroden-Oxidschicht 5 mit einer Dicke von rund 100 nm gebildet, 5(b). Sodann werden durch die üblicherweise mit CVD bezeichnete Ablagerung aus der Dampfphase in den Gräben G die Steuerelektroden 6 abgelagert, 5(c). Damit sind die Graben-Steuerelektroden gebildet, und anschließend werden unter Verwendung von Fotoresistfilmen 12 örtlich Borionen 13 implantiert, um die verteilten p-leitenden Basis-Diffusionsschichten zu bilden, 5(d). Um die Sperrschichttiefe der p-Basisdiffusionsschichten 3 etwa auf eine Tiefe von 4 μm zu setzen, werden die implantierten Boratome durch Eintreiben bei einer hohen Temperatur von etwa 1.100°C einige Stunden diffundiert. Da die Graben-Steuerelektroden bereits hergestellt worden sind, verhindern die Steuerelektroden-Oxidschichten, daß eine Diffusion von Verunreinigungen über die Graben-Graben-Steuerelektroden hinweg verursacht wird. Die Basisdiffusionsschichten 3 in Seitenrichtung also nur parallel zu den Gräben G, nämlich in deren Längsrichtung. Diejenigen Bereiche 11 zwischen den Gräben, in die keine Borionen injiziert werden, bleiben n-leitend, 5(e). Sodann werden die Photoresistfilme 12 einmal entfernt und unter Verwendung von Photoresistfilmen 14 werden Arsenionen 15 implantiert. Anschließend werden durch eine Wärmebehandlung von ca. 1.000°C die n+-Emitterregionen 4 gebildet, 5(f), und werden dann die Photoresistfilme 14 entfernt und wird SiO2 durch das CVD-CVD-Verfahren abgelagert, um die filmförmigen Zwischenschichtisolatoren 7 etwa 1 μm zu bilden, 5(g). Sodann werden durch die Zwischenschichtisolatoren 7 hindurch unter Anwendung einer Photoresiststrukturierung Kontakte gebildet und wird durch Aufbringen Al oder eines vergleichbaren Elektrodenmaterials die Emitterelektrode 8 hergestellt, Fig.
  • Zweite Ausführungsform
  • 6 zeigt in perspektivischer Ansicht einen n-Kanal-IGBT gemäß einer zweiten Ausführungsform der Erfindung, einschließlich des Querschnitts der streifenförmigen Graben-Steuerelektroden dieser Ausfünhrungsform rechtwinklig zum Grabenverlauf. 7 zeigt einen Querschnitt in einer Schnittebene D-D in 6 und 8 einen Querschnitt in einer Schnittebene E-E in 6. Alle drei 6 bis 8 zeigen den aktiven Bereich des n-Kanal-n-Kanal-IGBTs.
  • Wie diese Figuren zeigen, unterscheidet sich der n-Kanal-IGBT nach der zweiten Ausführungsform vom n-Kanal-IGBT nach der ersten Ausführungsform in der Form der n+-n+-Emitterregion 4 und im Kontakt der Emitterelektrode 8. Beim IGBT nach der ersten Ausführungsform sind die n+-Emitterregionen 4 örtlich entlang den Grabenseitenwänden positioniert. Beim IGBT nach der zweiten Ausführungsform erstreckt sich die einzelne – ebenfalls in der p-Basisregion 3 gebildete – n+-Emitterregion 4 zwischen den benachbarten Gräben G. Durch die n+-Emitterregion 4 hindurch ist ein Emittergraben gebildet und im Emittergraben ist ein Emitterkontakt 16 so hergestellt, daß die Emitterelektrode 8 gleichzeitig in Kontakt mit der n+-Emitterregion 4 und im Emittergraben mit der p-Basisregion 3 ist. auch die Bildung der Emittergräben für die Emitterkontakte 16 gemäß der zweiten Ausführungsform mehr Herstellungsschritte erforderlich macht als die Herstellungsschritte der ersten Ausführungsform, wird der elektrische Kontakt doch sicher und leicht hergestellt.
  • Dritte Ausführungsform
  • 9 zeigt als Kurve die Veränderung der Charakteristiken, die durch eine Veränderung der Mesabreite, also des Abstands der Gräben im Aufbau gemäß 1 verursacht wird, anhand von durch Bauteilsimulationstechniken geschätzten Werten. In 9 ist auf der horizontalen Achse das Verhältnis der Emitterfläche zur Kollektorfläche aufgetragen und ist auf der vertikalen Achse der Spannungsabfall im EIN-Zustand bei Zimmertemperatur und bei einer Stromdichte von 120 A/cm2 aufgetragen. Gemäß 1 ist die Emitterfläche die gesamte Fläche der p-Basisregionen 3 einschließlich der Flächen der n+-Emitterregionen 4. Wie 9 klar zeigt, vermindert sich der Spannungsabfall im EIN-Zustand, wenn das Verhältnis der Emitterfläche abnimmt. Derzeit wird angenommen, daß sich der IGBT, dessen Spannungsabfall im EIN-Zustand über 2,5 V beträgt, nicht für ein Schalten mit niedrigem Verlust in allgemeinen Motortreiberschaltungen eignet, da der Spannungsabfall über 2,5 V hohe bewirkt. Aus den oben beschriebenen Gesichtspunkten wird indessen für das Emitterflächenverhältnis ein Wert von höchstens 80% bevorzugt. Ist das Emitterflächenverhältnis niedriger als 10%, so kann die Durchbruch-Standhaltefahigkeit des Bauteils beeinträchtigt sein. wie es für den IGBT nach der ersten Ausführungsform beschrieben wurde, liegt die Nenn-Nenn-Stromdichte des IGBTs, der für eine allgemeine Motortreiberschaltung verwendet wird, bei 100 bis 150 A/cm2. Für die Schätzung nach der dritten Ausführungsform ist die Nenn-Nenn-Stromdichte auf 120 A/cm2 festgesetzt, dies ist die Stromdichte an der Kollektorelektrode. Wenn das Emitterflächenverhältnis bei 10% liegt, erreicht die Stromdichte an der Emitterelektrode 1.200 A/cm2. Üblicherweise wird verlangt, daß die IGBTs bei einer Stromdichte arbeiten können, die doppelt so hoch ist wie die Nenn-Stromdichte. Arbeitet der IGBT mit dem Zweifachen der Nenn-Stromdichte, so beträgt die Stromdichte an der Emitterelektrodenseite 2.400 A/cm2. Bei einer derart hohen Stromdichte an der Emitterelektrode besteht eine Wahrscheinlichkeit, daß ein als ”Latch-up” bezeichneter Durchbruch, für ein parasitärer Thyristor als Ursache verantwortlich ist, am Bauteil auftritt. Um eine gewisse Fähigkeit des Standhaltens gegen einen Latch-up-Durchbruch sicherzustellen, soll das Emitterflächenverhältnis mindestens 10% und vorzugsweise noch höher sein.
  • Es werden die Beziehungen der Breite des Mesabereichs 11 zwischen den Gräben G zu den Charakteristiken untersucht. Beim erfindungsgemäßen IGBT-Aufbau wird eine hohe Durchbruchspannung aufgrund der gleichförmigen Verteilung des elektrischen Felds die durch die Verarmung der Mesabereiche 11 realisiert wird. Anders ausgedrückt, muß zum Erhalten einer hohen Durchbruchspannung verhindert werden, daß die Verarmungsschicht in die zwischen den Gräben eingeschlossenen Mesabereiche eindringt. Wiederum anders ausgedrückt, müssen die Mesabereiche mit einem niedrigen Potential verarmt werden. 10 zeigt eine kalkulierte Kurve, die den spezifischen Widerstand des Mesabereichs unter der angelegten Spannung von 0,6 V in Abhängigkeit von der Breite der Verarmungsschicht Die Bestimmung der Breite W der Verarmungsschicht in der einseitigen abrupten Übergangsschicht, wenn eine bestimmtes Potential φ an einen bestimmten Widerstand ρ angelegt wird, kann leicht durch die folgende Gleichung (1) theoretisch angenähert werden: W = ((2εs/qρ)·(φ – 2kT/q))1/2 (1)
  • Nach der durch die Gleichung (1) ausgedrückten Beziehung beträgt beim von 0,6 V die Breite der Verarmungsschicht 3,2 bis 3,7 μm, wenn das in Verbindung mit dem IGBT der ersten Ausführungsform beschriebene Substrat mit dem spezifischen Widerstand von 60 bis 80 Ωcm verwendet wird. Da die beiden Steuerelektroden auf beiden Seiten des Mesabereichs den Mesabereich zwischen sich einschließen, expandieren die Verarmungsschichten von beiden Seitenflächen des Mesabereichs aus. Ist der Mesabereich also 6,4 bis μm breit, so kann er durch eine niedrige Spannung verarmt werden, die so niedrig ist wie das pn-Sperrschichtpotential. Im Fall der für die Durchbruchspannungsklassen von 600 V bis 3.300 V verwendeten IGBTs wird typischerweise sehr oft eine Siliziumscheibe verwendet, deren Widerstandswert r auf die Durchbruchspannungsklasse V bezogen ist durch die Gleichung r = V/20. Wenn die durch die Gleichung (1) bei Zimmertemperatur ausgedrückte Beziehung angewandt wird, wird die 11 erhalten, die das Maximum der Mesabreite in Abhängigkeit von der Quadratwurzel der Durchbruchspannungsklasse zeigt. Die Beziehung nach 11 wird ausgedrückt durch den Ausdruck der Beziehung W < 0,186 V1/2. Zum Erhalten einer hohen Durchbruchspannung soll das Mesa so dimensioniert sein, daß sein Bereich die oben beschriebene Beziehung erfüllt.
  • Die IGBTs nach den Ausführungsformen der Erfindung wurden beschrieben in Verbindung mit der Siliziumscheibe, die aus dem hochdotiertem p-leitendem Siliziumsubstrat 1 und der leicht dotierten n-dotierten Driftschicht 2 gebildet ist. Alternativ kann auch eine n-leitende FZ-Scheibe problemlos verwendet werden. Der Graben-IGBT, für den die n-leitende FZ-Scheibe verwendet wird, wird folgendermaßen hergestellt: Die Graben-MOS-Strukturen werden von einer der größeren Fläche der FZ-Scheibe aus gebildet. Dann wird die FZ-Scheibe mit den Graben-MOS-Strukturen, die darin gebildet sind, durch chemisches mechanisches Polieren (CMP) von ihrer anderen größeren Fläche her poliert. Schließlich wird von der polierten Fläche her die p-leitende Kollektorschicht durch Injizieren eines Dotierstoffs des p-Typs gebildet.

Claims (5)

  1. Halbleiterbauteil mit isolierter Steuerelektrode, umfassend: eine erste Halbleiterschicht (1) eines ersten Leitfahigkeitstyps; eine zweite Halbleiterschicht (2) eines zweiten Leitfähigkeitstyps auf der ersten Halbleiterschicht (1); streifenförmige Gräben (G), die in Oberflächenteilen der zweiten Halbleiterschicht (2) gebildet sind; dritte Halbleiterregionen (3) des ersten Leitfähigkeitstyps zwischen den Gräben (G), wobei die dritten Halbleiterregionen selektiv in Längsrichtung der Gräben gebildet sind; und wobei die dritten Halbleiterregionen (3) diagonal zu den Gräben (G) so ausgerichtet sind, dass ein Schachbrettmuster gebildet wird; eine oder mehrere vierte Halbleiterregionen (4) des zweiten Leitfähigkeitstyps, die selektiv im einen oder in den mehreren Oberflächenteilen der dritten Halbleiterregionen (3) gebildet sind; eine Steuerelektrode (6) im einzelnen Graben (G) mit einer zwischen der Steuerelektrode und der Grabenwand zwischenpositionierten Isolierschicht (5); eine Emitterelektrode (8) in Kontakt mit den dritten Halbleiterregionen (3) und den vierten Halbleiterregionen (4); eine Kollektorelektrode (9) in Kontakt mit der ersten Halbleiterschicht (1).
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, daß ein vorstehender Teil (11) der zweiten Halbleiterschicht (2), der sich zwischen benachbarte Gräben (G) vorerstreckt, mit einer Isolierschicht (7), die sich zwischen den angrenzenden dritten Halbleiterregionen (3) erstreckt, bedeckt ist.
  3. Halbleiterbauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Verhältnis der Summe der Oberseitenflächen der dritten Halbleiterregionen (3) und der vierten Halbleiterregionen (4) zur Fläche der ersten Halbleiterschicht (1) bei oder zwischen 10% und 80% liegt.
  4. Halbleiterbauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die dritten Halbleiterregionen (3) und die vierten Halbleiterregionen (4) elektrisch miteinander über die gemeinsamen Teile der Emitterelektrode (8) verbunden sind.
  5. Halbleiterbauteil nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Gräben (G) parallel in gleichen Abständen angeordnet sind und die Breite W der zwischen den Gräben eingeschlossenen Bereiche (3, 11) die folgende Beziehung erfüllt: W < 0,186 V1/2, wobei V die Durchbruchsspannungsklasse gemessen in Volt darstellt und W die Breite gemessen in μm angibt.
DE102005042048.6A 2005-01-27 2005-09-02 Halbleiterbauteil mit isolierter Steuerelektrode Expired - Lifetime DE102005042048B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005/019169 2005-01-27
JP2005019169A JP4857566B2 (ja) 2005-01-27 2005-01-27 絶縁ゲート型半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
DE102005042048A1 DE102005042048A1 (de) 2006-08-03
DE102005042048B4 true DE102005042048B4 (de) 2014-04-24

Family

ID=36686510

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005042048.6A Expired - Lifetime DE102005042048B4 (de) 2005-01-27 2005-09-02 Halbleiterbauteil mit isolierter Steuerelektrode

Country Status (4)

Country Link
US (1) US7633122B2 (de)
JP (1) JP4857566B2 (de)
CN (1) CN1812121B (de)
DE (1) DE102005042048B4 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4857566B2 (ja) 2005-01-27 2012-01-18 富士電機株式会社 絶縁ゲート型半導体装置とその製造方法
JP5984282B2 (ja) 2006-04-27 2016-09-06 富士電機株式会社 縦型トレンチ型絶縁ゲートmos半導体装置
JP5261980B2 (ja) * 2007-05-17 2013-08-14 富士電機株式会社 絶縁ゲート型半導体装置の製造方法
JP5596278B2 (ja) * 2007-07-10 2014-09-24 富士電機株式会社 トレンチ型絶縁ゲートmos半導体装置
JP2009135224A (ja) * 2007-11-29 2009-06-18 Sanyo Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
JP2010232335A (ja) * 2009-03-26 2010-10-14 Sanyo Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
JP5568904B2 (ja) * 2009-06-26 2014-08-13 富士電機株式会社 半導体装置
WO2011074124A1 (ja) * 2009-12-18 2011-06-23 富士電機ホールディングス株式会社 半導体装置
WO2011111500A1 (ja) 2010-03-09 2011-09-15 富士電機システムズ株式会社 半導体装置
CN102280474B (zh) * 2010-06-09 2014-02-19 尹海洲 一种igbt器件及其制造方法
US8809911B2 (en) 2010-11-30 2014-08-19 Fuji Electric Co., Ltd. Semiconductor device
JP5879732B2 (ja) * 2011-04-18 2016-03-08 富士電機株式会社 トレンチ絶縁ゲート型半導体装置
JP5644793B2 (ja) * 2012-03-02 2014-12-24 株式会社デンソー 半導体装置
JP2013251468A (ja) * 2012-06-01 2013-12-12 Fuji Electric Co Ltd 半導体装置および半導体装置の制御方法
KR20150066517A (ko) * 2012-10-17 2015-06-16 후지 덴키 가부시키가이샤 반도체 장치
JP6311723B2 (ja) * 2013-12-16 2018-04-18 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6320808B2 (ja) 2014-03-19 2018-05-09 富士電機株式会社 トレンチmos型半導体装置
WO2015177910A1 (ja) * 2014-05-22 2015-11-26 三菱電機株式会社 半導体装置
JP2016063048A (ja) 2014-09-17 2016-04-25 富士電機株式会社 トレンチ型絶縁ゲートバイポーラトランジスタ及びその製造方法
CN106463524B (zh) 2014-12-19 2019-10-18 富士电机株式会社 半导体装置及半导体装置的制造方法
WO2016125490A1 (ja) 2015-02-03 2016-08-11 富士電機株式会社 半導体装置及びその製造方法
JP6448434B2 (ja) 2015-03-25 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6495751B2 (ja) 2015-06-10 2019-04-03 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6606364B2 (ja) 2015-07-02 2019-11-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6797005B2 (ja) * 2016-11-24 2020-12-09 ルネサスエレクトロニクス株式会社 半導体装置
JP6950186B2 (ja) 2017-01-17 2021-10-13 富士電機株式会社 半導体装置
JP6963982B2 (ja) 2017-12-07 2021-11-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6971868B2 (ja) 2018-01-26 2021-11-24 三菱電機株式会社 半導体装置
CN110459596B (zh) * 2019-08-29 2023-02-07 电子科技大学 一种横向绝缘栅双极晶体管及其制备方法
JP6791337B2 (ja) * 2019-10-24 2020-11-25 富士電機株式会社 トレンチmos型半導体装置
US20220336594A1 (en) * 2021-04-14 2022-10-20 Infineon Technologies Austria Ag Transistor device having charge compensating field plates in-line with body contacts

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10004548A1 (de) * 1999-02-05 2000-08-10 Fuji Electric Co Ltd Trench-IGBT
DE10203164A1 (de) * 2002-01-28 2003-08-14 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58171861A (ja) * 1982-04-01 1983-10-08 Toshiba Corp 半導体装置
DE69233105T2 (de) 1991-08-08 2004-05-06 Kabushiki Kaisha Toshiba, Kawasaki Bipolartransistor mit isoliertem Graben-Gate
JP3307785B2 (ja) * 1994-12-13 2002-07-24 三菱電機株式会社 絶縁ゲート型半導体装置
DE19651108C2 (de) * 1996-04-11 2000-11-23 Mitsubishi Electric Corp Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren
JP3410913B2 (ja) 1996-11-29 2003-05-26 株式会社東芝 電力用半導体装置
DE19705276A1 (de) * 1996-12-06 1998-08-20 Semikron Elektronik Gmbh IGBT mit Trench-Gate-Struktur
JP3545590B2 (ja) 1997-03-14 2004-07-21 株式会社東芝 半導体装置
US6005271A (en) * 1997-11-05 1999-12-21 Magepower Semiconductor Corp. Semiconductor cell array with high packing density
JPH11204781A (ja) * 1998-01-07 1999-07-30 Nec Yamagata Ltd 半導体装置
JP3523056B2 (ja) * 1998-03-23 2004-04-26 株式会社東芝 半導体装置
JP3400348B2 (ja) * 1998-05-19 2003-04-28 株式会社東芝 絶縁ゲート型半導体装置
JP2000183340A (ja) * 1998-12-15 2000-06-30 Fuji Electric Co Ltd 半導体装置およびその駆動方法
EP1089343A3 (de) * 1999-09-30 2003-12-17 Kabushiki Kaisha Toshiba Halbleiteranordnung mit Graben-Gate
JP2001274400A (ja) * 2000-03-28 2001-10-05 Toshiba Corp 半導体装置
JP4581179B2 (ja) 2000-04-26 2010-11-17 富士電機システムズ株式会社 絶縁ゲート型半導体装置
JP2003197912A (ja) * 2001-12-25 2003-07-11 Toshiba Corp 絶縁ゲート型半導体装置
JP3927111B2 (ja) * 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
JP3971327B2 (ja) 2003-03-11 2007-09-05 株式会社東芝 絶縁ゲート型半導体装置
US7075147B2 (en) * 2003-06-11 2006-07-11 International Rectifier Corporation Low on resistance power MOSFET with variably spaced trenches and offset contacts
JP4857566B2 (ja) 2005-01-27 2012-01-18 富士電機株式会社 絶縁ゲート型半導体装置とその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10004548A1 (de) * 1999-02-05 2000-08-10 Fuji Electric Co Ltd Trench-IGBT
DE10203164A1 (de) * 2002-01-28 2003-08-14 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
JP4857566B2 (ja) 2012-01-18
DE102005042048A1 (de) 2006-08-03
US7633122B2 (en) 2009-12-15
CN1812121B (zh) 2011-05-18
US20060163649A1 (en) 2006-07-27
CN1812121A (zh) 2006-08-02
JP2006210547A (ja) 2006-08-10

Similar Documents

Publication Publication Date Title
DE102005042048B4 (de) Halbleiterbauteil mit isolierter Steuerelektrode
DE102007024113B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102008023519B4 (de) Halbleiterbauteil mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE19702102B4 (de) Halbleitervorrichtung
DE102005024684B4 (de) Halbleitervorrichtung
DE10216633B4 (de) Halbleiteranordnung und Verfahren zur Herstellung der Halbleiteranordnung
DE112016006380B4 (de) Halbleiterbauelement
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE102012201911B4 (de) Super-Junction-Schottky-Oxid-PiN-Diode mit dünnen p-Schichten unter dem Schottky-Kontakt
DE102018203693A1 (de) Halbleitervorrichtung
DE102007033839B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102006049212A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10004548A1 (de) Trench-IGBT
DE102014114100B4 (de) Igbt mit reduzierter rückwirkungskapazität
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode
DE102012216909A1 (de) Halbleitereinrichtung mit lateralem Element
DE102017221950B4 (de) Halbleitervorrichtung
DE102017128241B3 (de) Layout für einen Nadelzellengraben-MOSFET und Verfahren zu dessen Verarbeitung
DE112021002169T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20150127

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029739000

Ipc: H10D0012000000

R071 Expiry of right