-
Die
vorliegende Erfindung bezieht sich auf eine Phasendifferenz-Erfassungsvorrichtung
zum Erfassen der Phasendifferenz zwischen zwei Eingangssignalen.
Insbesondere bezieht sich die vorliegende Erfindung auf eine Phasendifferenz-Erfassungsvorrichtung
zum Erfassen der Phasendifferenz zwischen Hochfrequenzsignalen.
-
Herkömmliche
ist eine Schaltung, die zwei Flipflops verwendet, als ein Phasendetektor
zum Erfassen der Phasendifferenz zwischen zwei Eingangssignalen
bekannt. 1 ist eine
Zeichnung, die beispielhaft eine Konfiguration eines herkömmlichen Phasendetektors 300 zeigt.
Der Phasendetektor 300 enthält ein erstes Flipflop 310,
das ein erstes Eingangssignal als eine Taktfrequenz empfängt, ein zweites
Flipflop 320, das ein zweites Eingangssignal als eine Taktfrequenz
empfängt,
und eine UND-Schaltung 330.
-
Ein
logischer Wert 1 wird an jedem Dateneingang des ersten Flipflops 310 und
des zweiten Flipflops 320 eingegeben. Die UND-Schaltung 330 berechnet
ein logisches Produkt des Datenausgangssignals des ersten Flipflops 310 und
des Datenausgangssignals des zweiten Flipflops 320 und
gibt es in jeden Rücksetzanschluss
des ersten Flipflops 310 und des zweiten Flipflops 320 ein.
Durch eine derartige Ausbildung gibt das erste Flipflop 310 ein
Phasendifferenzsignal UP aus, dessen Impulsbreite der Phasendifferenz
entspricht, wenn eine ansteigende Flanke eines ersten Eingangssignals
einer ansteigenden Flanke eines zweiten Eingangssignals voreilt.
Darüber
hinaus gibt das zweite Flipflop 320 ein Phasendifferenzsignal
DOWN aus, dessen Impulsbreite der Phasendifferenz entspricht, wenn
die ansteigende Flanke des ersten Eingangssignals gegenüber einer
abfallenden Flanke des zweiten Eingangssignals verzögert ist.
-
2 ist eine Zeichnung, die
ein anderes Beispiel einer Konfiguration des herkömmlichen
Phasendetektors 300 zeigt. Wie der mit Bezug auf 1 erläuterte Phasendetektor 300 gibt
der Phasendetektor 300 einer derartigen Konfiguration auch
das Phasendifferenzsignal UP und das Phasendifferenzsignal DOWN
aus, deren Impulsbreite den Phasendifferenzen des ersten Eingangssignals
und des zweiten Eingangssignals entsprechen.
-
3 ist eine Zeichnung, die
beispielhaft I/O(Eingangs/Ausgangs)-Signale des Phasendetektors 300 zeigt.
Wie in 3 gezeigt ist,
gibt der Phasendetektor 300 das Phasendifferenzsignal UP
aus, dessen Impulsbreite der Phasendifferenz entspricht, wenn die
Phase der ansteigenden Flanke des ersten Eingangssig nals der Phase
der abfallenden Flanke des zweiten Eingangssignals voreilt, und
gibt das Phasendifferenzsignal DOWN aus, dessen Impulsbreite der
Phasendifferenz entspricht, wenn die Phase der ansteigenden Flanke
des ersten Eingangssignals gegenüber
der Phase der abfallenden Flanke des zweiten Eingangssignals verzögert ist.
Ein derartiger Phasendetektor 300 erfasst die Phasenvoreilung
und die Phasenverzögerung
des Eingangssignals von weniger als einer Periode.
-
Darüber hinaus
wird ein derartiger Phasendetektor 300 verwendet, um die
Oszillationsfrequenz in einer PLL (Phasenregelschleife) und einer
DLL (Verzögerungsregelschleife)
zu stabilisieren. In diesem Fall erzeugt der Phasendetektor 300 ein
genaues Oszillationssignal durch Erzeugen eines Phasendifferenzsignals
auf der Grundlage der Phasendifferenz zwischen einem Bezugstakt
und einem Oszillationssignal eines spannungsgesteuerten Oszillators, und
durch Steuern der Oszillationsfrequenz des spannungsgesteuerten
Oszillators auf der Grundlage des Phasendifferenzsignals.
-
Jedoch
hat ein derartiger Phasendetektor 300 einer derartigen
Konfiguration eine Begrenzung der Taktfrequenz und eine Begrenzung
der Frequenz des Eingangssignals, das zur Durchführung des Phasenvergleichs
in der Lage ist. Darüber
hinaus besteht das Problem, das Jitterkomponenten in dem Phasendetektor 300 groß werden,
wenn die Frequenz eines Eingangssignals zunimmt.
-
4 ist eine Zeichnung, die
die Beziehung zwischen der Frequenz des Eingangssignals und einem
Effektivwert von Eigenjitterkomponenten in dem Phasendetektor 300 zeigt.
Wenn die Frequenz des Eingangssignals hoch wird, wie in 4 gezeigt ist, nimmt der
Effektivwert der Jitterkomponenten ebenfalls zu. Daher kann ein
genaues Phasendifferenzsignal nicht für das Hochfrequenz-Eingangssignal
ausgegeben werden.
-
Es
ist daher eine Aufgabe der vorliegenden Erfindung, eine Phasendifferenz-Erfassungsvorrichtung
vorzusehen, die das vorgenannte Problem lösen kann. Die obige und andere
Aufgaben können durch
in den unabhängigen
Ansprüchen
beschriebene Kombinationen gelöst
werden. Die abhängigen Ansprüche definieren
weitere vorteilhafte und beispielhafte Kombinationen der vorliegenden
Erfindung.
-
Um
die vorgenannten Probleme zu lösen,
ist gemäß einem
ersten Aspekt der vorliegenden Erfindung eine Phasendifferenz-Erfassungsvorrichtung vorgesehen,
die betätigbar
ist, um die Phasendifferenz zwischen einem ersten Eingangssignal
und einem zweiten Eingangssignal zu erfassen. Die Phasendifferenz-Erfassungsvorrichtung
enthält:
einen ersten Teiler, der betätigbar
ist, um ein erstes geteiltes Signal zu erzeugen, das das erste Eingangssignal
geteilt durch zwei ist, so dass alle ansteigenden Flanken des ersten
Eingangssignals einer ansteigenden Flanke und einer abfallenden
Flanke des ersten geteilten Signals entsprechen; einen zweiten Teiler, der
betätigbar
ist, um ein zweites geteiltes Signal zu erzeugen, welches das zweite
Eingangssignal geteilt durch zwei ist, so dass das erste geteilte
Signal Flanken entspricht; einen ersten Phasendetektor, der betätigbar ist,
um eine Phasendifferenz zwischen einer ansteigenden Flanken des
ersten geteilten Signals und einer Flanke entsprechend der ansteigenden Flanke
in dem zweiten geteilten Signal zu erfassen; und einen zweiten Phasendetektor,
der betätigbar
ist, um eine Phasendifferenz zwischen einer abfallenden Flanke des
ersten geteilten Signals und einer Flanke entspre chend der abfallenden
Flanke in dem zweiten geteilten Signal zu erfassen.
-
Der
erste Phasendetektor und der zweite Phasendetektor können Phasendifferenzsignale
ausgeben, deren Impulsbreiten der erfassten Phasendifferenz entsprechen,
und die Phasendifferenz-Erfassungsvorrichtung kann weiterhin eine
ODER-Schaltung enthalten, die betätigbar ist, um eine logische Summe
des von dem ersten Phasendetektor ausgegebenen Phasendifferenzsignals
und des von dem zweiten Phasendetektor ausgegebenen Phasendifferenzsignals
als ein Signal auszugeben, das eine Phasendifferenz zwischen dem
ersten Eingangssignal und dem zweiten Eingangssignal anzeigt.
-
Der
erste Phasendetektor kann ein erstes Phasendifferenzsignal ausgeben,
dessen Impulsbreit der Phasendifferenz entspricht, wenn eine Phase
einer ansteigenden Flanke des ersten geteilten Signals einer Phase
einer Flanke entsprechend der ansteigenden Flanke in dem zweiten
geteilten Signal voreilt, und er kann ein zweites Phasendifferenzsignal ausgeben,
dessen Impulsbreite der Phasendifferenz entspricht, wenn eine Phase
einer ansteigenden Flanke des ersten geteilten Signals gegenüber einer Phase
einer Flanke entsprechend der ansteigenden Flanke in dem zweiten
geteilten Signal verzögert
ist. Der zweite Phasendetektor kann das erste Phasendifferenzsignal
ausgeben, dessen Impulsbreite der Phasendifferenz entspricht, wenn
eine Phase einer abfallenden Flanke des ersten geteilten Signals
einer Phase einer Flanke entsprechend der abfallenden Flanke in
dem zweiten geteilten Signal voreilt, und er kann das zweite Phasendifferenzsignal
ausgeben, dessen Impulsbreite der Phasendifferenz entspricht, wenn
eine Phase einer abfallen den Flanke des ersten geteilten Signals
gegenüber
einer Phase einer Flanke entsprechend einer abfallenden Flanke in dem
zweiten geteilten Signal verzögert
ist. Die ODER-Schaltung kann enthalten: ein erstes ODER-Glied, das betätigbar ist,
um eine logische Summe des von dem ersten Phasendetektor ausgegebenen
ersten Phasendifferenzsignals und des von dem zweiten Phasendetektor
ausgegebenen ersten Phasendifferenzsignals auszugeben; und ein zweites ODER-Glied,
das betätigbar
ist, um eine logische Summe des von dem ersten Phasendetektor ausgegebenen
zweiten Phasendifferenzsignals und des von dem zweiten Phasendetektor
ausgegebenen zweiten Phasendifferenzsignals auszugeben.
-
Der
ersten Phasendetektor und der zweite Phasendetektor können Phasenfrequenzdetektoren sein.
-
Gemäß einem
zweiten Aspekt der vorliegenden Erfindung ist eine Phasendifferenz-Erfassungsvorrichtung
vorgesehen, die betätigbar
ist, um die Phasendifferenz zwischen einem ersten Eingangssignal
und einem zweiten Eingangssignal zu erfassen. Die Phasendifferenz-Erfassungsvorrichtung
enthält: einen
ersten Teiler, der betätigbar
ist, um ein erstes geteiltes Signal zu erzeugen, das das erste Eingangssignal
geteilt durch zwei ist, so dass alle ansteigenden Flanken des ersten
Eingangssignals einer ansteigenden Flanke und einer abfallenden
Flanke des ersten geteilten Signals entsprechen, und weiterhin um
ein erstes invertiertes geteiltes Signals zu erzeugen, das eine
Umkehrung des ersten geteilten Signals ist; einen zweiten Teiler,
der betätigbar
ist, um ein zweites geteiltes Signal zu erzeugen, welches das zweite
Eingangssignal geteilt durch zwei ist, so dass das erste geteilte
Signal Flanken entspricht und weiterhin um ein zweites invertiertes
geteiltes Signal zu erzeugen, das eine Umkehrung des zweiten geteilten
Signals ist; einen ersten Phasendetektor, der betätigbar ist,
um eine Phasendifferenz zwischen ansteigenden Flanken zu erfassen,
die in dem ersten geteilten Signal und dem zweiten geteilten Signal
einander entsprechen; und einen zweiten Phasendetektor, der betätigbar ist,
um eine Phasendifferenz zwischen ansteigenden Flanken zu erfassen,
die in dem ersten invertierten geteilten Signal und dem zweiten invertierten
geteilten Signal einander entsprechen.
-
Der
ersten Phasendetektor und der zweite Phasendetektor können Phasendifferenzsignale
ausgeben, deren Impulsbreiten der erfassten Phasendifferenz entsprechen,
und die Phasendifferenz-Erfassungsvorrichtung kann weiterhin eine
ODER-Schaltung enthalten, die betätigbar ist, um eine logische Summe
des von dem ersten Phasendetektor ausgegebenen Phasendifferenzsignals
und des von dem zweiten Phasendetektor ausgegebenen Phasendifferenzsignals
als ein Signal auszugeben, das eine Phasendifferenz zwischen dem
ersten Eingangssignal und dem zweiten Eingangssignal anzeigt.
-
Der
erste Phasendetektor kann ein erstes Phasendifferenzsignal ausgeben,
dessen Impulsbreite der Phasendifferenz entspricht, wenn eine Phase
einer ansteigenden Flanke des ersten geteilten Signals einer Phase
einer ansteigenden Flanke des zweiten geteilten Signals voreilt,
und er kann ein zweites Phasendifferenzsignal ausgeben, dessen Impulsbreite
der Phasendifferenz entspricht, wenn eine Phase einer ansteigenden
Flanke des ersten geteilten Signals gegenüber einer Phase einer ansteigenden
Flanke des zweiten geteilten Signals verzögert ist. Der zweite Phasende tektor
kann das erste Phasendifferenzsignal ausgeben, dessen Impulsbreite
der Phasendifferenz entspricht, wenn eine Phase einer ansteigenden
Flanke des ersten invertierten geteilten Signals einer Phase einer
ansteigenden Flanke des zweiten invertierten geteilten Signals voreilt,
und er kann das zweite Phasendifferenzsignal ausgeben, dessen Impulsbreite
der Phasendifferenz entspricht, wenn eine Phase einer ansteigenden Flanke
des ersten invertierten geteilten Signals gegenüber einer Phase einer ansteigenden
Flanke des zweiten invertierten geteilten Signals verzögert ist. Die
ODER-Schaltung kann enthalten: ein erstes ODER-Glied, das betätigbar ist,
um eine logische Summe des von dem ersten Phasendetektor ausgegebenen
ersten Phasendifferenzsignals und des von dem zweiten Phasendetektor
ausgegebenen ersten Phasendifferenzsignals auszugeben; und ein zweites ODER-Glied,
das betätigbar
ist, um eine logische Summe des von dem ersten Phasendetektor ausgegebenen
zweiten Phasendifferenzsignals und des von dem zweiten Phasendetektor
ausgegebenen zweiten Phasendifferenzsignals auszugeben.
-
Der
ersten Phasendetektor und der zweiten Phasendetektor können Phasenfrequenzdetektoren sein.
-
Gemäß einem
dritten Aspekt der vorliegenden Erfindung ist eine Phasendifferenz-Erfassungsvorrichtung
vorgesehen, die betätigbar
ist, um eine Phasendifferenz zwischen einem ersten Eingangssignal
und einem zweiten Eingangssignal zu erfassen. Die Phasendifferenz-Erfassungsvorrichtung
enthält: einen
ersten Teiler, der betätigbar
ist, um N erste geteilte Signal zu erzeugen (worin N eine ganze
Zahl größer als
oder gleich zwei ist), die das erste Eingangssignal geteilt durch
N auf der Grundlage jedes Impulses des ersten Eingangssignals sind,
so dass alle ansteigenden Flanken des ersten Eingangssignals jeweils
ansteigenden Flanken der N ersten geteilten Signale entsprechen;
einen zweiten Teiler, der betätigbar
ist, um N zweite geteilte Signale zu erzeugen, die das zweite Eingangssignal
geteilt durch N auf der Grundlage jedes Impulses des zweiten Eingangssignals
entsprechen, so dass jede Flanke einem entsprechenden der ersten
geteilten Signale entspricht; und N Phasendifferenzdetektoren, von denen
jeder entsprechend einer Kombination von einem der ersten geteilten
Signale und einem der zweiten geteilten Signale vorgesehen ist,
der betätigbar ist,
um eine Phasendifferenz zwischen einer ansteigenden Flanke eines
entsprechenden der ersten geteilten Signale und einer Flanke entsprechend
der ansteigenden Flanke in dem entsprechenden der zweiten geteilten
Signale zu erfassen.
-
Jeder
der Phasendetektoren kann ein Phasendifferenzsignal ausgeben, dessen
Impulsbreite der erfassten Phasendifferenz entspricht, und die Phasendifferenz-Erfassungsvorrichtung
kann weiterhin eine ODER-Schaltung
enthalten, die betätigbar ist,
um eine logische Summe der von den N Phasendetektoren ausgegebenen
Phasendifferenzsignale als ein Signal auszugeben, das eine Phasendifferenz zwischen
dem ersten Eingangssignal und dem zweiten Eingangssignal anzeigt.
-
Jeder
der Phasendetektoren kann ein erstes Phasendifferenzsignal ausgeben,
dessen Impulsbreie der Phasendifferenz entspricht, wenn eine Phase
einer ansteigenden Flanke des entsprechenden ersten geteilten Signals
einer Phase einer Flanke entsprechend der ansteigenden Flanke in
dem entsprechenden zweiten geteilten Signal voreilt, und er kann
ein zweites Pha sendifferenzsignal ausgeben, dessen Impulsbreite
der Phasendifferenz entspricht, wenn eine Phase einer ansteigenden
Flanke des entsprechenden ersten geteilten Signals gegenüber einer
Phase einer Flanke entsprechend der ansteigenden Flanke in dem entsprechenden
zweiten geteilten Signal verzögert
ist. Die ODER-Schaltung
kann enthalten: ein erstes ODER-Glied, das betätigbar ist, um eine logische
Summe der von den N Phasendetektoren ausgegebenen N ersten Phasendifferenzsignale auszugeben;
und ein zweites ODER-Glied, das betätigbar ist, um eine logische
Summe der von den N Phasendetektoren ausgegebenen N zweiten Phasendifferenzsignale
auszugeben.
-
Jeder
der Phasendetektoren kann ein Phasenfrequenzdetektor sein.
-
Gemäß einem
vierten Aspekt der vorliegenden Erfindung ist eine Phasendifferenz-Erfassungsvorrichtung
vorgesehen, die betätigbar
ist, um eine Phasendifferenz zwischen einem ersten Eingangssignal
und einem zweiten Eingangssignal zu erfassen. Die Phasendifferenz-Erfassungsvorrichtung
enthält: einen
ersten Teiler, der betätigbar
ist, um N/2 erste geteilte Signale (worin N eine gerade Zahl ist)
zu erzeugen, die das erste Eingangssignal geteilt durch N sind,
so dass jede von allen ansteigenden Flanken des ersten Eingangssignals
einer ansteigenden Flanke und einer abfallenden Flanke der N/2 ersten
geteilten Signale entspricht; einen zweiten Teiler, der betätigbar ist,
um N/2 zweite geteilte Signale zu erzeugen, die das zweite Eingangssignal
geteilt durch N sind, so dass jede Flanke einer entsprechenden der
ersten geteilten Signale entspricht; N/2 erste Phasendetektoren,
von denen jeder vorgesehen ist entsprechend einer Kombination von
einem der ersten geteilten Signale und ei nem der zweiten geteilten Signale,
die einander entsprechen, der betätigbar ist, um eine Phasendifferenz
zwischen einer ansteigenden Flanke eines entsprechenden der ersten
geteilten Signale und einer Flanke entsprechend der ansteigenden
Flanke in einem entsprechenden der zweiten geteilten Signale zu
erfassen; und N/2 zweite Phasendetektoren, von denen jeder vorgesehen
ist entsprechend einer Kombination eines der ersten geteilten Signale
und eines der zweiten geteilten Signale, die einander entsprechen,
der betätigbar
ist, um eine Phasendifferenz zwischen einer abfallenden Flanke eines
entsprechenden der ersten geteilten Signale und einer Flanke entsprechend
der abfallenden Flanke in einem entsprechenden der zweiten geteilten
Signale zu erfassen.
-
Jeder
der ersten Phasendetektoren und jeder der zweiten Phasendetektoren
kann Phasendifferenzsignale ausgeben, deren Impulsbreiten der erfassten
Phasendifferenz entsprechen, und die Phasendifferenz-Erfassungsvorrichtung
kann weiterhin eine ODER-Schaltung
enthalten, die betätigbar
ist, um eine logische Summe der von den N/2 ersten Phasendetektoren
ausgegebenen Phasendifferenzsignale und der von den N/2 zweiten
Phasendetektoren ausgegebenen Phasendifferenzsignale auszugeben.
-
Jeder
ersten Phasendetektoren kann ein erstes Phasendifferenzsignal ausgeben,
dessen Impulsbreite der Phasendifferenz entspricht, wenn eine Phase
einer ansteigenden Flanke des entsprechenden ersten geteilten Signals
einer Phase einer Flanke entsprechend der ansteigenden Flanke in
dem entsprechenden zweiten geteilten Signal voreilt, und er kann
ein zweites Phasendifferenzsignal ausgeben, dessen Impulsbreite
der Phasendifferenz entspricht, wenn eine Phase einer an steigenden
Flanke des entsprechenden ersten geteilten Signals gegenüber einer
Phase einer Flanke entsprechend der ansteigenden Flanke in dem entsprechenden
zweiten geteilten Signal verzögert
ist. Jeder der zweiten Phasendetektoren kann das erste Phasendifferenzsignal
ausgeben, dessen Impulsbreite der Phasendifferenz entspricht, wenn
eine Phase einer abfallenden Flanke des entsprechenden ersten geteilten
Signals einer Phase einer Flanke entsprechend der abfallenden Flanke
in dem entsprechenden zweiten geteilten Signal voreilt, und er kann
das zweite Phasendifferenzsignal ausgeben, dessen Impulsbreite der
Phasendifferenz entspricht, wenn eine Phase einer abfallenden Flanke
des entsprechenden ersten geteilten Signals gegenüber einer
Phase einer Flanke entsprechend der abfallenden Flanke in dem entsprechenden
zweiten geteilten Signal verzögert
ist. die ODER-Schaltung kann enthalten: ein erstes ODER-Glied, das
betätigbar
ist, um eine logische Summe der von den N/2 ersten Phasendetektoren
ausgegebenen N/2 ersten Phasendifferenzsignale und der von den N/2
zweiten Phasendetektoren ausgegebenen N/2 zweiten Phasendifferenzsignale
auszugeben, und ein zweites ODER-Glied, das betätigbar ist, um eine logische Summe
der von den N/2 ersten Phasendetektoren ausgegebenen N/2 zweiten
Phasendifferenzsignale und der von den N/2 zweiten Phasendetektoren
ausgegebenen N/2 zweiten Phasendifferenzsignale auszugeben.
-
Jeder
der ersten Phasendetektoren und jeder der zweiten Phasendetektoren
kann jeweils ein Phasenfrequenzdetektor sein.
-
Gemäß einem
fünften
Aspekt der vorliegenden Erfindung ist eine Phasendifferenz-Erfassungsvorrichtung
vorgesehen, die betätigbar
ist, um die Phasendifferenz zwischen einem ersten Eingangssignal
und einem zweiten Eingangssignal zu erfassen. Die Phasendifferenz-Erfassungsvorrichtung
enthält: einen
ersten Teiler, der betätigbar
ist, um N erste geteilte Signale (worin N eine ganze Zahl größer als oder
gleich zwei ist) zu erzeugen, die das erste Eingangssignal geteilt
durch N auf der Grundlage jedes Impulse des ersten Eingangssignals
sind, so dass jede von allen ansteigenden Flanken des ersten Eingangssignals
abfallenden Flanken der N ersten geteilten Signale entspricht; einen
zweiten Teiler, der betätigbar
ist, um N zweite geteilte Signale zu erzeugen, die das zweite Eingangssignal
geteilt durch N auf der Grundlage jedes Impulses des zweiten Eingangssignals
sind, so dass jede Flanke einem entsprechenden der ersten geteilten
Signale entspricht; und N Phasendifferenzdetektoren, von denen jeder entsprechend
einer Kombination von einem der ersten geteilten Signale und einem
der zweiten geteilten Signale vorgesehen ist, betätigbar,
um eine Phasendifferenz zwischen einer abfallenden Flanke eines entsprechenden
der ersten geteilten Signale und einer Flanke entsprechend der abfallenden
Flanke in einem entsprechenden der zweiten geteilten Signale zu
erfassen.
-
Jeder
der Phasendetektoren kann ein Phasendifferenzsignal ausgeben, dessen
Impulsbreite der erfassten Phasendifferenz entspricht, und die Phasendifferenz-Erfassungsvorrichtung
kann weiterhin eine ODER-Schaltung
enthalten, die betätigbar ist,
um eine logische Summe der von den N Phasendetektoren ausgegebenen
Phasendifferenzsignale als ein Signal auszugeben, das eine Phasendifferenz zwischen
dem ersten Eingangssignal und dem zweiten Eingangssignal anzeigt.
-
Jeder
der Phasendetektoren kann ein erstes Phasendifferenzsignal ausgeben,
dessen Impulsbreite der Phasendifferenz entspricht, wenn eine Phase
einer abfallenden Flanke des entsprechenden ersten geteilten Signals
einer Phase einer Flanke entsprechend der abfallenden Flanke in
dem entsprechenden zweiten geteilten Signal voreilt, und er kann
ein zweites Phasendifferenzsignal ausgeben, dessen Impulsbreite
der Phasendifferenz entspricht, wenn eine Phase einer abfallenden
Flanke des entsprechenden ersten geteilten Signals gegenüber einer
Phase einer Flanke entsprechend der abfallenden Flanke in dem entsprechenden
zweiten geteilten Signal verzögert
ist. Die ODER-Schaltung
kann enthalten: ein erstes ODER-Glied, das betätigbar ist, um eine logische
Summe der von den N Phasendetektoren ausgegebenen N ersten Phasendifferenzsignale auszugeben,
und ein zweites ODER-Glied, das betätigbar ist, um eine logische
Summe der von den N Phasendetektoren ausgegebenen N zweiten Phasendifferenzsignale
auszugeben.
-
Jeder
der Phasendetektoren kann ein Phasenfrequenzdetektor sein.
-
Die
Zusammenfassung der Erfindung beschreibt nicht notwendigerweise
alle erforderlichen Merkmale der vorliegenden Erfindung. Die vorliegende
Erfindung kann auch eine Unterkombination der vorstehend beschriebenen
Merkmale sein.
-
Die
Erfindung wird im Folgenden anhand von in den Figuren dargestellten
Ausführungsbeispielen näher beschrieben.
Es zeigen:
-
1 beispielhaft
die Ausbildung des herkömmlichen
Phasendetektors 300,
-
2 ein
anderes Beispiel für
die Ausbildung des herkömmlichen
Phasendetektors 300,
-
3 beispielhaft
Eingangs-/Ausgangssignale des Phasendetektors 300,
-
4 die
Beziehung zwischen der Frequenz eines Eingangssignals und der Amplitude
der Jitterkomponenten in dem Phasendetektor 300,
-
5 beispielhaft
die Ausbildung einer Phasendifferenz-Erfassungsvorrichtung 100 gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung,
-
6 ein
Zeitdiagramm, das beispielhaft die Arbeitsweise der in 5 gezeigten
Phasendifferenz-Erfassungsvorrichtung 100 zeigt.
-
7 beispielhaft
die Ausbildung eines ersten Phasendetektors 103,
-
8 beispielhaft
die Ausbildung eines zweiten Phasendetektors 104,
-
9 ein
anderes Beispiel für
die Ausbildung des zweiten Phasendetektors 104,
-
10 noch
ein anderes Beispiel für
die Ausbildung des zweiten Phasendetektors 104,
-
11 ein
anderes Beispiel für
die Ausbildung der Phasendifferenz-Erfassungsvorrichtung 100,
-
12 ein
Zeitdiagramm, das beispielhaft die Ar beitsweise der in 11 gezeigten
Phasendifferenz-Erfassungsvorrichtung 100 zeigt,
-
13 noch
ein anderes Beispiel für
die Ausbildung der Phasendifferenz-Erfassungsvorrichtung 100,
-
14 ein
Zeitdiagramm, das beispielhaft die Arbeitsweise der in 13 gezeigten
Phasendifferenz-Erfassungsvorrichtung 100 zeigt,
-
15 die
Ausbildung eines ersten Teilers 142,
-
16 noch
ein anderes Beispiel für
die Ausbildung der Phasendifferenz-Erfassungsvorrichtung 100,
-
17 ein
Zeitdiagramm, das beispielhaft die Arbeitsweise der in 16 gezeigten
Phasendifferenz-Erfassungsvorrichtung 100 zeigt, und
-
18 die
Ausbildung einer PLL-Schaltung 200, die die Phasendifferenz-Erfassungsvorrichtung 100 verwendet.
-
Die
Erfindung wird nun auf der Grundlage der bevorzugten Ausführungsbeispiele
beschrieben, die den Bereich der vorliegenden Erfindung nicht beschränken, sondern
die Erfindung veranschaulichen sollen. Alle Merkmale und deren Kombinationen,
die in dem Ausführungsbeispiel
beschrieben sind, sind nicht notwendigerweise wesentlich für die Erfindung.
-
5 zeigt
beispielhaft die Ausbildung einer Phasendifferenz-Erfassungsvorrichtung 100 gemäß einem Ausführungsbeispiel
der vorliegenden Erfindung. Die Phasendifferenz-Erfassungsvorrichtung 100 ist
eine Schaltung, die die Phasendifferenz zwischen einem ersten Eingangssignal
und einem zweiten Eingangssignal erfasst, und sie enthält einen
ersten Teiler 101, einen zweiten Teiler 102, einen
ersten Phasendetektor 103, einen zweiten Phasendetektor 104 und
eine ODER-Schaltung 107.
Bei diesem Beispiel kann, obgleich die Phasendifferenz-Erfassungsvorrichtung 100 die
Phasendifferenz zwischen einer ansteigenden Flanke des ersten Eingangssignals
und einer ansteigenden Flanke des zweiten Eingangssignals erfasst,
auch die Phasendifferenz zwischen einer abfallenden Flanke des ersten
Eingangssignals und einer abfallenden Flanke des zweiten Eingangssignals
erfasst werden, indem beispielsweise das invertierte erste Eingangssignal
und zweite Eingangssignal eingegeben werden.
-
6 ist
ein Zeitdiagramm, das beispielhaft die Arbeitsweise der in 5 gezeigten
Phasendifferenz-Erfassungsvorrichtung 100 zeigt.
Der erste Teiler 101 erzeugt ein erstes geteiltes Signal,
das das durch zwei geteilte erste Eingangssignal ist, so dass jede
von allen ansteigenden Flanken des ersten Eingangssignals entweder
den ansteigenden Flanken oder den abfallenden Flanken des ersten
geteilten Signals entspricht. Beispielsweise wird, wie in 6 gezeigt
ist, das erste geteilte Signal erzeugt, das zu einer Zeit der ansteigenden
Flanke des k-ten Zyklus (wobei k eine ganze Zahl ist) des ersten
Eingangssignals ansteigt und zu einer Zeit der ansteigenden Flanke
des (k+1)-ten Zyklus des ersten Eingangssignals abfällt.
-
Darüber hinaus
erzeugt der zweite Teiler 102 das zweite geteilte Signal,
das das durch zwei geteilte zweite Eingangssignal ist, so dass das
entsprechende erste geteilte Signal einer Flanke entsprechen kann.
Hier bedeutet "Erzeugen
des zweiten geteilten Signals derart, dass das erste geteilte Signal einer
Flanke entsprechen kann" die
Erzeugung von Flanken derselben Richtung in demselben Zyklus in dem
ersten geteilten Signal und dem zweiten geteilten Signal auf der
Grundlage der ansteigenden Flanken in demselben Zyklus in dem ersten
Eingangssignal und dem zweiten Eingangssignal.
-
Darüber hinaus
kann der Teiler mit einer bekannten Ausbildung für den ersten Teiler 101 und
den zweiten Teiler 102 verwendet werden. Beispielsweise kann
er, wie in 5 gezeigt ist, durch ein Flipflop gebildet
sein, oder er kann durch eine andere Konfiguration gebildet sein.
-
Der
erste Phasendetektor 103 erfasst die Phasendifferenz zwischen
den ansteigenden Flanken, die in dem ersten geteilten Signal und
dem zweiten geteilten Signal einander entsprechen. Hier bedeuten "die ansteigenden
Flanken, die in dem ersten geteilten Signal und dem zweiten geteilten
Signal einander entsprechen" Flanken
in dem ersten geteilten Signal und dem zweiten geteilten Signal
entsprechend der Kombination von ansteigenden Flanken in demselben
Zyklus in dem ersten Eingangssignal und dem zweiten Eingangssignal,
deren Phasen zu vergleichen sind. Bei diesem Beispiel bedeutet dies
die ansteigenden Flanken in demselben Zyklus in dem ersten geteilten
Signal und dem zweiten geteilten Signal.
-
Der
zweite Phasendetektor 104 erfasst die Phasendifferenz zwischen
den abfallenden Flanken, die einander in dem ersten geteilten Signal
und dem zweiten geteilten Signal entsprechen. Hier bedeuten "die abfal lenden Flanken,
die in dem ersten geteilten Signal und dem zweiten geteilten Signal
einander entsprechen" Flanken
in dem ersten geteilten Signal und dem zweiten geteilten Signal
entsprechend der Kombination dieser abfallenden Flanken desselben Zyklus
in dem ersten Eingangssignal und dem zweiten Eingangssignal, deren
Phasen zu vergleichen sind. Bei diesem Beispiel bedeutet dies die
abfallenden Flanken desselben Zyklus in dem ersten geteilten Signal
und dem zweiten geteilten Signal. Darüber hinaus werden in der in
den 5, 11, 13 und 16 gezeigten
Phasendifferenz-Erfassungsvorrichtung 100,
obgleich der Phasendetektor die Flanken derselben Richtung vergleicht,
wenn beispielsweise eines der geteilten Eingangssignale invertiert
wird, die einander entsprechenden Flanken mit unterschiedlichen
Richtungen verglichen.
-
Der
Phasendetektor mit der bekannten Konfiguration kann als der erste
Phasendetektor 103 und der zweite Phasendetektor 104 verwendet
werden. Beispielsweise kann er dieselbe Ausbildung wie der mit Bezug
auf die 1 und 2 erläuterte Phasendetektor 300 haben,
oder er kann eine andere Ausbildung haben, wie mit Bezug auf die 7 bis 10 erläutert wird.
Darüber
hinaus geben der ersten Phasendetektor 103 und der zweiten
Phasendetektor 104 Phasendifferenzsignale aus, deren jeweilige
Impulsbreite der erfassten Phasendifferenz entspricht. Die ODER-Schaltung 107 gibt
eine logische Summe des von dem ersten Phasendetektor 103 ausgegebenen
Phasendifferenzsignals und des von dem zweiten Phasendetektor 104 ausgegebenen Phasendifferenzsignals
als ein Signal aus, das die Phasendifferenz zwischen dem ersten
Eingangssignal und dem zweiten Eingangssignal anzeigt.
-
Bei
diesem Beispiel enthält
die ODER-Schaltung 107 ein erstes ODER-Glied 105 und
ein zweites ODER-Glied 106 und gibt ein Signal aus, das
die Phasendifferenz anzeigt, wenn die Phase des ersten Eingangssignals
der Phase des zweiten Eingangssignals voreilt, und ein Signal, das
die Phasendifferenz anzeigt, wenn die Phase des ersten Eingangssignals gegenüber der
Phase des zweiten Eingangssignals verzögert ist.
-
Wenn
die Phase der ansteigenden Flanke des ersten geteilten Signals der
Phase der ansteigenden Flanke des zweiten geteilten Signals voreilt, gibt
der erste Phasendetektor 103 das erste Phasendifferenzsignal
aus, dessen Impulsbreite der Phasendifferenz entspricht. Wenn die
Phase der ansteigenden Flanke des ersten geteilten Signals gegenüber der
Phase der ansteigenden Flanke des zweiten geteilten Signals verzögert ist,
gibt der erste Phasendetektor 103 das zweite Phasendifferenzsignal
aus, dessen Impulsbreite der Phasendifferenz entspricht. In gleicher
Weise gibt, wenn die Phase der abfallenden Flanke des ersten geteilten
Signals der Phase der abfallenden Flanke des zweiten geteilten Signals voreilt,
der zweite Phasendetektor 104 das erste Phasendifferenzsignal
aus, dessen Impulsbreite der Phasendifferenz entspricht. Wenn die
Phase der abfallenden Flanke des ersten geteilten Signals gegenüber der
Phase der abfallenden Flanke des zweiten geteilten Signals verzögert ist,
gibt der zweite Phasendetektor 104 das Phasendifferenzsignal
aus, dessen Impulsbreite der Phasendifferenz entspricht.
-
Dann
gibt das erste ODER-Glied 105 eine logische Summe des von
dem ersten Phasendetektor 103 ausgegebenen ersten Phasendifferenzsignals und
des von dem zweiten Phasendetektor 104 ausgegebenen ersten
Phasendifferenzsignals als ein Signal aus, das die Phasendiffe renz
anzeigt, wenn die Phase des ersten Eingangssignals der Phase des zweiten
Eingangssignals voreilt. Darüber
hinaus gibt das zweite ODER-Glied 106 die logische Summe
des von dem ersten Phasendetektor 103 ausgegebenen zweiten
Phasendifferenzsignals und des von dem zweiten Phasendetektor 104 ausgegebenen
zweiten Phasendifferenzsignals als ein Signal aus, das die Phasendifferenz
anzeigt, wenn die Phase des ersten Eingangssignals gegenüber der
Phase des zweiten Eingangssignals verzögert ist.
-
Bei
der Phasendifferenz-Erfassungsvorrichtung 100 nach diesem
Beispiel kann, da jedes Eingangssignal frequenzgeteilt wird, bevor
es in jeden Phasendetektor eingegeben wird, die Frequenz des in
den Phasendetektor eingegebenen Signals herabgesetzt werden. Folglich
kann ein Phasenvergleich auch für
Hochfrequenz-Eingangssignale durchgeführt werden, die die Taktfrequenz
des Phasendetektors überschreiten.
Darüber
hinaus kann die Jitterkomponente in dem Phasendetektor verringert
werden.
-
Darüber hinaus
werden, verglichen mit den Jitterkomponenten in dem Phasendetektor,
wenn das Hochfrequenzsignal in den Phasendetektor eingegeben wird,
da die Ausbildung des Teilers einfacher als die des Phasendetektors
ist, die Jitterkomponenten in dem Teiler verringert, wenn das Hochfrequenzsignal
in den Teiler eingegeben wird. Daher können die Jitterkomponenten
in der Phasendifferenz-Erfassungsvorrichtung 100 verringert
werden.
-
7 ist
eine Zeichnung, die beispielhaft eine Ausbildung des ersten Phasendetektors 103 zeigt.
Der erste Phasendetektor 103 enthält UND-Schaltungen (110, 112)
und invertierende Puffer (114, 116, 118).
-
Bei
der Ausbildung gemäß diesem
Beispiel gibt die UND-Schaltung 110 die Phasendifferenz
zwischen dem ersten geteilten Signal und dem zweiten geteilten Signal
aus, und die Impulsbreite des Phasendifferenzsignals entspricht
der Größe der Verzögerung in
den invertierenden Puffern (114, 116, 118). Die
UND-Schaltung 112 gibt
das Phasendifferenzsignal aus, dessen Impulsbreite der Größe der Verzögerung in
den invertierenden Puffern (114, 116, 118) entspricht.
Die Phasendifferenz zwischen dem ersten geteilten Signal und dem
zweiten geteilten Signal kann aus der Differenz zwischen diesen
Ausgangssignalen berechnet werden.
-
8 zeigt
beispielhaft eine Ausbildung des zweiten Phasendetektors 104.
Zusätzlich
zu der Ausbildung des mit Bezug auf 7 erläuterten
ersten Phasendetektors 103 enthält der zweite Phasendetektor 104 nach
diesem Beispiel weiterhin einen invertierenden Puffer 120 zum Invertieren
des ersten geteilten Signals sowie einen invertierenden Puffer 122 zum
Invertieren des zweiten geteilten Signals. Durch eine derartige
Ausbildung wird die Phasendifferenz zwischen den abfallenden Flanken
der geteilten Signale erfasst.
-
9 zeigt
ein anderes Beispiel für
die Ausbildung des zweiten Phasendetektors 104. Zusätzlich zu
der Ausbildung des mit Bezug auf 2 erläuterten
Phasendetektors 300 enthält der zweite Phasendetektor 104 nach
diesem Beispiel weiterhin einen invertierenden Puffer 126 zum
Invertieren des ersten geteilten Signals sowie einen invertierenden
Puffer 128 zum Invertieren des zweiten geteilten Signals. Wie
in 9 gezeigt ist, kann der zweite Phasendetektor 104 ein
Phasenfrequenzdetektor sein.
-
In
diesem Fall gibt der zweite Phasendetektor 104 das Phasendifferenzsignal
aus, wenn die Phase des ersten geteilten Signals der Phase des zweiten
geteilten Signals voreilt, und das Phasendifferenzsignal, wenn die
Phase des ersten geteilten Signals gegenüber der Phase des zweiten geteilten
Signals verzögert
ist, wie vorstehend erwähnt
ist. In gleicher Weise kann der erste Phasendetektor 103 ein
Phasenfrequenzdetektor sein. Beispielsweise ist die Ausbildung des
ersten Phasendetektors 103 dieselbe wie die des mit Bezug
auf 2 erläuterten Phasendetektors 300.
-
10 zeigt
noch ein anderes Beispiel für die
Ausbildung des zweiten Phasendetektors 104. Der zweite
Phasendetektor 104 kann weiterhin invertierende Puffer
an den Eingangsenden des bekannten Phasenfrequenzdetektors enthalten,
wie in 10 gezeigt ist.
-
11 zeigt
ein anderes Beispiel für
die Ausbildung der Phasendifferenz-Erfassungsvorrichtung 100.
Die Phasendifferenz-Erfassungsvorrichtung 100 nach diesem
Beispiel enthält
einen ersten Teiler 101, einen zweiten Teiler 102,
einen ersten Phasendetektor 103, einen zweiten Phasendetektor 104 und
eine ODER-Schaltung 107.
-
12 ist
ein Zeitdiagramm, das beispielhaft die Arbeitsweise der in 11 gezeigten
Phasendifferenz-Erfassungsvorrichtung 100 zeigt. Der erste Teiler 101 erzeugt
das erste geteilte Signal, das ein erstes Eingangssignal geteilt
durch zwei ist, wie der mit Bezug auf 5 erläuterte erste
Teiler 101. Darüber
hinaus erzeugt der erste Teiler 101 weiterhin das erste
invertierte geteilte Signal, das die Umkehrung des ersten geteilten
Signals ist.
-
Der
zweite Teiler 102 erzeugt das zweite geteilte Signal, das
das zweite Eingangssignal geteilt durch zwei ist, wie der mit Bezug
auf 5 erläuterte zweite
Teiler 102, entsprechend dem ersten geteilten Signal. Darüber hinaus
erzeugt der zweite Teiler 102 weiterhin das zweite invertierte
geteilte Signal, das die Umkehrung des zweiten geteilten Signals
ist.
-
Der
erste Phasendetektor 103 erfasst die Phasendifferenz zwischen
den einander entsprechenden ansteigenden Flanken in dem ersten geteilten
Signal und dem zweiten geteilten Signal, wie der mit Bezug auf 5 erläuterte erste
Phasendetektor 103. D.h., die Phasendifferenz zwischen
den ansteigenden Flanken desselben Zyklus in dem ersten geteilten
Signal und dem zweiten geteilten Signal wird erfasst. Dann gibt
er, wenn die Phase der ansteigenden Flanke des ersten geteilten
Signals der Phase der ansteigenden Flanke des zweiten geteilten
Signals voreilt, das erste Phasendifferenzsignal aus, dessen Impulsbreite
der Phasendifferenz entspricht, und wenn sie verzögert ist,
gibt er das zweite Phasedifferenzsignal aus, dessen Impulsbreite
der Phasendifferenz entspricht.
-
Der
zweite Phasendetektor 104 erfasst die Phasendifferenz zwischen
den einander entsprechenden ansteigenden Flanken in dem ersten invertierten
geteilten Signal und dem zweiten invertierten geteilten Signal.
D.h., die Phasendifferenz zwischen den ansteigenden Flanken desselben
Zyklus in dem ersten invertierten geteilten Signal und dem zweiten invertierten
geteilten Signal wird erfasst. Dann gibt er, wenn die Phase der
ansteigenden Flanke des ersten invertierten geteilten Signals der
Phase der ansteigenden Flanke des zweiten invertierten geteilten
Signals voreilt, das erste Phasendifferenzsignal aus, dessen Impulsbreite der
Phasendifferenz entspricht, und wenn sie verzögert ist, gibt er das zweite
Phasendifferenzsignal aus, dessen Impulsbreite der Phasendifferenz
entspricht.
-
Darüber hinaus
gibt das erste ODER-Glied 105 die logische Summe der beiden
ersten Phasendifferenzsignale als ein Signal aus, das die Phasendifferenz
anzeigt, wenn die Phase des ersten Eingangssignals der Phase des
zweiten Eingangssignals voreilt, wie das mit Bezug auf 5 erläuterte erste
ODER-Glied 105. Darüber
hinaus gibt das zweite ODER-Glied 106 die logische Summe
von zwei zweiten Phasendifferenzsignalen als ein Signal aus, das
die Phasendifferenz anzeigt, wenn die Phase des ersten Eingangssignals
gegenüber
der Phase des zweiten Eingangssignals verzögert ist, wie das mit Bezug
auf 5 erläuterte
zweite ODER-Glied 106.
-
Auch
kann durch die gemäß diesem
Beispiel erläuterte
Ausbildung die Phasendifferenz zwischen den Hochfrequenz-Eingangssignalen
mit geringem Jitter erfasst werden, wie bei der mit Bezug auf 5 erläuterten
Phasendifferenz-Erfassungsvorrichtung 100. Darüber hinaus
kann, wie in 11 gezeigt ist, durch Verwendung
des Flipflops als ein Teiler die Phasendifferenz genau erfasst werden
mit einer einfachen Konfiguration, indem der nicht invertierende Ausgang
und der invertierende Ausgang des Flipflops verwendet werden.
-
13 zeigt
noch ein anderes Beispiel für die
Ausbildung der Phasendifferenz-Erfassungsvorrichtung 100.
Die Phasendifferenz-Erfassungsvorrichtung 100 nach diesem
Beispiel enthält
einen ersten Teiler 142, einen zweiten Teiler 144,
N Phasendetektoren (140-1- 140-N, die nachfolgend insgesamt als 140 bezeichnet
werden) sowie eine ODER-Schaltung 107.
-
14 ist
ein Zeitdiagramm, das beispielhaft die Arbeitsweise der in 13 gezeigten
Phasendifferenz-Erfassungsvorrichtung 100 zeigt. Bei diesem Beispiel
wird die Arbeitsweise der Phasendifferenz-Erfassungsvorrichtung 100 mit
vier Phasendetektoren 140 erläutert. Darüber hinaus erfasst, obgleich
die in 5 gezeigte Phasendifferenz-Erfassungsvorrichtung 100 die
Phasendifferenz zwischen den ansteigenden Flanken oder den abfallenden Flanken
des geteilten Signals erfasst, die Phasendifferenz-Erfassungsvorrichtung 100 nach
diesem Beispiel die Phasendifferenz zwischen nur den ansteigenden
Flanken jedes geteilten Signals.
-
Der
erste Teiler 142 erzeugt N erste geteilte Signale (DDATA11-DDRTA1N;
DDATA11-DDATA14 bei dem vorliegenden Beispiel), von denen jedes
das erste Eingangssignal geteilt durch N auf der Grundlage jedes
Impulses des ersten Eingangssignals ist. Wenn vier erste geteilte
Signale erzeugt werden, die das erste Eingangssignal geteilt durch
vier auf der Grundlage jedes Impulses des ersten Eingangssignals
sind, erzeugt der erste Teiler 142 ein erstes geteiltes
Signal mit einem Impuls, dessen Anfangspunkt jeder ansteigenden
Flanke des (4m+1)-ten Zyklus entspricht (worin m eine ganze Zahl
ist) (DDATA11), ein erstes geteiltes Signal mit einem Impuls, dessen
Anfangspunkt jeder ansteigenden Flanke des (4m+2)-ten Zyklus entspricht
(DDATA12), ein erstes geteiltes Signal mit einem Impuls, dessen
Anfangspunkt jeder ansteigenden Flanke des (4m+3)-ten Zyklus entspricht
(DDATA13), und ein erstes geteiltes Signal mit einem Impuls, dessen
Anfangspunkt jeder ansteigenden Flanke des (4m+4)-ten Zyklus entspricht
(DDATA14). Zu dieser Zeit kann die abfallende Flanke des Impulses
jedes ersten geteilten Signals beliebig sein.
-
Wie
der erste Teiler 142 erzeugt der zweite Teiler 144N zweite
geteilte Signale (DDATA21-DDATA2N; DDATA21-DDATA24 bei dem vorliegenden
Beispiel), von denen jedes das zweite Eingangssignal geteilt durch
N auf der Grundlage jedes Impulses des zweiten Eingangssignals ist,
so dass die Flanken jeweils den ersten geteilten Signalen entsprechen
können.
Hier bedeutet "Erzeugen von
N zweiten geteilten Signalen derart, dass die Kanten den N ersten
geteilten Signalen entsprechen können" die Erzeugung von
ansteigenden Flanken in demselben Zyklus für das entsprechende erste geteilte
Signal und das zweite geteilte Signal auf der Grundlage der ansteigenden
Flanken in demselben Zyklus in dem ersten Eingangssignal und dem
zweiten Eingangssignal.
-
Jeder
der N Phasendetektoren 140 ist entsprechend jeder Kombination
des entsprechenden ersten geteilten Signals und zweiten geteilten
Signals vorgesehen. D.h., jeder der Phasendetektoren 140 ist
entsprechend jeder Kombination des ersten geteilten Signals und
des zweiten geteilten Signals vorgesehen, die auf der Grundlage
des Impulses, der dem ersten Eingangssignal und dem zweiten Eingangssignal
entspricht, erzeugt wurden. Dann erfasst jeder der Phasendetektoren 104 die
Phasendifferenz zwischen der ansteigenden Flanke des entsprechenden ersten
geteilten Signals und der ansteigenden Flanke des entsprechenden
zweiten geteilten Signals. Die Ausbildung und die Arbeitsweise jedes
Phasendetektors 140 sind dieselben wie diejenigen des mit
Bezug auf 5 erläuterten ersten Phasendetektors 103.
-
Darüber hinaus
gibt die ODER-Schaltung 107 die logische Summe des von
den N Phasendetektoren 140 ausgegebenen Phasendifferenzsignals als
ein Signal aus, das die Phasendifferenz zwischen dem ersten Eingangssignal
und dem zweiten Eingangssignal anzeigt. Das erste ODER-Glied 105 der ODER-Schaltung 107 gibt
die logische Summe der N ersten Phasendifferenzsignale als ein Signal
aus, das die Phasendifferenz anzeigt, wenn die Phase des ersten
Eingangssignals der Phase des zweiten Eingangssignals voreilt, wie
das mit Bezug auf 5 erläuterte erste ODER-Glied 105.
Darüber
hinaus gibt das zweite ODER-Glied 106 die logische Summe von
N zweiten Phasendifferenzsignalen als ein Signal aus, das die Phasendifferenz
anzeigt, wenn die Phase des ersten Eingangssignals gegenüber der Phase
des zweiten Eingangssignals verzögert
ist, wie das mit Bezug auf 5 erläuterte zweite ODER-Glied 106.
-
Durch
eine derartige Ausbildung kann die Frequenz des in jeden Phasendetektor 104 eingegebenen
Signals weiter herabgesetzt werden. Daher kann der Phasenvergleich
des Eingangssignals mit höherer
Frequenz durchgeführt
werden und das Jitter in dem Phasendetektor 104 kann weiter
verringert werden.
-
15 zeigt
beispielhaft eine Ausbildung des ersten Teilers 142. Der
erste Teiler 142 nach diesem Beispiel erzeugt vier erste
geteilte Signale, die das durch vier geteilte erste Eingangssignal
sind. Darüber
hinaus kann der zweite Teiler 144 auch dieselbe Ausbildung
wie der erste Teiler 142 haben.
-
Der
erste Teiler 142 enthält
Flipflops 146, 148, 152 und einen invertierenden
Puffer 150. Das Flipflop 146 gibt ein Signal aus,
das das erste Eingangssignal geteilt durch zwei ist, wie der mit
Bezug auf 5 erläuterte erste Teiler 101.
Das Flipflop 148 empfängt
das von dem Flipflop 146 ausgegebene Signal und gibt ein
Signal (DDATA11), das das durch zwei geteilte Eingangssignal ist,
und ein Signal (DDATA12), das das invertierte DDATA11 ist, aus.
-
Das
Flipflop 152 empfängt
ein von dem Flipflop 146 ausgegebenes Signal über den
invertierenden Puffer 150 und gibt ein Signal (DDATA12),
das das durch zwei geteilte Eingangssignal ist, und das Signal (DDATA14),
das das invertierte DDATA12 ist, aus. Durch eine derartige Ausbildung
können
viele erste geteilte Signale auf der Grundlage von vier ansteigenden
Flanken des ersten Eingangssignals erzeugt werden, bei denen die
Flanken einander unterschiedlich sind. Darüber hinaus kann als ein anderes Beispiel
für die
Ausbildung des Teilers ein Zähler usw.
verwendet werden, um das geteilte Signal zu erzeugen.
-
16 zeigt
ein anderes Beispiel für
eine Ausbildung der Phasendifferenz-Erfassungsvorrichtung 100.
Die Phasendifferenz-Erfassungsvorrichtung 100 bei diesem
Beispiel enthält
einen ersten Teiler 142, einen zweiten Teiler 144,
N/2 erste Phasendetektoren (worin N eine gerade Zahl ist) (103-1–103-N/2,
nachfolgend insgesamt als 103 bezeichnet), N/2 zweite Phasendetektoren (104-1-104-N/2,
nachfolgend insgesamt als 104 bezeichnet), und eine ODER-Schaltung 107.
Darüber hinaus
erfasst, obgleich die in 14 gezeigte
Phasendifferenz-Erfassungsvorrichtung 100 nur die Phasendifferenz
zwischen den ansteigenden Flanken des geteilten Signals erfasst,
die Phasendifferenz-Erfassungsvorrichtung 100 nach diesem
Beispiel die Phasendifferenz zwischen den ansteigenden Flanken und
den abfallenden Flanken des geteilten Signals.
-
17 ist
ein Zeitdiagramm, das beispielhaft die Arbeitsweise der in 16 gezeigten
Phasendifferenz-Erfassungsvorrichtung 100 zeigt. Bei diesem Beispiel
wird die Arbeitsweise der Phasendifferenz-Erfassungsvorrichtung 100 enthaltend
zwei erste Phasendetektoren 103 und zwei zweite Phasendetektoren 104 erläutert.
-
Der
erste Teiler 142 erzeugt N/2 erste geteilte Signale (DDATA11
und DDATA12 bei diesem Beispiel), die die durch N geteilten Eingangssignale
sind, so dass alle ansteigenden Flanken des ersten Eingangssignals
den ansteigenden Flanken oder abfallenden Flanken von N/2 ersten
geteilten Signalen entsprechen können.
Beispielsweise erzeugt der erste Teiler 142 das erste geteilte
Signal (DDATA11), das zu der Zeit der ansteigenden Flanke des (4m+1)-ten Zyklus
(worin m eine ganze Zahl ist) des ersten Eingangssignals ansteigt
und zu der Zeit der ansteigenden Flanke des (4m+3)-ten Zyklus des ersten
Eingangssignals abfällt,
und er erzeugt auch das erste geteilte Signal (DDATA12), das zu
der Zeit der ansteigenden Flanke des (4m+2)-ten Zyklus des ersten Eingangssignals
ansteigt und zu der Zeit der ansteigenden Flanke des (4m+4)-ten
Zyklus des ersten Eingangssignals abfällt. Alle ansteigenden Flanken des
ersten Eingangssignals entsprechen durch einen derartigen Vorgang
den Flanken der geteilten Signale. Der zweite Teiler 144 erzeugt
N/2 zweite geteilte Signale, die das durch N geteilte zweite Eingangssignal
sind, so dass die entsprechenden ersten geteilten Signale jeweils
den Flanken entsprechen können.
Hier bedeutet "erzeugen
von N/2 zweiten geteilten Signalen entsprechend N/2 ersten geteilten
Signalen" die Erzeugung
der Flanken derselben Rich tung in demselben Zyklus in den entsprechenden ersten
geteilten Signalen und den entsprechenden zweiten geteilten Signalen
auf der Grundlage der ansteigenden Flanken in demselben Zyklus in
dem ersten Eingangssignal und dem zweiten Eingangssignal.
-
Jeder
der ersten Phasendetektoren 103 ist entsprechend der Kombination
des ersten geteilten Signals und des zweiten geteilten Signals vorgesehen,
welche einander entsprechen, und er erfasst die Phasendifferenz
zwischen der ansteigenden Flanke des entsprechenden ersten geteilten
Signals und der ansteigenden Flanke des entsprechenden zweiten geteilten
Signals. Die Ausbildung und die Arbeitsweise jedes der ersten Phasendetektoren 103 sind
dieselben wie diejenigen des mit Bezug auf 5 erläuterten
ersten Phasendetektors 103. Beispielsweise vergleicht der
erste Phasendetektor 103-1 die Phase der ansteigenden Flanke
von DDATA11 mit der Phase der ansteigenden Flanke von DDATA12, und
er erzeugt das erste Phasendifferenzsignal, das anzeigt, dass die
Phase voreilt, und das zweite Phasendifferenzsignal, das anzeigt,
dass die Phase verzögert
ist.
-
Jeder
der zweiten Phasendetektoren 104 ist für die Kombination des ersten
geteilten Signals und des zweiten geteilten Signals vorgesehen,
die einander entsprechen, und er erfasst die Phasendifferenz zwischen
der entsprechenden abfallenden Flanke des ersten geteilten Signals
und der entsprechenden abfallenden Flanke des zweiten geteilten
Signals. Die Ausbildung und die Arbeitsweise jedes zweiten Phasendetektors 104 sind
dieselben wie diejenigen des mit Bezug auf 5 erläuterten
zweiten Phasendetektors 104.
-
Darüber hinaus
gibt die ODER-Schaltung 107 die logische Summe der von
N/2 ersten Phasendetektoren 103 ausgegebenen Phasendifferenzsignale
und der von N/2 zweiten Phasendetektoren 104 ausgegebenen
Phasendifferenzsignale aus. Das erste ODER-Glied 105 der
ODER-Schaltung 107 gibt
die logische Summe der N/2 ersten Phasendifferenzsignale als ein
Signal aus, das die Phasendifferenz anzeigt, wenn die Phase des
ersten Eingangssignals der Phase des zweiten Eingangssignals voreilt,
wie das mit Bezug auf 5 erläuterte erste ODER-Glied 105.
-
Darüber hinaus
gibt das zweite ODER-Glied 106 die logische Summe von N/2
zweiten Phasendifferenzsignalen als ein Signal aus, das die Phasendifferenz
anzeigt, wenn die Phase des ersten Eingangssignals gegenüber der
Phase des zweiten Eingangssignals verzögert ist, wie das mit Bezug
auf 5 erläuterte
zweite ODER-Glied 106.
-
Die
Phasendifferenz-Erfassungsvorrichtung 100 kann die Ausbildung
der in den 5, 11, 13 oder 16 gezeigten
Phasendifferenz-Erfassungsvorrichtungen 100 haben. Als
ein erstes Eingangssignal wird ein Bezugstakt von außen in die Phasendifferenz-Erfassungsvorrichtung 100 eingegeben,
und der geteilte Ausgangstakt, der von dem spannungsgesteuerten
Oszillator 162 ausgegeben wird, wird als das zweite Eingangssignal
in die Phasendifferenz-Erfassungsvorrichtung 100 eingegeben.
Der Teiler 164 synchronisiert im Wesentlichen die Perioden
des Ausgangstakts und des Bezugstakts durch Teilen des Ausgangstakts,
um sie zu der Phasendifferenz-Erfassungsvorrichtung 100 zu
liefern.
-
Die
Phasendifferenz-Erfassungsvorrichtung 100 liefert das Signal
entsprechend der Phasendifferenz zwischen dem Bezugstakt und dem
Ausgangstakt zu dem Ladungspumpenabschnitt 151. Der Ladungspumpenabschnitt 151 enthält Stromquellen
(153, 158), Transistoren (154, 156)
und einen Kondensator 160. Der Kondensator 160 wird
geladen und entladen gemäß dem von
der Phasendifferenz-Erfassungsvorrichtung 100 gelieferten
Signal und stellt die zu dem spannungsgesteuerten Oszillator 162 zu
liefernde Steuerspannung ein.
-
Das
von dem ersten ODER-Glied 105 ausgegebene Signal wird in
den Gateanschluss des Transistors 154 eingegeben, um den
Kondensator 160 mit dem durch die Stromquelle 153 bestimmten
Strom entsprechend der Impulsbreite des von dem ersten ODER-Glied 105 ausgegebenen
Signals zu laden. Darüber
hinaus wird das von dem zweiten ODER-Glied 106 ausgegebene
Signal in den Gateanschluss des Transistors 156 eingegeben,
um den Kondensator 160 mit dem durch die Stromquelle 158 bestimmten
Strom gemäß der Impulsbreite
des von dem zweiten ODER-Glied 106 ausgegebenen Signal
zu entladen. Die elektrische Potentialdifferenz zwischen dem Kondensator 160 wird
als eine Steuerspannung zu dem spannungsgesteuerten Oszillator 162 geliefert.
-
Wie
vorstehend erwähnt
ist, kann die Phasendifferenz-Erfassungsvorrichtung 100 die
Phase des Eingangssignals mit hoher Frequenz vergleichen und kann
mit niedrigem Jitter arbeiten. Daher kann die PLL-Schaltung 200 einen
Hochfrequenz-Ausgangstakt mit niedrigem Jitter erzeugen.
-
Darüber hinaus
kann dieselbe Wirkung auch erhalten werden, wenn die Phasendifferenz-Erfassungsvorrichtung 100 für eine DLL-Schaltung
verwendet werden.
-
Wie
aus der vorstehenden Erläuterung
ersichtlich ist, kann gemäß der vorliegenden
Erfindung die in einer Schaltung erzeugte Jitterkomponente verringert
werden, indem die Taktfrequenz der internen Schaltung durch Verschachtelung
herabgesetzt wird. Darüber
hinaus kann die Phase des Eingangssignals von höherer Geschwindigkeit verglichen
werden.