[go: up one dir, main page]

DE102004050464B4 - Ausgangsschaltung - Google Patents

Ausgangsschaltung Download PDF

Info

Publication number
DE102004050464B4
DE102004050464B4 DE102004050464A DE102004050464A DE102004050464B4 DE 102004050464 B4 DE102004050464 B4 DE 102004050464B4 DE 102004050464 A DE102004050464 A DE 102004050464A DE 102004050464 A DE102004050464 A DE 102004050464A DE 102004050464 B4 DE102004050464 B4 DE 102004050464B4
Authority
DE
Germany
Prior art keywords
voltage
output
gate
source follower
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004050464A
Other languages
English (en)
Other versions
DE102004050464A1 (de
Inventor
Akihiro Kawasaki Nakahara
Osamu Kawasaki Souma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Publication of DE102004050464A1 publication Critical patent/DE102004050464A1/de
Application granted granted Critical
Publication of DE102004050464B4 publication Critical patent/DE102004050464B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163Soft switching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04Modifications for accelerating switching
    • H03K17/041Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K4/00Generating pulses having essentially a finite slope or stepped portions

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Power Conversion In General (AREA)

Abstract

Ausgangsschaltung, welche Folgendes aufweist:
– einen Source-Folger (32), welcher sich aus einem n-Kanal-Mos-Transistor mit einem an eine Stromquelle angeschlossenen Drainanschluss sowie einem an einen Ausgangsanschluss (To) angeschlossenen Sourceanschluss zusammensetzt, und der über den Ausgangsanschluss (To) eine Ausgangsspannung (Vo) an eine Last anlegt, wenn ein Gateanschluss entsprechend einem eingegebenen Einschaltsignal unter Spannung gesetzt oder aufgeladen wird; und
– einen Spannungsdetektor (34),
dadurch gekennzeichnet, dass der Spannungsdetektor (34) sich aus einem Anreicherungs-n-MOS-Transistor (34a) zusammensetzt und bestimmt, ob die Ausgangsspannung (Vo) auf einem ersten Spannungspegel liegt, der höher als ein Spannungspegel der Stromquelle abzüglich einer Gate-Schwellenspannung (Vt) des Anrei cherungs-n-MOS-Transistors (34a) ist, oder auf einem zweiten Spannungspegel liegt, der niedriger als der oder gleich dem Spannungspegel der Stromquelle abzüglich der Gate-Schwellenspannung (Vt) des Anreicherungs-n-MOS-Transistors (34a) ist,
wobei die Ausgangsschaltung weiterhin aufweist:
– einen ersten Entladeschaltkreis (33), der den Gateanschluss des Source-Folgers (32) entsprechend einem eingegebenen Abschaltsignal über einen weiteren...

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft Ausgangsschaltungen entsprechend dem Oberbegriff von Anspruch 1, wie er aus der WO 00/27032 A1 bekannt ist, und insbesondere eine Ausgangsschaltung, die zum schnellen Abschalten einer Ausgangsspannung eines sich aus einem n-Kanal-MOS-Transistor (nMOS) zusammensetzenden Source-Folgers geeignet ist.
  • Die WO 00/27032 A1 beschreibt eine Ausgangsschaltung mit einem Source-Folger, welcher sich aus einem n-Kanal-MOS-Transistor mit einem an eine Stromquelle angeschlossenen Drainanschluss sowie einem an einen Ausgangsanschluss angeschlossenen Sourceanschluss zusammensetzt. Dabei wird über den Source-Folger über den Ausgangsanschluss eine Ausgangsspannung an eine Last angelegt, wenn der Gateanschluss unter Spannung gesetzt wird. Ein Spannungsdetektor bestimmt dabei, ob die Ausgangsspannung über einem bestimmten Spannungspegel oder unter diesem Pegel liegt.
  • In Ausgangsschaltungen wird ein Source-Folger, der sich aus einem nMOS zusammensetzt, in manchen Fällen als Schalter auf der Hochspannungsseite verwendet. Der Source-Folger wird eingeschaltet, wenn eine Spannung an dessen Gateanschluss geliefert wird, die gleich oder höher als eine Versorgungsspannung Vcc zuzüglich einer Schwellenspannung α des Gateanschlusses ist. Der Source-Folger ist andererseits abgeschaltet, wenn der Gateanschluss vollständig entladen ist. Zur schnellen Abschaltung des Source-Folgers ist es notwendig, einen Entladeschaltkreis zur Entladung des Gateanschlusses mit hoher Geschwindigkeit einzusetzen. Des Weiteren ist, wenn der Source-Folger beispielsweise als Leistungsschalter in einem Auto verwendet wird, eine Entfernung zwischen einem Regelschaltkreis des Leistungsschalters und einer Last relativ lang. Dies kann eine Spannungsdifferenz zwischen einem Massepegel des Regelschaltkreises des Leistungsschalters und dem Massepegel der Last verursachen. Daher ist ein Entladeschaltkreis zum Kurzschließen des Gateanschlusses und des Sour ceanschlusses des Source-Folgers erforderlich, um den Source-Folger vollständig abzuschalten.
  • 6 zeigt ein Beispiel einer intern bekannten Ausgangsschaltung. Die Ausgangsschaltung setzt sich aus einem Gateanschluss-Treiberschaltkreis 1, einem Source-Folger 2, einem Entladeschaltkreis 3 sowie einem Entladeschaltkreis 4 zusammen. Der Gateanschluss-Treiberschaltkreis 1 erzeugt Regelsignale "a" und "b" entsprechend einem Eingangssignal "in". Der Source-Folger 2 setzt sich aus einem Anreicherungs-nMOS zusammen. Bei Anlegung des Regelsignals "b" an seinen Gateanschluss wird er eingeschaltet, während eine erste Versorgungsspannung Vcc zur Lieferung einer Ausgangsspannung Vo über seinen Sourceanschluss an eine Last, die nicht gezeigt ist, an seinen Drainanschluss angelegt wird.
  • Der Entladeschaltkreis 3 setzt sich aus einem Strombegrenzer 5 und einem Anreicherungs-nMOS 6 zusammen. Der Drainanschluss des nMOS 6 ist mit dem Gateanschluss des Source-Folgers 2 über den Strombegrenzer 5 verbunden. Der nMOS 6 wird eingeschaltet, wenn das Regelsignal "a" an seinen Gateanschluss angelegt wird, während eine zweite Versorgungsspannung Vdd an seinen Sourceanschluss angelegt wird. Der Strombegrenzer 5 setzt sich aus einem Widerstand und dergleichen zusammen, um den Strom des nMOS 6 zu begrenzen. Der Entladeschaltkreis 4 setzt sich aus einem Anreicherungs-nMOS zusammen. Der Drainanschluss des Entladeschaltkreises 4 ist mit dem Gateanschluss des Source-Folgers 2 verbunden, und der Sourceanschluss ist mit dem Sourceanschluss des Source-Folgers 2 verbunden. Der nMOS des Entladeschaltkreises 4 wird eingeschaltet, wenn das Regelsignal "a" an seinen Gateanschluss angelegt wird.
  • 7 ist eine Zeittafel zur Erklärung des Betriebs des Schaltkreises von 6. Die vertikale Achse repräsentiert die Spannung, und die horizontale Achse ist die Zeitachse. Der Betrieb der Ausgangsschaltung wird nachfolgend mit Bezug auf 7 beschrieben.
  • Zum Zeitpunkt t1 verändern sich das Eingangssignal "in" und das Regelsignal "a" von einem hohen Spannungspegel (beispielsweise einer ersten Versorgungsspannung Vcc) auf einen niedrigen Pegel (beispielsweise eine zweite Versorgungsspannung Vdd), und das Regelsignal "b" verändert sich von einem niedrigen Pegel auf einen Pegel Vcc + α, wobei α z. B. die Gate-Schwellenspannung des Source-Folgers 2 ist, und eine Spannungszunahme zum Einschalten des Source-Folgers 2. Zum Zeitpunkt t2 verändert sich eine Gatespannung G des Source-Folgers 2 von einem niedrigen Pegel auf einen Pegel Vcc + α. Der Source-Folger 2 wird daher eingeschaltet, um durch seinen Sourceanschluss eine Ausgangsspannung Vo auszugeben, die nahezu identisch mit der ersten Versorgungsspannung Vcc ist. Der Entladeschaltkreis (nMOS) 4 wird dadurch abgeschaltet. Der nMOS 6 des Entladeschaltkreises 3 ist ebenfalls abgeschaltet.
  • Zum Zeitpunkt t3 verändern sich das Eingangssignal "in" und das Regelsignal "a" von einem niedrigen Spannungspegel auf einen hohen Spannungspegel, und die Seite der Gateanschluss-Regelschaltung 1 zur Ausgabe des Regelsignals "b" weist eine hohe Impedanz auf. Der nMOS 6 des Entladeschaltkreises 3 wird eingeschaltet, und der Gateanschluss des Source-Folgers 2 wird durch den Strombegrenzer 5 und den nMOS 6 entladen. Zum Zeitpunkt t4 nach einer Verzögerungszeit td ab t3 beginnt die Ausgangsspannung Vo abzufallen, wenn die Gatespannung G des Source-Folgers 2 auf den selben Pegel wie die erste Versorgungsspannung Vcc abfällt. Anschließend, zum Zeitpunkt t5, wird der Entladeschaltkreis 4 eingeschaltet, wenn die Ausgangsspannung Vo einen Pegel der ersten Versorgungsspannung Vcc abzüglich der Gate-Schwellenspannung h des Entladeschaltkreises (nMOS) 4 erreicht. Der Gateanschluss des Source-Folgers 2 wird somit auch durch den Entladeschaltkreis 4 entladen. Zum Zeitpunkt t6 ist die Entladung beendet und die Gate-Spannung G fällt auf einen niedrigen Pegel ab, und die Ausgangsspannung Vo nimmt dadurch einen niedrigen Pegel an. Ein Ausgangsstrom Io verändert sich auf die selbe Weise wie die Ausgangsspannung Vo.
  • Ein herkömmlicher Leistungsschalter für ein Auto weist im Allgemeinen die in 8 gezeigte Konfiguration auf. Der Leistungsschalter 10 setzt sich aus einem Eingangsanschluss 11, einem Gate-Treiberschaltkreis 12, einem Source-Folger 13 sowie einem Ausgangsanschluss 14 zusammen. Der Leistungsschalter 10 ist so konfiguriert, dass er die erste Versorgungsspannung Vcc sowie die zweite Versorgungsspannung Vdd empfängt, und die zweite Versorgungsspannung Vdd aktiv verwendet.
  • In letzter Zeit ist es oft erforderlich, eine Ausgangsschaltung in einem Paket mit einer kleinen Anzahl von Anschlussstiften zu konfigurieren, um die Paketgröße zu reduzieren. In einem derartigen Fall wird ein Leistungsschalter mit der in 9 gezeigten Konfiguration verwendet. Der Leistungsschalter 10A ist lediglich für den Empfang der ersten Versorgungsspannung Vcc konfiguriert, und weist einen an eine externe Vorrichtung 20 angeschlossenen Eingangsanschluss 11 auf. Die externe Vorrichtung 20 schließt einen Regelanschluss 21 und einen nMOS 22 ein. In dem Leistungsschalter 10A wird der Source-Folger 13 eingeschaltet, wenn ein Regelsignal in den Regelanschluss 21 zum Einschalten des nMOS 22 eingegeben wird, und der Eingangsanschluss 11 nimmt dadurch den niedrigen Pegel (die zweite Versorgungsspannung Vdd) an. Die zweite Versorgungsspannung Vdd wird dann über den Eingangsanschluss 11 an den Leistungsschalter 10A angelegt.
  • Ein weiteres Beispiel für eine Ausgangsschaltung dieser Art wird in der ungeprüften japanischen Patentveröffentlichung Nr. 03-198421 vorgestellt. Diese Ausgangsschaltung weist einen Schalterschaltkreis auf, der den Gate- und den Sourceanschluss des Source-Folgers als Schaltkreis kurzschließt, um den Source-Folger abgeschaltet zu halten. Somit wird der Source-Folger auch dann nicht eingeschaltet, wenn eine negative Spannung an den Ausgangsanschluss angelegt wird.
  • Die vorstehend beschriebenen herkömmlichen Ausgangsschaltungen weisen jedoch die folgenden Probleme auf.
  • In der Ausgangsschaltung von 6 wird der Gateanschluss des Source-Folgers 2 von t3, wenn sich das Regelsignal "a" vom niedrigen auf den hohen Pegel verändert, bis t5, wenn der Entladeschaltkreis (nMOS) 4 eingeschaltet wird, durch den Entladeschaltkreis 3 entladen. Da die Entladung in dieser Zeitperiode langsam erfolgt, ist die Verzögerungszeit td von t3 bis t4, wenn die Ausgangsspannung Vo abzufallen beginnt, lang. Dies hat das Problem zur Folge, dass die Ausgangsschaltung nicht die Anforderung eines sehr schnellen Schaltens des Source-Folgers 2 erfüllen kann. Andererseits verursacht ein zu schnelles Schalten Rauschen in der ersten Versorgungsspannung Vcc. Daher ist ein derartiges Abschalten des Source-Folgers 2 notwendig, dass sich die Ausgangsspannung Vo relativ langsam verringert. Weiter ist ein Paket mit einer großen Anzahl von Anschlussstiften erforderlich, da der Entladeschaltkreis 3 mit Masse verbunden ist. Dies bewirkt, dass die Ausgangsschaltung nicht für einen Leistungsschalter mit der in 9 gezeigten Konfiguration verwendbar ist.
  • Wenn aus irgendeinem Grund ein Kurzschluss in der Last auftritt, wird darüber hinaus die Ausgangsspannung Vo auf dem Pegel Vdd (zweite Versorgungsspannung) gehalten, wie es in 10 gezeigt ist. In diesem Fall fließt ein übermäßig starker Strom in den Source-Folger 2, welcher ein Versagen des Source-Folgers 2 verursachen kann. Es ist daher bevorzugt, die Verzögerungszeit td zu verkürzen.
  • Des Weiteren wird in dem in 9 gezeigten Leistungsschalter 10A, wenn der nMOS 22 der externen Vorrichtung 20 abgeschaltet ist, die zweite Versorgungsspannung Vdd nicht an den Leistungsschalter 10A angelegt. Es ist daher erforderlich, eine Ausgangsschaltung zu konfigurieren, welche die zweite Versorgungsspannung Vdd nicht benötigt, während der Source-Folger 2 abgeschaltet ist.
  • Des Weiteren weist die in der ungeprüften japanischen Patentveröffentlichung Nr. 03-198421 beschriebene Ausgangsschaltung das Problem auf, dass der Source-Folger derart schnell abgeschaltet wird, dass Rauschen in der Versorgungsspannung auftreten kann.
  • Gemäß dieser Erfindung weist eine Ausgangsschaltung Folgendes auf: einen Source-Folger, welcher sich aus einem n-Kanal-MOS-Transistor mit einem an eine Stromquelle angeschlossenen Drainanschluss sowie einem an einen Ausgangsanschluss angeschlossenen Sourceanschluss zusammensetzt, und der über den Ausgangsanschluss eine Ausgangsspannung an eine Last anlegt, wenn ein Gateanschluss entsprechend einem eingegebenen Einschaltsignal unter Spannung gesetzt oder aufgeladen wird, einen Spannungsdetektor, der bestimmt, ob die Ausgangsspannung auf einem ersten Spannungspegel liegt, der im Wesentlichen identisch mit einem Spannungspegel der Stromquelle ist, oder auf einem zweiten Spannungspegel, der niedriger als der erste Spannungspegel ist, einen ersten Entladeschaltkreis, der den Gateanschluss des Source-Folgers entsprechend einem eingegebenen Abschaltsignal entlädt, wenn die Ausgangsspannung den ersten Spannungspegel aufweist, und die Entladung des Gateanschlusses des Source-Folgers beendet, wenn die Ausgangsspannung vom ersten Spannungspegel auf den zweiten Spannungspegel abfällt, sowie einen zweiten Entladeschaltkreis, der den Gateanschluss des Source-Folgers entsprechend dem Abschaltsignal langsamer als der erste Entladeschaltkreis entlädt, wenn die Ausgangsspannung vom ersten Spannungspegel auf den zweiten Spannungspegel abfällt.
  • Wenn die Ausgangsspannung den ersten Spannungspegel aufweist, der im Wesentlichen identisch mit einer Versorgungsspannung ist, entlädt der erste Entladeschaltkreis erfindungsgemäß den Gateanschluss des Source-Folgers basierend auf einem Abschaltsignal. Nachdem die Ausgangsspannung auf den zweiten Spannungspegel gesunken ist, entlädt der zweite Entladeschaltkreis den Gateanschluss des Source-Folgers langsamer als der erste Entladeschaltkreis. Es ist daher möglich, eine Verzögerungszeit von der Eingabe eines Abschaltsignals bis zu einer Veränderung der Ausgangsspannung zu verkürzen und einen scharfen Abfall der Ausgangsspannung zu verhindern, wenn der Source-Folger abgeschaltet wird, wodurch ein Auftreten von Rauschen in der Versorgungsspannung vermieden wird. Weiter besteht kein Bedarf an anderen Versorgungsspannungen, wie beispielsweise Masse, wenn der Gateanschluss des Source-Folgers entladen wird, da der erste und zweite Entladeschaltkreis zwischen dem Gate- und dem Sourceanschluss des Source-Folgers angeschlossen sind. Es ist daher möglich, die Ausgangsschaltung dieser Erfindung für einen Leistungsschalter zu verwenden, an welchen keine andere Versorgungsspannung angelegt wird. Weiter ist es möglich, eine unerwünschte Unterbrechung der Entladung des Gateanschlusses des Source-Folgers zu verhindern, da der zweite Entladeschaltkreis einen Verarmungs-nMOS aufweist, der entsprechend einem Abschaltsignal eingeschaltet wird. Darüber hinaus fällt die Ausgangsspannung nicht scharf ab, da der Gateanschluss des Source-Folgers bei Konstantstrom mit Hilfe einer Konstantstromvorrichtung entladen wird, um einen relativ langsamen Abfall der Ausgangsspannung zu ermöglichen, wodurch Rauschen in der Versorgungsspannung vermieden wird.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Ziele, Vorteile und Merkmale der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung der Erfindung in Verbindung mit den anliegenden Zeichnungen.
  • Es zeigen:
  • 1 ein Schaltkreisdiagramm, das eine elektrische Konfiguration einer Ausgangsschaltung gemäß der ersten erfindungsgemäßen Ausführungsform zeigt;
  • 2 eine Zeittafel zur Erklärung des Betriebs der Ausgangsschaltung von 1;
  • 3 ein Schaltkreisdiagramm, das eine elektrische Konfiguration einer Ausgangsschaltung gemäß der zweiten erfindungsgemäßen Ausführungsform zeigt;
  • 4 ein Schaltkreisdiagramm, das eine elektrische Konfiguration einer Ausgangsschaltung gemäß der dritten erfindungsgemäßen Ausführungsform zeigt;
  • 5 eine Zeittafel zur Erklärung des Betriebs der Ausgangsschaltung von 4;
  • 6 ein Schaltkreisdiagramm, das eine elektrische Konfiguration einer herkömmlichen Ausgangsschaltung zeigt;
  • 7 eine Zeittafel zur Erklärung des Betriebs der Ausgangsschaltung von 6;
  • 8 ein Blockdiagramm, das einen herkömmlichen Leistungsschalter für ein Auto zeigt;
  • 9 ein Blockdiagramm, das einen weiteren herkömmlichen Leistungsschalter für ein Auto zeigt; und
  • 10 eine weitere Zeittafel zur Erklärung des Betriebs der Ausgangsschaltung von 6.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die Erfindung wird nun nachfolgend mit Bezug auf erläuternde Ausführungsformen beschrieben. Für Fachleute in der Technik ist es offensichtlich, dass viele alternative Ausführungsformen unter Verwendung der Lehre der vorliegenen Erfindung erzielt werden können, und dass die Erfindung nicht auf die für Veranschaulichungzwecke dargestellten Ausführungsformen beschränkt ist.
  • Ausführungsform 1
  • 1 ist ein Schaltkreisdiagramm, das eine elektrische Konfiguration einer Ausgangsschaltung gemäß der ersten erfindungsgemäßen Ausführungsform zeigt. Die Ausgangsschaltung setzt sich aus einem Gate-Treiberschaltkreis 31, einem Source-Folger 32, einem Entladeschaltkreis 33, einem Spannungsdetektor 34 und einem Entladeschaltkreis 35 zusammen. Der Gate-Treiberschaltkreis 31 setzt sich aus einer Vielzahl von Transistoren und Logikschaltkreisen zusammen und erzeugt Regelsignale "a" und "b" gemäß einem Eingangssignal "in". Der Source-Folger 32 setzt sich aus einem Anreicherungs-nMOS zusammen. Der Drainanschluss des nMOS des Source-Folgers 32 ist mit einer Stromquelle (Versorgungsspannung Vcc) verbunden, und sein Sourceanschluss ist an einen Ausgangsanschluss To angeschlossen. Wenn der Gateanschluss des Source-Folgers 32 durch ein Regelsignal "b" unter Spannung gesetzt wird, legt die Ausgangsschaltung über den Ausgangsanschluss To eine Ausgangsspannung Vo an eine nicht dargestellte Last an. Der Spannungsdetektor 34 setzt sich aus einem Anreicherungs-nMOS 34a zusammen und bestimmt, ob die Ausgangsspannung Vo den ersten Spannungspegel aufweist, welcher im Wesentlichen identisch mit dem Spannungspegel der Stromquelle (Versorgungsspannung Vcc) ist, oder sie einen zweiten Spannungspegel aufweist, welcher niedriger als der erste Spannungspegel ist. In dieser Ausführungsform wird der nMOS 34a eingeschaltet, wenn die Ausgangsspan nung Vo den zweiten Spannungspegel erreicht, welcher mindestens um den Wert der Gate-Schwellenspannung des nMOS 34a niedriger als die Versorgungsspannung Vcc ist. Der Spannungsdetektor 34 hält dadurch den Betrieb des Entladeschaltkreises 33 an.
  • Der Entladeschaltkreis setzt sich aus einem Kondensator 36 und einem Anreicherungs-nMOS 37 zusammen. Der Entladeschaltkreis 33 entlädt den Gateanschluss des Source-Folgers 33 entsprechend einem Abschaltsignal (Regelsignal "a"), wenn die Ausgangsspannung Vo den ersten Spannungspegel aufweist, und beendet die Entladung des Gateanschlusses des Source-Folgers 32, wenn die Ausgangsspannung Vo vom ersten Spannungspegel auf den zweiten Spannungspegel abfällt. In dieser Ausführungsform wird der Kondensator 36 mit der Ausgangsspannung Vo geladen oder unter Spannung gesetzt, wenn das Regelsignal "a" einen niedrigen Pegel aufweist und der Source-Folger 32 die Ausgangsspannung Vo ausgibt. Die Ausgangsspannung wird an den Kondensator 36 über eine Diode geliefert, die zwischen dem Sourceanschluss des nMOS 34a und dem Drainanschluss des nMOS 34a derart angeschlossen ist, dass die Drainanschlussseite die Kathode darstellt. Der Kondensator 36 addiert dann zur Erzeugung eines Regelsignals "c" die Ausgansspannung Vo zum Regelsignal "a". Auf diese Weise wird der Kondensator 36 mit dem Gateanschluss des nMOS 37 verbunden und bildet eine Bootstrap-Schaltung, welche die Entladung des Gateanschlusses des Source-Folgers 32 früher in Gang setzt als dies der Entladeschaltkreis 35 tut. Der nMOS 37 wird durch das an den Gateanschluss angelegte Regelsignal "c" ein- bzw. ausgeschaltet. In dieser Ausführungsform entlädt der nMOS 37 den Gateanschluss des Source-Folgers 32 basierend auf einem Abschaltsignal (Regelsignal "c"), um den Source-Folger 32 von EIN auf AUS zu schalten, wenn die Ausgangsspannung Vo im Wesentlichen identisch mit der Versorgungsspannung Vcc ist.
  • Der Entladeschaltkeis 35 setzt sich aus einem Strombegrenzer 38 und einem Anreicherungs-nMOS 39E zusammen. Der Drainanschluss des nMOS 39E ist mit dem Gateanschluss des Source-Folgers 32 über den Strombegrenzer 38 verbunden, und der Sourceanschluss des nMOS 39E ist mit dem Sourceanschluss des Source-Folgers 32 verbunden. Der nMoS 39E wird durch das an seinen Gateanschluss angelegte Regelsignal "a" ein- bzw. ausgeschaltet. Der Strombegrenzer 38 wird beispielsweise durch einen Widerstand gebildet, und begrenzt den Strom des nMOS 39E. Der nMOS 39E entlädt dadurch den Gateanschluss des Source-Folgers 32 basierend auf dem Abschaltsignal (Regelsignal "a") langsamer als der nMOS 37, wenn die Ausgangsspannung Vo auf einen Pegel fällt, der um den Wert der Gate-Schwellenspannung des nMOS 39E niedriger ist als die Versorgungsspannung Vcc. Somit entlädt der Entladeschaltkreis 35 den Gateanschluss des Source-Folgers 32 basierend auf dem Abschaltsignal (Regelsignal "a") langsamer als der Entladeschaltkreis 33, wenn die Ausgangsspannung Vo vom ersten Spannungspegel auf den zweiten Spannungspegel fällt. In dieser Ausführungsform ist die Gate-Schwellenspannung des nMOS 39E auf einem Pegel eingestellt, der identisch mit oder niedriger als die Gate-Schwellenspannung des nMOS 34a ist.
  • 2 ist eine Zeittafel zur Erklärung des Betriebs der Ausgangsschaltung von 1. Die vertikale Achse stellt die Spannung und die horizontale Achse die Zeit dar. Der Betrieb der Ausgangsschaltung dieser Ausführungsform wird nachfolgend mit Bezug auf 2 beschrieben.
  • Bei t1 verändern sich das Eingangssignal "in" und das Regelsignal "a" vom hohen Pegel (beispielsweise der Versorgungspannung Vcc) auf einen niedrigen Pegel (beispielsweise Massepegel), und das Regelsignal "b" verändert sich vom niedrigen Pegel auf Vcc + α, wobei α beispielsweise eine Gate-Schwellenspannung des Source-Folgers 32 ist, und eine Spannungszunahme zum Einschalten des Source-Folgers 32. Bei t2 verändert sich eine Gatespannung G des Source-Folgers 32 von einem niedrigen Pegel auf Vcc + α. Der Source-Folger 32 wird dabei zur Ausgabe über seinen Sourceanschluss einer Ausgangsspannung Vo, die nahezu der Versorgungsspannung Vcc entspricht, eingeschaltet. Der Kondensator 36 wird über eine an den nMOS 34a angeschlossene zusätzliche Diode mit der Ausgangsspannung Vo geladen. Das Regelsignal "c" weist somit den Pegel der Ausgangsspannung Vo auf. Der nMOS 37 ist ausgeschaltet.
  • Bei t3 verändern sich das Eingangssignal "in" und das Regelsignal "a" vom niedrigen auf einen hohen Pegel (die Versorgungsspannung Vcc), und die das Regelsignal "b" ausgebende Seite der Gate-Regelschaltung 31 weist eine hohe Impedanz auf. Das Regelsignal "c" weist einen Pegel auf, bei dem die Ausgangsspannung Vo zum Regelsignal "a" addiert wird. Der nMoS 37 wird dadurch eingeschaltet, und der Gateanschluss des Source-Folgers 32 wird durch den nMOS 37 entladen. Bei t4 beginnt nach einer Verzögerungszeit td ab t3 die Ausgangsspannung Vo zu fallen, wenn die Gatespannung G auf den selben Pegel fällt wie die Versorgungsspannung Vcc. Dann wird bei t5, wenn die Ausgangsspannung Vo einen Pegel der Versorgungsspannung Vcc abzüglich der Gate-Schwellenspannung h des nMOS 34a erreicht, der nMOS 34a eingeschaltet. Der nMOS 37 wird dadurch abgeschaltet, wodurch die Entladung durch den nMOS 37 beendet wird. Gleichzeitig wird der nMOS 39E eingeschaltet, wenn die Ausgangsspannung Vo einen Pegel des Regelsignals "a" abzüglich der Gate-Schwellenspannung h des nMOS 39E erreicht. Der Gateanschluss des Source-Folgers 32 wird auf diese Weise durch den Strombegrenzer 38 und den nMOS 39E entladen. Diese Entladung erfolgt langsamer als die Entladung durch den nMOS 37. Bei t6 ist die Entladung beendet, und die Gateanschlussspannung G fällt auf einen niedrigen Pegel, und die Ausgangsspannung Vo nimmt dadurch einen niedrigen Pegel an. Ein Ausgangsstrom Io verändert sich auf die selbe Art und Weise wie die Ausgangsspannung Vo.
  • Wie oben beschrieben, entlädt der nMOS 37 in der ersten Aus führungsform, wenn die Ausgangsspannung Vo im Wesentlichen den selben Pegel wie die Versorgungsspannung Vcc aufweist, den Gateanschluss des Source-Folgers 32 basierend auf dem Abschaltsignal (Regelsignal "c"), um den Source-Folger 32 von EIN auf AUS zu schalten. Danach wird, wenn die Ausgangsspannung Vo auf einen Pegel fällt, der um den Wert der Gate-Schwellenspannung h der nMOS 34a und 39E niedriger als die Versorgungsspannung Vcc ist, der nMOS 34a eingeschaltet und der nMOS 37 abgeschaltet. Zu diesem Zeitpunkt wird der nMOS 39E eingeschaltet, um den Gateanschluss des Source-Folgers 32 langsamer zu entladen als dies der nMOS 37 tut. Auf diese Weise wird eine Verzögerungszeit td von der Eingabe des Abschaltsignals (Regelsignal "a") bis zu einer Veränderung der Ausgangsspannung Vo verkürzt. Des Weiteren wird, da die Sourceanschlüsse der nMOS 37 und 39E mit dem Sourceanschluss des Source-Folgers 32 verbunden sind, die Massespannung (die zweite Versorgungsspannung) nicht benötigt, wenn die Entladung des Gateanschlusses des Source-Folgers 32 erfolgt. Die Ausgangsschaltung dieser Ausführungsform ist daher für einen Leistungsschalter mit der in 9 gezeigten Konfiguration verwendbar.
  • In der ersten Ausführungform ist die Gate-Schwellenspannung des nMOS 39E gleich oder niedriger als die Gate-Schwellenspannung des nMOS 34a eingestellt. Ohne diese Einstellung kann die Entladung des Gateanschlusses des Source-Folgers 32 für den Moment ausgesetzt werden, da der nMOS 39E ausgeschaltet ist, wenn der nMOS 37 bei t5 ausgeschaltet wird. Die unerwünschte Unterbrechung der Entladung kann vermieden werden, indem der nMOS 39E durch einen Verarmungs-nMOS ersetzt wird. Dieser Fall wird nachfolgend als zweite Ausführungsform beschrieben.
  • Ausführungform 2
  • 3 ist ein Schaltkreisdiagramm, das eine elektrische Konfiguration einer Ausgangsschaltung gemäß der zweiten erfin dungsgemäßen Ausführungsform zeigt. Gleiche Bauelemente wie die in der die erste Ausführungsform zeigenden 1 sind mit den selben Bezugszeichen bezeichnet.
  • In dieser Ausgangsschaltung ist der Entladeschaltkreis 35 aus 1 durch einen Entladeschaltkeis 35A ersetzt, welcher wie aus 3 ersichtlich eine unterschiedliche Konfiguration aufweist. Der Entladeschaltkreis 35A weist einen nMOS 39D anstelle des nMOS 39E aus 1 auf. Der nMOS 39D ist vom Verarmungstyp und wird eingeschaltet, wenn das Abschaltsignal (Regelsignal "a") im Aktivmodus ist oder einen hohen Pegel aufweist. Die Ausgangsschaltung dieser Ausführungsform ist mit Ausnahme des oben Gesagten identisch mit der von 1.
  • Der Betrieb der Ausgangsschaltung dieser Ausführungsform unterscheidet sich von dem Betrieb der ersten Ausführungsform auf folgende Weise.
  • Bei t3 in 2, wenn sich das Regelsignal "a" von einem niedrigen Pegel auf einen hohen Pegel verändert, wird der nMOS 39D eingeschaltet. Auf diese Weise ist, wenn der nMOS 37 bei t5 abgeschaltet wird, die Entladung des Gateanschlusses des Source-Folgers 32 durch den nMOS 39D bereits in Gang gesetzt. Dadurch wird eine unerwünschte Unterbrechung der Entladung verhindert.
  • Wie oben beschrieben, weist der nMOS 39D, da er in dieser Ausführungsform bei t3 eingeschaltet wird, zusätzlich zu den Vorteilen der ersten Ausführungsform den Vorteil auf, dass er eine unerwünschte Unterbrechung der Entladung des Gateanschlusses des Source-Folgers 32 vermeidet.
  • In der ersten und der zweiten Ausführungsform wird die Spannung zwischen dem Gateanschluss und dem Sourceanschluss des nMOS 39E in 1 oder des nMOS 39D in 3 nach t5 groß. Die Ausgangsspannung Vo fällt dadurch ab, wodurch ein Rauschen in der Versorgungsspannung Vcc verursacht werden kann. Das Rauschen kann vermieden werden, indem die Ausgangsspannung Vo relativ langsam verringert wird. Dieser Fall ist nachfolgend als eine dritte Ausführungsform gezeigt.
  • Ausführungsform 3
  • 4 ist ein Schaltkreisdiagram, das eine elektrische Konfiguration einer Ausgangsschaltung gemäß der dritten erfindungsgemäßen Ausführungsform zeigt. Gleiche Bauelemente wie die in der die zweite Ausführungsform zeigenden 3 sind mit den selben Bezugszeichen bezeichnet.
  • In dieser Ausgangsschaltung ist der Entladeschaltkreis 35A aus 3 durch einen Entladeschaltkreis 35B ersetzt, welcher gemäß Darstellung in 4 eine unterschiedliche Konfiguration aufweist. Der Entladeschaltkreis 35B weist einen nMOS 40 zwischen dem Sourceanschluss des nMOS 39D von 3 und dem Sourceanschluss des Source-Folgers 32 auf. Der nMOS 40 ist vom Verarmungstyp. Der Gateanschluss und der Sourceanschluss des nMOS 40 sind miteinander verbunden und bilden eine Konstantstromvorrichtung. Die Ausgangsschaltung dieser Ausführungsform ist mit Ausnahme des oben Gesagten identisch mit der aus 3.
  • Der Betrieb der Ausgangsschaltung unterscheidet sich von dem der Ausgangsschaltung der zweiten Ausführungsform folgendermaßen:
    Wie in 5 gezeigt, wird der Gateanschluss des Source-Folgers 32 auch dann bei Konstantstrom durch den nMOS 40 entladen, wenn die Spannung zwischen dem Gateanschluss und dem Sourceanschluss des nMOS 39D nach t5 groß wird, und die Ausgangsspannung Vo fällt linear und relativ langsam ab. Somit fällt die Ausgangsspannung Vo nicht scharf ab, wodurch ein Auftreten von Rauschen in der Versorgungsspannung Vcc verhin dert wird.
  • Wie oben beschrieben, wird in der dritten Ausführungform die Entladung des Gateanschlusses des Source-Folgers 32 immer bei Konstantstrom durch den nMOS 40 ausgeführt, wodurch es möglich wird, dass die Ausgangsspannung Vo relativ langsam abfällt. Die dritte Ausführungsform bietet somit zusätzlich zu den Vorteilen der ersten und zweiten Ausführungform den Vorteil, dass sie einen scharfen Abfall der Ausgangsspannung Vo vermeidet, um Rauschen in der Versorgungsspannung Vcc zu verhindern.
  • Nachfolgend werden bevorzugte erfindungsgemäße Ausführungsformen ausführlich mit Bezug auf die Zeichnungen beschrieben. Jedoch ist eine spezifische Schaltkreiskonfiguration nicht auf diese Ausführungsformen beschränkt. Beispielsweise sind die Gate-Schwellenspannung des nMOS 39E von 1 und die Gate-Schwellenspannung des nMOS 34a nicht zwingend identisch, obwohl sie hier auf den selben Wert eingestellt sind. Die Unterbrechung des Gateanschlusses des Source-Folgers 32 tritt nicht auf, solange die Gate-Schwellenspannung des nMOS 39E nicht die Gate-Schwellenspannung des nMOS 34a überschreitet. Weiter wird der Strombegrenzer 38 nicht unbedingt durch einen Widerstand gebildet, sondern kann auch von einer Konstantstromvorrichtung gebildet werden, wobei der Gateanschluss und der Sourceanschluss eines Verarmungs-nMOS miteinander verbunden sind. Darüber hinaus kann die Ausgangsschaltung der in 4 gezeigten dritten Ausführungsform den Strombegrenzer 38 möglicherweise nicht aufweisen, da sie die die durch den nMOS 40 gebildete Konstantstromvorrichtung aufweist. Obwohl die vorstehend genannten Ausführungsformen eine einzelne Ausgangsschaltung beschreiben, ist es möglich, eine Vielzahl von (beispielsweise vier) Ausgangsschaltungen zur Ausbildung einer Brückenschaltung zu kombinieren, was nahezu die selben Vorteile liefert. Obwohl die das Regelsignal "b" ausgebende Seite des Gate-Treiberschaltkreises 31 in den 1, 3 und 4 über den Strombegrenzer 38 mit dem Gateanschluss des Source-Folgers 32 verbunden ist, kann sie auch über einen anderen Widerstand, der nicht gezeigt ist, usw. angeschlossen werden. Dieser Widerstand stellt eine geeignete Zeitkonstante während der Ladung des Gateanschlusses ein, indem er mit einem Kondensator des Gateanschlusses des Source-Folgers 32 verbunden wird.
  • Es ist offensichtlich, dass die vorliegende Erfindung nicht auf die vorstehend beschriebene Ausführungsform beschränkt ist, welche modifiziert und verändert werden kann, ohne vom Schutzumfang und der Idee der Erfindung abzuweichen.

Claims (8)

  1. Ausgangsschaltung, welche Folgendes aufweist: – einen Source-Folger (32), welcher sich aus einem n-Kanal-Mos-Transistor mit einem an eine Stromquelle angeschlossenen Drainanschluss sowie einem an einen Ausgangsanschluss (To) angeschlossenen Sourceanschluss zusammensetzt, und der über den Ausgangsanschluss (To) eine Ausgangsspannung (Vo) an eine Last anlegt, wenn ein Gateanschluss entsprechend einem eingegebenen Einschaltsignal unter Spannung gesetzt oder aufgeladen wird; und – einen Spannungsdetektor (34), dadurch gekennzeichnet, dass der Spannungsdetektor (34) sich aus einem Anreicherungs-n-MOS-Transistor (34a) zusammensetzt und bestimmt, ob die Ausgangsspannung (Vo) auf einem ersten Spannungspegel liegt, der höher als ein Spannungspegel der Stromquelle abzüglich einer Gate-Schwellenspannung (Vt) des Anrei cherungs-n-MOS-Transistors (34a) ist, oder auf einem zweiten Spannungspegel liegt, der niedriger als der oder gleich dem Spannungspegel der Stromquelle abzüglich der Gate-Schwellenspannung (Vt) des Anreicherungs-n-MOS-Transistors (34a) ist, wobei die Ausgangsschaltung weiterhin aufweist: – einen ersten Entladeschaltkreis (33), der den Gateanschluss des Source-Folgers (32) entsprechend einem eingegebenen Abschaltsignal über einen weiteren Transistor (37), der zwischen dem Gate des Source-Folgers (32) und dem Ausgangsanschluss (To) angeschlossen ist, entlädt, wenn die Ausgangsspannung (Vo) den ersten Spannungspegel aufweist, und die Entladung des Gateanschlusses des Source-Folgers (32) beendet, wenn die Ausgangsspannung (Vo) vom ersten Spannungspegel auf den zweiten Spannungspegel abfällt; und – einen zweiten Entladeschaltkreis (35), der den Gateanschluss des Source-Folgers (32) entsprechend dem Abschaltsignal langsamer entlädt als der erste Entladeschaltkreis (33), wenn die Ausgangsspannung (Vo) vom ersten Spannungspegel ausgehend den zweiten Spannungspegel erreicht.
  2. Ausgangsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass sich der erste Entladeschaltkreis (33) aus einer Bootstrap-Schaltung zusammensetzt, welche die Entladung des Gateanschlusses des Source-Folgers (32) früher startet als der zweite Entladeschaltkreis.
  3. Ausgangsschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der erste und der zweite Entladeschaltkreis (33, 35) zwischen dem Gateanschluss und dem Sourceanschluss des Source-Folgers (32) angeschlossen sind.
  4. Ausgangsschaltung nach Anspruch 2, dadurch gekennzeichnet, dass der zweite Entladeschaltkreis (35) einen Strombegrenzer (38) aufweist, der einen Strom begrenzt, wenn der Gateanschluss des Source-Folgers (32) entladen wird.
  5. Ausgangsschaltung nach einem der Ansprüche 1, 2 oder 3, dadurch gekennzeichnet, dass der zweite Entladeschaltkreis (35) einen Verarmungs-n-Kanal-MOS-Transistor (40) aufweist, der entsprechend dem Abschaltsignal eingeschaltet wird.
  6. Ausgangsschaltung nach Anspruch 4, dadurch gekennzeichnet, dass sich der Strombegrenzer (38) aus einer Konstantstromvorrichtung zusammensetzt.
  7. Ausgangsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass der weitere Transistor ein n-Kanal-MOS-Transistor (37) ist.
  8. Ausgangsschaltung nach Anspruch 2, dadurch gekennzeichnet, dass die Bootstrap-Schaltung einen Kondensator (36) umfasst, der einen höheren Spannungspegel als den Pegel der Ausgangsspannung (Vo) auf den Gateanschluss des n-Kanal-MOS-Transistors (37) anlegt.
DE102004050464A 2003-10-24 2004-10-16 Ausgangsschaltung Expired - Fee Related DE102004050464B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003364456A JP4229804B2 (ja) 2003-10-24 2003-10-24 半導体出力回路
JP2003/364456 2003-10-24
JP2003-364456 2003-10-24

Publications (2)

Publication Number Publication Date
DE102004050464A1 DE102004050464A1 (de) 2005-06-02
DE102004050464B4 true DE102004050464B4 (de) 2009-01-15

Family

ID=34543752

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004050464A Expired - Fee Related DE102004050464B4 (de) 2003-10-24 2004-10-16 Ausgangsschaltung

Country Status (4)

Country Link
US (1) US7088126B2 (de)
JP (1) JP4229804B2 (de)
CN (1) CN1317827C (de)
DE (1) DE102004050464B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5282690B2 (ja) * 2009-07-23 2013-09-04 ソニー株式会社 画素回路、固体撮像素子、およびカメラシステム
JP5471245B2 (ja) * 2009-09-30 2014-04-16 ブラザー工業株式会社 圧電アクチュエータの駆動装置、及び、液体吐出装置
JP5383426B2 (ja) * 2009-10-23 2014-01-08 ルネサスエレクトロニクス株式会社 異常検出時急速放電回路
JP5341781B2 (ja) 2010-01-04 2013-11-13 ルネサスエレクトロニクス株式会社 電力供給制御回路
JP5341780B2 (ja) * 2010-01-04 2013-11-13 ルネサスエレクトロニクス株式会社 電力供給制御回路
JP2011150482A (ja) * 2010-01-20 2011-08-04 Sanyo Electric Co Ltd 電源回路
JP5759831B2 (ja) * 2010-10-25 2015-08-05 ルネサスエレクトロニクス株式会社 電力用半導体装置及びその動作方法
CN104065251B (zh) * 2013-03-18 2017-03-15 意法半导体研发(上海)有限公司 具有受控栅极放电电流的驱动器电路
US9431912B2 (en) 2013-08-12 2016-08-30 Stmicroelectronics S.R.L. Control device for rectifiers of switching converters
US20160087529A1 (en) * 2014-09-19 2016-03-24 Sanken Electric Co., Ltd. Bootstrap Circuit
JP6690246B2 (ja) * 2016-01-12 2020-04-28 富士電機株式会社 半導体装置
WO2020223970A1 (zh) * 2019-05-09 2020-11-12 京东方科技集团股份有限公司 栅极驱动电路及其电流调节方法、显示装置
CN110690890B (zh) * 2019-10-14 2021-07-20 华南理工大学 一种电平移位电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0039952A1 (de) * 1980-05-14 1981-11-18 Siemens Aktiengesellschaft Schalter mit einem als Source-Folger betriebenen MIS-FET
JPH03198421A (ja) * 1989-12-26 1991-08-29 Nec Corp 半導体出力回路
WO2000027032A1 (en) * 1998-10-30 2000-05-11 Siemens Automotive Corporation Combined voltage and current slew rate limiting

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2927847B2 (ja) * 1989-12-25 1999-07-28 日本電気株式会社 半導体装置
US5576635A (en) * 1995-02-14 1996-11-19 Advanced Micro Devices, Inc. Output buffer with improved tolerance to overvoltage
US5966026A (en) * 1995-02-14 1999-10-12 Advanced Micro Devices, Inc. Output buffer with improved tolerance to overvoltage
KR100405814B1 (ko) * 1995-09-21 2004-03-26 마츠시타 덴끼 산교 가부시키가이샤 출력회로
US5952848A (en) * 1997-03-14 1999-09-14 Lucent Technologies Inc. High-voltage tolerant input buffer in low-voltage technology
US5917348A (en) * 1997-09-02 1999-06-29 Industrial Technology Research Institute--Computer & Communication Research Labs. CMOS bidirectional buffer for mixed voltage applications
US5926056A (en) * 1998-01-12 1999-07-20 Lucent Technologies Inc. Voltage tolerant output buffer
JP2003198421A (ja) * 2001-12-25 2003-07-11 Kyocera Corp ミリ波送受信器
JP3786879B2 (ja) * 2002-01-24 2006-06-14 松下電器産業株式会社 出力回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0039952A1 (de) * 1980-05-14 1981-11-18 Siemens Aktiengesellschaft Schalter mit einem als Source-Folger betriebenen MIS-FET
JPH03198421A (ja) * 1989-12-26 1991-08-29 Nec Corp 半導体出力回路
WO2000027032A1 (en) * 1998-10-30 2000-05-11 Siemens Automotive Corporation Combined voltage and current slew rate limiting

Also Published As

Publication number Publication date
DE102004050464A1 (de) 2005-06-02
CN1317827C (zh) 2007-05-23
CN1610259A (zh) 2005-04-27
JP4229804B2 (ja) 2009-02-25
US20050134315A1 (en) 2005-06-23
JP2005130245A (ja) 2005-05-19
US7088126B2 (en) 2006-08-08

Similar Documents

Publication Publication Date Title
DE102004045946B4 (de) Ausgangsschaltung
DE3686283T2 (de) Hochgeschwindigkeits-cmos-schaltung mit kontrollierter anstiegszeit.
DE102004045231B4 (de) Halbleitervorrichtung, die eine Fehlfunktion verhindern kann, welche von einem in einer Pegelschiebeschaltung erzeugten falschen Signal verursacht ist
DE4211644C2 (de) Schaltungsanordnung zur Erzeugung einer konstanten Spannung
DE3911450C2 (de)
DE102004050464B4 (de) Ausgangsschaltung
DE3327260A1 (de) Schmitt-trigger
DE10048433B4 (de) Lastbetätigungsschaltkreis
DE10333111A1 (de) Ansteuerschaltung für eine Halbleiter-Schaltvorrichtung
DE10217611A1 (de) Verfahren und Vorrichtung zur EMV-optimierten Ansteuerung eines Halbleiterschaltelements
EP1732223B1 (de) Integrieter Schaltkreis
DE19613957A1 (de) Spannungsseitiger Schalterkreis
DE102014202643A1 (de) Halbleitervorrichtungs-Ansteuerschaltung und Halbleitervorrichtungs-Ansteuereinheit
DE4324138B4 (de) CMOS-Drei-Zustands-Pufferschaltung
DE10355509A1 (de) Schaltung und Verfahren zum verzögerten Einschalten einer elektrischen Last
DE4117882A1 (de) Boosterschaltung fuer einen halbleiterspeicher
DE10163461A1 (de) Schaltungsanordnung zur Bereitstellung eines Ausgangssignals mit einstellbarer Flankensteilheit
WO2018024544A1 (de) Verpolschutzschaltung
DE102007053874B3 (de) Monolithisch integrierter Schaltkreis und Verwendung eines Halbleiterschalters
EP1078460A1 (de) Verfahren und vorrichtung zum umschalten eines feldeffekttransistors
DE10134557C2 (de) Schaltungsanordnung und Verfahren zum Entladen mindestens eines Schaltungsknotens
DE10349629B4 (de) Elektronischer Schaltkreis
EP1366568A1 (de) Schaltungsanordnung zum überstrom-freien ein- und ausschalten eines stromes
DE3837080C2 (de)
DE60014986T2 (de) Tristate-Differenz-Ausgangsstufe

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee