DE10217611A1

DE10217611A1 - Verfahren und Vorrichtung zur EMV-optimierten Ansteuerung eines Halbleiterschaltelements

Info

Publication number: DE10217611A1
Application number: DE10217611A
Authority: DE
Inventors: Erich Scheikl
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2002-04-19
Filing date: 2002-04-19
Publication date: 2003-11-06
Anticipated expiration: 2022-04-20
Also published as: US20040021498A1; US7034600B2; DE10217611B4

Abstract

Die Erfindung betrifft ein Verfahren zur Ansteuerung eines Halbleiterschaltelements (LS), das einen Steueranschluss (G) und eine Laststrecke (D-S) aufweist, wobei die Laststrecke (D-S) in Reihe zu einer Last (L, FD) geschaltet und eine Versorgungsspannung (VBAT) über der Reihenschaltung anliegt, mit folgenden Verfahrensschritten zur leitenden Ansteuerung des Halbleiterschaltelements: DOLLAR A - Bereitstellen eines ersten Ladestroms (IL1) an dem Steueranschluss (G), DOLLAR A - Bereitstellen eines zweiten Ladestroms (IL2) an dem ersten Steueranschluss (G), der größer als der erste Ladestrom (IL1) ist, wenn eine über der Laststrecke (D-S) anliegende Spannung (UOUT) einen ersten Schwellenwert (VBATx) unterschreitet, wobei der Schwellenwert zwischen 20% und 80% der Versorgungsspannung (UBAT) beträgt.

Description

Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zur EMV-optimierten (EMV = Elektromagnetische Verträglichkeit) Ansteuerung eines Halbleiterschaltelements das in Reihe zu einer Last geschaltet ist, wobei über der Reihenschaltung eine Versorgungsspannung anliegt. Das Halbleiterschaltelement ist insbesondere als MOS-Transistor ausgebildet.
Eine elektromagnetische Störstrahlung tritt bei derartigen Schaltungskonfigurationen auf, wenn das Halbleiterschaltelement sehr schnell von einem sperrenden in einen leitenden bzw. von einem leitenden in einen sperrenden Zustand überführt werden, so dass eine über der Laststrecke des Halbleiterschaltelements anliegende Spannung bzw. ein die Laststrecke durchfließender Strom steile Flanken aufweist.

Ein EMV-verträgliches Verfahren zur Ansteuerung eines als MOS-Transistor ausgebildeten Halbleiterschaltelements ist in der deutschen Patentschrift DE 198 55 604 C1 beschrieben. Das bekannte Verfahren sieht zur leitenden Ansteuerung des Halbleiterschaltelements vor, zunächst einen ersten Ladestrom bereitzustellen bis ein Laststrom einen ersten unteren Schwellenwert überschreitet. Anschließend wird ein zweiter Ladestrom bereitgestellt, der kleiner als der erste Ladestrom ist, wodurch der Laststrom langsam ansteigt, ohne dass bei einer induktiven Last mit Freilaufdiode die Spannung über der Laststrecke des Halbleiterschaltelements merklich absinkt. Sobald die Laststreckenspannung des Halbleiterschaltelements unter den Wert einer Schwellenspannung sinkt, die mehr als 90% der Versorgungsspannung (beispielsweise 13 V bei einer Versorgungsspannung von 14 V) beträgt, wird wieder der erste größere Ladestrom bereitgestellt. Die Schwellenspannung ist in etwa so gewählt, dass der zweite größere Ladestrom bereitgestellt wird, sobald der Laststrom annäherungsweise seinen Maximalwert ereicht hat.

Zur sperrenden Ansteuerung des Halbleiterschalters wird bei dem bekannten Verfahren zunächst ein erster Entladestrom bereitgestellt bis die Laststreckenspannung einen Schwellenwert erreicht, der über 90% der Versorgungsspannung (beispielsweise 13 V bei einer Versorgungsspannung von 14 V) beträgt und ab der der Laststrom abzusinken beginnt. Anschließend wird ein kleinerer Entladestrom bereitgestellt bis der Laststrom eine vorgegebene Stromschwelle unterschritten hat.

Bei dem bekannten Verfahren wird allerdings nur die Stromflanke optimiert, indem während des Ansteigens bzw. Absinkens des Laststromes der Ladestrom bzw. Entladestrom verringert ist. Die Spannungsflanke bleibt unbeachtet.

Ziel der vorliegenden Erfindung ist es ein verbessertes Verfahren und eine verbesserte Vorrichtung zur EMV-optimierten Ansteuerung eines in Reihe zu einer Last geschalteten Halbleiterschaltelements zur Verfügung zu stellen.

Dieses Ziel wird durch ein Verfahren zur leitenden Ansteuerung des Halbleiterschaltelements gemäß den Merkmalen des Anspruchs 1, durch ein Verfahren zur sperrenden Ansteuerung des Halbleiterschaltelements gemäß den Merkmalen des Anspruchs 5 und durch eine Vorrichtung gemäß den Merkmalen des Anspruchs 9 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind jeweils Gegenstand der Unteransprüche.

Das erfindungsgemäße Verfahren zur leitenden Ansteuerung eines Halbleiterschaltelements, das einen Steueranschluss und eine Laststrecke aufweist, wobei die Laststrecke in Reihe zu einer Last geschaltet ist und eine Versorgungsspannung über der Reihenschaltung anliegt, sieht vor, zunächst einen ersten Ladestrom an dem Steueranschluss bereitzustellen und einen zweiten Ladestrom an dem ersten Steueranschluss bereitzustellen, der größer als der erste Ladestrom ist, wenn eine über der Laststrecke anliegende Spannung einen ersten Schwellenwert unterschreitet, wobei der Schwellenwert zwischen 20% und 80% der Versorgungsspannung beträgt.

Das erfindungsgemäße Verfahren macht sich die Erkenntnis zu Nutze, dass die Laststreckenspannung eines Halbleiterschaltelements bei einem Übergang des Halbleiterschaltelements von einem sperrenden in einen leitenden Zustand bei einem für den gesamten Entladevorgang konstanten Ladestrom exponentiell, das heißt zunächst steil und dann zunehmend flacher, verläuft. Bei dem erfindungsgemäßen Verfahren, bei dem zunächst ein kleinerer erster Ladestrom gewählt wird und bei dem erst dann, wenn die Laststreckenspannung einen Spannungsschwelle im Bereich zwischen 20% und 80% der Versorgungsspannung unterschritten hat, ein größerer Ladestrom gewählt wird, kann ein zeitlicher Verlauf der Laststreckenspannung erreicht werden, der gegenüber dem steilen Abschnitt eines annäherungsweise exponentiellen Verlaufs deutlich abgeflacht und gegenüber dem flachen Abschnitt eines exponentiellen Verlaufs deutlich versteilert ist.

Das erfindungsgemäße Verfahren, das in der genannten Weise den Abfall der Laststreckenspannung beeinflusst, ist sowohl bei induktiven als auch bei ohmschen in Reihe zu dem Halbleiterschaltelement geschalteten Lasten anwendbar.

Hinsichtlich des zeitlichen Verlaufes des Laststromes ist anzumerken, dass bei induktiven Lasten der Laststrom bereits annäherungsweise auf den Maximalwert angestiegen ist, bevor die Ausgangsspannung den Schwellenwert unterschreitet. Während des gesamten Anstiegs des Laststromes steht an dem Steueranschluss damit der kleinere erste Ladestrom zur Verfügung. Bei ohmschen Lasten ist der Anstieg der Ausgangsstrom unmittelbar abhängig vom Absinken der Laststreckenspannung, so dass über die Beeinflussung der Steilheit der Spannungsflanke, nämlich das Versteilern in flachen Abschnitten und des Abflachen in steilen Abschnitten gegenüber einer Ansteuerung mit einem dauerhaft konstanten Ladestrom, auch die Steilheit der Stromflanke beeinflusst wird.

Vorzugsweise liegt der erste Schwellenwert, bei dem von dem geringeren auf einen höheren Ladestrom umgeschaltet wird, zwischen 40% und 60% der Versorgungsspannung.

Bei einer Ausführungsform der Erfindung ist vorgesehen, dass dieser Schwellenwert abhängig von der in Reihe zu dem Halbleiterschaltelement geschalteten Last variabel ist.

Vorzugsweise wird bei der leitenden Ansteuerung des Halbleiterschaltelements ein dritter Ladestrom an dem Steueranschluss zur Verfügung gestellt bevor der erste Ladestrom angelegt wird, wobei dieser dritte Ladestrom größer als der erste Ladestrom ist und größer oder gleich dem zweiten Ladestrom ist und so lange angelegt wird, bis der Laststrom einen vorgegebenen Schwellenwert übersteigt, der anzeigt, dass das Halbleiterschaltelement zu leiten beginnt. Hierdurch kann die Schaltdauer, also die Zeitdauer zwischen dem Beginn des Anlegens eines Ladestroms und dem vollständigen Leiten des Halbleiterschaltelements verkürzt werden.

Das erfindungsgemäße Verfahren zur sperrenden Ansteuerung eines Halbleiterschaltelements, das einen Steueranschluss und eine Laststrecke aufweist, wobei die Laststrecke in Reihe zu einer Last geschaltet ist und eine Versorgungsspannung über der Reihenschaltung anliegt, sieht vor, zunächst einen ersten Entladestrom an dem Steueranschluss bereitzustellen und dann einen zweiten Entladestrom an dem ersten Steueranschluss bereitzustellen, der kleiner als der erste Entladestrom ist, wenn eine über der Laststrecke anliegende Spannung einen zweiten Schwellenwert überschreitet, wobei der Schwellenwert zwischen 20% und 80% der Versorgungsspannung beträgt.

Der beim Abschalten gewählte Schwellenwert der Laststreckenspannung, bei dem von dem ersten Entladestrom auf den zweiten Entladestrom umgeschaltet wird, kann dem ersten Schwellenwert bei der leitenden Ansteuerung entsprechen, bei dem von dem ersten Ladestrom auf den zweiten Ladestrom umgeschaltet wird.

Das erfindungsgemäße Verfahren zur sperrenden Ansteuerung macht sich die Erkenntnis zu Nutze, dass die Laststreckenspannung eines Halbleiterschaltelements bei einem Übergang des Halbleiterschaltelements von einem leitenden in einen sperrenden Zustand bei einem für den gesamten Entladevorgang konstanten Ladestrom wenigstens annäherungsweise exponentiell, das heißt zunächst flach und dann zunehmend steiler verläuft. Bei dem erfindungsgemäßen Verfahren, bei dem zunächst ein größerer erster Entladestrom gewählt wird und bei dem erst dann, wenn die Laststreckenspannung einen Spannungsschwelle im Bereich zwischen 20% und 80% der Versorgungsspannung übererschritten hat, ein kleinerer Ladestrom gewählt wird, kann ein zeitlicher Verlauf der Laststreckenspannung erreicht werden, der gegenüber dem steilen Abschnitt eines exponentiellen Verlaufs deutlich abgeflacht und gegenüber dem flachen Abschnitt eines exponentiellen Verlaufs deutlich versteilert ist.

Hinsichtlich des zeitlichen Verlaufes des Laststromes ist anzumerken, dass bei induktiven Lasten der Laststrom erst absinkt, nachdem die Ausgangsspannung den Schwellenwert überschritten hat, bzw. wenn die Laststreckenspannung annäherungsweise bereits ihren Maximalwert erreicht hat. Während des gesamten Absinkens des Laststromes steht an dem Steueranschluss damit der kleinere zweite Entladestrom zur Verfügung. Bei ohmschen Lasten ist das Absinken des Laststromes unmittelbar abhängig vom Anstieg der Laststreckenspannung, so dass über die Beeinflussung der Steilheit der Spannungsflanke, nämlich das Versteilern in flachen Abschnitten und des Abflachen in steilen Abschnitten gegenüber einer Ansteuerung mit einem dauerhaft konstanten Ladestrom, auch die Steilheit der Stromflanke beeinflusst wird.

Vorzugsweise liegt der zweite Schwellenwert, bei dem von dem höheren auf den geringeren Entladestrom umgeschaltet wird, zwischen 40% und 60% der Versorgungsspannung.

Vorzugsweise wird bei der sperrenden Ansteuerung des Halbleiterschaltelements ein dritter Entladestrom an dem Steueranschluss zur Verfügung gestellt bevor der erste Entladestrom angelegt wird, wobei dieser dritte Entladestrom größer als der erste Entladestrom ist und so lange angelegt wird, bis die Laststreckenspannung einen vorgegebenen Schwellenwert übersteigt, der anzeigt, dass das Halbleiterschaltelement zu sperren beginnt. Hierdurch kann die Schaltdauer, also die Zeitdauer zwischen dem Beginn des Anlegens eines Entladestroms und dem vollständigen Sperren des Halbleiterschaltelements verkürzt werden.

Die vorliegende Erfindung wird nachfolgend anhand von Figuren näher erläutert. In den Figuren zeigt
Fig. 1 zeitliche Verläufe der Laststreckenspannung, des Laststromes sowie der Lade- und Entladeströme beim leitenden und sperrenden Ansteuern eines in Reihe zu einer induktiven Last geschalteten Halbleiterschaltelements,
Fig. 2 zeitliche Verläufe der Laststreckenspannung, des Laststromes sowie der Lade- und Entladeströme beim leitenden und sperrenden Ansteuern eines in Reihe zu einer ohmschen Last geschalteten Halbleiterschaltelements,
Fig. 3 Schaltungsanordnung mit einem in Reihe zu einer Last geschalteten Halbleiterschaltelement und einer Ansteuerschaltung gemäß einer ersten Ausführungsform für das Halbleiterschaltelement,
Fig. 4 Veranschaulichung der Pegel der Eingangs- und Ausgangssignale der Ansteuerschaltung nach Fig. 3,
Fig. 5 Schaltungsanordnung mit einem in Reihe zu einer Last geschalteten Halbleiterschaltelement und einer Ansteuerschaltung gemäß einer zweiten Ausführungsform für das Halbleiterschaltelement,
Fig. 6 Veranschaulichung der Pegel der Eingangs- und Ausgangssignale der Ansteuerschaltung nach Fig. 5.
In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.
Das erfindungsgemäße Verfahren wird zunächst anhand der zeitlichen Verläufe der Laststreckenspannung, des Laststromes sowie der Lade- und Entladeströme beim Ansteuern eines in Reihe zu einer Last geschalteten Halbleiterschaltelements erläutert, wobei in Fig. 1 eine in Reihe zu dem Halbleiterschaltelement geschaltete induktive Last und in Fig. 2 eine in Reihe zu dem Halbleiterschaltelement geschaltete ohmsche Last vorhanden ist.
Die Fig. 3 und 5 zeigen jeweils solche Reihenschaltungen mit einem als MOS-Transistor LS ausgebildeten Halbleiterschaltelement, zu dessen Drain-Source-Strecke D-S eine induktive Last L mit einer Freilaufdiode FD in Reihe geschaltet ist. Über der Reihenschaltung mit der Last L, FD und dem Transistor LS liegt eine Versorgungsspannung VBAT an. Die Laststreckenspannung (Drain-Source-Spannung) des Transistors ist mit VOUT bezeichnet. Der Leistungstransistor LS dient zum Schalten der Last, wobei zur leitenden Ansteuerung des Leistungstransistors LS dessen Gate-Elektrode G mit einem vorgegebenen Ladestrom IL aufgeladen wird und wobei zur sperrenden Ansteuerung des Leistungstransistors LS dessen Gate-Elektrode G mit einem vorgegebenen Entladestrom IE entladen wird. Die Dimensionierung der Lade- und Entladeströme ist maßgeblich für die Steilheit der Schaltflanken der Ausgangspannung VOUT und des Ausgangstromes IOUT und damit die wichtigste Einflussgröße für eine EMV-verträgliche Ansteuerung des Leistungstransistors LS.
Fig. 1 zeigt untereinander die zeitlichen Verläufe eines Schaltsignals SS, welches vorgibt, ob der Leistungstransistor LS leiten oder sperren soll, der Laststreckenspannung VOUT des Leistungstransistors LS, des Laststreckenstromes IOUT des Leistungstransistors LS, des Ladestromes IL und des Entladestromes IE bei der Ansteuerung eines Transistors LS, der in Reihe zu einer induktiven Last geschaltet ist. Entsprechende Zeitverläufe für das Schalten eines in Reihe zu einer ohmschen Last geschalteten Transistors sind in Fig. 2 untereinander dargestellt.
Bei dem erfindungsgemäßen Verfahren ist zur leitenden Ansteuerung des Leistungstransistors LS vorgesehen, zunächst einen ersten Ladestrom IL1 zur Verfügung zu stellen. Dieser Ladestrom setzt zu einem Zeitpunkt t1 ein, zu welchem das Schaltsignal auf einen High-Pegel wechselt. Die Gate-Elektrode G des Leistungstransistors S wird solange mit diesem ersten Ladestrom IL1 geladen, bis die Ausgangsspannung VOUT auf den Wert einer Schwellenspannung VBATx abgesunken ist, die zwischen 20% und 80% der Versorgungsspannung VBAT, vorzugsweise zwischen 40% und 60% der Versorgungsspannung VBAT, beträgt.
Ab Erreichen dieser Schwelle zu einem Zeitpunkt t2 wird die Gate-Elektrode G mit einem zweiten Ladestrom IL2 geladen, der größer als der erste Ladestrom IL1 ist. Dieser Ladestrom IL2 sinkt gegen Ende des Ladevorgangs zwangsweise ab, wenn der Leistungstransistor LS vollständig leitet und die Gate- Kapazität des Leistungstransistors LS vollständig aufgeladen ist.
Das erfindungsgemäße Verfahren bewirkt einen annäherungsweise geradlinigen Verlauf der Ausgangsspannung VOUT zwischen einem oberen Spannungswert der Ausgangsspannung VOUT in gesperrtem Zustand und einem unteren Wert der Ausgangsspannung VOUT bei vollständig leitendem Zustand des Leistungstransistors LS, wobei der obere Wert der Ausgangsspannung VOUT bei einer induktiven Last oberhalb des Wertes der Versorgungsspannung VBAT liegen kann.
Die in den Fig. 1 und 2 gestrichelt eingezeichneten Verläufe der Ausgangsspannung VOUT zeigen zeitliche Verläufe, bei Anlegen eines konstanten Ladestromes an die Gate- Elektrode G. Der Ausgangsspannungsverlauf VOUT verläuft dabei im Idealfall exponentiell, das heißt zunächst steil und dann zunehmend flacher, wobei der gestrichelt dargestellte Verlauf in etwa dem Verlauf entspricht, der bei einem Ladestrom erreicht wird, der zwischen dem ersten Ladestrom IL1 und dem zweiten Ladestrom IL2 liegt. Bei dem erfindungsgemäßen Verfahren verläuft die Spannung in den einzelnen Abschnitten auch exponentiell, ist jedoch im ersten Abschnitt wegen des geringeren Ladestromes IL1 abgeflacht und im zweiten Abschnitt wegen des größeren Ladestromes IL2 versteilert, so dass der daraus resultierende Spannungsverlauf weitgehend innerhalb eines Bereiche verläuft, der durch zwei parallele, in den Figuren gestrichelt eingezeichnete Geraden mit gleichen Steigung verläuft, so dass der Spannungsverlauf als gute Annäherung an einen linearen Spannungsverlauf zwischen den Extremwerten der Ausgangsspannung VOUT angesehen werden kann.
Wie aus Fig. 1 ersichtlich ist, ist bei einer induktiven Last der Ausgangsstrom IOUT bei der leitenden Ansteuerung des Transistors LS bereits annäherungsweise auf seinen Maximalwert angestiegen, wenn die Laststreckenspannung VOUT des Leistungstransistors LS den Wert der Versorgungsspannung VBAT erreicht. Der Anstieg des Laststromes IOUT erfolgt damit vollständig innerhalb des Zeitintervalls, innerhalb dessen der Leistungstransistor LS mit dem ersten Ladestrom IL1 geladen wird. Die Steilheit dieses Stromanstieges ist abhängig von dem Ladestrom IL1, wobei der Stromanstieg um so langsamer verläuft, um so geringer der Ladestrom IL1 ist.
Zum Sperren des Leistungstransistors LS wird ab einem Zeitpunkt t4, ab dem das Schaltsignal SS einen Low-Pegel annimmt, mit einem ersten Ladestrom IE1 entladen, bis die Laststreckenspannung VOUT zu einem Zeitpunkt t5 den Wert einer Schwellenspannung VBATx erreicht, die zwischen 20% und 80% der Versorgungsspannung VBAT, vorzugsweise zwischen 40% und 60% der Vorsorgungsspannung VBAT, liegt. Diese Schwellenspannung VBATx der Laststreckenspannung VOUT beim Abschalten des Leistungstransistors kann mit der Schwellenspannung beim Einschalten des Leistungstransistors übereinstimmen. Nach dem Erreichen der Schwellenspannung VBATx wird ein zweiter Entladestrom IE2 zur Verfügung gestellt, der kleiner ist als der erste Entladestrom IE1. Dieser zweite Entladestrom IE2 sinkt gegen Ende des Entladevorgangs zwangsweise ab, nachdem der Leistungstransistor LS vollständig sperrt, dessen Gate- Kapazität also vollständig entladen wurde.
Der Betrag des ersten Ladestroms IL1 kann mit dem Betrag des zweiten Entladestroms IE2 und der Betrag des zweiten Ladestroms IL2 kann mit dem Betrag des ersten Entladestroms IE1 übereinstimmen.
Bei dem erfindungsgemäßen Verfahren zum Sperren des Leistungstransistors LS wird, - wie auch bei der leitenden Ansteuerung - ein annäherungsweise linearer Verlauf zwischen dem Minimalwert und dem Maximalwert der Laststreckenspannung VOUT erreicht. Gestrichelt eingezeichnet ist in den Fig. 1 und 2 der zeitliche Verlauf der Ausgangsspannung VOUT bei Entladen der Gate-Kapazität mit einem konstanten Entladestrom, der zwischen dem ersten Entladestrom IE1 und dem zweiten Entladestrom IE2 liegt.
Demgegenüber ist der zeitliche Verlauf bei dem erfindungsgemäßen Verfahren im ersten Abschnitt durch den größeren Entladestrom IE1 versteilert und im zweiten Abschnitt durch den kleineren Entladestrom IE2 abgeflacht, so dass die beiden jeweils für sich exponentiellen Abschnitte weitgehend innerhalb zweiter paralleler Geraden mit gleicher Steigung liegen, die in den Figuren gestrichelt benachbart zu dem Verlauf der Ausgangsspannung VOUT dargestellt sind.
Der Laststrom IOUT beginnt bei Ansteuerung einer induktiven Last erst dann abzusinken, wenn die Laststreckenspannung VOUT den Wert der Vorsorgungsspannung VBAT erreicht, bzw. diesen übersteigt.
Durch den annäherungsweise linearen Verlauf der Ausgangsspannung VOUT sowohl bei der leitenden als auch bei der sperrenden Ansteuerung des Leistungstransistors LS wird eine beim Schalten entstehende elektromagnetische Störstrahlung gegenüber einem exponentiellen Verlauf vermindert.
Bei einer Ausführungsform des erfindungsgemäßen Verfahrens ist vorgesehen, bei der leitenden Ansteuerung des Transistors LS die Gate-Kapazität zunächst mit einem großen Ladestrom IL3 zu laden, der größer als der erste Ladestrom IL1 und auch größer als der zweite Ladestrom IL2 ist. Dieser Ladestrom IL3 wird solange angelegt, bis der Laststrom IOUT den Wert eines Referenzstromes IREF übersteigt, der anzeigt, dass der Leistungstransistor LS zu leiten beginnt. Erst dann wird der kleinere erste Laststrom IL1 angelegt, bis die Ausgangsspannung VOUT den Wert der Referenzspannung VBATx erreicht. Der zeitliche Verlauf dieses größeren Ladestromes IL3 ist strichpunktiert in Fig. 1 eingezeichnet, wobei sich bei Verwendung eines anfänglich großen Ladestromes, bis der Transistor zu leiten beginnt, die Gesamtzeit ab dem Zeitpunkt t1 bis zum vollständigen Sperren des Leistungstransistors LS verringert, was in Fig. 1 jedoch nicht dargestellt ist.
Entsprechend wird beim Sperren des Leistungstransistors LS dessen Gate-Kapazität zunächst mit einem großen Entladestrom IE3 entladen, der größer als der erste Entladestrom IE1 ist, bis die Ausgangsspannung den Wert einer Referenzspannung VREF erreicht. Erst dann wird mit dem ersten Entladestrom IE1 entladen, der kleiner als der anfängliche Entladestrom IE3 ist. Der anfänglich große Entladestrom IE3, der angelegt wird, bis der Leistungstransistor zu leiten beginnt, bewirkt, eine Verkürzung der Gesamtschaltzeit, was in Fig. 1 und in Fig. 2 jedoch nicht dargestellt ist.
Der Verlauf der Ausgangsspannung VOUT bei Ansteuerung einer Ohmschen Last, der in Fig. 2 dargestellt ist, entspricht im Wesentlichen dem zeitlichen Verlauf bei Ansteuerung einer induktiven Last, wobei selbstverständlich die Ausgangsspannung VOUT bei einer ohmschen Last den Wert der Versorgungsspannung VBAT nicht übersteigen kann.
Wesentliche Unterschiede ergeben sich bei den Lastströmen. Bei der induktiven Last steigt der Strom bereits annäherungsweise auf seinen Maximalwert an, bevor die Laststreckespannung VOUT unter den Wert der Versorgungsspannung VBAT absinkt, und bei Sperren des Leistungstransistors LS sinkt der Laststrom IOUT erst dann an, wenn die Laststreckenspannung VOUT bereits über den Wert der Versorgungsspannung VBAT angestiegen ist.
Im ohmschen Fall stehen die Laststreckenspannung VOUT und die Ausgangsspannung IOUT unmittelbar zueinander in Beziehung, wobei für die Ausgangsspannung IOUT gilt:

IOUT = (VBAT - VOUT)/R,

wobei R der Widerstandswert der ohmschen Last ist. Die Beträge der für eine EMV-Störstrahlung maßgeblichen Steigung der Laststreckenspannung VOUT und des Laststromes IOUT sind damit proportional zueinander, wobei die Steigung der Ausgangspannung VOUT bei dem erfindungsgemäßen Verfahren annäherungsweise linear verläuft.
Fig. 3 zeigt neben der Reihenschaltung des Halbleiterschalters LS und der Last L, FD eine Ansteuerschaltung zur Ansteuerung des Leistungstransistors LS mittels des erfindungsgemäßen Verfahrens. Die Ansteuerschaltung umfasst erste und zweite Stromquellen I1, I2, die zwischen ein oberes Logikpotential VCC und den Gate-Anschluss G des Leistungstransistors LS geschaltet sind. Weiterhin sind eine dritte und eine vierte Stromquelle I3, I4, vorhanden, die zwischen den Gate- Anschluss G und ein unteres Logikpotential, das dem Bezugspotential GND entspricht, geschaltet sind. Die Stromquellen I3 bis 14 sind angesteuert durch eine Ansteuerlogik 10, der das Schaltsignal SS und ein von einer als Komparator ausgebildeten Vergleicheranordnung K1 bereitgestelltes Vergleichssignal KS1 zugeführt sind. Der Komparator K1 vergleicht die Laststreckenspannung des Leistungstransistors LS mit einer Referenzspannung VBATx. Der Leistungstransistor LS funktioniert in dem Ausführungsbeispiel gemäß Fig. 3 als Low-Side- Schalter, ist also zwischen die Last und ein unteres Versorgungspotential, bzw. Bezugspotential GND, geschaltet. Die Referenzspannung VBATx wird in dem Beispiel durch einen Spannungsteiler R1, R2 bereitgestellt, der zwischen das obere Versorgungspotential VBAT und das untere Vorsorgungspotential GND geschaltet ist. Der Spannungsteiler mit den beiden Widerständen R1, R2 ist derart ausgebildet, dass die Referenzspannung VBATx einen Wert aufweist, der zwischen 20% und 80% der Versorgungsspannung VBAT, und vorzugsweise zwischen 40% und 60% der Versorgungsspannung VBAT, liegt.
Bei einer nicht näher dargestellten Ausführungsform ist einer der beiden Widerstände des Spannungsteilers variabel, um dadurch die Referenzspannung VBATx einstellen zu können. Die Einstellung dieses Widerstandes kann dabei abhängig von der angeschlossenen Last erfolgen, um dadurch die Referenzspannung lastabhängig einstellen zu können, wie dies bei einer Ausführungsform der Erfindung vorgesehen ist.
Die Ansteuerlogik 10 stellt ein Ansteuersignal L1 für die erste Stromquelle I1, ein Ansteuersignal L2 für die zweite Stromquelle I2, ein Ansteuersignal E1 für die dritte Stromquelle I3 und ein Ansteuersignal E2 für die vierte Stromquelle I4 abhängig von dem Vergleichssignal KS1 und dem Schaltsignal SS zur Verfügung.
Die Funktionsweise der Ansteuerlogik 10 wird im Folgenden anhand der Logiktabelle in Fig. 4 erläutert, wobei im linken Teil der Logiktabelle Werte des Schaltsignals SS und des Vergleichsignals KS1 und im rechten Teil Werte der Ausgangsignale L1, L2, E1, E2 dargestellt sind. Es wird davon ausgegangen, dass die jeweilige Stromquelle angesteuert ist, wenn deren Ansteuersignal L1, L2, E1, E2 den Wert einer logischen 1 annimmt und dass die jeweilige Stromquelle nicht angesteuert ist, wenn deren Ansteuersignal den Wert einer logischen 0 annimmt.
Die Vergleicheranordnung K1 ist so ausgebildet, das dass Vergleichsignal KS1 den Wert einer logischen 1 annimmt, solange die Laststreckenspannung VOUT kleiner als die Referenzspannung VBATx ist. Das Schaltsignal SS weist eine logische 1 auf, wenn der Transistor LS leitend angesteuert werden soll und weist eine logische 0 auf, wenn der Transistor gesperrt werden soll.
Die erste Stromquelle I1 wird angesteuert, um den ersten Entladestrom IL1 an den Gate-Anschluss G zu liefert, wenn das Schaltsignal SS eine logische 1 annimmt und das Vergleichssignal KS1 ebenfalls eine logische 1 annimmt, wenn also die Ausgangsspannung VOUT unterhalb der Referenzspannung VBATx liegt. Die Stromquelle I2 wird angesteuert, um den zweiten Ladestrom IL2 zu liefern, wenn das Schaltsignal eine logische 1 aufweist und das erste Vergleichssignal KS1 eine logische 0 aufweist. Zur Ansteuerung der zweiten Stromquelle I2 ist auch denkbar, diese jeweils mit dem invertierten Ansteuersignal der ersten Stromquelle I1 anzusteuern. Entsprechend kann die erste Stromquelle I1 mit dem invertierten Ansteuersignal der Stromquelle I2 angesteuert werden.
Die Gate-Kapazität des Leistungstransistors LS wird entladen, wenn das Schaltsignal eine logische 0 annimmt, wobei die dritte Stromquelle I3 angesteuert wird, um den ersten Entladestrom IE1 zu liefern, wenn das Vergleichssignal KS1 eine logische 0 annimmt, wenn die Laststreckenspannung VOUT also unterhalb der Schwellenspannung VBATx liegt. Nimmt das Vergleichssignal KS1 den Wert einer logischen 1 an, so wird die vierte Stromquelle I4 angesteuert, um die Gate-Kapazität mit dem zweiten Entladestrom IE2 zu entladen.
Eine Ansteuerlogik mit den Ansteuersignalen SS und KS1 und den Ausgangssignalen L1, L2, E1, E2, die der in Fig. 4 dargestellten Logiktabelle genügt, kann mittels üblicher Logikgatter auf beliebige Weise realisiert werden.
Fig. 5 zeigt eine weitere Ausführungsform einer Ansteuerschaltung, bei welcher eine fünfte Stromquelle I5 zwischen das positive Logikpotential VCC und den Gate-Anschluss G und eine sechste Stromquelle I6 zwischen den Gate-Anschluss G und das untere Logikpotential GND geschaltet sind. Die Ansteuerschaltung weist weiterhin eine zweite Vergleicheranordnung K2 auf, der ein von dem Laststrom IOUT abhängiges, von einer Strommessanordnung A erzeugtes Signal SIOUT sowie ein Referenzsignal IREF zugeführt sind. Die zweite Vergleicheranordnung K2 stellt ein zweites Vergleichssignal KS2 für eine Ansteuerlogik 12 zur Verfügung, die gegenüber der Ansteuerlogik 10 in Fig. 4 einen zusätzlichen Eingang und zwei zusätzliche Ausgänge aufweist.
Weiterhin ist eine dritte Vergleicheranordnung K3 vorhanden, die die Laststreckenspannung VOUT mit einer weiteren Referenzspannung VREF vergleicht. Diese dritte Vergleicheranordnung K3 stellt ein drittes Vergleichssignal KS3 zur Verfügung. Zur Ansteuerung der fünften Stromquelle I5 stellt die Ansteuerlogik ein Ansteuersignal L3 und zur Ansteuerung der sechsten Stromquelle I6 stellt die Ansteuerlogik 12 ein Ansteuersignal E3 zur Verfügung.
Die Ansteuerung der fünften Stromquelle I5 beim "Einschalten" des Leistungstransistors LS erfolgt abhängig von dem Schaltsignal SS, dem ersten Vergleichssignal KS1 und dem zweiten Vergleichssignal KS2, wobei das zweite Vergleichssignal KS2 eine logische 0 annimmt, solange das von dem Laststrom IOUT abhängige Signal SIOUT unterhalb des Referenzwertes IREF liegt.
Die Ansteuerung der für das Einschalten des Leistungsschalters LS verantwortlichen Stromquellen I1, I2, I3 anhand der Ansteuerlogik 10 wird anhand der in Fig. 6a dargestellten Logiktabelle deutlich, wobei das Einschalten dadurch gekennzeichnet ist, dass das Schaltsignal SS eine logische 1 annimmt. Unabhängig von dem Wert des ersten Vergleichsignals KS1 wird die fünfte Stromquelle I5 angesteuert, um den Ladestrom IL3 zur Verfügung zu stellen, solange das zweite Vergleichssignal KS2 den Wert einer logischen 0 annimmt. Übersteigt der Laststrom IOUT eine vorgegebene Schwelle, nimmt das zweite Vergleichssignal KS2 also den Wert einer logischen 1 an, so wird die fünfte Stromquelle I5 abgeschaltet und die ersten und zweiten Stromquelle I1, I2 werden in der oben erläuterten Weise abhängig von dem Schaltsignal SS und dem ersten Vergleichsignal KS1 angesteuert.
Die Funktionsweise der Ansteuerlogik 12 beim Abschalten des Leistungsschalters LS wird anhand der in Fig. 6b dargestellten Logiktabelle deutlich, wobei das Abschalten dadurch gekennzeichnet ist, dass das Schaltsignal SS eine logische 0 annimmt. Die sechste Stromquelle I6 wird angesteuert, um die Gate-Kapazität mit dem dritten Entladestrom I3 zu entladen, solange das dritte Vergleichssignal KS3 eine logische 0 annimmt, solange die Laststreckenspannung beziehungsweise Ausgangsspannung VOUT unterhalb des Referenzwertes VREF liegt. Danach wird die sechste Stromquelle I6 über das Ansteuersignal E3 abgeschaltet und die Ansteuerung der dritten und vierten Stromquelle erfolgt abhängig von dem Schaltsignal SS und dem ersten Vergleichssignal KS1 in der oben bereits erläuterten Weise. Bezugszeichenliste 10, 12 Ansteuerlogik
D Drain-Anschluss
E1, E2, E3 Ansteuersignale
FD Freilaufdiode
G Gate-Anschluss
GND Bezugspotential
I1, I2, I5 Stromquellen
I3, I4, I6 Stromquellen
IE, IE1, IE2, IE3 Entladeströme
IL, IL1, IL2, IL3 Ladeströme
IOUT Laststrom
IREF Referenzstrom
K1, K2, K3 Komparatoren
KS1 erstes Vergleichsignal
KS2 zweites Vergleichssignal
KS3 drittes Vergleichsignal
L induktive Last
L1, L2, L3 Ansteuersignale
LS Leistungstransistor
S Source-Anschluss
SIOUT Laststromabhängiges Signal
SS Schaltsignal
VBAT Versorgungspotential
VBATx Schwellenspannung
VCC Logikpotential
VOUT Laststreckenspannung
VREF Schwellenspannung

Claims

1. Verfahren zur Ansteuerung eines Halbleiterschaltelements (LS), das einen Steueranschluss (G) und eine Laststrecke (D-S) aufweist, wobei die Laststrecke (D-S) in Reihe zu einer Last (L, FD)) geschaltet und eine Versorgungsspannung (VBAT) über der Reihenschaltung anliegt, mit folgenden Verfahrensschritten zur leitenden Ansteuerung des Halbleiterschaltelements:

- Bereitstellen eines ersten Ladestroms (IL1) an dem Steueranschluss (G)

- Bereitstellen eines zweiten Ladestroms (IL2) an dem ersten Steueranschluss (G), der größer als der erste Ladestrom (IL1) ist, wenn eine über der Laststrecke (D-S) anliegende Spannung (UOUT) einen ersten Schwellenwert (VBATx) unterschreitet, wobei der Schwellenwert zwischen 20% und 80% der Versorgungsspannung (UBAT) beträgt.

2. Verfahren nach Anspruch 1, bei dem der erste Schwellenwert zwischen 40% und 60% der Versorgungsspannung (VBAT) beträgt.

3. Verfahren nach Anspruch 1 oder 2, bei dem der erste Schwellenwert abhängig von der Last variabel ist.

4. Verfahren nach einem der vorangehenden Ansprüche, bei dem vor dem Bereitstellen des ersten Ladestroms (IL1) ein dritter Ladestrom (IL3) bereitgestellt wird, bis ein die Laststrecke (D-S) des Halbleiterschaltelements durchfließender Strom eine erste Stromschwelle (IREF) überschritten hat.

5. Verfahren zur Ansteuerung eines Halbleiterschaltelements (LS), das einen Steueranschluss (G) und eine Laststrecke (D-S) aufweist, wobei die Laststrecke (D-S) in Reihe zu einer Last (L, FD)) geschaltet und eine Versorgungsspannung (VBAT) über der Reihenschaltung anliegt, mit folgenden Verfahrensschritten zur sperrenden Ansteuerung des Halbleiterschaltelements:

- Bereitstellen eines ersten Entladestroms (IE1) an dem Steueranschluss (G),

- Bereitstellen eines zweiten Entladestroms (IE2) an dem ersten Steueranschluss (G), der kleiner als der erste Entladestrom (IE1) ist, wenn eine über der Laststrecke (D-S) anliegende Spannung (Uout) einen ersten Schwellenwert (US2) überschreitet, wobei der Schwellenwert (VBATx) zwischen 20% und 80% der Versorgungsspannung (VBAT) beträgt.

6. Verfahren nach Anspruch 5, bei dem der Schwellenwert (VBATx) zwischen 40% und 60% der Versorgungsspannung (VBAT) beträgt.

7. Verfahren nach Anspruch 5 oder 6, bei dem der Schwellenwert (VBATx) abhängig von der Last (L, FD) variabel ist.

8. Verfahren nach einem der vorangehenden Ansprüche, bei dem vor dem Bereitstellen des ersten Entladestroms (IE1) ein dritter Ladestrom (IE3 bereitgestellt wird, bis ein über der Laststrecke (D-S) des Halbleiterschaltelements anliegende Spannung einen zweiten Schwellenwert (VREF) überschritten hat.

9. Schaltungsanordnung mit einem in Reihe zu einer Last geschalteten Halbleiterschaltelement (LS), das einen Steueranschluss (G) und eine Laststrecke (D-S) aufweist, wobei die Reihenschaltung an eine Versorgungsspannung angeschlossen ist, und mit einer Ansteuerschaltung, die folgende Merkmale aufweist:

- eine erste und zweite Stromquelle (I1, I2), die zwischen ein erstes Logikpotential (VCC) und den Steueranschluss (G) geschaltet sind,

- eine dritte und eine vierte Stromquelle (I3, I4), die zwischen den Steueranschluss und ein zweites Logikpotential geschaltet sind,

- eine Ansteuerlogik (10; 12) mit Ausgängen, die die Stromquellen (I1, I2, I3, I4) ansteuern, und mit einem Eingang zur Zuführung eines Schaltsignals,

- eine Vergleicheranordnung (K1), der ein von einer Spannung über der Laststrecke (D-S) des Halbleiterschaltelements abhängiges Signal zugeführt ist und der ein Referenzsignal (VBATx) zugeführt ist, dessen Wert zwischen 20% und 80% der Versorgungsspannung (VBAT) beträgt, und die ein Vergleichssignal (KS1) zur Verfügung stellt, das der Ansteuerlogik zugeführt ist, wobei die Ansteuerlogik die Stromquellen (I1, I2, I3, I4) abhängig von dem Schaltsignal und dem Vergleichssignal ansteuert.

10. Schaltungsanordnung nach Anspruch 9, bei der die Ansteuerschaltung folgende weitere Merkmale aufweist:

- eine fünfte Stromquelle, die zwischen das erste Logikpotential (VCC) und den Steueranschluss (G) geschaltet ist,

- eine zweite Vergleicheranordnung (K2), der ein von dem Laststrom (IOUT) abhängiges Signal (SIOUT) und ein Referenzsignal (IREF) zugeführt sind und die ein zweites Vergleichssignal (KS2) bereitstellt, wobei das zweite Vergleichssignal (KS2) der Ansteuerlogik (12) zugeführt ist, wobei die Ansteuerlogik die fünfte Stromquelle (I5) abhängig von dem Schaltsignal (SS) und dem zweiten Vergleichssignal (KS2) ansteuert.

11. Schaltungsanordnung nach Anspruch 9 oder 10, bei der die Ansteuerschaltung folgende weitere Merkmale aufweist:

- eine sechste Stromquelle (I6), die zwischen den Steueranschluss (G) und das zweite Logikpotential (GND) und geschaltet ist,

- eine dritte Vergleicheranordnung (K2), der ein von der Ausgangsspannung (VOUT) abhängiges Signal und ein Referenzsignal (VREF) zugeführt sind und die ein drittes Vergleichssignal (KS3) bereitstellt, wobei das dritte Vergleichssignal (KS3) der Ansteuerlogik (12) zugeführt ist und die Ansteuerlogik die sechste Stromquelle (I6) abhängig von dem Schaltsignal (SS) und dem dritten Vergleichssignal (KS3) ansteuert.