-
Die
vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines
vergrabenen leitenden Anschlusses an einen Grabenkondensator und
einer Speicherzelle mit einem solchen Anschluss.
-
In
Halbleiterspeichern, insbesondere in dynamischen Schreib-Lese-Speichern mit
wahlfreiem Zugriff (DRAMs) werden vorwiegend 1-Transistor-Speicherzellen
eingesetzt, die sich aus einem Auswahltransistor und einem Speicherkondensator zusammen
setzen, wobei die Information im Speicherkondensator in Form elektrischer
Ladungen gespeichert wird.
-
Der
Halbleiterspeicher besteht dabei in der Regel aus einer Matrix von
solchen Speicherzellen, welche in Form von Zeilen und Spalten verschaltet sind. üblicherweise
werden die Zeilenverbindungen als Wortleitungen und die Spaltenverbindungen
als Bitleitungen bezeichnet. Der Auswahltransistor und der Speicherkondensator
der Speicherzelle sind dabei so miteinander verbunden, dass bei
Ansteuerung des Auswahltransistors über eine Wortleitung die Ladung
des Speicherkondensators über
eine Bitleitung ein- und ausgelesen werden kann.
-
Schwerpunkt
bei der Technologieentwicklung von Speicherzellen ist der Speicherkondensator. Um
eine ausreichende Speicherkapazität bei der von Technologiegeneration
zu Technologiegeneration ständig
abnehmenden Speicherzellenfläche
zu gewährleisten,
wurden Speicherkondensatoren entwickelt, die die dritte Dimension
nutzen. Ein solcher dreidimensionaler Speicherkondensator ist der
Grabenkondensator, auch als Deep-Trench-Kondensator
bezeichnet, bei dem in einem Halbleitersubstrat um einen unteren
Grabenbereich herum eine erste äu ßere Kondensatorelektrode
ausgebildet ist, die durch eine dielektrische Schicht von einer
zweiten inneren Kondensatorelektrode im Graben getrennt wird.
-
Der
Auswahltransistor der Speicherzelle ist üblicherweise als planarer Feldeffekttransistor
neben dem Grabenkondensator angeordnet und weist zwei Elektrodenbereiche
im Halbleitersubstrat auf, zwischen denen ein Kanalbereich ausgebildet
ist, der über
eine Isolatorschicht von einer darüber angeordneten Gate-Elektrode
getrennt ist. Die innere Kondensatorelektrode des Grabenkondensators
ist dabei über
einen vergrabenen leitenden Anschluss, einen sogenannten Buried-Strap-Kontakt,
mit dem benachbarten Elektrodenbereich des Auswahltransistors verbunden.
-
Mit
zunehmender Strukturverkleinerung der Speicherzellen werden immer
höhere
Anforderungen an die geometrischen Verhältnisse der Zellstruktur, an
die technologische Prozessführung,
sowie an die elektrische Performance des Speicherkondensators und
des Auswahltransistors gestellt. Dies gilt insbesondere auch für die Auslegung
des vergrabenen leitenden Anschlusses zur Anbindung der inneren
Kondensatorelektrode des Grabenkondensators an den einen Elektrodenbereich
des Auswahltransistors. Der vergrabene leitende Anschluss wird in
der Regel durch Ausdiffusion von Dotierstoffatomen aus der inneren
Kondensatorelektrode in das angrenzende Halbleitersubstrat erzeugt.
-
Hierbei
wird im Allgemeinen so vorgegangen, dass ein Isolationskragen, der
die innere Kondensatorelektrode vom umgebenden Halbleitersubstrat
trennt, in dem zur Ausbildung des vergrabenen Anschlusses vorgesehenen
Bereich entfernt und anschließend
der Graben wieder mit einem einen Dotierstoff enthaltenden Material,
vorzugsweise dem Material der inneren Kondensatorelektrode, aufgefüllt wird.
Durch einen anschließenden
Aufheizprozess, der auch im Rahmen der Ausbildung der weiteren Bauelemente
der Speicherzelle erfolgen kann, wird dann Dotierstoff aus dem Füllmaterial
im Graben in das angrenzende Halbleitersubstrat isotrop ausdiffundiert.
-
Durch
die fortschreitende Miniaturisierung der Speicherzelle rückt jedoch
die Grenzfläche
zwischen dem vergrabenen leitenden Anschluss und der inneren Kondensatorelektrode
immer näher
an den Kanalbereich des Auswahltransistors heran, so dass sich die
Gefahr von Kurzschlüssen
ergibt. Weiterhin wird durch die Strukturverkleinerung, und das
Heranrücken
der inneren Kondensatorelektrode des Grabenkondensators an den Bitleitungskontakt
des Auswahltransistors die effektive Transistorlänge verkürzt, so dass beim Schaltvorgang
des Transistors insbesondere auch im Bereich der Grenzfläche zwischen der
inneren Kondensatorelektrode und dem vergrabenen leitenden Anschluss
hohe elektrische Felder entstehen, die zu verstärkten Leckströmen führen.
-
Die
zunehmende Miniaturisierung sorgt außerdem für höhere Anforderungen an die Überlagerungsgenauigkeit
der einzelnen Prozessschritte zur Ausbildung der Bauelemente der
Speicherzelle. Hierbei schränkt
der vergrabene leitende Anschluss zur Anbindung der inneren Kondensatorelektrode
an den benachbarten Elektrodenbereich des Auswahltransistors das
Prozessfenster für
die Ausrichtung der Gate-Elektrode des Auswahltransistors in Bezug
auf den Grabenkondensator stark ein, da der sich bis zur Halbleiteroberfläche erstreckende
vergrabene leitende Anschluss die Position des angeschlossenen Elektrodenbereichs
des Auswahltransistors genau vorgibt und so Lagefehler der Gate-Elektrode
zu sehr hohen elektrischen Feldern beim Schalten des Auswahltransistors
und damit verstärkten
Leckströmen führen können.
-
Aufgabe
der vorliegenden Erfindung ist es, ein Verfahren zum Herstellen
eines vergrabenen leitenden Anschlusses an einen Grabenkondensator und
einer Speicherzelle mit einem solchen Anschluss bereitzustellen,
mit der sich der Abstand der Grenzfläche zwischen der inneren Kondensatorelektrode und
dem vergrabenen leitenden Anschluss zu einem Auswahltransistor flexibel
einstellen lässt.
-
Dies
wird erfindungsgemäß mit einem
Verfahren zum Herstellen eines vergrabenen leitenden Anschlusses
an einen Grabenkondensator in einem Halbleitersubstrat gemäß Anspruch
1 und ein Verfahren zum Herstellen einer Speicherzelle in einem Halbleitersubstrat
gemäß Anspruch
2 gelöst.
-
Erfindungsgemäß wird der
vergrabene leitende Anschluss an einen Grabenkondensator so ausgebildet,
dass eine Kontaktfläche
zwischen einer im Graben des Grabenkondensators angeordneten, einen
Dotierstoff enthaltenden leitenden Materialschicht mit dem Halbleitersubstrat
zwischen einer ersten und einer zweiten vorgegebenen Grabentiefe bereitgestellt
wird, dann Dotierstoff aus der den Dotierstoff enthaltenden leitenden
Materialschicht in den an die Kontaktfläche angrenzenden Bereich des Halbleitersubstrats
ausdiffundiert wird, um den vergrabenen leitenden Anschluss in dem
Halbleitersubstrat auszubilden, anschließend die den Dotierstoff enthaltende
leitende Materialschicht in den Graben bis zu einer dritten Grabentiefe,
die zwischen der ersten und der zweiten Grabentiefe liegt, zurückgeätzt wird,
und schlussendlich der Graben mit einer Isolatorschicht abgedeckt
wird.
-
Mit
dieser erfindungsgemäßen Vorgehensweise
besteht die Möglichkeit,
die Lage der Grenzfläche
zwischen dem vergrabenen leitenden Anschluss und der inneren Kondensatorelektrode
unabhängig von
der senkrechten Ausdehnung des vergrabenen leitenden Anschlusses
im Halbleitersubstrat einzustellen. Die Grenzfläche kann dabei insbesondere gegenüber der
Halbleiteroberfläche
zurückgezogen werden,
so dass sich ein vergrößerter Abstand
zwischen der Grenzfläche
und damit der inneren Kondensatorelektrode des Grabenkondensators
und einem Kanalbereich eines benachbarten Auswahltransistors ergibt.
Dies ist insbesondere bei neueren Speicherzellen-Layouts vorteilhaft,
bei denen sich die Gate-Elektrode im Unterschied zu herkömmlichen
planaren Auswahltransistoren in das Halbleitersubstrat hinein erstreckt.
Weiterhin kann durch das Zurückziehen
der Grenzfläche
zwischen der inneren Kondensatorelektrode und dem leitenden Anschluss in
das Halbleitersubstrat die effektive Transistorlänge vergrößert und damit die Leckströme im Auswahltransistor,
die sich bei verkürzten
Transistorlängen aufgrund
der beim Schaltvorgang entstehenden hohen elektrischen Felder ergeben,
verringert werden.
-
Die
Erfindung wird anhand der beigefügten Zeichnungen
näher erläutert. Es
zeigen:
-
1 ein
Schaltbild einer dynamischen Speicherzelle in einem DRAM; und
-
2 bis 9 eine
Ausführungsform
des erfindungsgemäßen Verfahrens
zum Herstellen einer Speicherzelle mit einem vergrabenen leitenden
Anschluss.
-
Die
Erfindung wird anhand einer Prozessfolge zum Ausbilden einer dynamischen
Speicherzelle in einem DRAM-Speicher erläutert. Die Ausbildung der einzelnen
Strukturen der dynamischen Speicherzelle erfolgt dabei vorzugsweise
mithilfe der Siliziumplanartechnik, die aus einer Abfolge von jeweils ganzflächig an
der Oberfläche
eines Siliziumsubstrats wirkenden Einzelprozessen besteht, wobei über geeignete
Maskierungsschichten gezielt eine lokale Veränderung des Siliziumsubstrats
durchgeführt wird.
Bei der DRAM-Speicher-Herstellung wird dabei gleichzeitig eine Vielzahl
von dynamischen Speicherzellen in Matrixform ausgebildet. Im Folgenden
wird die Erfindung jedoch nur hinsichtlich der Ausbildung einer
einzelnen dynamischen Speicherzelle beschrieben.
-
Ein
Schaltbild einer in DRAM-Speichern vorzugsweise eingesetzten 1-Transistor-Speicherzelle ist
in 1 gezeigt ist. Diese 1-Transistor-Speicherzelle
besteht aus einem Speicherkondensator 1 und einem Auswahltransistor 2.
Der Auswahl transistor 2 ist dabei vorzugsweise als Feldeffekttransistor
ausgebildet und weist eine erste Source/Drain-Elektrode 21 und
eine zweite Source/Drain-Elektrode 23 auf, zwischen denen
ein Kanalbereich 2 ausgebildet ist. Über dem Kanalbereich 22 ist
eine Gate-Isolatorschicht 24 und eine Gate-Elektrode 25 angeordnet, die
wie ein Plattenkondensator wirken, mit dem die Ladungsdichte im
Kanalbereich 22 beeinflusst werden kann, um einen stromleitenden
Kanal zwischen der ersten Source/Drain-Elektrode 21 und
der zweiten Source/Drain-Elektrode 23 auszubilden bzw.
zu sperren.
-
Die
zweite Source/Drain-Elektrode 23 des Auswahltransistors 2 ist über eine
Verbindungsleitung an den vergrabenen leitenden Anschluss mit einer
ersten Kondensatorelektrode 11 des Speicherkondensators 1 verbunden.
Eine zweite Kondensatorelektrode 12 des Speicherkondensators 1 wiederum
ist an eine Kondensatorplatte 5 angeschlossen, die vorzugsweise
alles Speicherkondensatoren der DRAM-Speicherzellenanordnung gemeinsam
ist. Die erste Source/Drain-Elektrode 21 des Auswahltransistors 2 ist
weiter mit einer Bitleitung 6 verbunden, um die im Speicherkondensator 1 in
Form von Ladungen gespeicherten Informationen ein- und auslesen
zu können.
Ein Ein- und Auslesevorgang wird dabei über eine Wortleitung 7 gesteuert,
die zugleich die Gate-Elektrode 25 des Auswahltransistors 2 ist,
um durch Anlegen einer Spannung einen stromleitenden Kanal im Kanalbereich 22 zwischen
der ersten Source/Drain-Elektrode 21 und der zweiten Source/Drain-Elektrode 23 des
Auswahltransistors herzustellen.
-
Als
Speicherkondensatoren werden bei dynamischen Speicherzellen bevorzugt
Grabenkondensatoren eingesetzt, da durch die dreidimensionale Struktur
eine wesentliche Verkleinerung der Speicherzellenfläche erreicht
werden kann. Der Auswahltransistor wird in der Regel als planarer
Feldeffekttransistor seitlich an den Grabenkondensator angrenzend
ausgebildet. Aufgrund der fortschreitenden Miniaturisierung werden
solche herkömmlichen
planaren Auswahltransistoren jedoch verstärkt stufig mit einer sich in
das Halbleitersubstrat erstreckenden Gate-Elektrode ausgebildet,
um die effektive Kanallänge
zu vergrößern.
-
Eine
Schwierigkeit bei der fortschreitenden Verkleinerung der Speicherzellenfläche ist
insbesondere die sehr enge Nachbarschaft von Grabenkondensator und
Auswahltransistor, die vor allem die Funktionsfähigkeit des Auswahltransistors
negativ beeinflussen kann. Insbesondere besteht dabei die Gefahr,
dass durch das Heranrücken
der Grenzfläche
zwischen der Kondensatorelektrode und dem vergrabenen leitenden
Anschluss, der die innere Kondensatorelektrode an die eine Source/Drain-Elektrode des Auswahltransistors
anschließt,
an dem Kanalbereich ein Kurzschluss auftreten kann. Weiterhin wird
durch dieses Heranrücken
die effektive Transistorlänge
verkürzt,
was einen nachteiligen Einfluss auf die Performance der Speicherzelle
hat. So können
verstärkte
Leckströme im
ausgeschalteten Zustand des Auswahltransistors auftreten, wodurch
die Haltezeit der Ladung im Grabenkondensator deutlich verkürzt wird.
Außerdem wird
das Transistorschaltverhalten wesentlich verschlechtert.
-
Mit
dem erfindungsgemäßen Verfahren
besteht die Möglichkeit,
die Lage der Grenzfläche
zwischen der Kondensatorelektrode und dem vergrabenen leitenden
Anschluss zur elektrischen Anbindung der Kondensatorelektrode an
die benachbarte Source/Drain-Elektrode des Auswahltransistors unabhängig von
der vertikalen Länge
des vergrabenen leitenden Anschlusses festzulegen und damit diese
Grenzfläche
von der Halbleiteroberfläche
und dem Kanalbereich des Auswahltransistors weg zu verschieben. Hierdurch
kann die effektive Transistorlänge
vergrößert und
damit die elektrischen Felder beim Schalten des Auswahltransistors
und die sich daraus ergebenden Leckströme vermindert werden.
-
Da
sich der erfindungsgemäße vergrabene leitende
Anschluss nicht bis zur Oberfläche
des Halbleitersubstrats erstreckt, wird zusätzlich das Prozessfenster für die Lagegenauigkeit
der Gate-Elektrode des Auswahltransistors in Bezug auf den Grabenkondensator
vergrößert, da
die über
den vergrabenen leitenden Anschluss an die innere Kondensatorelektrode
des Grabenkondensators angeschlossene Source/Drain-Elektrode des
Auswahltransistors zum Ausgleich von Lageungenauigkeiten in Richtung
auf den Grabenkondensator zu verschoben werden kann.
-
Die
Möglichkeit,
die Position der Grenzfläche zwischen
der Kondensatorelektrode des Grabenkondensators und dem vergrabenen
leitenden Anschluss unabhängig
von der vertikalen Ausdehnung des vergrabenen leitenden Anschlusses
festzulegen, wird erfindungsgemäß dadurch
erreicht, dass bei der Herstellung des vergrabenen leitenden Anschlusses eine
Kontaktfläche
im oberen Grabenbereich des Grabenkondensators zwischen einer einen
Dotierstoff enthaltenden leitenden Materialschicht und dem Halbleitersubstrat
hergestellt wird. Die Kontaktfläche liegt
dabei zwischen einer ersten und einer zweiten Grabentiefe, die im
Wesentlichen die vertikale Länge des
vergrabenen leitenden Anschlusses definiert. Über diese Kontaktfläche wird
dann durch ein Aufheizschritt Dotierstoff aus der den Dotierstoff
enthaltenden leitenden Materialschicht in das angrenzende Halbleitersubstrat
ausdiffundiert wird, um den vergrabenen leitenden Anschluss auszubilden.
-
Die
den Dotierstoff enthaltende leitende Materialschicht wird anschließend in
den Graben bis zu einer dritten Grabentiefe, die zwischen der ersten und
der zweiten Grabentiefe liegt, zurückgeätzt, um die Lage der Grenzfläche zwischen
der inneren Kondensatorelektrode des Speicherkondensators und dem
vergrabenen leitenden Anschluss, unabhängig von der vertikalen Länge des
zuvor durch Ausdiffusion erzeugten vergrabenen leitenden Anschlusses festzulegen.
-
Die 2 bis 9 zeigen
eine mögliche Prozessfolge
zur Ausbildung einer Speicherzelle mit einem erfindungsgemäßen vergrabenen
leitenden Anschluss in Silizium-Planartechnik, wobei die dargestellten
schematischen Querschnitte einen Ausschnitt einer Siliziumscheibe 100 nach
dem jeweils zuletzt beschriebenen Einzelprozess zeigen. Es wird dabei
im Folgenden nur auf die für
die Erfindung wesentlichen Prozessschritte zur Ausbildung der Speicherzelle
eingegangen. Soweit nichts anderes beschrieben ist, werden die Strukturen
ansonsten im Rahmen der üblichen
DRAM-Prozesstechnologie ausgebildet.
-
2 zeigt
einen Ausschnitt der Siliziumscheibe 100, in der ein Grabenkondensator
ausgeführt
ist. Die Siliziumscheibe 100 ist vorzugsweise ein monokristallines
Siliziumsubstrat, das vorzugsweise schwach p (p–),
z.B. mit Bor, dotiert ist. Ein im Siliziumsubstrat 100 ausgeführter Graben 101 ist
vorzugsweise mit Polysilizium 102 aufgefüllt, das
hoch n (n+), z.B. mit Arsen oder Phosphor,
dotiert ist. Diese Polysiliziumfüllung 102 bildet
die innere Kondensatorelektrode des Grabenkondensators ein.
-
Die
Polysiliziumfüllung 102 wird
im unteren Grabenbereich von einer Speicherdielektrikumsschicht 103 eingefasst.
Diese Speicherdielektrikumsschicht 103 kann dabei aus einem
Stapel dielektrischer Schichten, z.B. aus Oxid-Nitrid-Oxid (ONO)
bestehen, die sich durch eine hohe Dielektrizitätskonstante auszeichnen. Im
unteren Grabenbereich um die von der Speicherdielektrikumsschicht 103 eingefasste
Polysiliziumfüllung
102 herum ist eine n+-dotierte Schicht 104 ausgebildet,
die beispielsweise mit Arsen oder Phosphor dotiert ist. Diese n+-dotierte Schicht 104 dient
als äußere Kondensatorelektrode des
Grabenkondensators. Im oberen Grabenbereich ist die Polysiliziumfüllung 102 von
einer Isolatorschicht 105, vorzugsweise eine SiO2-Schicht, in Form eines Isolatorkragens
gegenüber
dem Siliziumsubstrat 100 abgegrenzt.
-
Zur
Ausbildung eines Anschlusses der Polysiliziumfüllung 102 im Grabenkondensator
an eine Source/Drain-Elektrode eines Auswahltransistors der Speicherzelle
wird in einem ersten Schritt eine Polysiliziumätzung bis in eine erste Grabentiefe,
die im Wesentlichen die untere Begrenzung der Grenzfläche des
vergrabenen leitenden Anschlusses darstellt, durchgeführt. Als Ätzmaske
wird dabei z.B. eine Siliziumnitridmaske verwendet (nicht gezeigt), die
die Öffnung
des Grabens 101 freigibt. Nach dem Rückätzen der Polysiliziumfüllung 102a in
den Graben wird dann der freigelegte Bereich des Isolatorkragens
mit einer weiteren Ätzung
entfernt. 3 zeigt einen Querschnitt durch
die Siliziumscheibe 100 mit der verbleibenden Polysiliziumfüllung 102a und
dem verbleibenden Isolatorkragen 105b nach den beiden vorstehend
beschriebenen Ätzschritten.
-
In
einem nächsten
Prozessschritt wird dann das zur Ausbildung des vergrabenen leitenden
Anschlusses im Siliziumsubstrat 100 verwendete Dotiermaterial
in den Graben 101 eingebracht. Das Füllmaterial 102b ist
dabei vorzugsweise wiederum n+-dotiertes
Polysilizium, so dass eine homogene Füllung mit dem rückgeätzten Polysiliziumblock 102a entsteht.
Ein Querschnitt nach dem zweiten Auffüllen des Grabens mit Polysilizium 102 ist
in 4 dargestellt.
-
In
einer weiteren Prozessfolge wird die Lage des vergrabenen leitenden
Anschlusses festgelegt. Der vergrabene leitende Anschluss wird in
der gezeigten Ausführungsform
als sogenannter single-sided Buried-Strap-Kontakt an nur einer Grabenseite ausgebildet.
Zur Festlegung des Ausdiffusionsbereichs wird wiederum vorzugsweise
mithilfe einer SiO2-Maske (nicht gezeigt)
ein seitlicher Ätzprozess in
der zweiten Polysiliziumfüllung 102b ausgeführt. Hierzu
wird die Polysiliziumfüllung
wiederum bis zum Isolatorkragen 105a zurückgeätzt wird,
jedoch nur an der Grabenseite, an der anschließend nicht der vergrabene leitende
Anschluss ausgebildet werden soll. An der freigelegten Grabenwandung
wird dann eine zweite Isolatorschicht 105b, vorzugsweise
wiederum eine SiO2-Schicht, aufgebracht
und anschließend
der Graben mit dem n+-dotierten Polysilizium 102b erneut
aufgefüllt.
Ein Querschnitt durch die Siliziumscheibe 100 nach diesem
dritten Füllprozess,
bei dem eine im Wesentlichen homogene n+-dotierte
Polysiliziumfüllung
im Graben 101 hergestellt wird, ist in 5 im
Querschnitt dargestellt.
-
In
einem nächsten
Prozessschritt wird die obere Begrenzung des vergrabenen leitenden
Anschlusses festgelegt. Hierzu wird die hoch n+-dotierte Polysiliziumfüllung 102 im
Graben auf eine zweite Grabentiefe, die den Abstand des vergrabenen
leitenden Anschlusses von der Siliziumoberfläche festgelegt wird, zurückgeätzt. Der
Graben 101 wird dann vorzugsweise mit einer weiteren Isolatorschicht 105c wiederum
bevorzugt mit einer SiO2-Schicht aufgefüllt. Auf
die Isolatorschicht 105c kann jedoch alternativ verzichtet
werden. Ein Querschnitt durch die Siliziumscheibe 100 nach
dem letztgenannten Prozessschritt ist in 6 dargestellt.
-
Anschließend wird
dann durch einen Aufheilschritt dem n-Dotierstoff aus der Polysiliziumfüllung 102 im
Graben 100 an der offenen Kontaktfläche zum Siliziumsubstrat 101 in
das monokristalline Siliziumsubstrat eindiffundiert, um den vergrabenen
leitenden Anschluss 106 herzustellen. Die Ausdiffusion
ist dabei im Wesentlichen isotrop, wobei sich eine im Wesentlichen
gleichmäßige n-Dotierung
angrenzend an die Kontaktfläche
zur Polysiliziumfüllung 102 im Graben 101 in
dem Siliziumsubstrat 100 ergibt. Je nach n-Dotierstoff
der Polysiliziumfüllung
wird ein Aufheizen auf eine Temperatur von 900 bis 1100°C für einige
Sekunden durchgeführt.
Der Ausdiffusionsprozess ist dabei so ausgelegt, dass der vergrabene leitende
Anschluss von der Siliziumoberfläche
beabstandet ist, wie der Querschnitt in 7 zeigt.
Die vertikale Länge
des vergrabenen leitenden Anschlusses 106 entspricht dabei
der Länge
des Kontaktfensters zur Polysiliziumfüllung 102 im Graben 101,
vergrößert um
die Diffusionslänge
des Dotierstoffs im Siliziumsubstrat beim Aufheizprozess.
-
Um
die Position der Kontaktfläche
zwischen der die innere Kondensatorelektrode bildenden n+-dotierten Polysiliziumfüllung 102 und dem
durch Ausdiffusion ausgebildeten vergrabenen leitenden Anschlusses 106 festzulegen,
wird in einem zweistufigen Ätzprozess
zuerst die SiO2-Deckschicht 105c über dem
Graben entfernt und anschließend
die Polysiliziumfüllung 102 im
Graben 101 auf die gewünschte
dritte Grabentiefe, d.h. den gewünschten Abstand
zwischen der oberen Begrenzung der Kontaktfläche und der Siliziumscheibenoberfläche, zurückgeätzt. Diese
dritte Grabentiefe liegt dabei zwischen der ersten und zweiten Grabentiefe
und kann unabhängig
von der lateralen Ausdehnung des vergrabenen leitenden Anschlusses 106 eingestellt
werden. Ein Querschnitt durch die Siliziumscheibe 101 nach
dem Rückätzprozess
der Polysiliziumfüllung 102 zur
Einstellung der Lage der Kontaktfläche ist in 8 dargestellt.
-
In
einer weiteren, aus dem Standard-DRAM-Prozess bekannten Prozessfolge
werden dann die weiteren Bauelemente der Speicherzelle ausgebildet. 9 zeigt
einen Querschnitt durch die fertiggestellte Speicherzelle. An den
Grabenkondensator angrenzend ist im Wesentlichen planar der Auswahltransistor
ausgebildet, der zwei n+-dotierte Diffusionsbereiche 201, 202 zur
Ausbildung der beiden Source/Drain-Elektroden aufweist. Der an den Grabenkondensator
angrenzende n+-dotierte Diffusionsbereich 201 ist
dabei überlappend
mit dem vergrabenen leitenden Anschluss 106 ausgebildet,
um den Auswahltransistor an die Polysiliziumfüllung 102 des Grabenkondensators
anzuschließen.
Zwischen den beiden n+-dotierten Diffusionsgebieten 201, 202 ist
ein Kanalbereich 203 ausgebildet, der durch eine Gate-Oxidschicht 204 von
einer Wortleitung 205 des Auswahltransistors, die als Gate-Elektrode
dient, abgegrenzt ist. Die Wortleitung 205 erstreckt sich
dabei zwischen die beiden n+-dotierten Diffusionsbereiche 201, 202 in
das Siliziumsubstrat hinein, wodurch sich die effektive Kanallänge vergrößert.
-
Parallel
zur Wortleitung 205 des Auswahltransistors der Speicherzelle
ist eine weitere Wortleitung 206 direkt über der
die innere Kondensatorelektrode bildende Polysiliziumfüllung 102 des
Grabenkondensators ausgebildet, die zur Ansteuerung einer benachbarten
Speicherzelle im DRAM-Speicher dient. Durch diese Anordnung der
passiven Wortleitung 106 im Graben des Grabenkondensators
kann Speicherzellenfläche
eingespart werden. Die passive Wortleitung 106 ist dabei
durch eine Isolatorschicht, vorzugsweise einer SiO2-Schicht 107 eingefasst,
um die passive Wortleitung von der inneren Kondensatorelektrode,
dem vergrabenen leitenden Anschluss und der benachbarten Source/Drain-Elektrode
des Auswahltransistors zu isolieren.
-
Mit
der erfindungsgemäßen Vorgehensweise,
mit der die Tiefe der Grenzfläche
zwischen der inneren Kondensatorelektrode und dem vergrabenen leitenden
Anschluss unabhängig
von der lateralen Ausdehnung des vergrabenen Anschlusses eingestellt
werden kann, besteht die Möglichkeit,
diese Grenzfläche
insbesondere tiefer in das Siliziumsubstrat hinein zu verschieben
und somit die effektive Transistorlänge des benachbarten Auswahltransistors
zu vergrößern, wodurch
wiederum die elektrischen Felder beim Schaltvorgang des Auswahltransistors
und damit mögliche
Leckströme
reduziert werden. Gleichzeitig kann die Grenzfläche zwischen der inneren Kondensatorelektrode
und dem vergrabenen leitenden Anschluss gegenüber dem Kanalbereich des benachbarten
Auswahltransistors zurückgezogen
werden, um so Kurzschlüsse
zu vermeiden.
-
Durch
die erfindungsgemäße Ausbildung des
vergrabenen leitenden Anschlusses wird weiterhin gewährleistet,
dass dieser von der Siliziumsubstratoberfläche beabstandet ist, wodurch
sich das Prozessfenster für
die Ausrichtung der Source/Drain-Elektroden
des Auswahltransistors in Bezug auf die zugehörigen Wortleitung vergrößert. Weiterhin
kann durch das Zurückziehen
der Grenzfläche zwischen
der inneren Kondensatorelektrode und dem vergrabenen leitenden Anschluss
eine ausreichen de Isolierung zur Trennung der über der inneren Kondensatorelektrode
angeordneten passiven Wortleitung sichergestellt werden.