[go: up one dir, main page]

DE102004036387B4 - Hochvolt-MOS-Transistor und entsprechendes Herstellungsverfahren - Google Patents

Hochvolt-MOS-Transistor und entsprechendes Herstellungsverfahren Download PDF

Info

Publication number
DE102004036387B4
DE102004036387B4 DE102004036387.0A DE102004036387A DE102004036387B4 DE 102004036387 B4 DE102004036387 B4 DE 102004036387B4 DE 102004036387 A DE102004036387 A DE 102004036387A DE 102004036387 B4 DE102004036387 B4 DE 102004036387B4
Authority
DE
Germany
Prior art keywords
region
drain
well
mos transistor
voltage mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE102004036387.0A
Other languages
English (en)
Other versions
DE102004036387A1 (de
Inventor
Klaus Petzold
Steffi Lindenkreuz
Joachim Strauss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102004036387.0A priority Critical patent/DE102004036387B4/de
Priority to TW094112801A priority patent/TW200605352A/zh
Priority to IT001442A priority patent/ITMI20051442A1/it
Priority to US11/191,894 priority patent/US7265426B2/en
Priority to JP2005217882A priority patent/JP2006041533A/ja
Publication of DE102004036387A1 publication Critical patent/DE102004036387A1/de
Application granted granted Critical
Publication of DE102004036387B4 publication Critical patent/DE102004036387B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/108—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having localised breakdown regions, e.g. built-in avalanching regions 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Hochvolt-MOS-Transistor mit:einem ersten Bereich (2) eines ersten Leitungstyps;einem Sourcebereich (4a, 4b) des zweiten Leitungstyps, welcher in den ersten Bereich (2) eingebracht ist;einem Drainbereich (3a; 3a, 3b, 3c; 3a, 3f; 3a, 3j) des zweiten Leitungstyps, welcher in den ersten Bereich (2) eingebracht ist;einem Kanalbereich (10) an der Oberseite des ersten Bereichs (2) zwischen dem Sourcebereich (4a, 4b) und dem Drainbereich (3a, 3b; 3a, 3b, 3c; 3a, 3f; 3a, 3j);einem Feldoxidbereich (7b, 7c) in dem Drainbereich (3a, 3b; 3a, 3b, 3c; 3a, 3f; 3a, 3j) zwischen dem Sourcebereich (4a, 4b) und dem Drainbereich (3a, 3b; 3a, 3b, 3c; 3a, 3f; 3a, 3j);einem Gateoxidbereich (5) über dem Kanalbereich (10) und zwischen dem Rand des Drainbereichs (3a, 3b; 3a, 3b, 3c; 3a, 3f; 3a, 3j) und dem Feldoxidbereich (7b, 7c);einem Feldplattenbereich (6) zwischen dem Sourcebereich (4a, 4b) und dem Drainbereich (3a, 3b; 3a, 3b, 3c; 3a, 3f; 3a, 3j) über dem Gateoxidbereich (5) und zumindest teilweise über dem Feldoxidbereich (7b, 7c);wobeider Drainbereich (3a, 3b; 3a, 3b, 3c; 3a, 3f; 3a, 3j) einen Drainanschlussbereich (3a) und einen Drainerweiterungsbereich (3b; 3b, 3c; 3f; 3j) aufweist; unddas Dotierungsprofil des Drainerweiterungsbereichs (3b; 3b, 3c; 3f; 3j) derart gestaltet ist, dass ein Avalanche-Durchbruch zwischen dem Sourcebereich (4a, 4b) und dem Drainbereich (3a, 3b; 3a, 3b, 3c; 3a, 3f; 3a, 3j) in einem Durchbruchbereich (DB'; DB"; DB”') am Rande des Drainerweiterungsbereichs (3b; 3b, 3c; 3f; 3j) auftritt, der nicht an der Oberfläche liegt.dadurch gekennzeichnet, dassder Drainanschlussbereich (3a) eine zweite Wanne (3a) und der Drainerweiterungsbereich (3b; 3b, 3c; 3f; 3j) eine dritte Wanne (3f) aufweist;die dritte Wanne (3f) in die Oberseite des ersten Bereich (2) eingebracht ist und die zweite Wanne (3a) in die Oberseite der dritten Wanne (3f) eingebracht ist; undmindestens eine Einbuchtung (EB; EB1, EB2) an der Unterseite der dritten Wanne (3f) gebildet ist.

Description

  • STAND DER TECHNIK
  • Die vorliegende Erfindung betrifft einen Hochvolt-MOS-Transistor. Die vorliegende Erfindung betrifft ebenfalls ein entsprechendes Herstellungsverfahren.
  • Obwohl auf beliebige Hochvolt-MOS-Transistoren anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf Hochvolt-MOS-Transistoren in CMOS-Technologie erläutert, welche nach der SVX-Technik (Smart Voltage Extension) hergestellt werden.
  • Aus IEEE Electron Device Letters, Vol. 21, No. 1, Januar 2000, Seiten 40 bis 42, C. Bassin, H. Ballan und M. Declercq, „High-Voltage Device for 0.5-µm Standard CMOS Technology" sind Hochvolt-NMOS-Transistoren und Hochvolt-PMOS-Transistoren bekannt, welche gemäß der SVX-Technik hergestellt werden. 4 zeigt einen aus dieser Druckschift bekannten Hochvolt-PMOS-Transistor.
  • In 5 bezeichnet Bezugszeichen 10 ein p-dotiertes Silizium-Halbleitersubstrat. Eine in das Halbleitersubstrat 10 eingebrachte tiefe n-Wanne trägt das Bezugszeichen 20. Mit Bezugszeichen 30a bezeichnet ist ein p+-Draingebiet und mit 30b ein p-Drainerweiterungsgebiet. Bezugszeichen 40 bezeichnet ein p+-dotiertes Sourcegebiet, 50 ein Gateoxid, 60 eine Feldplatte, welche einerseits als Gateanschluss dient und andererseits zur Feldbeeinflussung auf ein LOCOS-Feldoxidgebiet 70 geführt ist. 80 bezeichnet einen n+-Bereich als zusätzlichen Wannenanschluss für die n-Wanne 20.
  • Der in 5 gezeigte Hochvolt-PMOS-Transistor lässt sich in einer standardmäßigen 1-µm-CMOS-Technologie und 0,5-µm-CMOS-Technologie herstellen. Ebenfalls offenbart in dieser Druckschrift ist ein entsprechender Hochvolt-NMOS-Transistor.
  • Derartige Hochvolt-MOS-Transistor können Avalanche-Durchbruchsspannungen in der Größenordnung von 50 Volt bei einer Kanallänge von < 2 µm aufweisen. Wird die Kanallänge zu gering gewählt tritt ein vorzeitiger Punchthrough (Durchgriff) zur Source auf.
  • Nachteilhafterweise tritt bei diesen bekannten Hochvolt-MOS-Transistoren der Avalanche-Durchbruch üblicherweise in einem mit DB bezeichneten Bereich, an dem das Gateoxid 50 und das Feldoxid 70 aneinander stoßen, auf. Insbesondere sind dadurch die Durchbruchsspannungen instabil (walk out) und wandern je nach Belastung (Messbedingungen, Beschaltung) und Anzahl der Belastungen. Die Änderung der Durchbruchsspannung ist reversibel und lässt sich ausheilen.
  • Hauptnachteil dieses Effektes ist eine Erniedrigung der Avalanche-Durchbruchsspannung unter den prinzipiell physikalisch erreichbaren Wert des pn-Übergangs. Außerdem zeigt die Durchbruchsspannung eine sehr starke Temperaturabhängigkeit, was für Anwendungen mit einem großen Temperaturbereich, z.B. in der Automobil-Elektronik, einen erheblichen Nachteil darstellt.
  • VORTEILE DER ERFINDUNG
  • Der erfindungsgemäße Hochvolt-MOS-Transistor mit den Merkmalen des Anspruchs I bzw. die Herstellungsverfahren nach Anspruch 11, 12 bzw. 13 weisen den Vorteil auf, dass der Avalanche-Durchbruch ein Volumendurchbruch und kein Oberflächendurchbruch ist. Der Volumendurchbruch bleibt stabil und erbringt eine erhöhte Durchbruchsspannung sowie einen damit verbundenen erweiterten möglichen Einsatzbereich. Auch ist der Temperaturkoeffizient des Avalanche-Durchbruchs wesentlich geringer, was eine gute Fertigbarkeit (hohe Ausbeute) mit sich bringt, da nur eine geringe Prozessmarge notwendig ist.
  • Die der vorliegenden Erfindung zugrunde liegende Idee besteht darin, den Ort des Avalanche-Durchbruchs gezielt durch die Gestaltung des Dotierungsprofils (Netto-Dotierung, Eindringtiefe) in die Tiefe des Silizium-Halbleitersubstrats weg von der Silizium-Oberfläche zu verlagern.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
  • Gemäß einer bevorzugten Weiterbildung ist der erste Bereich eine erste Wanne in einem Substrat des zweiten Leitungstyps.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist der erste Bereich ein Substrat des ersten Leitungstyps.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist der Drainanschlussbereich eine zweite Wanne und der Drainerweiterungsbereich eine dritte Wanne auf, wobei die dritte Wanne in den ersten Bereich eingebracht ist und die zweite Wanne in die dritte Wanne eingebracht ist. Vorzugsweise liegt bei dieser Struktur der Durchbruchbereich in der Nähe der Unterseite der dritten Wanne.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist der Drainanschlussbereich eine zweite Wanne (3a) und der Drainerweiterungsbereich eine dritte Wanne (3b) und eine vierte Wanne (3c) auf, wobei die dritte Wanne in den ersten Bereich eingebracht ist, die vierte Wanne in die dritte Wanne und in den ersten Bereich eingebracht ist und die zweite Wanne in die dritte Wanne eingebracht ist, und wobei die vierte Wanne mindestens eine Stufe an der Unterseite der dritten Wanne bildet. Vorzugsweise liegt bei dieser Struktur der Durchbruchbereich in der Nähe der Stufe der Wannen 3b, 3c.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist der Drainanschlussbereich eine zweite Wanne und der Drainerweiterungsbereich eine dritte Wanne auf, wobei die dritte Wanne in den ersten Bereich eingebracht ist und die zweite Wanne in die dritte Wanne eingebracht ist. Die dritte Wanne diffundiert im Prozessverlauf aus mindestens zwei Teilwannen zusammen, wobei mindestens eine Einbuchtung an der Unterseite der dritten Wanne gebildet wird. Bei dieser Struktur liegt der Durchbruchbereich in der Nähe des grössten Dotierungsgradienten im Volumen.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist der erste Leitungstyp der n-Typ und der zweite Leitungstyp der p-Typ.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist der erste Leitungstyp der p-Typ und der zweite Leitungstyp der n-Typ.
  • Gemäß einer weiteren bevorzugten Weiterbildung sind zwei Feldoxidbereiche und zwei Sourcebereiche vorgesehen, die im wesentlichen symmetrisch zu einem gemeinsamen Drainbereich angeordnet sind.
  • Figurenliste
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen:
    • 1 einen Hochvolt-MOS-Transistor gemäss einer ersten Ausführungsform der vorliegenden Erfindung;
    • 2 einen Hochvolt-MOS-Transistor gemäss einer zweiten Ausführungsform der vorliegenden Erfindung;
    • 3a,b einen Hochvolt-MOS-Transistor in zwei Herstellungsstadien gemäss einer dritten Ausführungsform der vorliegenden Erfindung; und
    • 4a,b einen Hochvolt-MOS-Transistor in zwei Herstellungsstadien gemäss einer vierten Ausführungsform der vorliegenden Erfindung; und
    • 5 einen bekannten Hochvolt-MOS-Transistor.
  • BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten.
  • 1 zeigt einen Hochvolt-MOS-Transistor gemäss einer ersten Ausführungsform der vorliegenden Erfindung.
  • Der Hochvolt-MOS-Transistor gemäss der ersten Ausführungsform ist ein PMOS-Transistor, der in einem p-Halbleitersubstrat 1 aus Silizium integriert ist, in dem eine erste Wanne 2 des n-Leitungstyps vorgesehen ist.
  • Ein streifenförmiger Drainbereich 3a, 3b des p-Leitungstyps ist in die erste Wanne 2 eingebracht, welcher einen p+-Drainanschlussbereich 3a und einen p-Drainerweiterungsbereich 3b aufweist. Symmetrisch zum Drainbereich 3a, 3b sind zwei streifenförmige Sourcebereiche 4a, 4b des p+- Leitungstyps in die erste Wanne 2 eingebracht.
  • Ein jeweiliger Kanalbereich 10 verläuft an der Oberseite der ersten Wanne 2 zwischen dem Sourcebereich 4a bzw. 4b und dem Drainerweiterungsbereich 3b. Feldoxidbereiche sind mit den Bezugszeichen 7a-d bezeichnet. Die Feldoxidbereiche 7b bzw. 7c liegen an der Oberseite in dem Drainerweiterungsbereich 3b zwischen dem Drainanschlussbereich 3a und dem Sourcebereich 4a bzw. 4b.
  • Ein Gateoxidbereich 5 liegt über dem Kanalbereich 10 und an der Oberseite zwischen dem Rand des Drainerweiterungsbereichs 3b und dem Feldoxidbereich 7b bzw. 7c.
  • Ein Feldplattenbereich 6 erstreckt sich zwischen dem Sourcebereich 4a bzw. 4b und dem Drainanschlussbereich 3a über dem Gateoxidbereich 5 und zumindest teilweise über dem Feldoxidbereich 7b bzw. 7c.
  • Das Dotierungsprofil (Nettodotierung, Dotierungsgradient) des Drainerweiterungsbereichs 3b ist derart gestaltet, dass ein Avalanche-Durchbruch zwischen dem Sourcebereich 4a bzw. 4b und dem Drainbereich 3a, 3b in einem Durchbruchbereich DB' am Rande des Drainerweiterungsbereichs 3b in der Nähe dessen Unterseite auftritt, wobei der Durchbruchbereich DB' nicht an der Oberfläche liegt, also ein stabiler Volumendurchbruch vorliegt.
  • In der Praxis lässt sich das Dotierungsprofil nach Festlegung des Designs der Feldplattenbereiche 6 durch übliche Simulationen ermitteln. Allgemein ausgedrückt wird der gewünschte Durchbruchbereich DB' erreicht und dementsprechend die Avalanche-Durchbruchsspannung erhöht, indem die Nettodotierung des p-Drainerweiterungsbereichs 3b geringer und der Gradient flacher ist als beim Stand der Technik, wobei ein Zusammenwirken des Dotierungsprofils mit der Feldplatte 6 zu berücksichtigen ist. Eine derartige p-Dotierung verhindert ein frühzeitiges Durchgreifen des elektrischen Feldes durch das Drain-Erweiterungsgebiet 3b zum p+-Drainanschlussgebiet 3a.
  • 2 zeigt einen Hochvolt-MOS-Transistor gemäss einer zweiten Ausführungsform der vorliegenden Erfindung.
  • Bei der in 2 gezeigten zweiten Ausführungsform ist im Unterschied zur ersten Ausführungsform ein zusätzlicher p-Drainerweiterungsbereich 3c vorgesehen, welcher eine Wannenform aufweist, die lateral kleiner ist als die Wannenform des Drainerweiterungsbereichs 3b und eine Stufe ST an der Unterseite der Wanne des p-Drainerweiterungsbereichs 3b bildet. Der Ort des Avalanche-Durchbruchs, der mit DB" bezeichnet ist, liegt bei dieser Ausführungsform an der Stufe ST, also weiter weg vom Kanalbereich 10 in Richtung Mitte des ersten p-Drainerweiterungsbereichs 3b abgerückt.
  • 3a,b zeigen einen Hochvolt-MOS-Transistor in zwei Herstellungsstadien gemäss einer dritten Ausführungsform der vorliegenden Erfindung.
  • Bei der dritten Ausführungsform werden gemäss 3a zunächst durch entsprechende Implantationen zwei diskrete p-Drainerweiterungsbereiche 3c, 3d erzeugt, welche bezüglich des p+-Drainanschlussbereichs 3a einen Perforationsbereich PF aufweisen. Mit anderen Worten mündet in diesem Perforationsbereich PF der p+-Drainanschlussbereich 3a in die n-Wanne 2. Ausgehend von diesem in 3a gezeigten Prozesszustand erfolgt dann eine thermische Diffusionsbehandlung, welche ein Verschmelzen der diskreten Drainerweiterungsbereiche 3c, 3d unterhalb des p+-Drainanschlussbereichs 3a bewirkt.
  • Bei dieser Ausführungsform weist der daraus resultierende Drain-Erweiterungsbereich 3e eine Einbuchtung EB unterhalb des p+-Drainanschlussbereichs 3a auf, welche bewirkt, dass der Ort des Avalanche-Durchbruchs DB”' dorthin, also quasi unterhalb des p+-Drainanschlussbereichs 3a verschoben ist und somit noch weiter vom Kanalbereich 10 entfernt ist.
  • 4a,b zeigen einen Hochvolt-MOS-Transistor in zwei Herstellungsstadien gemäss einer vierten Ausführungsform der vorliegenden Erfindung.
  • Im Unterschied zur dritten Ausführungsform werden gemäss 4a zunächst durch entsprechende Implantationen mindestens drei diskrete p-Drainerweiterungsbereiche 3g. 3h, 3i erzeugt, welche mindestens zwei Perforationsbereiche PF1, PF2 aufweisen.
  • Ausgehend von diesem in 4a gezeigten Prozesszustand erfolgt dann eine thermische Diffusionsbehandlung, welche ein Verschmelzen der diskreten Drainerweiterungsbereiche 3g, 3h, 3i bewirkt.
  • Bei dieser Ausführungsform weist der daraus resultierende Drain-Erweiterungsbereich 3j eine jeweilige Einbuchtung EB 1, EB2 unterhalb des p+-Drainanschlussbereichs 3a auf, welche bewirken, dass der Ort des Avalanche-Durchbruchs DB"" dorthin, also quasi unterhalb des p+-Drainanschlussbereichs 3a verschoben ist und somit noch weiter vom Kanalbereich 10 entfernt ist.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar.
  • Insbesondere wurden bei den vorstehend beschriebenen Ausführungsformen ausschließlich symmetrische Hochvolt-PMOS-Transistoren beschrieben. doch ist die vorliegende Erfindung auch auf Hochvolt-NMOS-Transistoren und unsymmetrische Hochvolt-PMOS-Transistoren bzw. Hochvolt-NMOS-Transistoren anwendbar.
  • Bezugszeichenliste
    • 1,10
    p-Silizium-Halbleitersubstrat
    2,20
    n-Wanne
    3a,30a
    p-Wanne, Drainanschlussbereich
    3b; 3b, 3c;
    3f;3g,3h,3i,3j;
    30b
    p-Wanne; Drainerweiterungsbereich
    3d,3e
    p-Teilwannen
    4a, 4b,40
    n-Sourcebereiche
    5,50
    Gateoxid
    6,60
    Feldplatte
    7a-d,70
    Feldoxidbereiche
    10,100
    Kanalbereich
    DB,DB',
    DB",DB”'
    DB""
    Durchbruchbereich
    ST
    Stufe
    EB,EB1,EB2
    Einbuchtung
    80
    n-Wannenanschluss
    PF,PF1,PF2
    Perforationsbereich

Claims (12)

  1. Hochvolt-MOS-Transistor mit: einem ersten Bereich (2) eines ersten Leitungstyps; einem Sourcebereich (4a, 4b) des zweiten Leitungstyps, welcher in den ersten Bereich (2) eingebracht ist; einem Drainbereich (3a; 3a, 3b, 3c; 3a, 3f; 3a, 3j) des zweiten Leitungstyps, welcher in den ersten Bereich (2) eingebracht ist; einem Kanalbereich (10) an der Oberseite des ersten Bereichs (2) zwischen dem Sourcebereich (4a, 4b) und dem Drainbereich (3a, 3b; 3a, 3b, 3c; 3a, 3f; 3a, 3j); einem Feldoxidbereich (7b, 7c) in dem Drainbereich (3a, 3b; 3a, 3b, 3c; 3a, 3f; 3a, 3j) zwischen dem Sourcebereich (4a, 4b) und dem Drainbereich (3a, 3b; 3a, 3b, 3c; 3a, 3f; 3a, 3j); einem Gateoxidbereich (5) über dem Kanalbereich (10) und zwischen dem Rand des Drainbereichs (3a, 3b; 3a, 3b, 3c; 3a, 3f; 3a, 3j) und dem Feldoxidbereich (7b, 7c); einem Feldplattenbereich (6) zwischen dem Sourcebereich (4a, 4b) und dem Drainbereich (3a, 3b; 3a, 3b, 3c; 3a, 3f; 3a, 3j) über dem Gateoxidbereich (5) und zumindest teilweise über dem Feldoxidbereich (7b, 7c); wobei der Drainbereich (3a, 3b; 3a, 3b, 3c; 3a, 3f; 3a, 3j) einen Drainanschlussbereich (3a) und einen Drainerweiterungsbereich (3b; 3b, 3c; 3f; 3j) aufweist; und das Dotierungsprofil des Drainerweiterungsbereichs (3b; 3b, 3c; 3f; 3j) derart gestaltet ist, dass ein Avalanche-Durchbruch zwischen dem Sourcebereich (4a, 4b) und dem Drainbereich (3a, 3b; 3a, 3b, 3c; 3a, 3f; 3a, 3j) in einem Durchbruchbereich (DB'; DB"; DB”') am Rande des Drainerweiterungsbereichs (3b; 3b, 3c; 3f; 3j) auftritt, der nicht an der Oberfläche liegt. dadurch gekennzeichnet, dass der Drainanschlussbereich (3a) eine zweite Wanne (3a) und der Drainerweiterungsbereich (3b; 3b, 3c; 3f; 3j) eine dritte Wanne (3f) aufweist; die dritte Wanne (3f) in die Oberseite des ersten Bereich (2) eingebracht ist und die zweite Wanne (3a) in die Oberseite der dritten Wanne (3f) eingebracht ist; und mindestens eine Einbuchtung (EB; EB1, EB2) an der Unterseite der dritten Wanne (3f) gebildet ist.
  2. Hochvolt-MOS-Transistor nach Anspruch 1, dadurch gekennzeichnet, dass der Drainerweiterungsbereich (3f, 3j) die wenigstens eine Einbuchtung (EB; EB1, EB2) unterhalb des Drainanschlussbereichs (3a) aufweist.
  3. Hochvolt-MOS-Transistor nach Anspruch 1, dadurch gekennzeichnet, dass der erste Bereich (2) eine erste Wanne (2) in einem Substrat (1) des zweiten Leitungstyps ist.
  4. Hochvolt-MOS-Transistor nach Anspruch 1, dadurch gekennzeichnet, dass der erste Bereich (2) ein Substrat (1) des ersten Leitungstyps ist.
  5. Hochvolt-MOS-Transistor nach Anspruch 1, dadurch gekennzeichnet, dass der Durchbruchbereich (DB') in der Nähe der Unterseite der dritten Wanne (3b) liegt.
  6. Hochvolt-MOS-Transistor nach Anspruch 1, 3 oder 4, dadurch gekennzeichnet, dass der Drainerweiterungsbereich (3b; 3b, 3c; 3f; 3j) eine vierte Wanne (3c) aufweist; die vierte Wanne (3c) in die dritte Wanne (3b) und in den ersten Bereich (2) eingebracht ist; und die vierte Wanne (3c) mindestens eine Stufe (ST) an der Unterseite der dritten Wanne (3b) bildet.
  7. Hochvolt-MOS-Transistor nach Anspruch 6, dadurch gekennzeichnet, dass der Durchbruchbereich (DB") in der Nähe der Stufe (ST) liegt.
  8. Hochvolt-MOS-Transistor nach Anspruch 1, dadurch gekennzeichnet, dass der Durchbruchbereich (DB”') in der Nähe der Einbuchtung (EB; EB1, EB2) liegt.
  9. Hochvolt-MOS-Transistor nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der erste Leitungstyp der n-Typ und der zweite Leitungstyp der p-Typ ist.
  10. Hochvolt-MOS-Transistor nach mindestens einem der vorhergehenden Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der erste Leitungstyp der p-Typ und der zweite Leitungstyp der n-Typ ist.
  11. Hochvolt-MOS-Transistor nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwei Feldoxidbereiche (7b, 7c) und zwei Sourcebereiche (4a, 4b) vorgesehen sind, die im wesentlichen symmetrisch zu einem gemeinsamen Drainbereich (3a, 3b; 3a, 3b, 3c; 3a, 3f; 3a, 3j) angeordnet sind.
  12. Herstellungsverfahren für einen Hochvolt-MOS-Transistor nach Anspruch1, wobei der Drainbereich (3a, 3b; 3a, 3b, 3c; 3a, 3f; 3a, 3j) mit folgenden Schritten erstellt wird: Vorsehen einer ersten Teilwanne (3d; 3g) für den Drainerweiterungsbereich (3f; 3j) in dem ersten Bereich (2); Vorsehen mindestens einer zweiten Teilwanne (3e; 3h) für den Drainerweiterungsbereich (3f; 3j) in dem ersten Bereich (2), wobei die erste und mindestens eine zweite Teilwanne durch einen Perforationsbereich (PF; PF1) voneinander getrennt sind; Vorsehen der zweiten Wanne (3a) in dem ersten Bereich (2); und Ausdiffundieren der zweiten Wanne (3a) und der ersten und mindestens einen zweiten Teilwanne, so dass die Teilwannen zum Ausbilden der dritten Wanne (3f; 3j) verschmelzen, wobei die Diffusionsbehandlung bewirkt, dass der Drainerweiterungsbereich (3f;3j) wenigstens eine Einbuchtung (EB; EB1, EB2) unterhalb der zweiten Wanne (3a) aufweist.
DE102004036387.0A 2004-07-27 2004-07-27 Hochvolt-MOS-Transistor und entsprechendes Herstellungsverfahren Expired - Lifetime DE102004036387B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102004036387.0A DE102004036387B4 (de) 2004-07-27 2004-07-27 Hochvolt-MOS-Transistor und entsprechendes Herstellungsverfahren
TW094112801A TW200605352A (en) 2004-07-27 2005-04-22 High-voltage MOS transistor and corresponding manufacturing method
IT001442A ITMI20051442A1 (it) 2004-07-27 2005-07-26 Transitore mos ad alto voltaggio e corrispondente procedimento di fabbricazione
US11/191,894 US7265426B2 (en) 2004-07-27 2005-07-27 High-voltage MOS transistor and corresponding manufacturing method
JP2005217882A JP2006041533A (ja) 2004-07-27 2005-07-27 高電圧ｍｏｓトランジスタおよび相応の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004036387.0A DE102004036387B4 (de) 2004-07-27 2004-07-27 Hochvolt-MOS-Transistor und entsprechendes Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE102004036387A1 DE102004036387A1 (de) 2006-03-23
DE102004036387B4 true DE102004036387B4 (de) 2018-05-03

Family

ID=35731171

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004036387.0A Expired - Lifetime DE102004036387B4 (de) 2004-07-27 2004-07-27 Hochvolt-MOS-Transistor und entsprechendes Herstellungsverfahren

Country Status (5)

Country Link
US (1) US7265426B2 (de)
JP (1) JP2006041533A (de)
DE (1) DE102004036387B4 (de)
IT (1) ITMI20051442A1 (de)
TW (1) TW200605352A (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5307973B2 (ja) * 2006-02-24 2013-10-02 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP4989085B2 (ja) * 2006-02-24 2012-08-01 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US7605435B2 (en) * 2006-07-10 2009-10-20 Great Wall Semiconductor Corporation Bi-directional MOSFET power switch with single metal layer
JP4996164B2 (ja) * 2006-08-07 2012-08-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN101933147B (zh) * 2008-01-14 2012-07-04 沃特拉半导体公司 具保护沟道的功率晶体管及其制造方法
CN102437193B (zh) * 2011-12-15 2015-05-13 杭州士兰集成电路有限公司 Bcd工艺中的双向高压mos管及其制造方法
US10333175B2 (en) * 2014-09-30 2019-06-25 Sanyo Electric Co., Ltd. Nonaqueous electrolyte secondary battery
JP7734005B2 (ja) * 2021-06-28 2025-09-04 ローム株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19647324A1 (de) * 1995-11-15 1997-05-22 Denso Corp Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
US6707104B2 (en) * 1999-12-27 2004-03-16 Kabushiki Kaisha Toshiba Lateral high-breakdown-voltage transistor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770717B2 (ja) * 1988-04-20 1995-07-31 三菱電機株式会社 半導体装置
JPH03203377A (ja) * 1989-12-29 1991-09-05 Nec Corp 半導体装置
US5374843A (en) * 1991-05-06 1994-12-20 Silinconix, Inc. Lightly-doped drain MOSFET with improved breakdown characteristics
JPH0541516A (ja) * 1991-05-24 1993-02-19 Nec Corp 半導体装置及び製造方法
DE69522926T2 (de) * 1995-05-02 2002-03-28 Stmicroelectronics S.R.L., Agrate Brianza Resurf-IC mit dünner Epitaxialschicht für HV-P-Kanal und N-Kanal-Anordnungen wobei Source und Drain nicht an Erdungspotential gelegt sind
JP3114592B2 (ja) * 1995-11-15 2000-12-04 株式会社デンソー 半導体装置およびその製造方法
JPH10335630A (ja) * 1997-05-30 1998-12-18 Toshiba Corp 半導体装置及びその製造方法
DE19725091B4 (de) * 1997-06-13 2004-09-02 Robert Bosch Gmbh Laterales Transistorbauelement und Verfahren zu seiner Herstellung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19647324A1 (de) * 1995-11-15 1997-05-22 Denso Corp Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
US6707104B2 (en) * 1999-12-27 2004-03-16 Kabushiki Kaisha Toshiba Lateral high-breakdown-voltage transistor

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Bassin et al: High-Voltage Device for 0.5 µm Standard CMOS Technology. In: IEEE Electron Device Letters, 21, Jan. 2000, 1, 40 - 42. *
IEEE Electron Device Letters, Vol. 21, No. 1, Januar 2000, Seiten 40 bis 42, C. Bassin, H. Ballan und M. Declercq, „High-Voltage Device for 0.5-µm Standard CMOS Technology"

Also Published As

Publication number Publication date
TW200605352A (en) 2006-02-01
JP2006041533A (ja) 2006-02-09
DE102004036387A1 (de) 2006-03-23
ITMI20051442A1 (it) 2006-01-28
US7265426B2 (en) 2007-09-04
US20060022294A1 (en) 2006-02-02

Similar Documents

Publication Publication Date Title
DE10340131B4 (de) Halbleiterleistungsbauteil mit Ladungskompensationsstruktur und monolithisch integrierter Schaltung, sowie Verfahren zu dessen Herstellung
DE10117350B4 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE69218747T2 (de) Lateraler zweifach diffundierter Fieldeffekttransistor mit einem isolierten Gate und Verfahren zur Herstellung
DE102008051245B4 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE102011055039A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102005022129B4 (de) Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors
DE10393858T5 (de) Integrierte Schaltkreisstruktur mit verbesserter LDMOS-Gestaltung
DE69128206T2 (de) FET mit U-förmiger Gateelektrode
DE102004058021A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4017790A1 (de) Verborgene zenerdiode in einer konfigurierbaren integrierten schaltung
DE102004059627B4 (de) Halbleitervorrichtung mit einem Hochpotentialinselbereich
DE102004036387B4 (de) Hochvolt-MOS-Transistor und entsprechendes Herstellungsverfahren
DE10256575B4 (de) Lateraler MOSFET mit hoher Durchbruchspannung und damit ausgestattete Vorrichtung
WO2004112101A2 (de) Feldeffekttransistor, insbesondere doppelt diffundierter feldeffekttransistor, sowie herstellungsverfahren
DE10334780B3 (de) Halbleiteranordnung mit einer MOSFET-Struktur und einer Zenereinrichtung sowie Verfahren zur Herstellung derselben
DE102016202110A1 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
EP0973204A2 (de) MOS-Transistor mit hoher Spannungsfestigkeit und niedrigem Einschaltwiderstand
DE102006013203B3 (de) Integrierte Halbleiteranordnung mit Rückstromkomplex zur Verringerung eines Substratstroms und Verfahren zu deren Herstellung
DE19802056A1 (de) Isolierschicht-Feldeffekttransistoren mit unterschiedlichen Gate-Kapazitäten
DE60318643T2 (de) Halbleiter-Bauelement und Herstellungsverfahren
DE68928763T2 (de) Verfahren zur Herstellung von isolierten vertikalbipolaren und JFET-Transistoren und entsprechender IC
WO1999041780A1 (de) Halbleiterbauelement mit struktur zur vermeidung von querströmen
EP0449858B1 (de) Hochspannungstransistor-anordnung in cmos-technologie
DE10235000B4 (de) Verfahren zur Bildung einer Kanalzone eines Transistors und NMOS-Transistor
DE102005054672B4 (de) Hochvolt-Transistor mit niedriger Threshold-Spannung und einen solchen Hochvolt-Transistor umfassendes Bauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20110415

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R071 Expiry of right