DE10162900C1 - Verfahren zur Herstellung niederohmiger Elektroden in Grabenkondensatoren - Google Patents

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung niederohmiger Elektroden in Grabenkondensatoren, wobei DOLLAR A ein Wafer bereitgestellt wird, DOLLAR A in den Wafer Gräben eingebracht werden, DOLLAR A der Wafer in eine Elektrolytlösung eingebracht wird, welche ein Salz eines elektrisch leitfähigen Materials enthält, DOLLAR A der Wafer elektrisch kontaktiert wird und eine Spannung zwischen dem Wafer und einer in der Elektrolytlösung angeordneten Gegenelektrode angelegt wird, sodass das elektrisch leitfähige Material zumindest abschnittsweise in den Gräben galvanisch abgeschieden wird. Die galvanische Abscheidung des Elektrodenmaterials ermöglicht eine gleichmäßige Schichtdicke entlang aller Bereiche der Grabenwandung.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung nieder­ ohmiger Elektroden in Grabenkondensatoren.

Aus der DE 44 28 195 C1 ist allgemein die Herstellung von Grabenkondensatoren mittels einer elektrolytischen Grabenät­ zung bekannt.

Der wirtschaftliche Erfolg in der Halbleiterindustrie wird wesentlich von einer weiteren Reduzierung der minimalen Strukturgröße beeinflusst, die sich auf einem Mikrochip dar­ stellen lässt. Eine Reduzierung der minimalen Strukturgröße ermöglicht eine Erhöhung der Integrationsdichte der elektro­ nischen Bauelemente, wie Transistoren oder Kondensatoren auf dem Mikrochip und damit eine Steigerung der Rechengeschwin­ digkeit von Prozessoren sowie eine Steigerung der Speicherka­ pazität von Speicherbausteinen. Um den Flächenbedarf der Bau­ elemente auf der Chipoberfläche gering zu halten, nutzt man bei Kondensatoren auch die Tiefe des Substrats. Dazu wird zu­ nächst ein Graben in den Wafer eingebracht. Anschließend wird eine Bottomelektrode erzeugt, indem beispielsweise die Berei­ che des Wafers, welche sich an die Wandung des Grabens an­ schließen, zur Erhöhung der elektrischen Leitfähigkeit do­ tiert worden. Auf die Bottomelektrode wird dann eine dünne Schicht eines Dielektrikums aufgebracht. Zuletzt wird der Graben mit einem elektrisch leitfähigen Material aufgefüllt, um eine Gegenelektrode zu erhalten. Diese Elektrode wird auch als Topelektrode bezeichnet. Durch diese Anordnung von Elek­ troden und Dielektrikum wird der Kondensator quasi gefaltet. Bei gleichbleibend großen Elektrodenflächen, also gleicher Kapazität, kann die laterale Ausdehnung des Kondensators auf der Chipoberfläche minimiert werden. Derartige Kondensatoren werden auch als "Deep-Trench"-Kondensatoren bezeichnet.

In Speicherchips entspricht der geladene bzw. der entladene Zustand des Kondensators den beiden binären Zuständen 0 bzw. 1. Um den Ladungszustand des Kondensators und damit die im Kondensator gespeicherte Information sicher bestimmen zu können, muss dieser eine bestimmte minimale Kapazität auf­ weisen. Sinkt die Kapazität bzw. bei teilentladenem Konden­ sator die Ladung unter diesen Grenzwert, verschwindet das Signal im Rauschen, das heißt die Information über den La­ dungszustand des Kondensators geht verloren. Nach dem Be­ schreiben entlädt sich der Kondensator durch Leckströme, welche einen Ladungsausgleich zwischen den beiden Elektroden des Kondensators bewirken. Mit abnehmenden Abmessungen neh­ men die Leckströme zu, da Tunneleffekte an Bedeutung gewin­ nen. Um einem Informationsverlust durch die Entladung des Kondensators entgegenzuwirken, wird der Ladungszustand des Kondensators in regelmäßigen Abständen überprüft und gegebe­ nenfalls aufgefrischt, das heißt ein teilweise entladener Kondensator wird wieder bis zu seinem ursprünglichen Zustand aufgeladen. Diesen sogenannten "Refreshing"-Zeiten sind je­ doch technische Grenzen gesetzt, das heißt sie können nicht beliebig verkürzt werden. Während der Periode der Refres­ hingzeit darf die Ladung des Kondensators daher nur so weit abnehmen, dass eine sichere Bestimmung des Ladungszustandes möglich ist. Bei einem gegebenen Leckstrom, muss der Konden­ sator zu Beginn der Refreshingzeit daher eine bestimmte mi­ nimale Ladung aufweisen, sodass zum Ende der Refreshingzeit der Ladungszustand noch ausreichend hoch über dem Rauschen liegt, um die im Kondensator gespeicherte Information sicher auslesen zu können. Um den durch die fortschreitende Minia­ turisierung auftretenden Schwierigkeiten begegnen zu können, werden eine Vielzahl von Lösungsansätzen verfolgt. So wird beispielsweise die Oberfläche der Elektroden mit einer Struktur versehen, um bei abnehmender Länge und Breite der Elektroden deren Oberfläche möglichst groß zu gestalten. Ferner werden neue Materialien verwendet. So versucht man, das bisher als Dielektrikum verwendete Siliziumdioxid durch Materialien mit höherer Dielektrizitätskonstante zu erset­ zen.

Als Elektrodenmaterial wird gegenwärtig Polysilizium zum Füllen des Grabens verwendet. Mit weiterer Miniaturisierung, d. h. geringerem Durchmesser des Grabens, nimmt die Schicht­ dicke des leitenden Materials ab, sodass die elektrische Leitfähigkeit des Polysiliziums nicht mehr ausreichend ist um die erforderliche Ladung zur Verfügung zu stellen.

Um einem Kapazitätsverlust der Kondensatoren bei fortschrei­ tender Miniaturisierung zu begegnen, werden anstelle der ge­ genwärtig verwendeten Elektroden aus dotiertem Polysilizium Elektroden aus Metallen mit höherer elektrischer Leitfähig­ keit verwendet, beispielsweise Platin. Dadurch können Verar­ mungszonen in den Elektroden unterdrückt werden und somit dünnere Elektroden hergestellt werden, durch welche dennoch die erforderliche Ladungsdichte auf den Elektroden zur Ver­ fügung gestellt wird.

In der US 5905279 wird ein Grabenkondensator beschrieben, bei welchem neben Polysilizium noch weitere elektrisch leit­ fähige Materialien, wie WSi, TiSi, W, Ti und TiN zum Füllen der Gräben verwendet werden.

Grabenkondensatoren weisen ein sehr hohes Aspektverhältnis von meist mehr als 60 auf. Als Aspektverhältnis wird das Verhältnis der Ausdehnung des Kondensators in seiner longi­ tudinalen Richtung, also in die Tiefe des Substrats, zum Durchmesser der Öffnung des Kondensators an der Oberfläche des Substrats bezeichnet. Das hohe Aspektverhältnis führt zu Schwierigkeiten beim Aufbau des Grabenkondensators. Ein Gra­ ben, der für den Aufbau eines Grabenkondensators in den Wa­ fer eingebracht wurde, besitzt einerseits eine sehr kleine Öffnung an der Substratoberfläche, durch welche Stoffe in den Graben transportiert werden können, um dort abgeschieden zu werden, andererseits jedoch eine sehr große Ausdehnung in die Tiefe des Substrats, wobei das abzuscheidende Material bis zum Grund des Grabens vordringen können muss. Bei der Abscheidung von Schichten im Graben, beispielsweise zur Er­ zeugung eines zwischen Bottom- und Topelektrode angeordneten Dielektrikums, soll die Schichtdicke im gesamten Graben mög­ lichst gleichmäßig sein. Gewünscht ist eine Kantenbedeckung von 1. Als Kantenbedeckung wird das Verhältnis der Schicht­ dicke am Grund des Grabens zur Schichtdicke an der oberen Öffnung des Grabens bezeichnet. Zur Herstellung solcher Schichten sind nur wenige Verfahren geeignet. Meist erfolgt die Abscheidung mit Hilfe eines CVD- (CVD = Chemical Vapor Deposition) oder eines ALD-Verfahrens (ALD = Atomic Layer Deposition). Dabei werden gasförmige Vorstufen verwendet, die an der Substratoberfläche zu den gewünschten Verbindun­ gen umgesetzt werden. Beim CVD-Verfahren befinden sich die Reaktanden gleichzeitig im Gasraum über dem Substrat. Das abzuscheidende Material wird durch die Umsetzung der Reak­ tanden auf der Substratoberfläche niedergeschlagen. Mit die­ sem Verfahren lassen sich in vergleichsweise kurzen Zeiten dickere Schichten erzeugen wobei jedoch Schwankungen in der Schichtdicke in Kauf genommen werden müssen. Beim ALD- Verfahren erfolgt ein Aufbau der Schicht durch die Abschei­ dung einzelner Lagen der verschiedenen Reaktanden. Im Gas­ raum über dem Substrat befindet sich also immer nur ein Reaktand, der sich in einer monomolekularen Schicht auf dem Substrat niederschlägt. Anschließend wird überschüssiger Reaktand aus dem Gasraum entfernt, beispielsweise durch Ab­ pumpen oder Spülen mit einem Inertgas, ehe dann ein weiterer Reaktand in den Gasraum über dem Substrat eingeführt wird. Der weitere Reaktand setzt sich mit dem zuvor als monomole­ kulare Schicht auf dem Substrat gebundenen Reaktionspartner um und bildet ebenfalls eine monomolekulare Schicht. Dies ermöglicht die Herstellung von sehr gleichmäßigen Schichten mit einer definierten Schichtdicke. Sowohl CVD- wie auch ALD-Verfahren erfordern gasförmige Reaktanden. Ferner müssen die Reaktanden einerseits ausreichend reaktiv sein, um in vertretbaren Prozesszeiten eine Schicht erzeugen zu können, andererseits müssen die Reaktanden auch ausreichend stabil sein, um sich nicht bereits vor der Abscheidung zu zerset­ zen. Im Fall des ALD-Verfahrens muss der Reaktand eine mono­ molekulare Schicht bilden können, die bis zur Abscheidung des weiteren Reaktionspartners stabil bleibt. Die Auswahl der Reaktanden wird dadurch stark eingeschränkt. Für eine größere Anzahl an Metallen stehen derartige Vorläuferverbin­ dungen nicht zur Verfügung. Ferner dürfen die Reaktionspro­ dukte, die bei der Reaktion der Reaktanden freigesetzt wer­ den, das Substrat nicht angreifen. So scheidet beispielswei­ se für die Herstellung dünner Wolframschichten auf einem Si­ liziumsubstrat WF₆ als gasförmige Vorläuferverbindung aus, da bei der Umsetzung zum Wolframmetall Fluor freigesetzt wird, welches das Silizium des Substrats angreift. Ein weiterer Nachteil des geschilderten Verfahrens besteht darin, dass beim CVD- und ALD-Verfahren das Reaktionsprodukt auf der ge­ samten Waferoberfläche abgeschieden wird und nicht nur in den Gräben. Nach der Abscheidung muss die erzeugte Schicht daher strukturiert werden, d. h. überschüssiges Material von der Substratoberfläche wieder entfernt werden.

Aufgabe der Erfindung ist es daher, ein Verfahren zur Her­ stellung niederohmiger Elektroden in Grabenkondensatoren zur Verfügung zu stellen, das einfach durchzuführen ist, sodass eine selektive Abscheidung nur in den gewünschten Bereichen erfolgt, und das die Herstellung von gleichmäßigen dünnen Schichten aus verschiedensten Metallen auch in Gräben mit hohem Aspektverhältnis ermöglicht.

Die Aufgabe wird gelöst mit einem Verfahren zur Herstellung niederohmiger Elektroden in Grabenkondensatoren, wobei
ein Wafer bereitgestellt wird,
in den Wafer Gräben eingebracht werden,
der Wafer in eine Elektrolytlösung eingebracht wird, welche ein Salz eines elektrisch leitfähigen Materials enthält,
der Wafer elektrisch kontaktiert wird und eine Spannung zwi­ schen dem Wafer und einer in der Elektrolytlösung angeordne­ ten Gegenelektrode angelegt wird, sodass das elektrisch leitfähige Material zumindest abschnittsweise in den Gräben galvanisch abgeschieden wird.

Das Verfahren wird in der Weise durchgeführt, dass zunächst mit üblichen Verfahren Gräben in einen Wafer eingebracht werden. Diese Gräben werden auch als Trenches bezeichnet. Dazu können zunächst auf dem Wafer verschiedene Schichten aufgebracht werden, z. B. isolierende Schichten, um die gal­ vanische Abscheidung nur in ausgewählten Abschnitten des Wa­ fers, beispielsweise in den Gräben durchführen zu können. Auf dem Wafer werden dann Schichten zur Strukturierung abge­ schieden, wozu zum Beispiel zunächst eine Schicht aus einem ätzstabilen Material abgeschieden werden kann, wie Silizium­ dioxid oder ein Borsilikatglas. Anschließend wird ein Foto­ lack aufgetragen, abschnittsweise durch eine Maske belichtet und dann entwickelt, um die zu ätzenden Bereiche zu definie­ ren. Dann werden die Gräben in den Wafer eingeätzt. Die Grä­ ben können an ihren Wandungen noch modifiziert werden, indem sie beispielsweise abschnittsweise mit einer isolierenden Schicht bedeckt werden. Auf diese Weise kann der Wafer so modifiziert werden, dass nur in den gewünschten Abschnitten der Gräben das elektrisch leitfähige Material abgeschieden wird, während die übrigen Abschnitte durch eine isolierende Schicht abgedeckt sind, in diesen also keine galvanische Ab­ scheidung stattfinden kann. Sofern erforderlich, kann der Wafer noch in der Weise modifiziert werden, dass ein elekt­ rischer Kontakt zu den Abschnitten hergestellt werden kann, in denen eine galvanische Abscheidung des elektrisch leitfä­ higen Materials erfolgen soll. Weist der Wafer eine ausrei­ chend hohe Leitfähigkeit im Volumen auf, kann er von seiner Rückseite her kontaktiert werden. Dies kann ganzflächig er­ folgen, beispielsweise über eine Platte oder ein Gitter, o­ der auch punktförmig über einen Kontaktfinger. Der Wafer kann auch von seiner Vorderseite her elektrisch kontaktiert werden, wenn der Wafer eine zu geringe elektrische Leitfä­ higkeit aufweist oder der Bereich, in welchem das elektrisch leitfähige Material abgeschieden werden soll, vom Wafer e­ lektrisch isoliert ist, weil beispielsweise im Graben be­ reits ein isolierendes Dielektrikum abgeschieden wurde. Der Wafer muss hierbei eine ausreichend hohe elektrische Leitfä­ higkeit entlang seiner Oberfläche aufweisen. Für die galva­ nische Abscheidung der elektrisch leitfähigen Verbindung wird der Wafer dann in eine Elektrolytlösung gegeben. Diese enthält ein Salz des abzuscheidenden elektrisch leitfähigen Materials gelöst in einem geeigneten Lösungsmittel. Die E­ lektrolytlösung kann auch noch weitere Additive enthalten, mit denen die galvanische Abscheidung des elektrisch leitfä­ higen Materials oder die Eigenschaften des abgeschiedenen elektrisch leitfähigen Materials positiv beeinflusst werden können. Das elektrisch leitfähige Material ist im allgemei­ nen ein Metall. Im Gegensatz zu den für CVD- und ALD- Verfahren verwendbaren Reaktanden steht für die galvanische Abscheidung von Metallen eine große Vielzahl von geeigneten Salzen zur Verfügung. Die galvanische Abscheidung von Metal­ len wird auf anderen Gebieten bereits seit langer Zeit ein­ gesetzt und wird in der Halbleiterfertigung zum Beispiel auch für die Herstellung von Kupferleitbahnen verwendet. Es liegen daher schon Erfahrungen zur Prozessführung vor, die sich auf die Herstellung von Elektroden für Grabenkondensa­ toren übertragen lassen. Das Salz des abzuscheidenden Me­ talls wird in einem geeigneten Lösungsmittel gelöst. Im ein­ fachsten Fall werden wässrige Lösungen verwendet, es können aber auch organische Lösungsmittel verwendet werden, sofern diese eine ausreichend hohe Ionenleitfähigkeit bereitstel­ len. Beispiele für derartige Lösungsmittel sind Dimethylfor­ mamid, Dimethylsulfoxid, Acetonitril, POCl₃, SOCl₂, SO₂Cl₂, Dimethoxyethan oder auch Hexamethylphosphorsäuretriamid. Bei der Durchführung müssen die entsprechenden Sicherheitsvor­ kehrungen beachtet werden. Die Konzentration des Metallsal­ zes beträgt typischerweise zwischen 0,02 und 1 mol/l. Sollen Elektroden aus Kupfer hergestellt werden, kann beispielswei­ se eine Lösung verwendet werden, die 55 bis 65 g/l Kupfer­ sulfat, 200 bis 250 g/l Schwefelsäure und 40-60 ppm Chlo­ ridionen enthält. Für andere Metalle werden Lösungen verwen­ det, die vergleichbare Konzentrationen des Metallsalzes auf­ weisen. In dem galvanischen Bad ist ferner eine Gegenelekt­ rode angeordnet. Diese kann als inerte Elektrode ausgestal­ tet sein und beispielsweise aus Platin oder Graphit beste­ hen, oder auch eine Opferanode sein, die aus dem abzuschei­ denden Metall oder einer Legierung desselben besteht. Zwi­ schen Wafer und Gegenelektrode wird eine Spannung angelegt. Die Höhe der Spannung ist unter anderem vom abzuscheidenden Metall und dem verwendeten Lösungsmittelsystem abhängig. Der Wafer wird im Allgemeinen kathodisch geschaltet. Die ange­ legte Spannung kann beispielsweise bis zu 2,5 Volt betragen, bei einer Stromdichte von 15 bis 25 mA/cm². Die galvanische Abscheidung führt zu einer gleichmäßigen Abscheidung des Me­ talls, sodass auch in Gräben mit einem hohen Aspektverhält­ nis von 40 oder mehr eine gute Kantenbedeckung erreicht wird.

Sofern der Wafer keine ausreichend hohe elektrische Leitfä­ higkeit aufweist, kann der Wafer vor der galvanischen Ab­ scheidung zumindest in Abschnitten der Gräben zur Erhöhung der elektrischen Leitfähigkeit dotiert werden. Die Dotierung erfolgt dabei mit üblichen Verfahren. Bevorzugt wird eine Gasphasendotierung durchgeführt, bei der das Dotiermittel über die Gasphase in das Material des Wafers eingeführt wird. Dies hat den Vorteil, dass überschüssiges Dotiermittel leicht entfernt werden kann.

Es kann auch vorteilhaft sein, wenn vor der galvanischen Ab­ scheidung des elektrisch leitfähigen Materials zumindest ab­ schnittsweise eine elektrisch leitfähige Initialschicht in die Gräben eingebracht wird. Dies ist insbesondere dann er­ forderlich, wenn im Graben bereits eine Schicht eines Die­ lektrikums abgeschieden wurde, welche die innere Wandung des Grabens vom Wafer elektrisch isoliert. Die leitfähige Initi­ alschicht kann aus einem Metall, beispielsweise Wolfram oder Titan, oder auch aus einer metallhaltigen Verbindung beste­ hen, wie TiN.

Die Initialschicht wird mit einem anderen Verfahren als ei­ ner galvanischen Abscheidung erzeugt. Um für die Initial­ schicht eine gleichmäßige Schichtdicke zu erreichen, wird die Initialschicht bevorzugt mittels eines CVD- oder eines ALD-Verfahrens abgeschieden.

Das Material der Initialschicht und das galvanisch abge­ schiedene elektrisch leitfähige Material können gleich oder verschieden sein. Im ersteren Fall erfolgt durch die galva­ nische Abscheidung eine Verdickung der Schicht, während im letzteren Fall die Initialschicht auch als Dotiermittel für das elektrisch leitfähige Material wirken kann oder das Ma­ terial der Elektrode erst später aus dem Material der Initi­ alschicht und dem abgeschiedenen elektrisch leitfähigen Ma­ terial gebildet wird. Dazu besteht die Initialschicht aus einem ersten Material und auf dem ersten Material wird gal­ vanisch eine Schicht aus einem zweiten Material abgeschie­ den. Anschließend wird ein Temperschritt durchgeführt, so­ dass aus erstem Material und zweitem Material das elektrisch leitfähige Material der Elektrode gebildet wird. Beispiels­ weise kann als Initialschicht eine Schicht aus Polysilizium abgeschieden werden. Auf dieser Schicht aus Polysilizium wird anschließend galvanisch eine Metallschicht abgeschie­ den. Durch Tempern kann anschließend ein Metallsilizid er­ zeugt werden. Das Tempern erfolgt bevorzugt bei Temperaturen von mehr als 500°C.

Um einen ausreichenden elektrischen Kontakt zur Verfügung stellen zu können, kann die Initialschicht zu einer Kontakt­ fläche verlängert werden. Die elektrische Kontaktierung des Wafers kann dann über die Kontaktfläche erfolgen. Dazu kann die Herstellung der Initialschicht so gestaltet werden, dass um die Öffnung des Grabens elektrisch leitfähige Bereiche bereitgestellt werden und der elektrische Kontakt dann mit­ tels eines Kontaktfingers zu diesen Bereichen hergestellt wird.

Das erfindungsgemäße Verfahren eignet sich sowohl zur Her­ stellung von Topelektroden wie auch zur Herstellung von Bot­ tomelektroden. Bei der Herstellung von Topelektroden wird in den Gräben zunächst eine Schicht eines Dielektrikums abge­ schieden. Auf der Schicht des Dielektrikums wird anschlie­ ßend eine elektrisch leitfähige Initialschicht abgeschieden und die elektrisch leitfähige Initialschicht dann elektrisch kontaktiert. Auf der Initialschicht wird schließlich galva­ nisch das elektrisch leitfähige Material abgeschieden.

Gemäß einer bevorzugten Ausführungsform wird der Wafer auf seiner Rückseite elektrisch kontaktiert. Diese Ausführungs­ form eignet sich besonders für die Herstellung von Bottome­ lektroden, wobei in den Gräben direkt auf dem Silizium des Wafers das Metall der Elektrode abgeschieden wird. In diesem Fall kann die Vorderseite des Wafers auch mit einem elekt­ risch isolierenden Material bedeckt sein.

Bevorzugt ist das leitfähige Material ein Metall. Geeignete Metalle sind beispielsweise Kupfer, Wolfram, Titan, Tantal, Platin, Palladium oder auch Rhodium.

Die Erfindung wird unter Bezugnahme auf eine Zeichnung näher erläutert. Die Figuren der Zeichnung zeigen im Einzelnen:

Fig. 1a, b Arbeitsschritte bei der Herstellung eines Gra­ bens für einen Deep-Trench Kondensator in einem Siliziumsub­ strat;

Fig. 2a, b Arbeitsschritte bei der Herstellung einer als Metallelektrode ausgeführten Topelektrode;

Fig. 3a, b Arbeitsschritte bei der Herstellung einer als Metallsilizidelektrode ausgeführten Topelektrode;

Fig. 4a, b Arbeitsschritte bei der Herstellung eines DRAM;

Fig. 5a, b Arbeitsschritte zur Vorbereitung des Grabens für einen Deep-Trench Kondensator in einem SOI-Substrat;

Fig. 6a, b Arbeitsschritte zur Herstellung einer als Me­ tallelektrode ausgeführten Topelektrode;

Fig. 7a, b Arbeitsschritte zur Herstellung einer als Me­ tallsilizidelektrode ausgeführten Topelektrode;

Fig. 8 einen Ausschnitt aus einem fertiggestellten DRAM;

Fig. 9a, b Arbeitsschritte zur Herstellung einer Bottome­ lektrode.

Zur Erzeugung der Gräben wird zunächst in einer Sauerstoff­ atmosphäre ein Siliziumwafer an seiner Oberfläche oxidiert um eine dünne Oxidschicht mit einer Stärke von etwa 5 nm zu erzeugen. In Fig. 1a ist diese dünne Oxidschicht mit dem Be­ zugszeichen 1 bezeichnet. Durch die Oxidation werden zum Ei­ nen Spannungen im Wafer abgebaut und zum Anderen eine Haft­ schicht für weitere Schichten bereitgestellt. Auf die Oxid­ schicht 1 wird anschließend mit einem CVD-Verfahren eine ca. 200 nm starke Nitridschicht abgeschieden, die in Fig. 1a mit dem Bezugszeichen 2 bezeichnet ist. Für die Strukturierung der Nitridschicht 2 wird nun zunächst eine Schicht aus einem Hartmaskenmaterial abgeschieden, beispielsweise ein Borsili­ katglas. Anschließend wird ein Fotolack aufgetragen, mit Hilfe einer Maske abschnittsweise belichtet und mit einem Entwickler entwickelt, um Öffnungen mit einem Durchmesser von ca. 100 nm für die Gräben zu definieren. Die Öffnungen werden nun mit einem fluorhaltigen Plasma in die Schicht der Hardmask übertragen, wobei gleichzeitig auch die entspre­ chenden Bereiche der Nitridschicht 2 abgetragen werden. Nach Entfernung der Fotolackschicht wird mit einem weiteren Flu­ orkohlenwasserstoffplasma der Graben 3 bis zu einer Tiefe von ca. 8 µm in das Siliziumsubstrat 4 eingeätzt. Abschlie­ ßend wird die Hardmask beispielsweise mit Flusssäure ent­ fernt. Der Siliziumwafer weist nun auf seiner Oberfläche ei­ ne auf der dünnen Oxidschicht 1 aufgebrachte Nitridschicht 2 auf, sowie Gräben 3, deren Wandung 5 aus dem Silizium des Wafers gebildet ist. Zur weiteren Verarbeitung wird auf der Wandung der Gräben zunächst wieder eine dünne, ca. 10 nm di­ cke Oxidschicht erzeugt, indem das freiliegende Silizium thermisch mit Sauerstoff oxidiert wird. Anschließend wird Polysilizium auf dem Wafer abgeschieden, sodass der Graben 3 vollständig mit Polysilizium ausgefüllt ist. Das Polysilizi­ um wird anisotrop zurückgeätzt, um das Polysilizium wieder von der Oberfläche des Wafers sowie im oberen Abschnitt der Gräben 3 bis zu einer Tiefe von ca. 1 µm zu entfernen. An den im oberen Bereich der Grabenwandung 5 freiliegenden Ab­ schnitten kann dann die freiliegende Oxidschicht wieder i­ sotrop weggeätzt werden. Es wird nun eine ca. 20 nm starke isolierende Schicht 6 aus einem Oxid/Nitridfilm abgeschieden und anschließend der Oxid/Nitridfilm anisotrop geätzt, so­ dass die Oberfläche des zuvor in den Gräben 3 abgeschiedenen Polysiliziums wieder freigelegt wird. Das in den Gräben 3 noch vorhandene Polysilizium wird durch isotropes Ätzen wie­ der entfernt, sodass die Gräben 3 wieder bis zu ihrer vollen Tiefe freigelegt sind. Nachdem auch der unter dem Polysili­ zium an der Wandung des Grabens 3 erzeugte dünne Oxidfilm durch isotropes Ätzen entfernt wurde, beispielsweise mit Flusssäure, wird die in Fig. 1a gezeigte Anordnung erhalten. Fig. 1a zeigt einen Ausschnitt aus einem Wafer 4, in welchem Gräben 3 angeordnet sind. Im unteren Abschnitt des Grabens 3 liegt an der Wandung 5 das Silizium des Wafers 4 frei. Auf der Oberseite des Wafers 4 ist auf einer dünnen Oxidschicht 1 eine Schicht 2 aus einem Nitrid angeordnet. Im oberen Ab­ schnitt des Grabens 3 ist die Wandung kragenförmig mit einer Nitridschicht 6 ausgekleidet. Zur Verbesserung der Leitfä­ higkeit werden nun die in den Gräben 3 freiliegenden Berei­ che des Siliziumwafers 4 dotiert. Dies kann beispielsweise durch Gasphasendotierung mit Arsin erfolgen. Andere Dotie­ rungsverfahren können jedoch ebenfalls angewandt werden. Im in Fig. 1b gestrichelt dargestellten Bereich 7 weist das Si­ lizium nun eine erhöhte elektrische Leitfähigkeit auf. Zu­ sammen mit dem Siliziumsubstrat 4 wirkt dieser Bereich im fertiggestellten Kondensator als Bottomelektrode. Als Die­ lektrikum wird nun eine ca 5 nm dicke Nitrid/Oxidschicht 8 abgeschieden. Man erhält so die in Fig. 1b dargestellte An­ ordnung. Die in den Wafer 4 eingebrachten Gräben 3 sind in ihrem oberen Abschnitt mit einer dickeren Schciht 6 aus ei­ nem isolierenden Oxid/Nitrid ausgekleidet und in ihrem unte­ ren Abschnitt mit einer dünneren Schicht 8 des Nitrid/Oxid- Dielektrikums. Der die Bottomelektrode bildende Bereich 7 des Wafers 4 ist zur Erhöhung der elektrischen Leitfähigkeit dotiert. Die obere Seite des Wafers 4 ist mit einer isolie­ renden Nitridschicht 2 bedeckt. Um eine Topelektrode in den Gräben 3 herstellen zu können, muss nun zunächst die elekt­ rische Leitfähigekit an der Oberfläche des Wafers 4 erhöht werden.

In den Fig. 2a und b sind die Arbeitsschritte zur Her­ stellung einer Metallelektrode gezeigt. Zunächst wird zur Erhöhung der elektrischen Leitfähigkeit auf dem Dielektrikum 8 als Initialschicht eine dünne elektrisch leitfähige Schicht 9 aus dem Metall, beispielsweise Wolfram, mit Hilfe eines CVD- (Chemical Vapor Deposition) oder ALD-Verfahrens (Atomic Layer Deposition) abgeschieden. Die Schichtdicke der abgeschiedenen Schicht 9 wird dabei so groß gewählt, dass eine ausreichende elektrische Leitfähigkeit für die an­ schließende galvanische Metallabscheidung zur Verfügung steht. Geeignet ist beispielsweise eine Schichtdicke von un­ gefähr 10 nm. Die elektrisch leitfähige Metallschicht 9 wird über den Kontakt 10 elektrisch kontaktiert. Der Kontakt 10 kann entsprechend dem Design des Wafers gewählt werden und kann beispielsweise ringförmig um die Öffnung eines Grabens 3 erfolgen oder auch mit Hilfe eines Kontaktfingers. Der Wa­ fer wird dann in ein galvanisches Bad gegeben, in welchem ein Salz des abzuscheidenden Metalls, beispielsweise ein Wolframat, in einem geeigneten Lösungsmittel gelöst ist. Dem Bad können auch noch weitere Hilfsstoffe beigegeben sein. Je nach dem abzuscheidenden Metall und dem verwendeten Lösungs­ mittel kann die angelegte Spannung bis zu 2,5 Volt betragen bei einer Stromdichte von 15-25 mA/cm². Die Schichtdicke der abgeschiedenen Metallschicht 11 beträgt im Allgemeinen zwischen 20 und 200 nm. Für die weiteren Prozessschritte zur Herstellung eines DRAM werden abschließend im oberen Bereich 12 des Grabens 3 die Metallschichten 9 und 11 wieder isotrop zurückgeätzt. Im Fall von Wolfram kann dies beispielsweise durch isotropes Zurückätzen mit einem Fluorplasma erfolgen. Man erhält die in Fig. 2b dargestellte Anordnung. Im Ab­ schnitt 12 erfolgt der weitere Aufbau des DRAM.

Die Abläufe bei der Herstellung einer als Metallsilizide­ lektrode ausgeführten Topelektrode sind in Fig. 3 darge­ stellt. Ausgehend von einem Aufbau, wie er in Fig. 1b ge­ zeigt ist, wird als Initialschicht zunächst mit einem CVD- Verfahren eine dünne Schicht 13 aus elektrisch leitfähigem Polysilizium auf der Schicht 8 des Dielektrikums abgeschie­ den. Dabei kann auch eine Dotierung in das Polysilizium ein­ geführt werden, um die elektrische Leitfähigkeit zu erhöhen.

Die dünne Polysiliziumschicht 13 wird dann über Kontakt 10 elektrisch kontaktiert. Der vorbereitete Wafer wird wiederum in ein galvanisches Bad gegeben, das ein in einem geeigneten Lösungsmittel gelöstes Salz des abzuscheidenden Metalls ent­ hält, beispielsweise ein Wolframat, und zwischen dem Wafer und einer im galvanischen Bad angeordneten Gegenelektrode eine Spannung angelegt, sodass das Metall als Schicht 11 auf der Schicht des Polysiliziums 13 abgeschieden wird. Der Gra­ ben 3 wird dabei vollständig oder zumindest teilweise mit dem Metall ausgefüllt. Zur Erzeugung des Silizids wird der Wafer getempert. Dazu wird der Wafer in einen Ofen überführt und auf Temperaturen von mindestens 500°C erwärmt. Dadurch wandert die dünne Polysiliziumschicht 13 in das galvanisch abgeschiedene Metall 11 ein. Wurde als Metall beispielsweise Wolfram galvanisch abgeschieden, so bildet sich beim Tempern WSiX, das eine erhöhte Temperaturstabilität aufweist und sich daher in anschließenden Prozessierungsschritten, die ggf. hohe Temperaturen erfordern, leicht verarbeiten lässt bzw. stabil bleibt. Je nach Dauer des Temperns kann noch ein Si­ liziumgradient verbleiben, derartige Inhomogenitäten stören bei der weiteren Prozessierung des Wafers jedoch nicht. Ab­ schließend wird wiederum von der oberen Seite des Wafers und im oberen Abschnitt 14 der Füllung 15 des Metallsilizids beispielsweise mit einem Trockenätzprozess das Metallsilizid isotrop zurückgeätzt. Man erhält so einen Aufbau, wie er in Fig. 3b gezeigt ist. Im Wafer 4 sind dotierte Bereiche 7 eingebracht, welche zusammen mit dem Material des Wafers 4 die Bottomelektrode des Kondensators bilden. Auf den dotier­ ten Bereichen 4 ist eine isolierende Schicht als Dielektri­ kum 8 aufgebracht und in seinem Inneren ist der Graben 3 mit einem Metallsilizid 15 ausgefüllt, dass später die Topelekt­ rode des Kondensators bildet.

Ausgehend von den in Fig. 2b bzw. 3b gezeigten Anordnungen wird nun zum Aufbau des DRAM zunächst die isolierende Schicht 8 auf der oberen Fläche des Wafers und in den oberen Bereichen 13 bzw. 14 des Graben 3 entfernt. Dies kann bei­ spielsweise durch isotropes Ätzen mit Phosphorsäure oder Flusssäure erfolgen. Man gelangt dadurch zu einer Anordnung, wie sie in Fig. 4a gezeigt ist. Die obere Fläche des Wafers 4 ist noch mit einer Oxidschicht 1 bedeckt, während in den oberen Abschnitten 16 an den Wandungen der Gräben 3 das kri­ stalline Silizium des Wafers 4 frei liegt. Es folgt der Auf­ bau der weiteren Elemente eines DRAMs, wobei hier große Va­ riationsmöglichkeiten gegeben sind. In Fig. 4b ist beispiel­ haft ein Schnitt durch einen fertiggestellten DRAM gezeigt. Die beiden Kondensatoren 17, 18 sind mit dem oben beschrie­ benen Verfahren in den Wafer 4 eingelassen worden. Die do­ tierten Bereiche 7, welche zusammen mit dem Wafersubstrat die Bottomelektrode bilden, sind über Leitungsstrecken 19, welche in den Wafer 4 implantiert wurden, miteinander ver­ bunden. Die Topelektroden 20 sind über einen Isolationskra­ gen 21 von den elektrisch leitfähigen Bereichen 7 isoliert. Die elektrische Verbindung zur Topelektrode 20 erfolgt über eine elektrische Zuleitung 22 aus Polysilizium, welche die Verbindung zu einem elektrisch leitfähigen, dotieren Bereich 23 herstellt. Über diesen ist die Topelektrode 20 mit der Basis eines über den Speicherkondensatoren 17, 18 angeordne­ ten Feldeffekttransistor verbunden. Durch Beeinflussung des auf das Gate 24 wirkende Feld kann der Speicherkondensator 17, 18 geladen werden. Benachbarte Speicherzellen sind je­ weils über eine Oxidschicht 25, die als so genannter "shal­ low trench" zwischen benachbarten Speicherzellen angeordnet ist, voneinander elektrisch isoliert. Der Übersicht halber wurden nur zwei Speicherkondensatoren 17, 18 dargestellt, die getrennten Speicherzellen zugeordnet sind. Auf die Dar­ stellung eines dritten Speicherkondensators, welcher in Fig. 4b links vom Speicherkondensator 17 angeordnet ist, wurde verzichtet. Dieser bildet zusammen mit dem Speicherkondensa­ tor 17 und den zugeordneten Transistoren eine Speicherzelle.

In den Fig. 5 bis 7 ist die Herstellung von Speicherkonden­ satoren ausgehend von einem SOI-Substrat gezeigt. Ein SOI- Substrat (SOI = "silicon an isolator") umfasst zwei Schich­ ten aus kristallinem Silizium, die durch eine Schicht aus einem isolierenden Material, beispielsweise ein Oxid, ge­ trennt sind. Vergleichbar mit dem bei Fig. 1 geschilderten Verfahrensablauf wird zunächst auf der oberen kristallinen Siliziumschicht 26 eine dünne Oxidschicht 27 erzeugt, indem das Silizium in einer sauerstoffhaltigen Atmosphäre ther­ misch oxidiert wird. Die Oxidschicht 27 weist eine Stärke von ungefähr 10 nm auf. Anschließend wird eine ungefähr 200 nm starke isolierende Nitridschicht 28 abgeschieden und auf dieser für die Herstellung einer Hartmaske eine ungefähr 1000 nm starke Schicht aus einem Borsilikatglas. Die Hart­ maske wird strukturiert, indem zunächst eine Schicht eines fotoempfindlichen Lacks aufgetragen und dieser anschließend belichtet und entwickelt wird. In einem ersten anisotropen Ätzvorgang wird dann die im Fotolack erzeugte Struktur in die Hartmaske übertragen und anschließend in einem zweiten anisotropen Ätzvorgang die Struktur in das SOI-Substrat ü­ bertragen, wobei die freiligenden Bereiche der Nitridschicht 28, der Oxidschicht 27, der oberen Schicht 26 aus kristalli­ nem Silizium sowie der vergrabenen Oxidschicht 29 abgetragen werden. Abschließend wird noch die Fotolackschicht von der Oberfläche des SOI-Substrats entfernt. Zur Erzeugung des in Fig. 5a dargestellten Nitridkragens 30 wird nun mit einem CVD-Verfahren eine ca. 5 nm starke Nitridschicht abgeschie­ den. Man gelangt so zum in Fig. 5a dargestellten Aufbau. In das SOI-Substrat 32, sind Gräben 31 eingebracht, die sich durch die auf der Oberfläche des Substrats angeordnete Nit­ ridschicht 28, die obere aktive Siliziumschicht 26, die O­ xidschicht 29 bis zur unteren kristallinen Siliziumschicht 33 erstrecken. Die Gräben 31 sind an ihrer Wandung mit einer kragenförmig angeordneten Nitridschicht 30 versehen.

In einem weiteren anisotropen Trockenätzschritt wird der Graben 31 nun bis zu seiner engültigen Tiefe in die untere Siliziumschicht 33 verlängert. Sofern erforderlich wird zur Erhöhung der elektrischen Leitfähigkeit der im unteren Ab­ schnitt der Gräben 31 freiliegende Bereich der unteren Sili­ ziumschicht 33 dotiert. Dies kann beispielsweise durch Gas­ phasendotierung mit Arsin erfolgen. Man erhält dadurch die in Fig. 5b dargestellten dotierten Bereiche 34. Nach der Do­ tierung wird eine dünne Schicht 35 eines Nitrid/Oxid- Dielektrikums abgeschieden, das später das zwischen Bottom- und Topelektrode angeordnete Dielektrikum bildet.

In Fig. 6 ist der weitere Ablauf der Herstellung einer Top­ elektrode gezeigt, wobei die Topelektrode aus einem Metall, beispielsweise Wolfram aufgebaut ist. Zunächst wird eine in Fig. 6a dargestellte dünne, ca. 10 nm dicke leitfähige Me­ tallschicht 36 mit Hilfe eines CVD- oder ALD-Verfahrens auf der Schicht 35 des Dielektrikums aufgebracht. Der Wafer wird in ein galvanisches Bad gegeben, in dem ein Salz des abzu­ scheidenden Metalls in einem geeigneten Lösungsmittel gelöst ist und die leitfähige Schicht 36 über den Kontakt 37 elekt­ risch kontaktiert. Dann wird zwischen dem Kontakt 37 und ei­ ner im galvanischen Bad angeordneten Gegenelektrode eine Spannung angelegt, um auf der dünnen leitfähigen Schicht 36 weiteres Metall 38 galvanisch abzuscheiden. Man erhält die in Fig. 6a dargestellte Anordnung. Auf der oberen Fläche des Wafers und in den Gräben ist das Metall 38 abgeschieden wor­ den. Abschließend wird das Metall 36, 38 noch von der oben liegenden Fläche des Substrats sowie aus dem oberen Ab­ schnitt der Gräben 31 durch isotropes Ätzen entfernt, sodass die in Fig. 6b gezeigte Anordnung erhalten wird. Die Gräben 31 sind in ihrem unteren Teil mit dem aus den Schichten 36, 38 gebildeten Metall ausgefüllt, welches im fertigen Konden­ sator die Topelektrode bildet. Vom dotierten Bereich 34 der Bottomelektrode ist es durch das zwischen den späteren E­ lektroden angeordnete Dielektrikum 35 getrennt. Im oberen Bereich der Gräben erfolgt die Isolierung des aus den Schichten 36, 38 gebildeten Bereichs durch die kragenförmig angeordnete Nitridschicht 30 und die vergrabene Oxidschicht 29 des SOI-Substrats.

Die galvanische Erzeugung einer aus einem Metallsilizid be­ stehenden Topelektrode wird anhand von Fig. 7 erläutert. Ausgehend von der in Fig. 5b dargestellten Anordnung wird zunächst über ein CVD-Verfahren eine dünne Schicht 39 aus Polysilizium auf der Schicht des Dielektrikums 35 abgeschie­ den. Das Polysilizium kann dabei auch bereits mit einer ge­ eigneten Dotierung versehen werden. Über den Kontakt 37 wird die Schicht 39 elektrisch kontaktiert und der Wafer an­ schließend in ein galvanisches Bad gegeben, das ein Salz des abzuscheidenden Metalls in einem geeigneten Lösungsmittel gelöst enthält. Zwischen dem Kontakt 37 und einer im galva­ nischen Bad angeordneten Gegenelektrode wird eine Spannung angelegt, sodass auf der Schicht 39 aus Polysilizium galva­ nisch eine Schicht 40 des Metalls abgeschieden wird. Nach der galvanischen Abscheidung der Metallschicht 40 wird die in Fig. 7a gezeigte Anordnung erhalten. Auf der oberen Seite des SOI-Substrats sowie im Inneren der Gräben hat sich eine Metallschicht 40 auf der Polysiliziumschicht 39 abgeschie­ den. Durch Tempern bei Temperaturen von mehr als 500°C bil­ det sich aus diesen Schichten ein Metallsilizid 41. Dabei muss das Tempern nicht notwendigerweise so lange durchge­ führt werden, bis sich im Inneren ein Metallsilizid 41 mit gleichmäßiger Zusammensetzung gebildet hat. Das Tempern kann auch vorher abgebrochen werden, sodass noch ein Siliziumgra­ dient über das Volumen des Metallsilizids 41 verbleibt.

Abschließend werden, wie in Fig. 7b bezeigt, die auf der o­ beren Seite des Substrats und im oberen Abschnitt der Gräben angeordneten Bereiche des Metallsilizids 41 durch isotropes Rückätzen entfernt. Der untere Abschnitt des Inneren der Gräben ist mit dem Metallsilizid 41 ausgefüllt, das später die Topelektrode des Kondensators bildet. Anschließend er­ folgt in üblicher Weise der Aufbau der weiteren Bestandteile eines DRAM.

In Fig. 8 ist ein Schnitt durch eine mögliche Anordnung für ein DRAM dargestellt. Die Darstellung entspricht im Wesent­ lichen der in Fig. 4b gezeigten Anordnung. Auch hier sind der Übersichtlichkei halber nur zwei Speicherkondensatoren benachbarter Speicherzellen dargestellt. In der unteren Schicht 33 aus kristallinem Silizium sind dotierte Bereiche 34 definiert, welche über dotierte Abschnitte 42 elektrisch leitend miteinander verbunden sind. Zur Oberseite der in Fig. 8 gezeigten Anordnung hin sind die dotierten Abschnitte 42 durch die vergrabene Oxidschicht 29 isoliert, die mit dem Dielektrikum 35 abschließt. Der vom Dielektrikum 35 defi­ nierte Raum ist mit dem Metallsilizid 41 ausgefüllt, welches die Topelektrode des Speicherkondensators bildet. Über eine Schicht 43 aus Polysilizium und den in der oberen Silizium­ schicht 26 definierten dotierten Bereich 44 ist die Top­ elektrode mit der Basis eines über dem Speicherkondensator angeordneten Feldeffekttransistor elektrisch leitend verbun­ den. Durch Beeinflussung des auf das Gate 45 wirkenden Fel­ des kann der zugeordnete Speicherkondensator daher geladen werden. Speicherkondensatoren benachbarter Speicherzellen sind über die auf der Oxidschicht 29 angeordnete Oxidschicht 46 elektrisch voneinander isoliert.

Die wesentlichen Schritte bei der Herstellung einer Bottome­ lektrode mit dem erfindungsgemäßen Verfahren sind in Fig. 9 dargestellt. Zunächst wird eine Anordnung, wie sie in Fig. 1a gezeigt ist, wie oben beschrieben hergestellt. Anschlie­ ßend wird zur Verbesserung der elektrischen Leitfähigkeit der an die freiliegenden Abschnitte der Gräben 3 angrenzende Bereich des Wafers dotiert, beispielsweise durch Gasphasen- Dotierung mit Arsin. Man erhält eine Anordnung, wie sie in Fig. 9a gezeigt ist. Auf der oberen Seite eines Wafers 4 ist eine dünne Oxidschicht 1 und eine Pad-Nitridschicht 2 abge­ schieden. In den Wafer 4 sind Gräben 3 eingebracht, in deren oberem Abschnitt die Wandung kragenförmig mit einer dünnen Nitrid/Oxidschicht 6 bedeckt ist. Im unteren Abschnitt der Gräben 3 ist in das Silizium des Wafers 4 eine Dotierung eingebracht, sodass dotierte Bereiche 7 erhalten werden, die eine erhöhte elektrische Leitfähigkeit aufweisen. Der Wafer 4 wird elektrisch kontaktiert, beispielsweise mittels eines Gitters, dass auf der Rückseite des Wafers angelegt wird, und in ein galvanisches Bad gegeben. Das galvanische Bad enthält ein Salz des abzuscheidenden Metalls, gelöst in ei­ nem geeigneten Lösungsmittel. Es wird eine Spannung zwischen dem Wafer 4 und einer im galvanischen Bad angeordneten Ge­ genelektrode angelegt, um auf dem elektrisch leitfähigen Ab­ schnitt der Gräben galvanisch eine Schicht 47 des Metalls abzuscheiden, das im fertigen Kondensator die Bottomelektro­ de bildet. Sofern erwünscht, kann die dünne Metallschicht in einem anschließenden Temperschritt, bei dem der Wafer 4 auf Temperaturen von mehr als 500°C erhitzt wird, in ein Me­ tallsilizid überführt werden. Bei der Herstellung der Botto­ melektrode wird der Graben 3 nicht vollständig mit dem Me­ tall 47 ausgefüllt, sondern das Metal 47 wird lediglich auf den Wandungen des Grabens 3 abgeschieden, sodass im Zentrum des Grabens 3 ein Raum 48 verbleibt, in welchem ein Die­ lektrikum sowie die Topelektrode abgeschieden werden kann. Der weitere Aufbau des Kondensators bzw. des DRAM erfolgt dann wie bei den Fig. 1b bis 4 beschrieben. Ein DRAM, der die oben beschriebene galvanisch abgeschiedene Bottome­ lektrode im Speicherkondensator umfasst, unterscheidet sich von der in Fig. 4b gezeigten Darstellung lediglich durch ei­ ne zwischen dem leitfähigen dotierten Bereich 7 und dem Die­ lektrikum 8 angeordnete Metallschicht.

Claims (10)

1. Verfahren zur Herstellung niederohmiger Elektroden in Grabenkondensatoren, wobei
ein Wafer bereitgestellt wird,
in den Wafer Gräben eingebracht werden,
der Wafer in eine Elektrolytlösung eingebracht wird, welche ein Salz eines elektrisch leitfähigen Materials enthält,
der Wafer elektrisch kontaktiert wird und eine Spannung zwi­ schen dem Wafer und einer in der Elektrolytlösung angeordne­ ten Gegenelektrode angelegt wird, sodass das elektrisch leitfähige Material zumindest abschnittsweise in den Gräben galvanisch abgeschieden wird.

2. Verfahren nach Anspruch 1, wobei die Gräben ein Aspekt­ verhältnis von zumindest 40 aufweisen.

3. Verfahren nach Anspruch 1 oder 2, wobei der Wafer zumin­ dest in Abschnitten der Gräben zur Erhöhung der elektrischen Leitfähigkeit dotiert wird.

4. Verfahren nach einem der Ansprüche 1 bis 3, wobei vor der galvanischen Abscheidung des elektrisch leitfähigen Ma­ terials zumindest abschnittsweise eine elektrisch leitfähige Initialschicht in die Gräben eingebracht wird.

5. Verfahren nach Anspruch 4, wobei die Initialschicht mit­ tels eines CVD- oder eines ALD-Verfahrens abgeschieden wird.

6. Verfahren nach einem der Ansprüche 4 oder 5, wobei die Initialschicht aus einem ersten Material besteht und auf dem ersten Material galvanisch eine Schicht aus einem zweiten Material abgeschieden wird, und anschließend ein Tem­ perschritt durchgeführt wird, sodass aus erstem Material und zweitem Material das elektrisch leitfähige Material der E­ lektrode gebildet wird.

7. Verfahren nach einem der Ansprüche 4 bis 6, wobei die Initialschicht zu einer Kontaktfläche verlängert wird und die elektrische Kontaktierung des Wafers über die Kontakt­ fläche erfolgt.

8. Verfahren nach einem der Ansprüche 1 bis 7, wobei in den Gräben zunächst eine Schicht eines Dielektrikums abgeschie­ den wird, auf der Schicht des Dielektrikums die elektrisch leitfähige Initialschicht abgeschieden wird, die elektrisch leitfähige Initialschicht elektrisch kontaktiert wird und auf der Initialschicht galvanisch das elektrisch leitfähige Material abgeschieden wird.

9. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Wafer auf seiner Rückseite elektrisch kontaktiert wird.

10. Verfahren nach einem der vorhergehenden Ansprüche, wobei das leitfähige Material ein Metall ist.