DE10116875A1 - Verfahren zur Herstellung eines integrierten ferroelektrischen Speichers - Google Patents
Verfahren zur Herstellung eines integrierten ferroelektrischen SpeichersInfo
- Publication number
- DE10116875A1 DE10116875A1 DE10116875A DE10116875A DE10116875A1 DE 10116875 A1 DE10116875 A1 DE 10116875A1 DE 10116875 A DE10116875 A DE 10116875A DE 10116875 A DE10116875 A DE 10116875A DE 10116875 A1 DE10116875 A1 DE 10116875A1
- Authority
- DE
- Germany
- Prior art keywords
- diffusion barrier
- intermediate oxide
- hydrogen diffusion
- electrode
- common plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Semiconductor Memories (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zur Herstellung eines integrierten ferroelektrischen Speichers nach dem Stack-Zellen-Prinzip, wobei Transistoren auf einem Wafer gebildet, anschließend ein erstes Zwischenoxid (2) abgeschieden und auf diesem ersten Zwischenoxid die ferroelektrischen Kondensatormodule (1) hergestellt werden, die mit ihrer unteren Elektrode (4) durch einen darunterliegenden elektrisch leitenden Plug (8) mit einer entsprechenden Transistorelektrode eines Auswahltransistors verbunden sind, wobei die ferroelektrischen Kondensatormodule (1) ganzflächig hergestellt und hernach in einem Schritt strukturiert werden, und dass danach über den strukturierten ferroelektrischen Kondensatoren (1) eine Wasserstoffdiffusionsbarriere (10) abgeschieden wird.
Description
Die Erfindung betrifft ein Verfahren zur Herstellung eines
integrierten ferroelektrischen Speichers nach dem Stack-Zel
len-Prinzip, wobei Transistoren auf einem Wafer gebildet,
anschließend ein erstes Zwischenoxid abgeschieden und auf
diesem ersten Zwischenoxid die ferroelektrischen Kondensa
tormodule hergestellt werden, die mit ihrer unteren Elektro
de durch einen darunterliegenden elektrisch leitenden Plug
mit einer entsprechenden Transistorelektrode eines Auswahl
transistors verbunden sind.
Sowohl beim Stackprinzip als auch beim Offsetzellenprinzip
sind zur Herstellung von ferroelektrischen Speicherzellen
Prozessschritte notwendig, um die untere und obere Kondensa
torelektrode zu strukturieren. Die Strukturierung der auch
in der Mikroelektronik neuen Elektrodenmaterialien, wie zum
Beispiel Platin für hochintegrierte Speicherbausteine er
folgt mit Plasmaprozessen vorwiegend unter Verwendung einer
Fotoresistmaske. Der Materialabtrag in den nicht maskierten
Gebieten auf der Scheibe erfolgt durch Sputterabtrag unter
Beschuss mit Chlor- und Argonionen. Um feinste Strukturen
maßhaltig realisieren zu können, ist es erforderlich, die
Struktur der Lackmaske ohne Änderungen der kritischer. Abmes
sungen (CD = Critical Dimension) auf die zu strukturierende
Platinschicht zu übertragen. Der Sputterangriff der Ionen
führt jedoch vor allem mit reaktiven Gasen zu einer Facet
tierung, das heißt Abschrägung der Lackmaske und damit zu
einer entsprechenden Facettierung beim Strukturübertrag ins
Platin. Diese Facettierung beschränkt die bei der Platin
strukturierung kleinsten erzielbaren Strukturgrößen. Aus der
Literatur ist bekannt, dass reine Chlorplasmen die stärkste
Facettierung verursachen.
Mit zunehmendem Argonanteil im Chlor-Argon-Gasgemisch steigt
dagegen der Flankenwinkel, d. h. die Flankensteilheit der er
haltenen Platinstrukturen an. Die Verwendung von reinem
Edelgas als Prozessgas führt beim Plasmaätzen zu praktisch
keiner Facettierung der Lackmaske. Als Konsequenz bilden die
erhaltene Ätzkante und die Redepositionen (Fences) den best
möglichen Winkel (< 80°) und man findet nur eine minimale
Aufweitung. Strukturiert man Sauerstoffbarriere, untere
Elektrode, Ferroelektrikum und obere Elektrode in einem
Schritt (One Step Etch), so bilden sich hohe Fences.
Um eine Oxidation des aus Polysilizium oder Wolfram beste
henden Plugs zu verhindern, wird zwischen dem Plug und der
unteren Kondensatorelektrode eine Sauerstoffbarriere gebil
det. Bisherige Versuche haben gezeigt, dass bei stufenweiser
Strukturierung des Kondensatormoduls, das heißt einer Struk
turierung von unterer Elektrode, Sauerstoffbarriere, Ferroe
lektrikum und oberer Elektrode des Kondensators in verschie
denen Schritten, die Sauerstoffbarriere von der Seite her
bei einem Sauerstoffanneal (Temperung in Sauerstoffatmosphä
re) aufoxidiert wird und damit die elektrische Verbindung
der unteren Kondensatorelektrode mit dem Plug zerstört wird.
Weitere Versuche haben gezeigt, dass eine entsprechende
planare, unstrukturierte Sauerstoffbarriere im oben erwähn
ten Temperungsvorgang in Sauerstoffatmosphäre widersteht.
Wie sich weiter gezeigt hat, ist der Überlapp der unteren
Kondensatorelektrode über die darunterliegende Sauerstoff
barriere von großer Bedeutung. Je größer dieser Überlapp
ist, desto geringer wird die Sauerstoffbarriere von cer Sei
te her oxidiert und desto mehr Kondensatoren funktionieren.
Aus der Literatur, Technical Digest IEDM, 609 (1997), Tech
nical Digest IEDM, 801 (1999) und Technical Digest IEDM, 617
(1997) ist es bekannt, den ganzen Kondensator in nur einem
Ätzschritt herzustellen. Alle Abscheidungen und Temperungen,
die zur Herstellung des ferroelektrischen Kondensators benötigt
werden, werden auf ganzflächigen Schichten ausgeführt,
wobei sich in diesem Fall ein maximaler Überlapp zwischen
unterer Kondensatorelektrode und Sauerstoffbarriere ein
stellt.
Aus von den Erfindern durchgeführten Experimenten und aus
der Literatur ist bekannt, dass Prozesse, in denen Wasser
stoff frei wird oder verwendet wird, zu einer Degradation
des Ferroelektrikums führen, so zum Beispiel bei Abscheidun
gen von CVD- und PECVD-Oxiden, Wolfram-CVD oder Formiergas-
Temperung. Um eine derartige Degradation des Ferroelektri
kums zu vermeiden, werden Wasserstoffdiffusionsbarrieren
(engl.: EBL = Encapsulation Barrier Layer) eingesetzt.
Nur wenige Hersteller strukturieren die Sauerstoffbarriere,
die untere Kondensatorelektrode, das Ferroelektrikum und die
obere Kondensatorelektrode in einem Schritt (OSSI = One Step
Etch Stack Integration). Nach dieser einschrittigen Struktu
rierung wird üblicherweise die obere Kondensatorelektrode
mit einer Wolfram/Aluminium-Metallisierung angeschlossen.
Alle zur Zeit kommerziell erwerblichen Produkte mit ferroe
lektrischen Schichten sind nach dem Offset-Zellen-Prinzip
aufgebaut und haben eine Integrationsdichte von nur wenigen
Kilobyte bis hin zu einem Megabyte. Die Integration von nach
dem Stackprinzip aufgebauten ferroelektrischen Speicherzel
len, die zum Beispiel mit dem OSSI-Prinzip in einer Argonat
mosphäre hergestellt und mit einer schützenden Wasserstoff
barriere versehen sind, ist noch nicht bekannt.
Es ist deshalb Aufgabe der Erfindung, ein gattungsgemäßes
Herstellungsverfahren für integrierte ferroelektrische Halb
leiterspeicher anzugeben, das die Vorteile einer einschrit
tigen Strukturierung der Kondensatormodule (OSSI-Strukturie
rung) mit einer prozesstechnisch günstigen und hinsichtlich
ihrer Wasserstoffdiffusionsbarriereeigenschaften sicheren
Integration einer derartigen EBL-Schicht verbindet.
Diese Aufgabe wird anspruchsgemäß gelöst.
Dadurch, dass erfindungsgemäß die Kondensatormodule mit ih
rer unteren und oberen Elektrode und dem dazwischenliegenden
Ferroelektrikum ganzflächig hergestellt und hernach in einem
Schritt strukturiert werden und danach über den strukturier
ten ferroelektrischen Kondensatoren ganzflächig eine Wasser
stoffdiffusionsbarriere abgeschieden wird, wird eine pro
zesstechnisch einfache und hinsichtlich ihrer Wasserstoff
diffusionsbarriereeigenschaften sichere Wasserstoffdiffusi
onsbarriereschicht in den Herstellungsprozess integriert.
Die oben genannte Integrationsmöglichkeit der EBL über einem
ferroelektrischen Kondensatormodul läßt sich bei verschiede
nen Prozessvarianten der Kondensatorstrukturierung anwenden,
so zum Beispiel bei OSSI-Strukturierung mit Argon oder bei
Hot-OSSI-Methode, das heißt eine Hard-Maskenätzung mit hei
ßer Kathode, bei der keine Fences entstehen.
Falls eine Sauerstoffbarriere zwischen der unteren Kondensa
torelektrode und dem Plug aufgebracht wird, kann die ein
schrittige Strukturierung der ferroelektrischen Kondensator
module bewirken, dass die untere Kondensatorelektrode die
Sauerstoffbarriere gleichmäßig überlappt.
Die erfindungsgemäße Wasserstoffdiffusionsbarriere (EBL) be
steht aus mindestens einer Schicht, die zum Beispiel aus
nichtleitendem Material besteht. Die Wasserstoffdiffusions
barriere kann jedoch auch aus mehreren Schichten bestehen.
Wenn für die Wasserstoffdiffusionsbarriere ein leitendes Ma
terial gewählt wird, muss, wenn sie direkt über dem struktu
rierten Kondensatormodul abgeschieden wird unter der leiten
den Schicht der Wasserstoffdiffusionsbarriere eine dielek
trische Schicht abgeschieden werden, um einen Kurzschluss
zwischen der oberen und der unteren Kondensatorelektrode zu
verhindern.
Das hier beschriebene Verfahren zeigt zwei Ausführungsbei
spiele auf. Im ersten Ausführungsbeispiel wird nach der
Strukturierung des Kondensatormoduls direkt über dem Konden
sator eine nicht leitfähige Wasserstoffdiffusionsbarriere
abgeschieden und darauf ein zum Beispiel aus Siliziumoxid
bestehendes Zwischenoxid aufgebracht (zweite Zwischenoxid
schicht). Dieses Schichtsystem wird dann mit Stopp auf Pla
tin (das Material der oberen Kondensatorelektrode) herunter
poliert, so dass die obere Kondensatorelektrode freiliegt.
Es besteht auch die Möglichkeit, nur bis zur Wasserstoffdif
fusionsbarriere herunter zu polieren und anschließend mit
Hilfe einer Lithoebene und einer Ätzstrukturierung den An
schluss zur oberen Kondensatorelektrode zu öffnen. Nun kann
eine aus Platin bestehende Common Plate abgeschieden werden
und anschließend ein Post-Anneal (PoA) zur Konditionierung
der Wasserstoffdiffusionsbarriere durchgeführt werden. Der
Post-Anneal kann aber auch vor Abscheidung der Common Plate
durchgeführt werde. Dadurch wird die Verwendung anderer Ma
terialien für die Common Plate ermöglicht, die einem Sauer
stoffanneal bei 500 bis 800°C nicht standhalten und dabei
gleichzeitig für den Sauerstoff durchlässig sind. Beispiele
für geeignete Materialien für die Common Plate sind dann A1,
Cu, Ti, TiON, TaSiN, und andere Materialien. Vorteilhaft ist
die Verwendung von Ti, TiON, TaSiN, da diese selbst Barrie
reeigenschaften gegenüber Wasserstoff aufweisen.
Wenn somit für die Common Plate ein als Wasserstoffdiffusi
onsbarriere wirkendes Material gewählt wird, kann bei einem
zweiten Ausführungsbeispiel auf die Abscheidung einer Was
serstoffdiffusionsbarriere direkt über dem Kondensatormodul
verzichtet und statt dessen dort nur die Common Plate als
Wasserstoffdiffusionsbarriere dienen. Dabei sollte jedoch
die Common Plate möglichst großflächig sein, um bestmögliche
Abschirmung gegenüber Wasserstoff zu gewährleisten.
Weiterhin kann, wenn die Common Plate selbst nicht an einem
als Wasserstoffdiffusionsbarriere bestehenden Material be
steht oder kleinflächig ist, auf der Common Plate eine Was
serstoffdiffusionsbarriereschicht aufgebracht werden. Dafür
können sowohl leitfähige als auch nicht leitfähige Materia
lien zum Einsatz kommen.
Im Falle, dass über der Common Plate eine nicht leitfähige
Wasserstoffdiffusionsbarriereschicht gebildet wird, muss
letztere mit durchgeätzt werden, wenn das Via zwischen Com
mon Plate und der nachfolgenden Metallisierungsebene geätzt
wird. Im Falle einer leitfähigen Wasserstoffdiffusionsbar
riereschicht ist dies nicht erforderlich, jedoch eine Unter
brechung dieser Wasserstoffdiffusionsbarriereschicht außer
halb des Zellenfeldes, um Kurzschlüsse in der Peripherie zu
vermeiden.
Das erfindungsgemäße Verfahren wird in zwei prinzipiellen
Ausführungsbeispielen Bezug nehmend auf die beiliegende
Zeichnung näher erläutert.
Fig. 1 zeigt in einer schematischen Schnittdarstellung
ein erstes Ausführungsbeispiel einer OSSI-Struk
turierung eines ferroelektrischen Kondensators
mit einer direkt darüber abgeschiedenen dielek
trischen Wasserstoffdiffusionsbarriereschicht und
Fig. 2 zeigt ein zweites Ausführungsbeispiel eines er
findungsgemäßen Herstellungsverfahrens, bei dem
eine Wasserstoffdiffusionsbarriereschicht über
einer Common Plate gebildet wird, welche zur Kon
taktierung der oberen Kondensatorelektrode mit
einer (nicht gezeigten) Metallisierungsebene auf
gebracht wurde.
Gemäß Fig. 1 wird nach der nach dem OSSI-Prinzip erfolgten
einschrittigen Strukturierung eines ferroelektrischen Kon
densatormoduls 1 direkt über dem Kondensator 1 eine nicht
leitfähige Wasserstoffdiffusionsbarriere 10 abgeschieden.
Diese Wasserstoffdiffusionsbarriere (oder EBL) kann aus ei
ner Schicht oder mehreren Schichten bestehen. Über der Was
serstoffdiffusionsbarriere 10 wird dann ein zum Beispiel aus
Siliziumoxid bestehendes (zweites) Zwischenoxid (ZOx) 3 auf
gebracht. Dieses Schichtsystem wird dann mit Stopp auf Pla
tin herunterpoliert, so dass die obere aus Platin bestehende
Elektrode des Kondensatormoduls 1 freiliegt. Es ist zu er
wähnen, dass das ferroelektrische Kondensatormodul 1 aus der
oberen Kondensatorelektrode 6, dem Ferroelektrikum 5 und der
unteren Kondensatorelektrode 4 besteht. Zwischen einem dar
unter liegenden Polysiliziumplug 8, der zur elektrischen
Verbindung der unteren Kondensatorelektrode 4 mit einer
(nicht gezeigten) Elektrode eines Auswahltransistors durch
eine erste Zwischenoxidschicht 2 aus SiOx führt, und der un
teren Kondensatorelektrode 4 liegt eine Sauerstoffdiffusi
onsbarriere 7. Vom Auswahltransistor ist eine Gateelektrode
G dargestellt. Bei der OSSI-Ätzung gelingt es nicht, einen
Überlapp der unteren Kondensatorelektrode 4 über der Sauer
stoffdiffusionsbarriere 7 bei jedem Kondensator zu erzeugen.
Jedoch ist dadurch, daß die O2-Temperung stattfindet, bevor
die Kondensatoren mit OSSI-Ätzung strukturiert werden, der
Overlap noch maximal, nämlich so groß wie der Wafer.
Alternativ zum Herunterpolieren des aus dem zweiten Zwi
schenoxid 3 und der Wasserstoffdiffusionsbarriere 10 beste
henden Schichtsystems mit Stopp auf der aus Edelmetall, z. B.
Platin bestehenden oberen Kondensatorelektrode 6 (siehe die
Pfeile P), besteht alternativ auch die Möglichkeit, nur bis
auf die Wasserstoffdiffusionsbarriere herunterzupolieren und
anschließend mit Hilfe einer Lithoebene und einer Ätzung den
Anschluss zur oberen Kondensatorelektrode 6 zu öffnen. Es
muss erwähnt werden, dass das Edelmetall Platin nur bei
spielhaft für ein Edelmetall/Metalloxid angeführt ist. Es
gibt alternative Methoden, bei denen die Elektroden z. B. aus
IrOx bestehen.
Nun kann eine z. B. aus Platin bestehende (nicht gezeigte)
Common Plate abgeschieden werden und anschließend ein Post-
Anneal (PoA) zur Konditionierung der Wasserstoffdiffusions
barriere 10 durchgeführt werden.
Allerdings kann der Post-Anneal (PoA) auch vor der Abschei
dung der Common Plate durchgeführt werden. Dadurch lassen
sich für die Common Plate andere Materialien verwendan, die
keinem Sauerstoffanneal bei 500 bis 800°C standhalten und
dabei gleichzeitig für diesen durchlässig sind. Beispiele
für derartige Materialien sind A1, Cu, Ti, TiON, TaSiN, wo
bei von Vorteil die Verwendung von Ti, TiON, TaSiN ist, da
diese selbst Barriereeigenschaften gegenüber Wasserstoff
aufweisen.
In Fig. 2 ist in einer ähnlichen Schnittdarstellung wie in
Fig. 1 ein zweites prinzipielles Ausführungsbeispiel eines
mit dem erfindungsgemäßen Herstellungsverfahren gebildeten
ferroelektrischen Kondensators veranschaulicht. Wieder ist
eine ferroelektrische Speicherzelle nach dem Stackprinzip
hergestellt worden, wobei (nicht gezeigte) auf einem Wafer
gebildete Transistoren von einer SiOx Schicht 2 bedeckt
sind. Eine über einer (nicht gezeigten) Transistorelektrode
liegende untere Kondensatorelektrode 4 eines nach dem OSSI-
Prinzip in einem Schritt strukturierten ferroelektrischen
Kondensatormoduls 1 steht über eine elektrisch leitende Sauerstoffbarriere
durch einen leitenden Polysiliziumplug 8 mit
der genannten Transistorelektrode in Verbindung.
Bei dem in Fig. 2 gezeigten Ausführungsbeispiel ist auf die
Abscheidung einer Wasserstoffdiffusionsbarriere direkt über
dem Kondensatormodul 1 verzichtet worden. Statt dessen ist
eine Wasserstoffdiffusionsbarriere EBL 10 auf der Common
Plate 11 aufgebracht. Dabei können für die Wasserstoffdiffu
sionsbarriere 10 sowohl leitfähige als auch nicht leitfähige
Materialien verwendet werden. Im Falle einer nicht leitfähi
gen Wasserstoffdiffusionsbarriereschicht 10 muss diese zu
sammen mit einer dieselbe bedeckenden (dritten) Zwi
schenoxidschicht 12 durchgeätzt werden, wenn das Via 13 zur
Herstellung einer leitenden Verbindung zwischen der Common
Plate 11 und einer (nicht gezeigten) Metallisierungsebene
hergestellt wird. Im Falle einer leitfähigen Wasserstoffdif
fusionsbarriereschicht 10 ist diese Ätzung nicht erforder
lich, jedoch muss die Wasserstoffdiffusionsbarriereschicht
10 dann außerhalb des Zellenfeldes unterbrochen werden, um
Kurzschlüsse in der Peripherie zu vermeiden.
Wenn bei einer ähnlich wie in Fig. 2 aufgebauten Variante,
bei der die Common Plate selbst eine Wasserstoffdiffusions
barriere bildet, auf die Abscheidung einer zusätzlichen Was
serstoffdiffusionsbarriere 10 verzichtet wird, sollte die
Common Plate 11 möglichst großflächig sein, um bestmögliche
Abschirmung gegenüber Wasserstoff zu gewährleisten.
1
ferroelektrisches Kondensatormodul
2
erste Zwischenoxidschicht
3
zweite Zwischenoxidschicht
4
untere Kondensatorelektrode
5
Ferroelektrikum
6
obere Kondensatorelektrode
7
Sauerstoffbarriere
8
Polyplug
10
Wasserstoffdiffusionsbarriereschicht
11
Common Plate
12
dritte Zwischenoxidschicht
13
Via
P Polierschritt
G Gateelektrode
P Polierschritt
G Gateelektrode
Claims (12)
1. Verfahren zur Herstellung eines integrierten ferroelek
trischen Speichers nach dem Stack-Zellen-Prinzip, wobei
Transistoren auf einem Wafer gebildet, anschließend ein er
stes Zwischenoxid (2) abgeschieden und auf diesem ersten
Zwischenoxid die ferroelektrischen Kondensatormodule (1)
hergestellt werden, die mit ihrer unteren Elektrode (4)
durch einen darunterliegenden elektrisch leitenden Plug (8)
mit einer entsprechenden Transistorelektrode eines Auswahl
transistors verbunden sind,
dadurch gekennzeichnet,
dass die ferroelektrischen Kondensatormodule (1) ganzflächig
hergestellt und hernach in einem Schritt strukturiert wer
den, und dass danach über den strukturierten ferroelektri
schen Kondensatoren (1) eine Wasserstoffdiffusionsbarriere
(10) abgeschieden wird.
2. Herstellungsverfahren nach Anspruch 1,
dadurch gekennzeichnet,
dass weiterhin eine zwischen der unteren Kondensatorelektro
de (4) und dem Plug (8) liegende Sauerstoffbarriere (7) bei
der Strukturierung der ferroelektrischen Kondensatoren ge
bildet wird.
3. Herstellungsverfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
dass die Wasserstoffdiffusionsbarriere (10) aus mindestens
einer Schicht eines nichtleitenden Materials gebildet wird.
4. Herstellungsverfahren nach einem der vorangehenden An
sprüche,
dadurch gekennzeichnet,
dass die Wasserstoffdiffusionsbarriere (10) vor der Abschei dung einer die oberen Kondensatorelektroden (6) verbindenden elektrisch leitenden Common Plate (11) so gebildet wird,
dass die Wasserstoffdiffusionsbarriere (10) unmittelbar die obere Elektrode (6) und die Seitenflächen der strukturierten Kondensatormodule und das erste Zwischenoxid (2) bedeckt und dass eine zweite Zwischenoxidschicht (3) über der Wasser stoffdiffusionsbarriere (10) abgeschieden wird.
dass die Wasserstoffdiffusionsbarriere (10) vor der Abschei dung einer die oberen Kondensatorelektroden (6) verbindenden elektrisch leitenden Common Plate (11) so gebildet wird,
dass die Wasserstoffdiffusionsbarriere (10) unmittelbar die obere Elektrode (6) und die Seitenflächen der strukturierten Kondensatormodule und das erste Zwischenoxid (2) bedeckt und dass eine zweite Zwischenoxidschicht (3) über der Wasser stoffdiffusionsbarriere (10) abgeschieden wird.
5. Herstellungsverfahren nach Anspruch 4,
dadurch gekennzeichnet,
dass die zweite Zwischenoxidschicht (3) und die Wasserstoff
diffusionsbarriere (10) anschließend bis zur oberen konden
satorelektrode (6) herunterpoliert werden, um die obere Kon
densatorelektrode (6) freizulegen.
6. Herstellungsverfahren nach Anspruch 4,
dadurch gekennzeichnet,
dass die zweite Zwischenoxidschicht (3) bis zur Wasserstoff
diffusionsbarriere (10) herunterpoliert wird und die Wasser
stoffdiffusionsbarriere mit einer Lithoebene und anschlie
ßender Ätzung über der oberen Kondensatorelektrode (6) ge
öffnet wird.
7. Herstellungsverfahren nach einem der Ansprüche 5 oder 6,
dadurch gekennzeichnet,
dass anschließend die die obere Kondensatorelektrode (6)
kontaktierende Common Plate über der oberen Kondensatorelek
trode und dem zweiten Zwischenoxid (3) abgeschieden wird.
8. Herstellungsverfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
dass eine die ferroelektrischen Kondensatormodule (1) bedec
kende zweite Zwischenoxidschicht (3) aufgebracht und an
schließend bis zur oberen Kondensatorelektrode (6) herunter
poliert wird und dass darüber eine die freigelegte obere
Kondensatorelektrode (6) überdeckende und elektrisch kontak
tierende Common Plate (11) gebildet wird.
9. Herstellungsverfahren nach Anspruch 8,
dadurch gekennzeichnet,
dass die Common Plate (11) allseitig über die seitliche Be
grenzung der oberen Kondensatorelektrode (6) hinaussteht und
selbst eine Wasserstoffdiffusionsbarriere bildet, indem sie
aus einem als Barriere gegen Wasserstoffdiffusion wirkenden
leitenden Material besteht.
10. Herstellungsverfahren nach Anspruch 9,
dadurch gekennzeichnet,
dass die Common Plate (11) aus Ti oder TiON oder TaSiON be
steht.
11. Herstellungsverfahren nach Anspruch 8,
dadurch gekennzeichnet,
dass die Wasserstoffdiffusionsbarriere (10) ganzflächig über
der Common Plate (11) und der zweiten Zwischenoxid gebildet
wird.
12. Herstellungsverfahren nach einem der Ansprüche 8 bis 11,
dadurch gekennzeichnet,
dass ganzflächig über der Wasserstoffdiffusionsbarriere (10)
eine dritte Zwischenoxidschicht (12) abgeschieden und eine
Öffnung (13) durch die dritte Zwischenoxidschicht (12) und
die Wasserstoffdiffusionsbarriere (10) zur Herstellung einer
elektrischen Kontaktierung der Common Plate (11) mit einer
über der dritten Zwischenoxidschicht zu bildenden Metalli
sierung gebildet wird.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10116875A DE10116875B4 (de) | 2001-04-04 | 2001-04-04 | Verfahren zur Herstellung eines integrierten ferroelektrischen Speichers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10116875A DE10116875B4 (de) | 2001-04-04 | 2001-04-04 | Verfahren zur Herstellung eines integrierten ferroelektrischen Speichers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10116875A1 true DE10116875A1 (de) | 2002-10-17 |
| DE10116875B4 DE10116875B4 (de) | 2006-06-14 |
Family
ID=7680422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10116875A Expired - Fee Related DE10116875B4 (de) | 2001-04-04 | 2001-04-04 | Verfahren zur Herstellung eines integrierten ferroelektrischen Speichers |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE10116875B4 (de) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19829300A1 (de) * | 1997-06-30 | 1999-01-07 | Hyundai Electronics Ind | Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung |
| JPH1154718A (ja) * | 1997-07-31 | 1999-02-26 | Samsung Electron Co Ltd | 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法 |
| EP0920054A1 (de) * | 1996-07-09 | 1999-06-02 | Hitachi, Ltd. | Halbleiterspeicher und deren herstellungsverfahren |
| EP0978881A2 (de) * | 1998-08-07 | 2000-02-09 | Matsushita Electronics Corporation | Ferroelektrischer Kondensator und Verfahren zur Herstellung |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6198652B1 (en) * | 1998-04-13 | 2001-03-06 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor integrated memory device |
-
2001
- 2001-04-04 DE DE10116875A patent/DE10116875B4/de not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0920054A1 (de) * | 1996-07-09 | 1999-06-02 | Hitachi, Ltd. | Halbleiterspeicher und deren herstellungsverfahren |
| DE19829300A1 (de) * | 1997-06-30 | 1999-01-07 | Hyundai Electronics Ind | Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung |
| JPH1154718A (ja) * | 1997-07-31 | 1999-02-26 | Samsung Electron Co Ltd | 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法 |
| EP0978881A2 (de) * | 1998-08-07 | 2000-02-09 | Matsushita Electronics Corporation | Ferroelektrischer Kondensator und Verfahren zur Herstellung |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10116875B4 (de) | 2006-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4314360C2 (de) | Halbleitervorrichtung mit einer Mehrzahl von Kontaktlöchern unterschiedlicher Tiefe und Verfahren zur Herstellung derselben | |
| EP0740347B1 (de) | Halbleiter-Speichervorrichtung unter Verwendung eines ferroelektrischen Dielektrikums und Verfahren zur Herstellung | |
| DE4207916C2 (de) | Verbindungsstruktur einer integrierten Halbleiterschaltungseinrichtung | |
| DE10014315B4 (de) | Verfahren zum Herstellen eines Halbleiterspeichers | |
| EP1128428B1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
| DE19935947A1 (de) | Verfahren zum Ausbilden einer Mehrebenen-Zwischenverbindung in einem ferroelektrischen Speicherbauelement | |
| DE19829300A1 (de) | Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung | |
| DE19649670C2 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und auf diese Weise hergestellter Kondensator | |
| DE4232817B4 (de) | Halbleiter-Speicherzelle und Verfahren zu deren Herstellung | |
| DE4442432A1 (de) | Verfahren zum Herstellen von Kondensatoren in Halbleiterspeichervorrichtungen | |
| EP1005090B1 (de) | Halbleiterbauelement mit zumindest einem Widerstandselement aufweisenden Kondensator sowie Verfahren zu dessen Herstellung | |
| DE10041685C2 (de) | Verfahren zur Herstellung eines mikroelektronischen Bauelements | |
| DE19712540C1 (de) | Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall | |
| DE19963500C2 (de) | Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht | |
| DE10120302A1 (de) | Halbleiter-Bauteil und Verfahren zu dessen Herstellung | |
| DE19824774C2 (de) | Verfahren zum Herstellen eines Kondensators in einem Halbleiterbauteil | |
| WO2001084605A1 (de) | Verfahren zur herstellung von kondensatorstrukturen | |
| DE10116875A1 (de) | Verfahren zur Herstellung eines integrierten ferroelektrischen Speichers | |
| DE10008617A1 (de) | Verfahren zur Herstellung einer ferroelektrischen Schicht | |
| EP0647356A1 (de) | Herstellungsverfahren für einen schüsselkondensator | |
| DE19825266B4 (de) | Verfahren zur Herstellung eines Kondensators für eine Halbleitereinrichtung | |
| DE10057444A1 (de) | Verfahren zum Herstellen einer Kondensatoranordnung | |
| DE10121657A1 (de) | Mikroelektronische Struktur mit einer Wasserstoffbarrierenschicht | |
| DE4200284A1 (de) | Verdrahtungsschicht fuer eine halbleitereinrichtung und verfahren zu deren herstellung | |
| DE10066082A1 (de) | Gezielte lokale Erzeugung von Öffnung in einer Schicht |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |