[go: up one dir, main page]

DE10105997C1 - Verfahren zur Herstellung ferroelektrischer Kondensatoren und integrierter Halbleiterspeicherbausteine - Google Patents

Verfahren zur Herstellung ferroelektrischer Kondensatoren und integrierter Halbleiterspeicherbausteine

Info

Publication number
DE10105997C1
DE10105997C1 DE10105997A DE10105997A DE10105997C1 DE 10105997 C1 DE10105997 C1 DE 10105997C1 DE 10105997 A DE10105997 A DE 10105997A DE 10105997 A DE10105997 A DE 10105997A DE 10105997 C1 DE10105997 C1 DE 10105997C1
Authority
DE
Germany
Prior art keywords
adhesive layer
ferroelectric
adhesion layer
oxygen barrier
ferroelectric capacitors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10105997A
Other languages
English (en)
Inventor
Igor Kasko
Matthias Kroenke
Thomas Mikolajick
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10105997A priority Critical patent/DE10105997C1/de
Priority to EP01990318A priority patent/EP1358671A2/de
Priority to CNB018225799A priority patent/CN1241236C/zh
Priority to JP2002565350A priority patent/JP3886907B2/ja
Priority to PCT/DE2001/004790 priority patent/WO2002065518A2/de
Priority to KR1020037010399A priority patent/KR100563783B1/ko
Application granted granted Critical
Publication of DE10105997C1 publication Critical patent/DE10105997C1/de
Priority to US10/638,594 priority patent/US6875652B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10W20/046
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/682Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes
    • H10D1/696Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H10W20/065
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Semiconductor Memories (AREA)

Abstract

Bei einem Verfahren zur Herstellung von im Stackprinzip aufgebauten ferroelektrischen Kondensatoren zur Anwendung in integrierten, Halbleiterspeicherbausteinen weisen die einzelnen Kondensatormodule (10, 11) eine Sauerstoffbarriere (4a, 4b) zwischen einer unteren Kondensatorelektrode (5a, 5b) und einem elektrisch leitenden Plug (1a, 1b) auf. Eine unstrukturierte Haftschicht (3) wird dort wo sie nicht von der jeweiligen Sauerstoffbarriere (4a, 4b) bedeckt ist, von dem Sauerstoff, der beim Temperungsvorgang des Ferroelektrikums (6a, 6b) entsteht, aufoxidiert und bildet dort isolierende Abschnitte, so dass die unteren Kondensatorelektroden (5a, 5b) der ferroelektrischen Kondensatoren (10, 11) elektrisch voneinander isoliert sind. Dadurch entfällt der Strukturierungsschritt für die Haftschicht (3) und außerdem kann diese Schicht (3) zum Gettern von Sauerstoff und zur Hemmung von Sauerstoffdiffusion zum Plug dienen.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung ferroe­ lektrischer Kondensatoren in integrierten Halbleiterspei­ cherchips, gemäß dem Oberbegriff des Patentanspruchs 1. Ein derartiges Herstellungsverfahren ist aus DE 199 26 501 A1 bekannt.
Zur Herstellung von ferroelektrischen Kondensatoren zur An­ wendung in Halbleiterspeichern hoher Integrationsdichte wird ein ferroelektrisches Material (zum Beispiel SrBi2(Ta,Nb)2O9 (abgekürzt SBT oder SBTN), Pb(Zr,Ti)O3 (abgekürzt PZT) oder Bi4Ti3O12 (abgekürzt BTO) als Dielektrikum zwischen den Elek­ troden eines Kondensators eingesetzt. Das Kondensatorelek­ trodenmaterial ist ein Edelmetall oder Edelmetalloxid, das hohen Temperaturen in O2 widersteht. Als Materialien hierfür kommen in Frage Pt, Pd, Ir, Rh, Ru, RuOx, IrOx, RhOx, SrRuO3, SaSrCoOx (abgekürzt LSCO), HT-Supraleiter (YBa2Cu2O7) und an­ dere. Im allgemeinen wird beim Kondensatoraufbau entweder das technologisch anspruchsvollere Stackprinzip verfolgt oder nach dem eine viel größere Chipfläche beanspruchenden Offsetzellenprinzip vorgegangen (siehe "Integrated Ferroe­ lectrics", 1999, 26, 197 von W. Hartner et al.).
Die oben zum Oberbegriff des Patentanspruchs 1 zitierte DE 199 26 501 A1 beschreibt, dass eine Sauerstoffbarriere benö­ tigt wird, um eine Oxidation des aus Polysilizium oder Wolf­ ram bestehenden, die untere Kondensatorelektrode mit einer Halbleiterelektrode oder mit einer Metallisierungsbahn ver­ bindenden leitenden Plugs bei dem nach dem Stackprinzip auf­ gebauten ferroelektrischen Kondensator zu verhindern. Zwi­ schen der Sauerstoffbarriere, die z. B. aus Ir/IrOx besteht, und dem Plug wird eine Haftschicht gebildet, die erforderlich ist, um den Übergangswiderstand zwischen dem Plug und der Sauerstoffbarriere gering zu halten und um eine mögliche Silizidierung von Ir zu verhindern. Bisherige Versuche haben gezeigt, dass bei einer stufenweisen Strukturierung des Kon­ densatormoduls (d. h. einer getrennt erfolgenden Strukturie­ rung von Sauerstoffbarriere, unterer Elektrode, Ferroelek­ trikum und oberer Elektrode des Kondensators) diese Haft­ schicht von der Seite her beim Tempern in einer Sauerstof­ fatmosphäre aufoxidiert wird und damit der Anschluss der un­ teren Kondensatorelektrode durch den Plug unterbrochen wird. Die Sauerstoffbarriere kann die Haftschicht und den Plug nur vor einer Sauerstoffdiffusion in vertikaler Richtung nicht jedoch in horizontaler Richtung schützen.
Es hat sich ebenfalls gezeigt, dass der Überlapp der unteren Kondensatorelektrode über die darunterliegende Sauerstoff­ barriere von großer Bedeutung ist. Je größer dieser Überlapp ist, desto geringer ist die Sauerstoffdiffusion von der Sei­ te her, so dass um so mehr Kondensatoren funktionieren. Dies liegt daran, dass die horizontale Oxidation von Haftschicht und Plug nur langsam fortschreitet. Da die Haftschicht aus einem leitfähigen Material bestehen muss, ist es erforder­ lich, diese zu strukturieren, da sonst die Haftschicht einen Kurzschluss zwischen allen ferroelektrischen Kondensatoren des Chips erzeugen würde.
Alle zur Zeit kommerziell erhältlichen Produkte mit ferroe­ lektrischen Schichten sind nach dem Offsetzellenprinzip auf­ gebaut und haben eine Integrationsdichte von nur wenigen Ki­ lobyte bis hin zu einem Megabyte. Beim Offsetzellenprinzip benötigt man keine Sauerstoffbarriere. Beim Stackprinzip wird üblicherweise das Kondensatormodul stufenweise mit Chlorätzungen strukturiert. Das heißt die Sauerstoffbarrie­ re, die untere Kondensatorelektrode, das Ferroelektrikum und die obere Kondensatorelektrode werden getrennt durch Chlo­ rätzung strukturiert.
Bei dem nach dem Stackprinzip aufgebauten ferroelektrischen Kondensator ist, wie erwähnt, eine leitfähige Sauerstoffbar­ riere erforderlich. Als Material für die Sauerstoffbarriere wird typischerweise Ir/IrOx verwendet. Für die leitende Haftschicht zum Wolfram- oder Polysiliziumplug kann zum Bei­ spiel Ti, TiN, TaSiN, Ta oder TaN verwendet werden. Da diese Haftschicht leitfähig sein muss, ist es erforderlich, sie zu strukturieren, da sie sonst sämtliche Kondensatormodule elektrisch kurzschließen würde.
US 5,811,181 beschreibt ein Verfahren zur Herstellung eines ferroelektrischen Kondensators, bei dem eine Tantal enthal­ tende Haftschicht abgeschieden ist.
Es ist Aufgabe der Erfindung, das eingangs erwähnte Herstel­ lungsverfahren für ferroelektrische Kondensatoren in inte­ grierten Halbleiterspeicherbausteinen so auszubilden, dass auf die Strukturierung der Haftschicht verzichtet und gleichzeitig ihre vorzeitige Oxidation verlangsamt werden kann.
Die Erfindung geht von der Erkenntnis aus, dass bei dem Fer­ roanneal bzw. Temperungsvorgang in Sauerstoff, der nach Ab­ scheidung des Ferroelektrikums des ferroelektrischen Konden­ satormoduls durchgeführt wird, die Haftschicht aufoxidiert. Dabei hat sich experimentell gezeigt, dass die Haftschicht um so schneller oxidiert, je länger der Temperungsvorgang dauert und je höher die Temperatur beim Tempern ist. Bei solchen experimentellen Untersuchungen hat sich auch ge­ zeigt, dass die laterale Oxidation unter die Sauerstoffbar­ riere langsamer stattfindet.
Die oben angegebene Aufgabe wird anspruchsgemäß gelöst.
Erfindungsgemäß braucht die Haftschicht nicht strukturiert zu werden, da sie im Bereich zwischen den Kondensatormodu­ len, wo sie zunächst einen Kurzschluss erzeugt, als erstes beim Tempern des Ferroelektrikums aufoxidiert und dadurch elektrisch isolierend wirkt.
Dadurch erspart man sich zum einen die Strukturierung dieser Haftschicht und zum anderen kann diese Schicht sogar zum "Gettern" von Sauerstoff dienen. Die unstrukturierte Haft­ schicht behindert außerdem die weitere Sauerstoffdiffusion unter die Sauerstoffbarriere.
Wenn, wie bevorzugt, als Material für die Haftschicht TaSiN oder TaN verwendet wird, kann bei einer Strukturierung des ferroelektrischen Kondensatormoduls durch reaktives Ionenät­ zen von Sauerstoffbarriere/unterer Kondensatorelektrode Tan­ tal als Endpunktsignal zum Beispiel verwendet werden.
Alternativ kann auch selektiv geätzt werden, so dass das Ma­ terial der Haftschicht als Ätzstopp dient. Dadurch wird eine zusätzliche Erhöhung der Topographie durch Überätzung in das Zwischenoxid vermieden.
Nachstehend wird ein derzeit bevorzugtes Ausführungsbeispiel des erfindungsgemäßen Herstellungsverfahrens bezogen auf die Zeichnung näher erläutert.
Die Figuren der Zeichnung zeigen im einzelnen:
Fig. 1 einen schematischen Querschnitt durch einen Ab­ schnitt eines integrierten Halbleiterspeichers, der Strukturen von im Stackprinzip aufgebauten ferroelektrischen Kondensatormodulen mit einer unstrukturierten durchgehenden Haftschicht veran­ schaulicht;
Fig. 2 ebenfalls einen schematischen Querschnitt durch einen Abschnitt eines Halbleiterspeichers zur Veranschaulichung eines nach der Abscheidung des Ferroelektrikums ausgeführten Temperungsschritts, bei dem die freiliegenden Bereiche der Haft­ schicht aufoxidiert werden und
Fig. 3 eine Detailansicht eines in einem Kreis III in Fig. 2 gezeigten Abschnitts eines ferroelektri­ schen Kondensatormoduls.
Die Querschnittsdarstellung in Fig. 1 zeigt jeweils Sauer­ stoffbarrieren 4a, 4b und darüber untere Elektrodenabschnit­ te 5a, 5b zweier ferroelektrischer Kondensatormodule 10 und 11. Zwischen den Sauerstoffbarrieren 4a, 4b und leitenden Plugs 1a, 1b, die aus Wolfram oder Polysilizium bestehen können, ist durchgängig, das heißt über dem gesamten ferroe­ lektrische Kondensatoren aufweisenden Bereich eines inte­ grierten Halbleiterspeicherbausteins, eine unstrukturierte Haftschicht 3 gebildet, die zum Beispiel aus TaSiN, TaN, Ta, TiN, Ti besteht. Die Haftschicht 3 liegt somit zwischen den Sauerstoffbarrieren 4a, 4b, die eine Oxidation des Polysili­ zium- oder Wolframplugs 1a, 1b beim Stackaufbau der ferroe­ lektrischen Kondensatoren verhindern sollen, und den Plugs 1a, 1b und ganzflächig über einer Zwischenoxidschicht 2, die die Zwischenabschnitte zwischen den leitenden Plugs 1a, 1b füllt.
Es ist zu erwähnen, dass die Haftschicht 3, abgesehen von ihrer Funktion als Haftvermittler, erforderlich ist, um den Übergangswiderstand zwischen den Plugs 1a, 1b und der zugehörigen Sauerstoffbarriere 4a, 4b gering zu halten und um eine mögliche Silizidierung von Ir zu verhindern.
Erfindungsgemäß bleibt somit die Haftschicht 3 unstruktu­ riert, das heißt, sie wird nicht selektiv dort, wo sie von den Sauerstoffbarrieren 4a, 4b freiliegt, entfernt.
Statt dessen wird die Haftschicht 3, wie Fig. 2 zeigt, auf­ oxidiert und zwar durch Sauerstoff O2 (siehe die stark schraffierten Pfeile in Fig. 2), wie er bei einem ohnehin stattfindenden Temperungsvorgang für die ferroelektrische Schicht 6a, 6b freigesetzt wird. Es ist hier zu erwähnen, dass die unteren Kondensatorelektroden 5a, 5b aus einem Edelmetall oder Metalloxid bestehen, das hohen Temperaturen in O2 widersteht. Dafür kommen zum Beispiel in Frage die Stoffe: Pt, Pd, Ir, Rh, Ru, RuOx, IrOx, RhOx, SrRuO3, LaSrCoOx (kurz LSCO), HAT-Supraleiter wie YBa2Cu3O7 und andere geeig­ nete Materialien. Durch die Aufoxidierung wird die Haft­ schicht 3 dort, wo sie von den Sauerstoffbarrieren 4a, 4b nicht bedeckt ist, in eine Oxidschicht 13 umgewandelt, die elektrisch isolierende Eigenschaft hat, so dass die unteren Kondensatorelektroden elektrisch voneinander isoliert sind.
Die in Fig. 3 dargestellte Detailansicht III zeigt deutlich, dass sich der Oxidationsvorgang der Haftschicht 3 bis unter die Sauerstoffbarrieren 4a, 4b fortsetzt, so dass die Ränder der Sauerstoffbarrieren 4a, 4b etwas mit den aufoxidierten Bereichen überlappen.
Durch das erfindungsgemäße Herstellungsverfahren wird ein ferroelektrischer Halbleiterspeicher mit nach dem Stackprin­ zip aufgebauten ferroelektrischen Kondensatoren erreicht, wobei man sich einerseits die Strukturierung der Haftschicht 3 erspart und andererseits diese Schicht sogar zum Gettern von Sauerstoff dienen kann. Außerdem behindert die unstrukturierte Haftschicht 3 die Sauerstoffdiffusion unter die Sauerstoffbarrieren 4a, 4b durch die Haftschicht.
Bei der Strukturierung durch reaktives Ionenätzen der Sauer­ stoffbarrieren 4a, 4b und/oder der unteren Kondensatorelek­ troden 5a, 5b kann als Endpunktsignal zum Beispiel Tantal verwendet werden, wenn die Haftschicht 3 aus TaSiN oder TaN besteht.
Bei einer selektiven Ätzung der Sauerstoffbarrieren 4a, 4b und/oder der unteren Kondensatorelektroden 5a, 5b kann das unstrukturierte Material der Haftschicht 3 als Ätzstopp die­ nen. Dadurch wird eine zusätzliche Erhöhung der Topographie durch schwer vermeidbare Überätzung in das Zwischenoxid 2 vermieden.

Claims (5)

1. Verfahren zur Herstellung ferroelektrischer Kondensatoren in integrierten Halbleiterspeicherchips, wobei die ferroe­ lektrischen Kondensatoren nach dem Stack-Prinzip aufgebaut werden, zwischen einer metallischen unteren Kondensatorelek­ trode (5a, 5b) des ferroelektrischen Kondensators (10, 11) und einem diese untere Kondensatorelektrode (5a, 5b) mit ei­ ner unterhalb des ferroelektrischen Kondensators (10, 11) liegenden Halbleiterelektrode oder einer Metallisierungsbahn verbindenden leitenden Plug (1a, 1b) eine Sauerstoffbarriere (4a, 4b) und zwischen dem Plug (1a, 1b) und der Sauerstoff­ barriere (4a, 4b) eine Haftschicht (3) aus leitendem Materi­ al gebildet werden, dadurch gekennzeichnet, dass die Haftschicht (3) unstrukturiert in einem die ferroe­ lektrischen Kondensatoren (10, 11) aufweisenden Bereich ge­ bildet wird und dass die Haftschicht (3) in Abschnitten, wo sie von der Sauerstoffbarriere (4a, 4b) freiliegt durch ei­ nen Temperungsschritt aufoxidiert und dadurch in eine Iso­ lierschicht (13) umgewandelt wird.
2. Herstellungsverfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Temperungsschritt der für ein abgeschiedenes Ferro­ elektrikum (6a, 6b) der ferroelektrischen Kondensatoren (10, 11) ausgeführte Temperungsschritt ist.
3. Herstellungsverfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Haftschicht (3) Ta enthält.
4. Herstellungsverfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der leitende Plug aus Polysilizium oder Wolfram be­ steht.
5. Herstellungsverfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die aufoxidierten Abschnitte (13) der Haftschicht (3) etwas unter die Randbereiche der Sauerstoffbarriere (4a, 4b) reichen.
DE10105997A 2001-02-09 2001-02-09 Verfahren zur Herstellung ferroelektrischer Kondensatoren und integrierter Halbleiterspeicherbausteine Expired - Fee Related DE10105997C1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE10105997A DE10105997C1 (de) 2001-02-09 2001-02-09 Verfahren zur Herstellung ferroelektrischer Kondensatoren und integrierter Halbleiterspeicherbausteine
EP01990318A EP1358671A2 (de) 2001-02-09 2001-12-18 Verfahren zur herstellung ferroelektrischer kondensatoren und integrierter halbleiterspeicherbausteine
CNB018225799A CN1241236C (zh) 2001-02-09 2001-12-18 铁电电容器及集成半导体内存芯片的制造方法
JP2002565350A JP3886907B2 (ja) 2001-02-09 2001-12-18 強誘電性キャパシタおよび集積半導体メモリー用チップの製造方法
PCT/DE2001/004790 WO2002065518A2 (de) 2001-02-09 2001-12-18 Verfahren zur herstellung ferroelektrischer kondensatoren und integrierter halbleiterspeicherbausteine
KR1020037010399A KR100563783B1 (ko) 2001-02-09 2001-12-18 강유전 커패시터의 제조 방법 및 집적 반도체 메모리 칩
US10/638,594 US6875652B2 (en) 2001-02-09 2003-08-11 Method for producing ferroelectric capacitors and integrated semiconductor memory chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10105997A DE10105997C1 (de) 2001-02-09 2001-02-09 Verfahren zur Herstellung ferroelektrischer Kondensatoren und integrierter Halbleiterspeicherbausteine

Publications (1)

Publication Number Publication Date
DE10105997C1 true DE10105997C1 (de) 2002-07-25

Family

ID=7673463

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10105997A Expired - Fee Related DE10105997C1 (de) 2001-02-09 2001-02-09 Verfahren zur Herstellung ferroelektrischer Kondensatoren und integrierter Halbleiterspeicherbausteine

Country Status (7)

Country Link
US (1) US6875652B2 (de)
EP (1) EP1358671A2 (de)
JP (1) JP3886907B2 (de)
KR (1) KR100563783B1 (de)
CN (1) CN1241236C (de)
DE (1) DE10105997C1 (de)
WO (1) WO2002065518A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10334124A1 (de) * 2003-07-25 2005-02-17 Infineon Technologies Ag Haftung von Strukturen aus schlecht haftenden Materialien

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100377357C (zh) * 2003-10-22 2008-03-26 松下电器产业株式会社 半导体装置及其制造方法
WO2008072827A1 (en) * 2006-12-15 2008-06-19 University Of Seoul Foundation Of Industry-Academic Cooperation Ferroelectric material and method of forming ferroelectric layer using the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811181A (en) * 1994-12-06 1998-09-22 Sharp Kabushiki Kaisha Ferroelectric thin film, ferroelectric thin film covering substrate and manufacturing method of ferroelectric thin film
DE19926501A1 (de) * 1999-06-10 2000-12-21 Siemens Ag Verfahren zur Herstellung eines Halbleiterspeicherbauelements

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW345723B (en) * 1996-07-09 1998-11-21 Hitachi Ltd Semiconductor memory and process for producing the same
JP3542704B2 (ja) * 1997-10-24 2004-07-14 シャープ株式会社 半導体メモリ素子
US5930659A (en) * 1997-12-05 1999-07-27 Advanced Microdevices, Inc. Forming minimal size spaces in integrated circuit conductive lines
US6313539B1 (en) * 1997-12-24 2001-11-06 Sharp Kabushiki Kaisha Semiconductor memory device and production method of the same
US6168991B1 (en) * 1999-06-25 2001-01-02 Lucent Technologies Inc. DRAM capacitor including Cu plug and Ta barrier and method of forming
US6455424B1 (en) * 2000-08-07 2002-09-24 Micron Technology, Inc. Selective cap layers over recessed polysilicon plugs
JP2002076298A (ja) * 2000-08-23 2002-03-15 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
KR100391987B1 (ko) * 2000-09-18 2003-07-22 삼성전자주식회사 강유전체 캐퍼시터를 갖는 반도체 장치 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811181A (en) * 1994-12-06 1998-09-22 Sharp Kabushiki Kaisha Ferroelectric thin film, ferroelectric thin film covering substrate and manufacturing method of ferroelectric thin film
DE19926501A1 (de) * 1999-06-10 2000-12-21 Siemens Ag Verfahren zur Herstellung eines Halbleiterspeicherbauelements

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10334124A1 (de) * 2003-07-25 2005-02-17 Infineon Technologies Ag Haftung von Strukturen aus schlecht haftenden Materialien

Also Published As

Publication number Publication date
JP2004518306A (ja) 2004-06-17
CN1241236C (zh) 2006-02-08
WO2002065518A3 (de) 2002-11-21
WO2002065518A2 (de) 2002-08-22
KR20030078074A (ko) 2003-10-04
JP3886907B2 (ja) 2007-02-28
KR100563783B1 (ko) 2006-03-27
CN1489780A (zh) 2004-04-14
US6875652B2 (en) 2005-04-05
US20040185578A1 (en) 2004-09-23
EP1358671A2 (de) 2003-11-05

Similar Documents

Publication Publication Date Title
DE10242033B4 (de) Ferroelektrische Speichervorrichtung und Verfahren zum Ausbilden derselben
EP0931355B1 (de) Halbleiteranordnung mit geschützter barriere für eine stapelzelle
DE10014315B4 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE10131627B4 (de) Verfahren zum Herstellen einer Halbleiterspeichereinrichtung
DE69715108T2 (de) Dünnschichtkondensator mit Element zur Widerstandsmessung
DE19930295C2 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
DE10228765A1 (de) Herstellen einer eingebetteten ferroelektrischen Speicherzelle
DE10227346A1 (de) Ferroelektrische Speichervorrichtung, die eine ferroelektrische Planarisationsschicht verwendet, und Herstellungsverfahren
DE10131492B4 (de) Verfahren zum Herstellen einer Halbleiterspeichervorrichtung
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
EP1202333B1 (de) Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung
DE10053171C2 (de) Verfahren zum Herstellen einer ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht und eines Speicherbauelements daraus
DE10105997C1 (de) Verfahren zur Herstellung ferroelektrischer Kondensatoren und integrierter Halbleiterspeicherbausteine
EP1113488A2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht
DE10121657B4 (de) Mikroelektronische Struktur mit Wasserstoffbarrierenschicht
DE10152636B4 (de) Chain-FeRAM-Speichereinrichtung
EP1277230B1 (de) Verfahren zur herstellung von kondensatorstrukturen
DE19950540A1 (de) Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
DE10001118A1 (de) Verfahren zur Herstellung einer nicht-flüchtigen DRAM-Speicherzelle
EP1183728B1 (de) Halbleiterspeicherbauelement mit speicherzellen, logikbereichen und füllstrukturen
DE10057444A1 (de) Verfahren zum Herstellen einer Kondensatoranordnung
DE19958200A1 (de) Mikroelektronische Struktur und Verfahren zu dessen Herstellung
DE10248704A1 (de) Platin-Vertiefungsstruktur für Hoch-K-Stapelkondensatoren in DRAMs und FRAMs und Verfahren zur Herstellung einer solchen Struktur
DE10131490B4 (de) Verfahren zum Herstellen einer Halbleiterspeichereinrichtung
DE19640244A1 (de) Kondensator mit einem Elektrodenkern und einer dünnen Edelmetallschicht als erster Elektrode

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee