DE10027852A1

DE10027852A1 - Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat geeignetes Halbleiterbaelement

Info

Publication number: DE10027852A1
Application number: DE2000127852
Authority: DE
Inventors: I-Ming Chen
Original assignee: Individual
Current assignee: Evergrand Holdings Ltd
Priority date: 2000-01-14
Filing date: 2000-06-06
Publication date: 2001-08-02
Also published as: US20020072148A1; JP2002110853A; JP2002198464A; JP2002141438A; TW495933B; TW503534B; DE10117239A1; US6333561B1; US6239488B1; DE10110453A1; TW466715B; JP3443567B2; TW434848B; JP3328643B2; DE10101948B4; JP2001196421A; DE10101948A1; TW466716B

Abstract

Ein Halbleiterchip ist zum Anordnen auf einem Substrat (9) geeignet, das einen mit mehreren Lötpunkten (90) versehenen Chipmontagebereich hat. Das Halbleiterbauelement weist einen Halbleiterchip mit einer Kontaktstellenmontagefläche auf, die mit mehreren Bondkontaktstellen versehen ist, die an Stellen angeordnet sind, die von Stellen entsprechender der Lötpunkte (90) auf dem Chipmontagebereich versetzt sind. Leitende Körper (3) sind auf der Kontaktstellenmontagefläche gebildet, um die erforderliche elektrische Verbindung zwischen den Bondkontaktstellen und den entsprechenden der Lötpunkte (90) herzustellen.

Description

Die Erfindung betrifft ein Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und ein zum Anordnen auf einem Substrat geeignetes Halbleiterbauelement.

Mit dem schnellen Fortschritt in der Technologie der Halbleiterherstellung werden die Bondkontaktstellen auf der Oberfläche eines Halbleiterchips zunehmend kleiner und die Abstände zwischen benachbarten Bondkontaktstellen kürzer. Dies kann zu Schwierigkeiten beim Verbinden des Halbleiter chips mit einer externen Schaltung führen und die Ausbeute in der Produktion beeinträchtigen.

Daher besteht die Hauptaufgabe der Erfindung darin, ein Verfahren zum Anordnen eines Halbleiterchips auf einem Sub strat bereitzustellen, das diesen Nachteil überwindet.

Eine weitere Aufgabe der Erfindung besteht darin, ein Halbleiterbauelement bereitzustellen, das zum Anordnen bzw. Montieren auf einem Substrat geeignet ist und diesen Nachteil überwinden kann.

Gemäß einem Aspekt der Erfindung wird ein Verfahren zum Anordnen bzw. Montieren eines Halbleiterchips auf einem Sub strat bereitgestellt. Das Substrat hat einen Chipmontagebereich, der mit mehreren Lötpunkten versehen ist. Der Halblei terchip hat eine Kontaktstellenmontagefläche, die mit mehre ren Bondkontaktstellen versehen ist, die mit entsprechenden der Lötpunkte zu verbinden sind und die auf der Kontaktstel lenmontagefläche an Stellen angeordnet sind, die von Stellen der entsprechenden der Lötpunkte auf dem Chipmontagebereich versetzt sind. Das Verfahren weist die folgenden Schritte auf:
Bereitstellen einer leiterbildenden Form mit einer Sei te, die mit mehreren leiteraufnehmenden Hohlräumen gebildet ist, wobei jeder der leiteraufnehmenden Hohlräume ein erstes Hohlraumteil, das in der leiterbildenden Form an einer Stelle angeordnet ist, die der einer jeweiligen der Bondkontaktstel len auf der Kontaktstellenmontagefläche entspricht, und ein zweites Hohlraumteil hat, das sich vom ersten Hohlraumteil erstreckt und das in der leiterbildenden Form an einer Stelle angeordnet ist, die der eines jeweiligen der Lötpunkte auf dem Chipmontagebereich des Substrats entspricht;
Füllen der leiteraufnehmenden Hohlräume mit einer lei tenden Metallpaste, um jeweils leitende Körper darin zu bil den, wobei jeder der leitenden Körper einen Verlängerungsab schnitt, der im ersten Hohlraumteil des jeweiligen der lei teraufnehmenden Hohlräume angeordnet ist, und einen elektri schen Verbindungsabschnitt hat, der im zweiten Hohlraumteil des jeweiligen der leiteraufnehmenden Hohlräume auf einem En de des Verlängerungsabschnitts angeordnet ist; und
über eine Transferdruckeinheit erfolgendes Transferieren der leitenden Körper von der leiterbildenden Form zur Kon taktstellenmontagefläche des Halbleiterchips auf solche Wei se, daß der Verlängerungsabschnitt jedes der leitenden Körper mit der jeweiligen der Bondkontaktstellen elektrisch verbun den ist, und auf solche Weise, daß sich der elektrische Ver bindungsabschnitt jedes der leitenden Körper zu der Stelle erstreckt, die der des jeweiligen der Lötpunkte auf dem Chip montagebereich des Substrats entspricht.

Gemäß einem weiteren Aspekt der Erfindung wird ein Ver fahren zum Anordnen bzw. Montieren eines Halbleiterchips auf einem Substrat bereitgestellt. Das Substrat hat einen Chipmontagebereich, der mit mehreren Lötpunkten versehen ist. Der Halbleiterchip hat eine Kontaktstellenmontagefläche, die mit mehreren Bondkontaktstellen versehen ist, die mit entspre chenden der Lötpunkte zu verbinden sind und die auf der Kon taktstellenmontagefläche an Stellen angeordnet sind, die von Stellen der entsprechenden der Lötpunkte auf dem Chipmontage bereich versetzt sind. Das Verfahren weist die folgenden Schritte auf:
Auflegen einer leiterbildenden Platte auf der Kontakt stellenmontagefläche des Halbleiterchips, wobei die leiter bildende Platte mit mehreren Löchern an Positionen gebildet ist, die sich mit den Bondkontaktstellen auf der Kontaktstel lenmontagefläche in Deckung befinden, jedes der Löcher ein erstes Lochteil, das mindestens ein Teil der sich in Deckung befindlichen der Bondkontaktstellen auf der Kontaktstellen montagefläche freilegt, und ein zweites Lochteil hat, das ei nen jeweiligen Abschnitt der Kontaktstellenmontagefläche freilegt und das sich vom ersten Lochteil zu einer Stelle er streckt, die der eines jeweiligen der Lötpunkte auf dem Chip montagebereich des Substrats entspricht, und die Löcher von Wänden umschlossen sind, die mit der Kontaktstellenmontage fläche zusammenwirken, um leiteraufnehmende Räume zu bilden; und
unter Verwendung einer leitenden Metallpaste als Druck material erfolgendes Drucken auf der leiterbildenden Platte, um leitende Körper in den leiteraufnehmenden Räumen zu bil den, wobei jeder der leitenden Körper einen Verlängerungsab schnitt, der im ersten Lochteil angeordnet ist, um mit der sich in Deckung befindlichen der Bondkontaktstellen elek trisch verbunden zu sein, und einen elektrischen Verbindungs abschnitt hat, der im zweiten Lochteil auf einem Ende des Verlängerungsabschnitts angeordnet ist und der sich zu der Stelle erstreckt, die der des jeweiligen der Lötpunkte auf dem Chipmontagebereich des Substrats entspricht.

Gemäß noch einem weiteren Aspekt der Erfindung wird ein Verfahren zum Anordnen eines Halbleiterchips auf einem Sub strat bereitgestellt. Das Substrat hat einen Chipmontagebe reich, der mit mehreren Lötpunkten versehen ist. Der Halbleiterchip hat eine Kontaktstellenmontagefläche, die mit mehre ren Bondkontaktstellen versehen ist, die mit entsprechenden der Lötpunkte zu verbinden sind und die auf der Kontaktstel lenmontagefläche an Stellen angeordnet sind, die von Stellen der entsprechenden der Lötpunkte auf dem Chipmontagebereich versetzt sind. Das Verfahren weist die folgenden Schritte auf:
Bilden einer Photoresistschicht auf der Kontaktstellen montagefläche des Halbleiterchips;
Bilden mehrerer leiteraufnehmender Hohlräume in der Pho toresistschicht an Positionen, die sich mit den Bondkontakt stellen auf der Kontaktstellenmontagefläche in Deckung befin den, wobei jeder der leiteraufnehmenden Hohlräume ein erstes Hohlraumteil, das mindestens ein Teil der sich in Deckung be findlichen der Bondkontaktstellen auf der Kontaktstellenmon tagefläche freilegt, und ein zweites Hohlraumteil hat, das einen jeweiligen Abschnitt der Kontaktstellenmontagefläche freilegt und das sich vom ersten Hohlraumteil zu einer Stelle erstreckt, die der eines jeweiligen der Lötpunkte auf dem Chipmontagebereich des Substrats entspricht; und
Bilden von leitenden Körpern in den leiteraufnehmenden Hohlräumen, wobei jeder der leitenden Körper einen Verlänge rungsabschnitt, der im ersten Hohlraumteil angeordnet ist, um mit der sich in Deckung befindlichen der Bondkontaktstellen elektrisch verbunden zu sein, und einen elektrischen Verbin dungsabschnitt hat, der im zweiten Hohlraumteil auf einem En de des Verlängerungsabschnitts angeordnet ist und der sich zu der Stelle erstreckt, die der des jeweiligen der Lötpunkte auf dem Chipmontagebereich des Substrats entspricht.

Gemäß noch einem weiteren Aspekt der Erfindung ist ein Halbleiterbauelement zum Anordnen auf einem Substrat mit ei nem mit mehreren Lötpunkten versehenen Chipmontagebereich ge eignet. Das Halbleiterbauelement weist auf:
einen Halbleiterchip mit einer Kontaktstellenmontageflä che, die mit mehreren Bondkontaktstellen versehen ist, die auf der Kontaktstellenmontagefläche an Stellen angeordnet sind, die von Stellen entsprechender der Lötpunkte auf dem Chipmontagebereich versetzt sind; und
mehrere leitende Körper, von denen jeder einen Verlänge rungsabschnitt, der mit einer jeweiligen der Bondkontaktstel len elektrisch verbunden ist, und einen elektrischen Verbin dungsabschnitt hat, der auf einem Ende des Verlängerungsab schnitts gebildet ist und der sich zu einer Stelle erstreckt, die der eines jeweiligen der Lötpunkte auf dem Chipmontagebe reich des Substrats entspricht.

In einer bevorzugten Ausführungsform werden die leiten den Körper gebildet durch:
Bereitstellen einer leiterbildenden Form mit einer Sei te, die mit mehreren leiteraufnehmenden Hohlräumen gebildet ist, wobei jeder der leiteraufnehmenden Hohlräume ein erstes Hohlraumteil, das in der leiterbildenden Form an einer Stelle angeordnet ist, die der einer jeweiligen der Bondkontaktstel len auf der Kontaktstellenmontagefläche entspricht, und ein zweites Hohlraumteil hat, das sich vom ersten Hohlraumteil erstreckt und das in der leiterbildenden Form an einer Stelle angeordnet ist, die der eines jeweiligen der Lötpunkte auf dem Chipmontagebereich des Substrats entspricht;
Füllen der leiteraufnehmenden Hohlräume mit einer lei tenden Metallpaste, um jeweils die leitenden Körper darin zu bilden, wobei die Verlängerungsabschnitte der leitenden Kör per in den ersten Hohlraumteilen der leiteraufnehmenden Hohl räume angeordnet sind und die elektrischen Verbindungsab schnitte der leitenden Körper in den zweiten Hohlraumteilen der leiteraufnehmenden Hohlräume angeordnet sind; und
über eine Transferdruckeinheit erfolgendes Transferieren der leitenden Körper von der leiterbildenden Form zur Kon taktstellenmontagefläche des Halbleiterchips.

In einer weiteren bevorzugten Ausführungsform werden die leitenden Körper gebildet durch:
Auflegen einer leiterbildenden Platte auf der Kontakt stellenmontagefläche des Halbleiterchips, wobei die leiter bildende Platte mit mehreren Löchern an Positionen gebildet ist, die sich mit den Bondkontaktstellen auf der Kontaktstel lenmontagefläche in Deckung befinden, jedes der Löcher ein erstes Lochteil, das mindestens ein Teil der sich in Deckung befindlichen der Bondkontaktstellen auf der Kontaktstellenmontagefläche freilegt, und ein zweites Lochteil hat, das ei nen jeweiligen Abschnitt der Kontaktstellenmontagefläche freilegt und das sich vom ersten Lochteil zu einer Stelle er streckt, die der eines jeweiligen der Lötpunkte auf dem Chip montagebereich des Substrats entspricht, und die Löcher von Wänden umschlossen sind, die mit der Kontaktstellenmontage fläche zusammenwirken, um leiteraufnehmende Räume zu bilden; und
unter Verwendung einer leitenden Metallpaste als Druck material erfolgendes Drucken auf der leiterbildenden Platte, um die leitenden Körper in den leiteraufnehmenden Räumen zu bilden, wobei die Verlängerungsabschnitte der leitenden Kör per in den ersten Lochteilen der Löcher angeordnet sind und die elektrischen Verbindungsabschnitte der leitenden Körper in den zweiten Lochteilen der Löcher angeordnet sind.

Gemäß einem weiteren Aspekt der Erfindung ist ein Halb leiterbauelement zum Anordnen auf einem Substrat mit einem mit mehreren Lötpunkten versehenen Chipmontagebereich geeig net. Das Halbleiterbauelement weist auf:
einen Halbleiterchip mit einer Kontaktstellenmontageflä che, die mit mehreren Bondkontaktstellen versehen ist, die auf der Kontaktstellenmontagefläche an Stellen angeordnet sind, die von Stellen entsprechender der Lötpunkte auf dem Chipmontagebereich versetzt sind;
eine Photoresistschicht, die auf der Kontaktstellenmon tagefläche des Halbleiterchips gebildet ist, wobei die Photo resistschicht mit mehreren leiteraufnehmenden Hohlräumen an Positionen gebildet ist, die sich mit den Bondkontaktstellen auf der Kontaktstellenmontagefläche in Deckung befinden, je der der leiteraufnehmenden Hohlräume ein erstes Hohlraumteil, das mindestens ein Teil der sich in Deckung befindlichen der Bondkontaktstellen auf der Kontaktstellenmontagefläche frei legt, und ein zweites Hohlraumteil hat, das einen jeweiligen Abschnitt der Kontaktstellenmontagefläche freilegt und das sich vom ersten Hohlraumteil zu einer Stelle erstreckt, die der eines jeweiligen der Lötpunkte auf dem Chipmontagebereich des Substrats entspricht; und
mehrere leitende Körper, die jeweils in den leiterauf nehmenden Hohlräumen gebildet sind, wobei jeder der leitenden Körper einen Verlängerungsabschnitt, der im ersten Hohlraum teil angeordnet ist, um mit der sich in Deckung befindlichen der Bondkontaktstellen elektrisch verbunden zu sein, und ei nen elektrischen Verbindungsabschnitt hat, der im zweiten Hohlraumteil auf einem Ende des Verlängerungsabschnitts ange ordnet ist und der sich zu der Stelle erstreckt, die der des jeweiligen der Lötpunkte auf dem Chipmontagebereich des Sub strats entspricht.

Andere Merkmale und Vorteile der Erfindung gehen aus der nachfolgenden näheren Beschreibung der bevorzugten Ausfüh rungsformen anhand der beigefügten Zeichnungen hervor. Es zeigen:

Fig. 1 eine Schnittansicht eines Halbleiterchips, der auf einem Substrat gemäß der ersten bevorzugten Ausführungs form eines Montageverfahrens der Erfindung zu montieren ist;

Fig. 2 eine schematische Ansicht einer leiterbildenden Form, die im Montageverfahren der ersten bevorzugten Ausfüh rungsform verwendet wird;

Fig. 3 eine Schnittansicht der leiterbildenden Form an Linien III-III in Fig. 2;

Fig. 4 eine Schnittansicht zur Darstellung, wie leitende Körper in leiteraufnehmenden Hohlräumen der leiterbildenden Form gemäß dem Montageverfahren der ersten bevorzugten Aus führungsform gebildet werden;

Fig. 5 eine Schnittansicht zur Darstellung, wie die lei tenden Körper zum Halbleiterchip von Fig. 1 gemäß dem Monta geverfahren der ersten bevorzugten Ausführungsform transfe riert werden;

Fig. 6 eine Schnittansicht zur Darstellung, wie ein ge mäß dem Montageverfahren der ersten bevorzugten Ausführungs form hergestelltes Halbleiterbauelement auf einem Substrat montiert wird;

Fig. 7 eine Schnittansicht zur Darstellung, wie ein Halbleiterbauelement gemäß der zweiten Ausführungsform eines Montageverfahrens der Erfindung hergestellt wird;

Fig. 8 eine Schnittansicht des gemäß dem Montageverfah ren der zweiten bevorzugten Ausführungsform hergestellten Halbleiterbauelements;

Fig. 9 eine Schnittansicht zur Darstellung, wie das Halbleiterbauelement von Fig. 8 auf einem Substrat gemäß dem Montageverfahren der zweiten bevorzugten Ausführungsform mon tiert wird;

Fig. 10 eine Schnittansicht eines gemäß der dritten be vorzugten Ausführungsform eines Montageverfahrens der Erfin dung hergestellten Halbleiterbauelements;

Fig. 11 eine schematische Ansicht einer leiterbildenden Platte, die in der vierten bevorzugten Ausführungsform eines Montageverfahrens der Erfindung verwendet wird;

Fig. 12 eine schematische Ansicht der leiterbildenden Platte von Fig. 11 im aufgelegten Zustand auf dem Halbleiter chip von Fig. 1 gemäß dem Montageverfahren der vierten bevor zugten Ausführungsform;

Fig. 13 eine Schnittansicht an Linien XIII-XIII in Fig. 12;

Fig. 14 eine schematische Ansicht des Halbleiterchips von Fig. 12 nach einem Druckschritt gemäß dem Montageverfah ren der vierten bevorzugten Ausführungsform;

Fig. 15 eine Schnittansicht an Linien XV-XV in Fig. 14;

Fig. 16 eine Schnittansicht eines gemäß dem Montagever fahren der vierten bevorzugten Ausführungsform hergestellten Halbleiterbauelements;

Fig. 17 eine schematische Ansicht eines Halbleiterchips nach einem Druckschritt gemäß der fünften bevorzugten Ausfüh rungsform eines Montageverfahrens der Erfindung;

Fig. 18 eine schematische Ansicht eines Halbleiterchips nach einem Druckschritt gemäß der sechsten bevorzugten Aus führungsform eines Montageverfahrens der Erfindung;

Fig. 19 eine Schnittansicht eines Halbleiterchips, der auf einem Substrat gemäß der siebenten bevorzugten Ausfüh rungsform eines erfindungsgemäßen Montageverfahrens zu mon tieren ist;

Fig. 20 eine schematische Ansicht einer strukturierten Maske, die im Montageverfahren der siebenten bevorzugten Aus führungsform verwendet wird;

Fig. 21 eine schematische Ansicht der strukturierten Maske von Fig. 20 im aufgelegten Zustand auf dem Halbleiter chip von Fig. 19 gemäß dem Montageverfahren der siebenten be vorzugten Ausführungsform;

Fig. 22 eine Schnittansicht an Linien XXII-XXII in Fig. 21;

Fig. 23 eine Schnittansicht des Halbleiterchips von Fig. 22 nach einem Ätzschritt gemäß dem Montageverfahren der sie benten bevorzugten Ausführungsform;

Fig. 24 eine Schnittansicht eines gemäß dem Montagever fahren der siebenten bevorzugten Ausführungsform hergestell ten Halbleiterbauelements; und

Fig. 25 eine fragmentarische schematische Ansicht eines weiteren Halbleiterchips, der im Montageverfahren der Erfin dung verwendet werden kann.

Vor der näheren Beschreibung der Erfindung sei darauf verwiesen, daß in der gesamten Offenbarung gleiche Elemente mit den gleichen Bezugszahlen bezeichnet sind.

Gemäß Fig. 1 wird in der ersten bevorzugten Ausführungs form eines erfindungsgemäßen Montageverfahrens ein Halblei terchip 1 bereitgestellt, der eine Kontaktstellenmontageflä che 10 hat, auf der mehrere Bondkontaktstellen 11 (nur eine in der Zeichnung dargestellt) vorgesehen sind. Der Halblei terchip 1 ist auf einem Substrat 9 (siehe Fig. 6) zu montie ren. Das Substrat 9, z. B. eine Systemplatine, hat einen Chipmontagebereich, der mit mehreren Lötpunkten 90 versehen ist. Die Bondkontaktstellen 11 sind mit entsprechenden der Lötpunkte 90 zu verbinden, aber auf der Kontaktstellenmonta gefläche an Stellen angeordnet, die von Stellen der entspre chenden der Lötpunkte 90 auf dem Chipmontagebereich versetzt sind.

Gemäß Fig. 2 und 3 wird eine leiterbildende Form 2 be reitgestellt, die eine Seite hat, die mit mehreren sich nicht kreuzenden leiteraufnehmenden Hohlräumen 20 gebildet ist. Je der der leiteraufnehmenden Hohlräume 20 hat ein erstes Hohlraumteil 200, das in der leiterbildenden Form 2 an einer Stelle angeordnet ist, die der einer jeweiligen der Bondkon taktstellen 11 auf der Kontaktstellenmontagefläche 10 ent spricht, und ein zweites Hohlraumteil 201, das sich vom er sten Hohlraumteil 200 erstreckt und das in der leiterbilden den Form 2 an einer Stelle angeordnet ist, die der eines je weiligen der Lötpunkte 90 auf dem Chipmontagebereich des Sub strats 9 entspricht (siehe Fig. 6).

Anschließend werden gemäß Fig. 4 sich nicht kreuzende leitende Körper 3 jeweils in den leiteraufnehmenden Hohlräu men 20 gebildet, indem diese mit einer leitenden Metallpaste gefüllt werden, z. B. mit einer, die Silber, Gold, Kupfer, Eisen, Aluminium, Zinn, Blei oder andere leitende Metallmate rialien enthält.

Gemäß Fig. 5 wird eine leiterpositionierende Platte 5 auf der Kontaktstellenmontagefläche 10 des Halbleiterchips 1 aufgelegt. Die leiterpositionierende Platte 5 ist mit mehre ren leiterpositionierenden Löchern 50 gebildet, die in Größe, Form und Position jeweils den leiteraufnehmenden Hohlräumen 20 in der leiterbildenden Form 2 entsprechen. Danach werden unter Verwendung einer Transferdruckeinheit 4 die leitenden Körper 3 von der leiterbildenden Form 2 über bekannte Trans ferdrucktechniken (siehe Fig. 4) transferiert und in die lei terpositionierenden Löcher 50 in der leiterpositionierenden Platte 5 zum Anordnen auf der Kontaktstellenmontagefläche 10 des Halbleiterchips 1 eingepaßt. Die leiterpositionierende Platte 5 verhindert eine seitliche Verformung der leitenden Körper 3, wenn diese durch die Transferdruckeinheit 4 zur Kontaktstellenmontagefläche 10 des Halbleiterchips 1 gedrückt werden. Nach Entfernen der leiterpositionierenden Platte 5 von der Kontaktstellenmontagefläche 10 werden die leitenden Körper 3 durch Erwärmen und Trocknen verarbeitet, um sie zu härten. Dadurch erhält man ein Halbleiterbauelement. Jeder der leitenden Körper 3 des Halbleiterbauelements hat einen länglichen Verlängerungsabschnitt 300, der im ersten Hohl raumteil 200 des jeweiligen leiteraufnehmenden Hohlraums 20 gebildet ist, und einen elektrischen Verbindungsabschnitt 301, der im zweiten Hohlraumteil 201 des jeweiligen leiteraufnehmenden Hohlraums 200 auf einem Ende des Verlängerungs abschnitts 300 gebildet ist. Der Verlängerungsabschnitt 300 ist mit einer jeweiligen der Bondkontaktstellen 11 elektrisch verbunden. Der elektrische Verbindungsabschnitt 301 erstreckt sich bis zu der Stelle, die der eines jeweiligen der Lötpunk te 90 auf dem Chipmontagebereich des Substrats 9 (siehe Fig. 6) entspricht, zur elektrischen Verbindung damit.

Gemäß Fig. 6 wird das so erhaltene Halbleiterbauelement auf dem Chipmontagebereich des Substrats 9 montiert. Die elektrischen Verbindungsabschnitte 301 der leitenden Körper 3 werden mit den entsprechenden der Lötpunkte 90 über leitende Paste 91 verbunden, die zuvor auf ihnen angeordnet wurde, wo durch eine elektrische Verbindung zwischen dem Halbleiterchip 1 und dem Substrat 9 hergestellt wird. Alternativ kann die Verbindung zwischen den elektrischen Verbindungsabschnitten 301 der leitenden Körper 3 und den Lötpunkten 90 über Lötpa ste auf den zuletzt genannten hergestellt werden.

Gemäß Fig. 7 wird bei der zweiten bevorzugten Ausfüh rungsform eines erfindungsgemäßen Montageverfahrens nach dem Anordnen der leitenden Körper 3 auf der Kontaktstellenmonta gefläche 10 des Halbleiterchips 1 gemäß dem Montageverfahren der ersten bevorzugten Ausführungsform eine vorsprungbildende Platte 6, die mit mehreren vorsprungbildenden Löchern 60 ge bildet ist (nur eins in der Zeichnung dargestellt), auf der Kontaktstellenmontagefläche 10 des Halbleiterchips 1 aufge legt. Jedes der vorsprungbildenden Löcher 60 befindet sich mit dem elektrischen Verbindungsabschnitt 301 eines jeweili gen der leitenden Körper 3 auf dem Halbleiterchip 1 in Dec kung und ist von einer Wand umschlossen, die mit dem elektri schen Verbindungsabschnitt 301 des jeweiligen der leitenden Körper 3 zusammenwirkt, um einen vorsprungaufnehmenden Raum zu bilden. Danach werden leitende Vorsprünge 302 jeweils in den vorsprungaufnehmenden Räumen über eine Drucktechnik ge bildet, die eine leitende Metallpaste als Druckmaterial ver wendet. Da die leitenden Vorsprünge 302 und die leitenden Körper 3 aus dem gleichen Material hergestellt sind, können die leitenden Vorsprünge 302 mit den elektrischen Verbin dungsabschnitten 301 der leitenden Körper 3 verschmelzen.

Nach Entfernen der vorsprungbildenden Platte 6 von der Kon taktstellenmontagefläche 10 des Halbleiterchips 1 werden die leitenden Körper 3 und die leitenden Vorsprünge 302 durch Er wärmen und Trocknen verarbeitet, um sie zu härten.

Anschließend wird gemäß Fig. 8 eine aus einem Isolierma terial, z. B. einem Harz, hergestellte Schutzschicht 7 auf der Kontaktstellenmontagefläche 10 des Halbleiterchips 1 ge bildet. Die leitenden Vorsprünge 302 stehen durch die Schutz schicht 7 vor. Dadurch erhält man ein Halbleiterbauelement.

Gemäß Fig. 9 wird das Halbleiterbauelement von Fig. 8 auf dem Chipmontagebereich eines Substrats 9 montiert. Die leitenden Vorsprünge 302 werden mit den entsprechenden der Lötpunkte 90 über leitende Paste 91 verbunden, die vorab auf ihnen angeordnet wurde, wodurch eine elektrische Verbindung zwischen dem Halbleiterchip 1 und dem Substrat 9 hergestellt wird. Vorzugsweise klebt eine Klebeschicht 92 das Halbleiter bauelement von Fig. 8 an den Chipmontagebereich des Substrats 9, um eine Relativbewegung zwischen ihnen vor Erwärmen der Anordnung aus dem Halbleiterbauelement und dem Substrat 9 zum Härten der leitenden Paste 91 zu verhindern.

Wie in der ersten bevorzugten Ausführungsform kann die Verbindung zwischen den leitenden Vorsprüngen 302 und den Lötpunkten 90 über Lötpaste auf den zuletzt genannten herge stellt werden. Aufgrund der Verwendung der Lötpaste kann die Klebeschicht 92 entfallen.

Fig. 10 zeigt ein gemäß der dritten bevorzugten Ausfüh rungsform eines erfindungsgemäßen Montageverfahrens herge stelltes Halbleiterbauelement. Im Gegensatz zur zweiten be vorzugten Ausführungsform wird nach Anordnen der leitenden Körper 3 auf der Kontaktstellenmontagefläche 10 des Halblei terchips 1 eine leitende Kugel 303 auf dem elektrischen Ver bindungsabschnitt 301 jedes der leitenden Körper 3 bereitge stellt. In dieser Ausführungsform ist die leitende Kugel 303 eine Kupferkugel, die mit einem leitenden Metallmaterial, z. B. Gold, Silber, Zinn oder Aluminium, elektroplattiert ist.

Beim Anordnen des Halbleiterbauelements von Fig. 10 auf dem Chipmontagebereich eines Substrats werden die leitenden Kugeln 303 mit den entsprechenden der Lötpunkte auf dem Chip montagebereich über zuvor auf ihnen angeordnete leitende Pa ste oder Lötpaste verbunden, wodurch eine elektrische Verbin dung zwischen dem Halbleiterchip 1 und dem Substrat herge stellt wird.

Gemäß Fig. 11 bis 13 wird in der vierten bevorzugten Ausführungsform eines erfindungsgemäßen Montageverfahrens ei ne leiterbildende Platte 5' bereitgestellt, die auf der Kon taktstellenmontagefläche 10 des Halbleiterchips 1 aufgelegt wird. In dieser Ausführungsform ist die leiterbildende Platte 5' eine Siebdruckplatte und mit mehreren sich nicht kreuzen den Löchern 50' an Positionen ausgebildet, die sich mit den Bondkontaktstellen 11 auf der Kontaktstellenmontagefläche 10 in Deckung befinden. Jedes der Löcher 50' verfügt über ein erstes Lochteil 500, das mindestens ein Teil der sich in Dec kung befindlichen der Bondkontaktstellen 11 auf der Kontakt stellenmontagefläche 10 freilegt, und ein zweites Lochteil 501, das einen jeweiligen Abschnitt der Kontaktstellenmonta gefläche 10 freilegt und das sich vom ersten Lochteil 500 zu einer Stelle erstreckt, die der eines jeweiligen der Lötpunk te auf dem Chipmontagebereich des Substrats entspricht. Jedes der Löcher 50' ist von einer Wand umschlossen, die mit der Kontaktstellenmontagefläche 10 zusammenwirkt, um einen lei teraufnehmenden Raum zu bilden.

Anschließend werden gemäß Fig. 14 und 15 sich nicht kreuzende leitende Körper 3 jeweils in den leiteraufnehmenden Räumen über eine Drucktechnik gebildet, die eine leitende Me tallpaste als Druckmaterial verwendet. Nach Entfernen der leiterbildenden Platte 5' von der Kontaktstellenmontagefläche 10 werden die leitenden Körper 3 durch Erwärmen und Trocknen verarbeitet, um sie zu härten. Wie in den vorstehenden Aus führungsformen hat jeder der leitenden Körper 3 einen längli chen Verlängerungsabschnitt 300, der im ersten Lochteil 500 so ausgebildet ist, daß er mit der sich in Deckung befindli chen der Bondkontaktstellen 11 elektrisch verbunden ist, und einen elektrischen Verbindungsabschnitt 301, der im zweiten Lochteil 501 auf einem Ende des Verlängerungsabschnitts 300 gebildet ist und der sich zu einer Stelle erstreckt, die der des jeweiligen der Lötpunkte auf dem Chipmontagebereich des Substrats zur elektrischen Verbindung damit entspricht.

Gemäß Fig. 16 wird eine aus einem Isoliermaterial, z. B. Harz, hergestellte Schutzschicht 7 auf der Kontaktstellenmon tagefläche 10 des Halbleiterchips 1 gebildet. Der elektrische Verbindungsabschnitt 301 jedes der leitenden Körper 3 hat ei ne leitende Ausstülpung, die durch die Schutzschicht 7 vor steht. Dadurch erhält man ein Halbleiterbauelement.

Wie in den vorstehenden Ausführungsformen werden beim Anordnen des Halbleiterbauelements von Fig. 16 auf dem Chip montagebereich eines Substrats die leitenden Ausstülpungen auf den elektrischen Verbindungsabschnitten 301 der leitenden Körper 3 mit den entsprechenden der Lötpunkte auf dem Chip montagebereich über vorab auf ihnen angeordnete leitende Pa ste oder Lötpaste verbunden, wodurch eine elektrische Verbin dung zwischen dem Halbleiterchip 1 und dem Substrat herge stellt wird.

Verständlich sollte sein, daß durch Steuern der Größen der Löcher 50' in der leiterbildenden Platte 5' die Dicke der elektrischen Verbindungsabschnitte 301 der leitenden Körper 3 entsprechend gesteuert werden kann. Statt der leitenden Aus stülpungen können die elektrischen Verbindungsabschnitte 301 der leitenden Körper 3 ferner mit dem leitenden Vorsprung 302 der Ausführungsform von Fig. 8 oder der leitenden Kugel 303 der Ausführungsform von Fig. 10 auf die zuvor beschriebene Weise versehen sein.

Gemäß Fig. 17 werden in der fünften bevorzugten Ausfüh rungsform eines erfindungsgemäßen Montageverfahrens die Bond kontaktstellen 11 des Halbleiterchips 1 an entgegengesetzten Seitenabschnitten der Kontaktstellenmontagefläche 10 angeord net.

Gemäß Fig. 18 werden in der sechsten bevorzugten Ausfüh rungsform eines erfindungsgemäßen Montageverfahrens die Bond kontaktstellen 11 des Halbleiterchips 1 an vier Seitenab schnitten der Kontaktstellenmontagefläche 10 angeordnet.

Gemäß Fig. 19 wird in der siebenten bevorzugten Ausfüh rungsform eines erfindungsgemäßen Montageverfahrens eine positive Photoresistfilmschicht 80 auf der Kontaktstellenmonta gefläche 10 des Halbleiterchips 1 angeordnet.

Gemäß Fig. 20 bis 22 wird eine strukturierte Maske 81 bereitgestellt, die auf die Photoresistfilmschicht 80 aufge legt wird. Die strukturierte Maske 81 ist mit mehreren licht durchlässigen Abschnitten 810 an Positionen gebildet, die sich mit den Bondkontaktstellen 11 auf der Kontaktstellenmon tagefläche 10 in Deckung befinden. Mit bekannten Lithogra phietechniken, u. a. Belichten mit Ultraviolettlicht und che misches Entwickeln, werden die belichteten Abschnitte der Photoresistfilmschicht 80 entfernt, um sich nicht kreuzende leiteraufnehmende Hohlräume 800 gemäß Fig. 23 darin zu bil den. Die leiteraufnehmenden Hohlräume 800 sind an Positionen angeordnet, die sich mit den Bondkontaktstellen 11 auf der Kontaktstellenmontagefläche 10 in Deckung befinden. Jeder der leiteraufnehmenden Hohlräume 800 verfügt über ein erstes Hohlraumteil, das mindestens ein Teil der sich in Deckung be findlichen der Bondkontaktstellen 11 auf der Kontaktstellen montagefläche 10 freilegt, und ein zweites Hohlraumteil, das einen jeweiligen Abschnitt der Kontaktstellenmontagefläche 10 freilegt und das sich vom ersten Hohlraumteil zu einer Stelle erstreckt, die der eines jeweiligen der Lötpunkte auf dem Chipmontagebereich des Substrats entspricht.

Anschließend werden gemäß Fig. 24 sich nicht kreuzende leitende Körper 3 jeweils in den leiteraufnehmenden Hohlräu men 800 gebildet, z. B. durch Drucken unter Verwendung einer leitenden Metallpaste als Druckmaterial. Wie in den vorste henden Ausführungsformen hat jeder der leitenden Körper 3 ei nen Verlängerungsabschnitt, der im ersten Hohlraumteil ange ordnet ist, um mit der sich in Deckung befindlichen der Bond kontaktstellen 11 elektrisch verbunden zu sein, und einen elektrischen Verbindungsabschnitt 301, der im zweiten Hohl raumteil auf einem Ende des Verlängerungsabschnitts 300 ange ordnet ist und der sich zu der Stelle erstreckt, die der des jeweiligen der Lötpunkte auf dem Chipmontagebereich des Sub strats entspricht. Eine aus einem Isoliermaterial, z. B. Harz, hergestellte Schutzschicht 7 wird auf der Photoresist filmschicht 80 gebildet, um die zwischen den leitenden Körpern 3 und den Bondkontaktstellen 11 gebildeten Verbindungen abzudecken. Wie in der Ausführungsform von Fig. 16 hat der elektrische Verbindungsabschnitt 301 jedes der leitenden Kör per 3 eine leitende Ausstülpung, die durch die Schutzschicht 7 vorsteht. Statt der leitenden Ausstülpungen können die elektrischen Verbindungsabschnitte 301 der leitenden Körper 3 alternativ mit dem leitenden Vorsprung 302 der Ausführungs form von Fig. 8 oder der leitenden Kugel 303 der Ausführungs form von Fig. 10 auf die zuvor beschriebene Weise versehen sein. Damit erhält man ein Halbleiterbauelement.

Was die Art und Weise der Montage des Halbleiterbauele ments von Fig. 24 auf dem Chipmontagebereich eines Substrats betrifft, so läßt sie sich ähnlich wie bei der Beschreibung der vorstehenden Ausführungsformen erreichen und wird daher der Kürze halber nicht näher dargestellt.

Um das Auftreten eines Kurzschlusses infolge des relativ kurzen Abstands zwischen benachbarten der Bondkontaktstellen 11 zu verhindern, kann gemäß Fig. 25 eine aus Harz herge stellte Isoliersperre 12 auf der Kontaktstellenmontagefläche 10 des Halbleiterchips 1 zwischen jedem benachbarten Paar der Bondkontaktstellen 11 gebildet werden.

Claims

1. Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat, wobei das Substrat einen Chipmontagebereich hat, der mit mehreren Lötpunkten versehenen ist, der Halbleiterchip eine Kontaktstellenmontagefläche hat, die mit mehreren Bondkontaktstellen versehen ist, die mit entsprechenden der Lötpunkte zu verbinden sind und die auf der Kontaktstellenmontagefläche an Stellen angeord net sind, die von Stellen der entsprechenden der Löt punkte auf dem Chipmontagebereich versetzt sind, wobei das Verfahren die folgenden Schritte aufweist:
Bereitstellen einer leiterbildenden Form mit einer Sei te, die mit mehreren leiteraufnehmenden Hohlräumen ge bildet ist, wobei jeder der leiteraufnehmenden Hohlräume ein erstes Hohlraumteil, das in der leiterbildenden Form an einer Stelle angeordnet ist, die der einer jeweiligen der Bondkontaktstellen auf der Kontaktstellenmontageflä che entspricht, und ein zweites Hohlraumteil hat, das sich vom ersten Hohlraumteil erstreckt und das in der leiterbildenden Form an einer Stelle angeordnet ist, die der eines jeweiligen der Lötpunkte auf dem Chipmontage bereich des Substrats entspricht;
Füllen der leiteraufnehmenden Hohlräume mit einer lei tenden Metallpaste, um jeweils leitende Körper darin zu bilden, wobei jeder der leitenden Körper einen Verlänge rungsabschnitt, der im ersten Hohlraumteil des jeweili gen der Leiteraufnehmenden Hohlräume angeordnet ist, und einen elektrischen Verbindungsabschnitt hat, der im zweiten Hohlraumteil des jeweiligen der leiteraufnehmen den Hohlräume auf einem Ende des Verlängerungsabschnitts angeordnet ist; und
über eine Transferdruckeinheit erfolgendes Transferieren der leitenden Körper von der leiterbildenden Form zur Kontaktstellenmontagefläche des Halbleiterchips auf sol che Weise, daß der Verlängerungsabschnitt jedes der lei tenden Körper mit der jeweiligen der Bondkontaktstellen elektrisch verbunden ist, und auf solche Weise, daß sich der elektrische Verbindungsabschnitt jedes der leitenden Körper zu der Stelle erstreckt, die der des jeweiligen der Lötpunkte auf dem Chipmontagebereich des Substrats entspricht.

2. Verfahren nach Anspruch 1, ferner mit dem Schritt des Montierens des Halbleiterchips auf dem Chipmontagebe reich des Substrats, so daß die elektrischen Verbin dungsabschnitte der leitenden Körper mit den entspre chenden der Lötpunkte verbunden werden, wodurch eine elektrische Verbindung zwischen dem Halbleiterchip und dem Substrat hergestellt wird.

3. Verfahren nach Anspruch 1 oder 2, ferner mit dem vor dem Schritt des Transferierens der leitenden Körper zur Kon taktstellenmontagefläche durchgeführten Schritt des Bil dens einer Isoliersperre zwischen jedem benachbarten Paar der Bondkontaktstellen.

4. Verfahren nach einem der vorstehenden Ansprüche, ferner mit dem vor dem Schritt des Transferierens der leitenden Körper zur Kontaktstellenmontagefläche durchgeführten Schritt des Auflegens einer leiterpositionierenden Plat te auf der Kontaktstellenmontagefläche des Halbleiter chips, wobei die leiterpositionierende Platte mit mehre ren leiterpositionierenden Löchern gebildet ist, die in Größe, Form und Position den leiteraufnehmenden Hohlräu men in der leiterbildenden Form entsprechen, und die leitenden Körper in die leiterpositionierenden Löcher in der leiterpositionierenden Platte durch die Transfer druckeinheit eingepaßt werden, wenn die leitenden Körper von der leiterbildenden Form zur Kontaktstellenmontage fläche des Halbleiterchips transferiert werden.

5. Verfahren nach einem der vorstehenden Ansprüche, ferner mit dem Schritt des Bereitstellens einer leitenden Kugel auf dem elektrischen Verbindungsabschnitt jedes der lei tenden Körper.

6. Verfahren nach Anspruch 5, ferner mit dem Schritt des Bildens einer aus einem Isoliermaterial hergestellten Schutzschicht auf der Kontaktstellenmontagefläche des Halbleiterchips, wobei die leitenden Kugeln durch die Schutzschicht vorstehen.

7. Verfahren nach Anspruch 6, ferner mit dem Schritt des Montierens des Halbleiterchips auf dem Chipmontagebe reich des Substrats auf solche Weise, daß die leitenden Kugeln mit den entsprechenden der Lötpunkte verbunden werden, wodurch eine elektrische Verbindung zwischen dem Halbleiterchip und dem Substrat hergestellt wird.

8. Verfahren nach einem der vorstehenden Ansprüche, ferner mit den folgenden Schritten:
Auflegen einer mit mehreren vorsprungbildenden Löchern gebildeten vorsprungbildenden Platte auf der Kontakt stellenmontagefläche des Halbleiterchips, wobei sich je des der vorsprungbildenden Löcher mit dem elektrischen Verbindungsabschnitt eines jeweiligen der leitenden Kör per in Deckung befindet und von einer Wand umschlossen ist, die mit dem elektrischen Verbindungsabschnitt des jeweiligen der leitenden Körper zusammenwirkt, um einen vorsprungaufnehmenden Raum zu bilden; und
unter Verwendung einer leitenden Metallpaste als Druck material erfolgendes Drucken auf der vorsprungbildenden Platte, um leitende Vorsprünge in den vorsprungaufneh menden Räumen zu bilden.

9. Verfahren nach Anspruch 8, ferner mit den Schritten des Entfernens der vorsprungbildenden Platte von der Kon taktstellenmontagefläche des Halbleiterchips und des Bildens einer aus einem Isoliermaterial hergestellten Schutzschicht auf der Kontaktstellenmontagefläche des Halbleiterchips, wobei die leitenden Vorsprünge durch die Schutzschicht vorstehen.

10. Verfahren nach Anspruch 9, ferner mit dem Schritt des Montierens des Halbleiterchips auf dem Chipmontagebe reich des Substrats auf solche Weise, daß die leitenden Vorsprünge mit den entsprechenden der Lötpunkte verbun den werden, wodurch eine elektrischen Verbindung zwi schen dem Halbleiterchip und dem Substrat hergestellt wird.

11. Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat, wobei das Substrat einen Chipmontagebereich hat, der mit mehreren Lötpunkten versehenen ist, der Halbleiterchip eine Kontaktstellenmontagefläche hat, die mit mehreren Bondkontaktstellen versehen ist, die mit entsprechenden der Lötpunkte zu verbinden sind und die auf der Kontaktstellenmontagefläche an Stellen angeord net sind, die von Stellen der entsprechenden der Löt punkte auf dem Chipmontagebereich versetzt sind, wobei das Verfahren die folgenden Schritte aufweist:
Auflegen einer leiterbildenden Platte auf der Kontakt stellenmontagefläche des Halbleiterchips, wobei die lei terbildende Platte mit mehreren Löchern an Positionen gebildet ist, die sich mit den Bondkontaktstellen auf der Kontaktstellenmontagefläche in Deckung befinden, je des der Löcher ein erstes Lochteil, das mindestens ein Teil der sich in Deckung befindlichen der Bondkontakt stellen auf der Kontaktstellenmontagefläche freilegt, und ein zweites Lochteil hat, das einen jeweiligen Ab schnitt der Kontaktstellenmontagefläche freilegt und das sich vom ersten Lochteil zu einer Stelle erstreckt, die der eines jeweiligen der Lötpunkte auf dem Chipmontage bereich des Substrats entspricht, und die Löcher von Wänden umschlossen sind, die mit der Kontaktstellenmon tagefläche zusammenwirken, um leiteraufnehmende Räume zu bilden; und
unter Verwendung einer leitenden Metallpaste als Druck material erfolgendes Drucken auf der leiterbildenden Platte, um leitende Körper in den leiteraufnehmenden Räumen zu bilden, wobei jeder der leitenden Körper einen Verlängerungsabschnitt, der im ersten Lochteil angeord net ist, um mit der sich in Deckung befindlichen der Bondkontaktstellen elektrisch verbunden zu sein, und ei nen elektrischen Verbindungsabschnitt hat, der im zwei ten Lochteil auf einem Ende des Verlängerungsabschnitts angeordnet ist und der sich zu der Stelle erstreckt, die der des jeweiligen der Lötpunkte auf dem Chipmontagebe reich des Substrats entspricht.

12. Verfahren nach Anspruch 11, ferner mit den Schritten des Entfernens der leiterbildenden Platte von der Kontakt stellenmontagefläche und Montierens des Halbleiterchips auf dem Chipmontagebereich des Substrats auf solche Wei se, daß die elektrischen Verbindungsabschnitte der lei tenden Körper mit den entsprechenden der Lötpunkte ver bunden werden, wodurch eine elektrische Verbindung zwi schen dem Halbleiterchip und dem Substrat hergestellt wird.

13. Verfahren nach Anspruch 12, ferner mit dem vor dem Schritt des Montierens des Halbleiterchips auf dem Chip montagebereich durchgeführten Schritt des Bildens einer aus einem Isoliermaterial hergestellten Schutzschicht auf der Kontaktstellenmontagefläche des Halbleiterchips.

14. Verfahren nach einem der Ansprüche 11 bis 13, ferner mit dem vor dem Schritt des Auflegens der leiterbildenden Platte auf der Kontaktstellenmontagefläche durchgeführ ten Schritt des Bildens einer Isoliersperre zwischen je dem benachbarten Paar der Bondkontaktstellen.

15. Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat, wobei das Substrat einen Chipmontagebereich hat, der mit mehreren Lötpunkten versehenen ist, der Halbleiterchip eine Kontaktstellenmontagefläche hat, die mit mehreren Bondkontaktstellen versehen ist, die mit entsprechenden der Lötpunkte zu verbinden sind und die auf der Kontaktstellenmontagefläche an Stellen angeord net sind, die von Stellen der entsprechenden der Löt punkte auf dem Chipmontagebereich versetzt sind, wobei das Verfahren die folgenden Schritte aufweist:
Bilden einer Photoresistschicht auf der Kontaktstellen montagefläche des Halbleiterchips;
Bilden mehrerer leiteraufnehmender Hohlräume in der Pho toresistschicht an Positionen, die sich mit den Bondkon taktstellen auf der Kontaktstellenmontagefläche in Dec kung befinden, wobei jeder der leiteraufnehmenden Hohl räume ein erstes Hohlraumteil, das mindestens ein Teil der sich in Deckung befindlichen der Bondkontaktstellen auf der Kontaktstellenmontagefläche freilegt, und ein zweites Hohlraumteil hat, das einen jeweiligen Abschnitt der Kontaktstellenmontagefläche freilegt und das sich vom ersten Hohlraumteil zu einer Stelle erstreckt, die der eines jeweiligen der Lötpunkte auf dem Chipmontage bereich des Substrats entspricht; und
Bilden von leitenden Körpern in den leiteraufnehmenden Hohlräumen, wobei jeder der leitenden Körper einen Ver längerungsabschnitt, der im ersten Hohlraumteil angeord net ist, um mit der sich in Deckung befindlichen der Bondkontaktstellen elektrisch verbunden zu sein, und ei nen elektrischen Verbindungsabschnitt hat, der im zwei ten Hohlraumteil auf einem Ende des Verlängerungsab schnitts angeordnet ist und der sich zu der Stelle er streckt, die der des jeweiligen der Lötpunkte auf dem Chipmontagebereich des Substrats entspricht.

16. Verfahren nach Anspruch 15, ferner mit dem Schritt des Montierens des Halbleiterchips auf dem Chipmontagebe reich des Substrats auf solche Weise, daß die elektri schen Verbindungsabschnitte der leitenden Körper mit den entsprechenden der Lötpunkte verbunden werden, wodurch eine elektrische Verbindung zwischen dem Halbleiterchip und dem Substrat hergestellt wird.

17. Verfahren nach Anspruch 16, ferner mit dem vor dem Schritt des Montierens des Halbleiterchips auf dem Chip montagebereich durchgeführten Schritt des Bildens einer aus einem Isoliermaterial hergestellten Schutzschicht auf der Photoresistschicht.

18. Verfahren nach einem der Ansprüche 15 bis 17, ferner mit dem vor dem Schritt des Bildens der Photoresistschicht durchgeführten Schritt des Bildens einer Isoliersperre zwischen jedem benachbarten Paar der Bondkontaktstellen.

19. Halbleiterbauelement, das zum Anordnen auf einem Sub strat geeignet ist, wobei das Substrat einen mit mehre ren Lötpunkten versehenen Chipmontagebereich hat und das Halbleiterbauelement aufweist:
einen Halbleiterchip mit einer Kontaktstellenmontageflä che, die mit mehreren Bondkontaktstellen versehen ist, die auf der Kontaktstellenmontagefläche an Stellen ange ordnet sind, die von Stellen entsprechender der Lötpunk te auf dem Chipmontagebereich versetzt sind; und
mehrere leitende Körper, von denen jeder einen Verlänge rungsabschnitt, der mit einer jeweiligen der Bondkon taktstellen elektrisch verbunden ist, und einen elektri schen Verbindungsabschnitt hat, der auf einem Ende des Verlängerungsabschnitts gebildet ist und der sich zu ei ner Stelle erstreckt, die der eines jeweiligen der Löt punkte auf dem Chipmontagebereich des Substrats ent spricht, wobei die leitenden Körper gebildet werden durch:
Bereitstellen einer leiterbildenden Form mit einer Sei te, die mit mehreren leiteraufnehmenden Hohlräumen ge bildet ist, wobei jeder der leiteraufnehmenden Hohlräume ein erstes Hohlraumteil, das in der leiterbildenden Form an einer Stelle angeordnet ist, die der einer jeweiligen der Bondkontaktstellen auf der Kontaktstellenmontagefläche entspricht, und ein zweites Hohlraumteil hat, das sich vom ersten Hohlraumteil erstreckt und das in der leiterbildenden Form an einer Stelle angeordnet ist, die der eines jeweiligen der Lötpunkte auf dem Chipmontage bereich des Substrats entspricht;
Füllen der leiteraufnehmenden Hohlräume mit einer lei tenden Metallpaste, um jeweils die leitenden Körper dar in zu bilden, wobei die Verlängerungsabschnitte der lei tenden Körper in den ersten Hohlraumteilen der leiter aufnehmenden Hohlräume angeordnet sind und die elektri schen Verbindungsabschnitte der leitenden Körper in den zweiten Hohlraumteilen der leiteraufnehmenden Hohlräume angeordnet sind; und
über eine Transferdruckeinheit erfolgendes Transferieren der leitenden Körper von der leiterbildenden Form zur Kontaktstellenmontagefläche des Halbleiterchips.

20. Halbleiterbauelement nach Anspruch 19, ferner mit mehre ren Isoliersperren, von denen jede auf der Kontaktstel lenmontagefläche zwischen einem benachbarten Paar der Bondkontaktstellen gebildet ist.

21. Halbleiterbauelement nach Anspruch 20, wobei die Iso liersperren aus einem Harzmaterial gebildet sind.

22. Halbleiterbauelement nach Anspruch 19, ferner mit mehre ren leitenden Kugeln, von denen jede auf dem elektri schen Verbindungsabschnitt eines jeweiligen der leiten den Körper angeordnet ist.

23. Halbleiterbauelement nach Anspruch 22, ferner mit einer aus einem Isoliermaterial hergestellten und auf der Kon taktstellenmontagefläche des Halbleiterchips gebildeten Schutzschicht, wobei die leitenden Kugeln durch die Schutzschicht vorstehen.

24. Halbleiterbauelement nach einem der Ansprüche 19 bis 23, wobei der elektrische Verbindungsabschnitt jedes der leitenden Körper einen darauf gebildeten leitenden Vor sprung hat.

25. Halbleiterbauelement nach Anspruch 24, ferner mit einer aus einem Isoliermaterial hergestellten und auf der Kon taktstellenmontagefläche des Halbleiterchips gebildeten Schutzschicht, wobei die leitenden Vorsprünge durch die Schutzschicht vorstehen.

26. Halbleiterbauelement, das zum Anordnen auf einem Sub strat geeignet ist, wobei das Substrat einen mit mehre ren Lötpunkten versehenen Chipmontagebereich hat und das Halbleiterbauelement aufweist:
einen Halbleiterchip mit einer Kontaktstellenmontageflä che, die mit mehreren Bondkontaktstellen versehen ist, die auf der Kontaktstellenmontagefläche an Stellen ange ordnet sind, die von Stellen entsprechender der Lötpunk te auf dem Chipmontagebereich versetzt sind; und
mehrere leitende Körper, von denen jeder einen Verlänge rungsabschnitt, der mit einer jeweiligen der Bondkon taktstellen elektrisch verbunden ist, und einen elektri schen Verbindungsabschnitt hat, der auf einem Ende des Verlängerungsabschnitts gebildet ist und der sich zu ei ner Stelle erstreckt, die der eines jeweiligen der Löt punkte auf dem Chipmontagebereich des Substrats ent spricht, wobei die leitenden Körper gebildet werden durch:
Auflegen einer leiterbildenden Platte auf der Kontakt stellenmontagefläche des Halbleiterchips, wobei die lei terbildende Platte mit mehreren Löchern an Positionen gebildet ist, die sich mit den Bondkontaktstellen auf der Kontaktstellenmontagefläche in Deckung befinden, je des der Löcher ein erstes Lochteil, das mindestens ein Teil der sich in Deckung befindlichen der Bondkontakt stellen auf der Kontaktstellenmontagefläche freilegt, und ein zweites Lochteil hat, das einen jeweiligen Ab schnitt der Kontaktstellenmontagefläche freilegt und das sich vom ersten Lochteil zu einer Stelle erstreckt, die der eines jeweiligen der Lötpunkte auf dem Chipmontage bereich des Substrats entspricht, und die Löcher von Wänden umschlossen sind, die mit der Kontaktstellenmon tagefläche zusammenwirken, um leiteraufnehmende Räume zu bilden; und
unter Verwendung einer leitenden Metallpaste als Druck material erfolgendes Drucken auf der leiterbildenden Platte, um die leitenden Körper in den leiteraufnehmen den Räumen zu bilden, wobei die Verlängerungsabschnitte der leitenden Körper in den ersten Lochteilen der Löcher angeordnet sind und die elektrischen Verbindungsab schnitte der leitenden Körper in den zweiten Lochteilen der Löcher angeordnet sind.

27. Halbleiterbauelement nach Anspruch 26, ferner mit mehre ren Isoliersperren, von denen jede auf der Kontaktstel lenmontagefläche zwischen einem benachbarten Paar der Bondkontaktstellen gebildet ist.

28. Halbleiterbauelement nach Anspruch 27, wobei die Iso liersperren aus einem Harzmaterial gebildet sind.

29. Halbleiterbauelement nach Anspruch 26, ferner mit einer aus einem Isoliermaterial hergestellten und auf der Kon taktstellenmontagefläche des Halbleiterchips gebildeten Schutzschicht.

30. Halbleiterbauelement, das zum Anordnen auf einem Sub strat geeignet ist, wobei das Substrat einen mit mehre ren Lötpunkten versehenen Chipmontagebereich hat und das Halbleiterbauelement aufweist:
einen Halbleiterchip mit einer Kontaktstellenmontageflä che, die mit mehreren Bondkontaktstellen versehen ist, die auf der Kontaktstellenmontagefläche an Stellen ange ordnet sind, die von Stellen entsprechender der Lötpunk te auf dem Chipmontagebereich versetzt sind;
eine Photoresistschicht, die auf der Kontaktstellenmon tagefläche des Halbleiterchips gebildet ist, wobei die Photoresistschicht mit mehreren leiteraufnehmenden Hohl räumen an Positionen gebildet ist, die sich mit den Bondkontaktstellen auf der Kontaktstellenmontagefläche in Deckung befinden, jeder der leiteraufnehmenden Hohl räume ein erstes Hohlraumteil, das mindestens ein Teil der sich in Deckung befindlichen der Bondkontaktstellen auf der Kontaktstellenmontagefläche freilegt, und ein zweites Hohlraumteil hat, das einen jeweiligen Abschnitt der Kontaktstellenmontagefläche freilegt und das sich vom ersten Hohlraumteil zu einer Stelle erstreckt, die der eines jeweiligen der Lötpunkte auf dem Chipmontage bereich des Substrats entspricht; und
mehrere leitende Körper, die jeweils in den leiterauf nehmenden Hohlräumen gebildet sind, wobei jeder der lei tenden Körper einen Verlängerungsabschnitt, der im er sten Hohlraumteil angeordnet ist, um mit der sich in Deckung befindlichen der Bondkontaktstellen elektrisch verbunden zu sein, und einen elektrischen Verbindungsab schnitt hat, der im zweiten Hohlraumteil auf einem Ende des Verlängerungsabschnitts angeordnet ist und der sich zu der Stelle erstreckt, die der des jeweiligen der Löt punkte auf dem Chipmontagebereich des Substrats ent spricht.

31. Halbleiterbauelement nach Anspruch 30, ferner mit mehre ren Isoliersperren, von denen jede auf der Kontaktstel lenmontagefläche zwischen einem benachbarten Paar der Bondkontaktstellen gebildet ist.

32. Halbleiterbauelement nach Anspruch 31, wobei die Iso liersperren aus einem Harzmaterial gebildet sind.

33. Halbleiterbauelement nach einem der Ansprüche 30 bis 32, ferner mit einer aus einem Isoliermaterial hergestellten und auf der Kontaktstellenmontagefläche des Halbleiter chips gebildeten Schutzschicht.

34. Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat im wesentlichen gemäß der vorstehenden Be schreibung anhand der beigefügten Zeichnungen und gemäß der Darstellung in ihnen.

35. Halbleiterbauelement, das zum Anordnen auf einem Sub strat geeignet ist, im wesentlichen gemäß der vorstehen den Beschreibung anhand der beigefügten Zeichnungen und gemäß der Darstellung in ihnen.