DE1094021B - Device for reading information from a magnetic storage element - Google Patents
Device for reading information from a magnetic storage elementInfo
- Publication number
- DE1094021B DE1094021B DEN16672A DEN0016672A DE1094021B DE 1094021 B DE1094021 B DE 1094021B DE N16672 A DEN16672 A DE N16672A DE N0016672 A DEN0016672 A DE N0016672A DE 1094021 B DE1094021 B DE 1094021B
- Authority
- DE
- Germany
- Prior art keywords
- reading
- transistor
- pulse
- amplifier
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/06—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element
- G11C11/06007—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit
- G11C11/06014—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit using one such element per bit
- G11C11/06021—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit using one such element per bit with destructive read-out
- G11C11/06028—Matrixes
- G11C11/06042—"word"-organised, e.g. 2D organisation or linear selection, i.e. full current selection through all the bit-cores of a word during reading
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Digital Magnetic Recording (AREA)
- Semiconductor Memories (AREA)
Description
DEUTSCHESGERMAN
Die Erfindung bezieht sich auf eine Vorrichtung zum Ablesen der Information aus einem magnetischen Speicherelement aus magnetischem Material mit rechteckiger Hystereseschleife.The invention relates to a device for reading information from a magnetic Storage element made of magnetic material with a rectangular hysteresis loop.
Solche Speicherelemente können bekanntlich zwei 5 unterschiedliche magnetische Remanenzzustände aufweisen, die beispielsweise als Zustand 1 und Zustand 0 unterschieden werden können. Bekannte Vorrichtungen zum Ablesen der Information sind so ausgeführt, daß ein Ableseimpuls einem mit dem Element gekoppelten Primärabieseleiter zugeführt wird, während das Element weiter über einen Sekundärableseleiter mit einem Ableseverstärker derart verbunden ist, daß dem Ableseverstärker ein Reaktionsimpuls aus dem Speicherelement zugeführt wird, wenn dies den Zustand 1 aufweist, und kein Reaktionsimpuls zugeführt wird, wenn es den Zustand 0 aufweist. Der Primärabieseleiter kann ebenso wie der Sekundärableseleiter für eine Anzahl Speicherelemente gemeinsam sein.As is known, such storage elements can have two 5 different magnetic remanence states, which can be differentiated, for example, as state 1 and state 0. Known devices to read the information are designed so that a reading pulse with the element coupled primary drain while the element continues through a secondary drain is connected to a reading amplifier in such a way that the reading amplifier emits a reaction pulse is supplied to the memory element when this has the state 1, and no reaction pulse is supplied when it has the state 0. The primary drain can as well as the secondary drain be common for a number of storage elements.
Bei anderen bekannten Vorrichtungen dieser Art sind die Speicherelemente je mit zwei Primärableseleitern gekoppelt, derart, daß ein den Zustand 1 aufweisendes Element nur dann in den Zustand 0 übergehen kann, wenn zu gleicher Zeit ein Impuls den beiden mit diesem Element gekoppelten Ableseleitern zugeführt wird und das Element dabei einen Reaktionsimpuls an den Sekundärableseleiter, der für eine Anzahl Speicherelemente gemeinsam ist, abgeben kann.In other known devices of this type, the storage elements are each with two primary reading conductors coupled in such a way that an element having the state 1 only then changes to the state 0 can, if at the same time a pulse, the two reading conductors coupled with this element is supplied and the element thereby a reaction pulse to the secondary reading conductor, which for a number Storage elements is common, can deliver.
Bei den bekannten Vorrichtungen tritt der Nachteil auf, daß infolge der nicht idealen Gestalt der Hysteresekurve des Materials am Sekundärableseleiter Störimpulse auftreten können, die schwer von den Impulsen unterscheidbar sind, die sich ergeben, wenn ein Speicherelement in den entgegengesetzten Remanenzzustand übergeht, weil die Amplitude der Störimpulse von der gleichen Größenordnung wie diejenige der nützlichen Reaktionsimpulse, sein kann.In the known devices, the disadvantage arises that due to the non-ideal shape of the Hysteresis curve of the material on the secondary reading lead glitches can occur that are difficult to avoid the pulses are distinguishable, which result when a storage element in the opposite Remanence state passes because the amplitude of the glitch is of the same order of magnitude as that useful reaction impulses.
Die Erfindung verringert diesen Nachteil.The invention alleviates this disadvantage.
Bei der Vorrichtung nach der Erfindung ist der Ableseverstärker normalerweise gesperrt, und es wird einem mit einer Anzahl Primärleiter gekoppelten magnetischen Hilfskern ein Impuls entnommen, um den Ableseverstärker erst eine vorherbestimmte Zeit nach Beginn des Ableseimpulses empfindlich zu machen.In the device according to the invention, the reading amplifier is normally locked and it is a pulse is taken from a magnetic auxiliary core coupled to a number of primary conductors in order to the reading amplifier only becomes sensitive to a predetermined time after the start of the reading pulse do.
Die Erfindung wird nachstehend an Hand der Zeichnung näher erläutert, in derThe invention is explained in more detail below with reference to the drawing, in which
Fig. 1 schematisch ein Ausführungsbeispiel der Erfindung zeigt, währendFig. 1 shows schematically an embodiment of the invention while
Fig. 2 und 3 Diagramme sind. ;Figures 2 and 3 are diagrams. ;
Fig. 1 zeigt eine Matrixspeichervorrichtung mit einer Anzahl Speicherkernen KIl, K12, K13, K21 usw. aus magnetischem Material mit rechteckiger Vorrichtung zum Ablesen1 shows a matrix memory device with a number of memory cores KI1, K12, K13, K21 etc. made of magnetic material with a rectangular device for reading
der Information aus einem magnetischenthe information from a magnetic
Sp eicher elementStorage element
Anmelder:Applicant:
N. V. Philips' Gloeilampenfabrieken,
Eindhoven (Niederlande)NV Philips' Gloeilampenfabrieken,
Eindhoven (Netherlands)
Vertreter: Dr. rer. mat. P. Roßbach, Batentanwalt,
Hamburg 1, Mönckebergstr. 7Representative: Dr. rer. mat. P. Roßbach, attorney at law,
Hamburg 1, Mönckebergstr. 7th
Beanspruchte Priorität:
Niederlande vom 8. Mai 1958Claimed priority:
Netherlands 8 May 1958
Franz Jozef Scbramel, Hilversum (Niederlande),
ist als Erfinder genannt wordenFranz Jozef Scbramel, Hilversum (Netherlands),
has been named as the inventor
Hystereseschleife, wie sie z. B. in Fig. 2 dargestellt ist. Die Kerne können zwei verschiedene Zustände magnetischer Remanenz P und N aufweisen, die der Aufzeichnung der Ziffern 1 und 0 entsprechen. Die Kerne der gleichen waagerechten Reihe sind mit Primärableseleitern Pl, P 2 und P 3 gekoppelt und bilden zusammen eine Gruppe, in der eine Kodekombination, die manchmal als »Wort« bezeichnet wird, aufgezeichnet werden kann. Die Kerne einer gleichen senkrechten Spalte sind über Sekundärableseleiter 51, S2 und S3 mit Ableseverstärkern Vl, V2 und V 3 verbunden, wobei der mit dem Ableseleiter S 3 verbundene Ableseverstärker in der Figur mehr im Detail dargestellt ist. Die Kerne können dadurch in einen bestimmten Aufzeichnungszustand versetzt werden, daß in nicht näher angegebener und an sich bekannter Weise zu gleicher Zeit ein Impuls geeigneter Größe den mit diesen Kernen gekoppelten waagerechten und senkrechten Leitern zugeführt wird. Wenn beispielsweise in die Kerne K11, K12 und K13 die Information 1, 0 bzw. 1 eingeschrieben werden soll, wird ein Impuls den Leitern Pl, Sl und 6~3 zugeführt. Die Kerne KIl und K13 weisen dann den Remanenzzustand P und der Kern K12 den Zustand N auf.Hysteresis loop, as it is e.g. B. is shown in FIG. The cores can have two different states of magnetic remanence P and N , which correspond to the recording of the digits 1 and 0. The cores of the same horizontal row are coupled to Pl Primärableseleitern, P 2 and P 3, and together form a group may be in a code combination, which is sometimes referred to as "word", is recorded. The cores of the same vertical column are connected via secondary reading conductors 51, S2 and S3 to reading amplifiers V1 , V2 and V 3, the reading amplifier connected to reading conductor S 3 being shown in greater detail in the figure. The cores can be put into a certain recording state that a pulse of suitable size is fed to the horizontal and vertical conductors coupled to these cores at the same time in a manner not specified and known per se. If, for example, the information 1, 0 or 1 is to be written into the cores K 11, K 12 and K 13, a pulse is fed to the conductors P1, S1 and 6-3. The cores KIL and K 13 then instruct the remanence P and the core 12 K to the state N.
. Um, die Information nachher aus dieser Gruppe von Kernen ablesen zu können, wird ein starker Impuls PL dem Leiter P1 zugeführt, wodurch die Magnetisierung der Kerne #11 und KlZ den Zweig P- Q-R-S-N der Hysteresekurve durchläuft und ein Reaktionsimpuls. In order to be able to read the information from this group of nuclei afterwards, a strong pulse PL is fed to the conductor P1 , whereby the magnetization of the nuclei # 11 and KlZ runs through the branch P-QRSN of the hysteresis curve and a reaction pulse
009 650/228009 650/228
L0&4&21L0 & 4 & 21
den Sekundära&eseleitem51 und S3 Zugeführt wird. '„ Der Kern 12 durchläuft dabei den Zweig N-S-N der Hysteresekurve, wobei im Idealfall dem' Ableseleiter S2 somit kein Reaktionsimpuls zugeführt werden dürfte. In "der Praxis ist dies jedoch nicht der" EaIi, und es tritt ein Stötimpuis auf f dessen Ampli— · tude von der gleichen Größenordnung wie diejenige des den Leitern Sl and S3 zugeführten Impulses sein kann. Dies läßt sich wie ■ folgt erklären. Am Zweig N-S-N der Hysteresekurve treten nijr umkehrbare Änderungen der Induktion Bauf, so da!ß dieser Zweig mit hoher Geschwindigkeit durchlaufen wird. Obgleich der Absolutwert der Änderung der Induktion B dabei verhältnismäßig gering ist, ist die Änderung der Induktion in der ZeiteinReTrwährend'kiif zer" ZeTt ver-i^ hältnismäßig groß, und es wird ein kurzer Impuls mit verhältnismäßig großer Amplitude dem betreffenden Ableseleiter zugeführt, wie dies in Fig.. 3 dargestellt ist. Beim Ablesen der Information aus Kernen, die den Zustand 1 aufweisen, tritt eine ähnliche ErscheinöHg -attf,·-Der Zweig-P-Q der Hysteresekurve wird dabei gleichfalls mit verhältnismäßig hoher Geschwindigkeit durchlaufen, weil sich hier nur umkehrbare Magnetisierungsänderungeh' ergeben, wobei ein verhältnismäßig starker Impuls abgegeben wird. Am Zweig Q-R-S sind dicMagnetisierungsänderungen dagegen im wesentlichen nicht umkehrbar, und die dabei auftretenden Umklappvorgänge der magnetischen Bezirke erfordern ein gewisses Maß von Übererregung, wodurch dieser Zweig verhältnismäßig langsam durchlaufen wird. Der Impuls, der dabei an den Ableseleitern abgegeben wird, hat eine Gestalt, wie sie etwa durch die Kurve P in Fig. 3 dargestellt ist.is fed to the secondary & eseleitem51 and S3 . The core 12 runs through the branch NSN of the hysteresis curve, so that in the ideal case no reaction pulse should be fed to the reading conductor S2. In "practice, this is not the" EAII and it enters Stötimpuis to f whose amplitude-· tude of the same magnitude as that of the conductors may be Sl and S3 supplied pulse. This can be explained as follows. At the branch NSN of the hysteresis curve, there are no reversible changes in the induction B, so that this branch is passed through at high speed. Although the absolute value of the change in induction B is relatively small, the change in induction over time is relatively large, and a short pulse with a relatively large amplitude is fed to the relevant reading conductor, like this is shown in Fig. 3. When reading the information from cores that have the state 1, a similar phenomenon occurs -attf, · The branch- PQ of the hysteresis curve is also run through at a relatively high speed, because here only reversible Changes in magnetization h 'result, with a comparatively strong pulse being emitted. On the other hand, the changes in magnetization are essentially irreversible at the QRS branch, and the flipping processes of the magnetic domains that occur during this process require a certain amount of overexcitation, which means that this branch is traversed relatively slowly is handed over to the reading ladder, ha t has a shape such as is shown for example by the curve P in FIG. 3.
Wie aus der Fig. 3, Kurve N, hervorgeht, ist die Amplitude des Störimpulsesvön der gleichen Großen-Ordnung wie diejenige des nützlichen Reaktionsimpulses, so daß es schwierig ist, durch Amplitudenvergleich einen Unterschied, zwischen den beiden .Auf-. zeichnungszuständen P und N festzustellen. Um diesen Nachteil zu beheben, ist die Schaltungsanordnung derart ausgebildet, daß die Ableseverstärker normaler- .., weise gesperrt sind und zu einem Zeitpunkt wieder empfindlich gemacht werden, in dem die Störimpulse praktisch verschwunden sind, d. h. eine gewisse Zeit nach Beginn des Ableseimpulses PL, der den Primärableseleitern Pl, P2 oder P 3 zugeführt wird. Der Ableseleiter S3 ist über den Transformator M mit der Basis eines Transistors Tl des Ableseverstärkers V3 gekoppelt. Der Transistor Tl verstärkt die Impulse, die sich am Ableseleiter ^"3 ergeben, und führt sie mit positiver Polarität der Basis des Transistors T2 zu. Der Emitter des Transistors T2 ist über den Widerstand W mit einer Quelle einer derartigen Spannung V verbunden, daß der Transistor normalerweise gesperrt ist und auch unter der Einwirkung der Impulse am Leiter S3 nicht leitend wird. Die Basis des Transistors TH, der für die verschiedenen Ableseverstärker gemeinsam ist, ist mit dem Hilfskern KH gekoppelt, der mit den verschiedenen Primärableseleitern Pl1P 2 und P 3 gekoppelt ist. Dieser Hilfskern wird durch nicht näher ausgeführte Mittel vor dem Ablesen der Information in den Zustand P versetzt. Wenn jetzt einem dieser Leiter ein Ableseimpuls zugeführt wird, wird der Basis des Transistors TH ein derartiger ^Impuls zugeführt, daß dieser Transistor leitend wird. Der Kollektor des Transistors TH ist mit den Emitter der Transistoren Γ2 der Ableseverstärker verbunden, derart, daß beim Leitendwerden des Transistors TH die Spannung der Emitter der Transistoren Γ2 auf -einen -derartigen Wert ansteigt, daß diese Transistoren unter der Einwirkung der Impulse an den Leitern Sl, S2 und 6*3 leitend werden können und an die Ausgangsklemmen U einen verstärkten Impuls abgeben können. Der Transistor TH wird mit einiger Verzögerung leitend. Diese Verzögerung ergibt sich einerseits dadurch, daß beim Leitendwerden dieses Transistors der Emitter-Basis-Kreis einen Kurzjächlußkreis in bezug auf den Hilfskern KH bildet, wodurch* der Magnetisierungsänderung in diesem Kern durch den Kurzschlußstrom im Emitter-Basis-Kreis des Transistors TH entgegengewirkt wird, so daß sie nur verhältnismäßig langsam erfolgt. Andererseits befinden sich in nichtleitendem Zustand des Transistors TH nur wenige Ladungsträger in der Basis dieses Transistors und müssen diese beim Leitendwerden des Transistors aus dem Emitter zugeführt werden, bevor ein Kollektorstrom auftreten kann. Die erfolgende Verzögerung genügt, um zu bewirken, daß die Transistoren T 2 erst in einem Augenblick leitend werden können, in dem die Störimpulse verschwunden sind.As can be seen from FIG. 3, curve N, the amplitude of the interference pulse is of the same order of magnitude as that of the useful reaction pulse, so that it is difficult to determine a difference between the two by amplitude comparison. to determine drawing states P and N. In order to remedy this disadvantage, the circuit arrangement is designed in such a way that the reading amplifiers are normally ..., blocked and made sensitive again at a point in time when the interference pulses have practically disappeared, ie a certain time after the start of the reading pulse PL, which is fed to the primary reading conductors Pl, P 2 or P 3. The reading conductor S3 is coupled to the base of a transistor Tl of the reading amplifier V3 via the transformer M. The transistor Tl amplifies the pulses that arise on the reading conductor ^ "3, and feeds them with positive polarity to the base of the transistor T2 . The emitter of the transistor T2 is connected via the resistor W to a source of such a voltage V that the The transistor is normally blocked and does not become conductive even under the action of the pulses on the conductor S3 . The base of the transistor TH, which is common to the various reading amplifiers, is coupled to the auxiliary core KH , which is connected to the various primary reading conductors Pl 1 P 2 and P 3. Before reading the information, this auxiliary core is put into the state P. If a reading pulse is now supplied to one of these conductors, the base of the transistor TH is supplied with such a pulse that this transistor becomes conductive The collector of the transistor TH is connected to the emitter of the transistors Γ2 of the reading amplifier, so that when conducting dwerden of the transistor TH, the voltage of the emitters of the transistors Γ2 on -a -derartigen value increases, that these transistors can give under the influence of the pulses on the conductors Sl, S2 * 3 can be conductive and 6 and to the output terminals U an amplified pulse . The transistor TH becomes conductive with some delay. This delay results on the one hand from the fact that when this transistor becomes conductive, the emitter-base circuit forms a short-circuit with respect to the auxiliary core KH , whereby * the change in magnetization in this core is counteracted by the short-circuit current in the emitter-base circuit of the transistor TH, so that it only takes place relatively slowly. On the other hand, in the non-conductive state of the transistor TH, there are only a few charge carriers in the base of this transistor and these must be supplied from the emitter when the transistor becomes conductive before a collector current can occur. The delay that ensues is sufficient to ensure that the transistors T 2 can only become conductive at a moment in which the interference pulses have disappeared.
Wenn die Information einer bestimmten Zeile gelöscht werden soll, ohne daß die Ableseverstärker darauf ansprechen dürfen, wird der Hilfskern KH in den Zustand 0 versetzt oder in diesem Zustand gehalten, so daß beim Zuführen eines Löschimpulses an einen der Primärabieseleiter der Kern KH keinen Ausgangsimpuls liefern kann und die Ableseverstärker somit gesperrt bleiben.If the information of a certain line is to be deleted without the read amplifier being allowed to respond, the auxiliary core KH is set to state 0 or kept in this state, so that when an erase pulse is supplied to one of the primary waste conductors, the core KH can not deliver an output pulse and the reading amplifiers thus remain blocked.
Claims (2)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL227634 | 1958-05-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1094021B true DE1094021B (en) | 1960-12-01 |
Family
ID=19751206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DEN16672A Pending DE1094021B (en) | 1958-05-08 | 1959-05-05 | Device for reading information from a magnetic storage element |
Country Status (4)
| Country | Link |
|---|---|
| DE (1) | DE1094021B (en) |
| FR (1) | FR1223812A (en) |
| GB (1) | GB916687A (en) |
| NL (1) | NL227634A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1231758B (en) * | 1960-12-06 | 1967-01-05 | Sperry Rand Corp | Phase modulated reading system |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1185658B (en) * | 1960-05-23 | 1965-01-21 | Hans Piloty Dr Ing | Arrangement for picking up and amplifying the reading pulse in magnetic core memories |
-
0
- NL NL227634D patent/NL227634A/xx unknown
-
1959
- 1959-05-05 DE DEN16672A patent/DE1094021B/en active Pending
- 1959-05-05 GB GB1536859A patent/GB916687A/en not_active Expired
- 1959-05-06 FR FR794109A patent/FR1223812A/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1231758B (en) * | 1960-12-06 | 1967-01-05 | Sperry Rand Corp | Phase modulated reading system |
Also Published As
| Publication number | Publication date |
|---|---|
| FR1223812A (en) | 1960-06-20 |
| NL227634A (en) | |
| GB916687A (en) | 1963-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2556831C2 (en) | Matrix memory and procedure for its operation | |
| DE1023613B (en) | Binary trigger and counter circuits using magnetic memories | |
| DE1136371B (en) | Electronic memory circuit | |
| DE1011181B (en) | Matrix circuit | |
| DE1058284B (en) | Magnetic core matrix memory arrangement with at least one switching core matrix | |
| DE1259387B (en) | Storage matrix | |
| DE1086463B (en) | Matrix memory circuit | |
| DE2302137B2 (en) | Reading circuit for non-destructive reading of dynamic charge storage cells | |
| DE1164471B (en) | Adjustable pulse amplifier for data processing | |
| DE1094021B (en) | Device for reading information from a magnetic storage element | |
| DE1100694B (en) | Bistable toggle switch | |
| DE2013671B2 (en) | CIRCUIT FOR CHECKING A COIL ARRANGEMENT | |
| DE1299035B (en) | Circuit for writing into a matrix memory or for reading from a matrix memory | |
| DE1173542B (en) | Circuit arrangement for determining the free or occupied state of the connections of a switching network for telecommunications, in particular telephone switching systems | |
| DE1043394B (en) | Shift memory device with a chain of transistors controlled by interrogation pulses | |
| DE1271178B (en) | Circuit arrangement for an asymmetrical bistable multivibrator | |
| DE1054750B (en) | Procedure for suppression of disturbance values in magnetic core memories | |
| DE1132965B (en) | Semi-permanent ferrite core memory and circuit arrangement for the simultaneous control of semipermanent ferrite core memories and ferrite core memories of the usual type | |
| DE1058103B (en) | Circuit for converting input pulses fed to a transistor circuit into output pulses with practically unchanged width and amplitude | |
| DE1079355B (en) | Testing device for ferromagnetic and ferroelectric memory arrays | |
| AT236148B (en) | Magnetic storage | |
| DE1424446B2 (en) | Arrangement for skew compensation on a multi-track magnetic tape machine | |
| AT208413B (en) | Equalizing telegraph transmitter | |
| DE2134157A1 (en) | Low inertia status display circuit | |
| DE2039907B2 (en) | MEMORY CIRCUIT ARRANGEMENT |