CN201111932Y - 内存选取装置 - Google Patents
内存选取装置 Download PDFInfo
- Publication number
- CN201111932Y CN201111932Y CNU2007201826349U CN200720182634U CN201111932Y CN 201111932 Y CN201111932 Y CN 201111932Y CN U2007201826349 U CNU2007201826349 U CN U2007201826349U CN 200720182634 U CN200720182634 U CN 200720182634U CN 201111932 Y CN201111932 Y CN 201111932Y
- Authority
- CN
- China
- Prior art keywords
- random access
- static random
- output
- pin
- management controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims abstract description 52
- 230000003068 static effect Effects 0.000 claims abstract description 42
- 238000006243 chemical reaction Methods 0.000 claims abstract description 40
- 230000004913 activation Effects 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 2
- 230000008676 import Effects 0.000 claims 2
- 238000009434 installation Methods 0.000 claims 2
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000007726 management method Methods 0.000 description 33
- 238000013461 design Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Storage Device Security (AREA)
Abstract
本实用新型公开了一种内存选取装置，应用于具有第一、第二静态随机存取内存的电子装置中，其中，第一、第二静态随机存取内存分别具有第一输入接脚及第二输入接脚，该内存选取装置包括：具有第一输出接脚及第二输出接脚的基板管理控制器，该第一输出接脚与该第一、第二静态随机存取内存的第一输入接脚电性连接，该第二输出接脚与该第二静态随机存取内存的第二输入接脚电性连接；转换单元，与该基板管理控制器的第二输出接脚及第一静态随机存取内存的第二输入接脚电性连接，用以对该基板管理控制器输出的选择信号进行转换处理，通过激活信号以及选择信号使该电子装置选取该第一静态随机存取内存或第二静态随机存取内存。
Description
技术领域
本实用新型涉及一种内存选取装置，更详而言之，涉及一种可于电子装置的第一、第二静态随机存取内存之间执行内存选取动作的内存选取装置。
背景技术
随着电脑科技和高速设备的不断开发，对数据储存容量及数据传输率的要求也越来越高。而由于传输方式的不同，各种高速设备在运行时能否实现可靠的数据交换就显得十分重要。其中，高速双SRAM(Static Random Access Memory，静态随机存取内存)的出现对于高速设备则提供了可靠的数据交换效能。以常见的SRAM型号CY62128为例，其为BMC(Baseboard Management Controller，基板管理控制器)提供的SRAM，一个CY62128的容量是128K X 8Bit，单片的CY62128的容量不能满足系统的需要，故于电子装置中会使用二片CY62128，故而BMC的芯片需要对这二片SRAM进行内存芯片的选取，以供电子装置于所选取的SRAM中进行对应的读写动作。
请参阅图1，显示现有技术中所采用的于二片例如CY62128的SRAM中执行内存选取的设计电路图。如图所示，对于第一SRAM10，该BMC12的第一输出接脚120以及第二输出接脚122通过第一转换单元14与该第一SRAM10的例如接脚CS_N电性连接，其中，该第一输出接脚120是用以产生第一控制信号，该第二输出接脚122是用以产生第二控制信号，该第一控制信号与第二控制信号经该第一转换单元14的信号处理后产生一具有第一状态值的选择信号输出至该第一SRAM10的接脚CS_N，以供选取该第一SRAM10；而对于第二SRAM11，该BMC12的第一输出接脚120与第二转换单元16电性连接，并连同第二输出接脚122通过第三转换单元18与第二SRAM11的接脚CS_N电性连接，其中，该第一控制信号与第二控制信号经该第二、第三转换单元14、16的信号处理后产生一具有第二状态值的选择信号并输出至该第二SRAM12的接脚CS_N，以供选取该第二SRAM12。于本实施例中，该第一、第三转换单元14、18是例如由或门(OR Gate)及其周边电子元件与线路所组成，该第二转换单元16是例如由非门(NOT Gate)及其周边电子元件与线路所组成。故信号之间的逻辑关可以描述如下，当第二控制信号为高位准时，第一、第二SRAM10、11均不能被激活，当第二控制信号为低位准时，第一、第三转换单元14、18的或门被开启。且当第一控制信号为低位准时，则经由该第一转换单元14的信号转换后产生具有第一状态值的选择信号(低位准信号)至该第一SRAM10的接脚CS_N，藉以选取该第一SRAM10，以供该电子装置使用该第一SRAM 10；而当第一控制信号为高位准时，经由该第二、第三转换单元16、18的信号转换后产生具有第二状态值的选择信号(低位准信号)并输出至该第二SRAM11的接脚CS_N，以供该电子装置使用该第二SRAM 11。
但是，于上述电路图中，仅利用SRAM的单一接脚CS_N，即将该控制信号均输入至该SRAM的单一接脚CS_N以完成内存选取作业。为此，需额外配置有例如由或门及其周边电子元件与线路所组成的第一、第三转换单元14、18以及由非门及其周边电子元件与线路所组成第二转换单元16，以实现控制信号的信号转换并产生具有第一状态值的选择信号及第二状态值的选择信号，藉以选取该第一SRAM 10或第二SRAM11，造成选取电路过于繁锁，且相对而言，增加电路设计的整体成本。
因此，如何提供一种电路简单的内存选取装置，藉以克服现有内存选取设计中电路设计复杂、元件繁多且成本较高的弊端，且可相应节省设计空间，遂成为目前亟待解决的问题。
实用新型内容
鉴于上述现有技术的缺陷，本实用新型的主要目的在于提供一种内存选取装置，以可于电子装置的第一、第二静态随机存取内存之间执行内存选取动作。
本实用新型的另一目的在于提供一种设计简单且可节省布局空间的内存选取装置。
为达到上述目的以及其它目的，本实用新型即提供一种内存选取装置，应用于一具有第一、第二静态随机存取内存(Static RandomAccess Memory，SRAM)的电子装置中，其中，该第一、第二静态随机存取内存分别具有第一输入接脚及第二输入接脚，该内存选取装置包括：基板管理控制器，具有第一输出接脚及第二输出接脚，其中，该基板管理控制器的第一输出接脚是与该第一、第二静态随机存取内存的第一输入接脚电性连接，该基板管理控制器的第二输出接脚是与该第二静态随机存取内存的第二输入接脚电性连接，该基板管理控制器是用以产生激活信号并经由该第一输出接脚输出，以及产生一具有第一状态值的选择信号经由该第二输出接脚输出；以及转换单元，与该基板管理控制器的第二输出接脚及第一静态随机存取内存的第二输入接脚电性连接，用以对该基板管理控制器输出的选择信号进行转换处理，以将该选择信号由第一状态值转换为第二状态值，并将该第二状态值的选择信号输出至该第一静态随机存取内存的第二输入接脚，从而当该第一、第二静态随机存取内存的第一输入接脚接收到该基板管理控制器输出的激活信号而处于激活状态时，通过该基板管理控制器输出的具有第一状态值的选择信号及经该转换单元转换而输出的具有第二状态值的选择信号选取该第一、第二静态随机存取内存中之一者，以供该电子装置使用。
上述该基板管理控制器的第二输出接脚与该第二静态随机存取内存的第二输入接脚之间电性连接有一电阻元件。
上述内存选取装置中的转换单元的具体实施方式包括非门、提供电源予该非门的供电电源、以及设于该非门与接地端之间的电容。
上述内存选取装置的具体实施方式是指该激活信号为低位准，第一状态值的选择信号为低位准，以及第二状态值的选择信号为高位准，则选取该第一静态随机存取内存；以及依据该激活信号为低位准，第一状态值的选择信号为高位准，以及第二状态值的选择信号为低位准，则选取该第二静态随机存取内存。
相比于现有技术，本实用新型的内存选取装置主要是通过将基板管理控制器的第一输出接脚与该第一、第二静态随机存取内存的第一输入接脚电性连接，并将基板管理控制器的第二输出接脚与该第二静态随机存取内存的第二输入接脚电性连接以及经由一转换单元与第一静态随机存取内存的第二输入接脚电性连接，从而当第一、第二静态随机存取内存的第一输入接脚接收到该基板管理控制器输出的激活信号而处于激活状态时，通过该基板管理控制器输出的具有第一状态值的选择信号及经转换单元转换并输出的具有第二状态值的选择信号选取该第一、第二静态随机存取内存中之一者，以供该电子装置使用，相比于现有技术，本实用新型的内存选取装置不必如现有技术须使基板管理控制器的第一、第二输出接脚通过多个转换单元并电性连接至该第一、第二静态随机存取内存的输入接脚即可实现相同的内存选取功能，因此可简化电路结构，并达到节省电子零件、制造成本以及节省设计空间的效果。
附图说明
图1为现有技术一用以对两内存进行选取的设计电路示意图；
图2A为本实用新型的内存选取装置的基本架构示意图；以及
图2B是用以说明实现本实用新型的内存选取装置的电路范例。
主要元件符号说明
10第一SRAM
11第二SRAM
12BMC
120第一输出接脚
122第二输出接脚
14第一转换单元
16第二转换单元
18第三转换单元
20第一内存
21第二内存
200、210第一输入接脚
202、212第二输入接脚
220第一输出接脚
222第二输出接脚
22基板管理控制器
24转换单元
240非门
242供电电源
244电容
26电阻元件
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本实用新型的其它优点与功效。本实用新型亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本实用新型的精神下进行各种修饰与变更。
请参阅图2A，其显示本实用新型的内存选取装置的基本架构示意图，本实用新型的内存选取装置是应用于一具有第一静态随机存取内存20及第二静态随机存取内存21的电子装置中，其中，该第一静态随机存取内存20分别具有第一输入接脚200及第二输入接脚202，且该第二静态随机存取内存21分别具有第一输入接脚210及第二输入接脚212。于本实施例中，该电子装置为个人电脑、笔记型电脑，抑或为服务器等其它数据处理装置。该第一、第二静态随机存取内存20、21是以型号CY62128的静态随机存取内存(Static Random Access Memory，SRAM)为例进行说明的。
如图2A所示，本实用新型的内存选取装置包括具有第一输出接脚220及第二输出接脚222的基板管理控制器(Baseboard ManagementController，BMC)22、以及转换单元24。
该基板管理控制器22至少具有第一输出接脚220及第二输出接脚222，其中，该第一输出接脚220是与该第一、第二静态随机存取内存20、21的第一输入接脚电性200、210电性连接，该第二输出接脚222是与该第二静态随机存取内存21的第二输入接脚212电性连接。该基板管理控制器22是用以产生激活信号并经由该第一输出接脚220输出，以及产生一具有第一状态值的选择信号并经由该第二输出接脚222输出。
该转换单元24是与该基板管理控制器22的第二输出接脚222及第一静态随机存取内存20的第二输入接脚202电性连接，用以对该基板管理控制器22输出的选择信号进行转换处理以产生一具有第二状态值的选择信号输出。于本实施例中，该转换单元24例如由非门及其周边电子元件与线路所组成。
因此，通过上述内存选取装置，从而当该第一、第二静态随机存取内存20、21的第一输入接脚200、210接收到该基板管理控制器22输出的激活信号而处于激活状态时，通过该基板管理控制器22输出的具有第一状态值的选择信号及经由该转换单元24输出的具有第二状态值的选择信号来选取该第一或第二静态随机存取内存，以供该电子装置使用。
复请参阅图2B，其是显示本实用新型的内存选取装置的一具体实施例的电路示意图，以下配合图2B详细说明本实用新型的内存选取装置的一较佳电路结构中各组成元件的连接关系及其工作原理。
如图2B所示，于本实施例中，该第一、第二静态随机存取内存20、21的第一输入接脚200、210例如一般静态随机存取内存芯片所具备的接脚CS_N，而第二输入接脚202、212是例如一般静态随机存取内存芯片所具备的接脚CS，其中，该第一输入接脚200、210为低位准有效、该第二输入接脚202、212为高位准有效。该基板管理控制器22是例如为一基板管理控制器(Baseboard Management Controller，BMC)，其至少具有第一输出接脚220及第二输出接脚222。其中，该第一输出接脚220是与该第一、第二静态随机存取内存20、21的第一输入接脚200、210电性连接；而该第二输出接脚222是与该第二静态随机存取内存21的第二输入接脚212电性连接。于本实施例中，该基板管理控制器22的第二输出接脚222与该第二静态随机存取内存21的第二输入接脚212之间电性连接有一电阻元件26。
该转换单元24是与该基板管理控制器22的第二输出接脚222及第一静态随机存取内存20的第二输入接脚202电性连接。于本实施例中，该转换单元24包括非门(NOT Gate)240、提供电源予该非门240的供电电源242、以及设于该非门240与接地端之间供滤波的电容244，以对该第二输出接脚222所输出的选择信号执行位准转换处理以产生一具有第二状态值的选择信号输出。于本实施例中，该激活信号为低位准有效，因此，该基板管理控制器22的第一输出接脚220所输出为第一状态值的选择信号，其中该第一状态值为低位准，并经过该非门240使该第一状态值由低位准转为高位准以形成该第二状态值的选择信号，故就第一静态随机存取内存20的接脚CS而言，该第二状态值的选择信号为高位准有效。
本实施例电路结构的工作原理如下所述：当第一、第二静态随机存取内存20、21的第一输入接脚200、210接收到该基板管理控制器22的第一输出接脚220所输出的激活信号(低位准信号)时而处于激活状态，因为第一、第二静态随机存取内存20、21的接脚CS_N处于低位准信号时为有效状态，且当该基板管理控制器22的第二输出接脚222所输出的选择信号为高位准时，即产生具有第一状态值的选择信号(高位准信号)至该第二静态随机存取内存21的第二输入接脚212，因为第二静态随机存取内存21的接脚CS处于高位准信号时为有效状态，故选取该第二静态随机存取内存21，以供该电子装置使用；而当该基板管理控制器22的第二输出接脚222所输出的选择信号为低位准，则经由该转换单元24的信号转换(由低位准转为高位准)后产生具有第二状态值的选择信号(高位准信号)至该第一静态随机存取内存20的第二输入接脚202，因为第一静态随机存取内存20的接脚CS处于高位准信号时为效状态，故选取该第一静态随机存取内存20，以供该电子装置使用。
综上所述，相比于现有技术，本实用新型的内存选取装置是通过将基板管理控制器的第一输出接脚与该第一、第二静态随机存取内存的第一输入接脚电性连接，并将基板管理控制器的第二输出接脚与该第二内存的第二输入接脚电性连接以及经由一转换单元与第一静态随机存取内存的第二输入接脚电性连接，从而当第一、第二静态随机存取内存的第一输入接脚接收到该基板管理控制器输出的激活信号而处于激活状态时，通过该基板管理控制器输出的具有第一状态值的选择信号及转换单元输出的具有第二状态值的选择信号来选取该第一静态随机存取内存或第二静态随机存取内存，以供该电子装置使用，相比于现有技术，本实用新型的内存选取装置仅需利用内存所提供的输入接脚来作为内存选取的判断，而不必如现有技术须使基板管理控制器的第一、第二输出接脚通过多个转换单元并电性连接至该第一、第二静态随机存取内存的输入接脚，因此，本实用新型的内存选取装置在实现内存选取功能的同时，亦可达到简化电路结构、节省电子零件以及制造成本的目的，并可相应节省设计空间。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何本领域技术人员均可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰与改变。因此，本实用新型的权利保护范围，应以权利要求书的范围为依据。
Claims (4)
1.一种内存选取装置，应用于一具有第一、第二静态随机存取内存的电子装置中，其中，该第一、第二静态随机存取内存分别具有第一输入接脚及第二输入接脚，其特征在于，该内存选取装置包括：
基板管理控制器，具有第一输出接脚及第二输出接脚，其中，该基板管理控制器的第一输出接脚是与该第一、第二静态随机存取内存的第一输入接脚电性连接，该基板管理控制器的第二输出接脚是与该第二内存的第二输入接脚电性连接，该基板管理控制器是用以产生激活信号并经由该第一输出接脚输出，以及产生一具有第一状态值的选择信号并经由该第二输出接脚输出；以及
转换单元，与该基板管理控制器的第二输出接脚及第一静态随机存取内存的第二输入接脚电性连接，用以对该基板管理控制器输出的选择信号进行转换处理，以将该选择信号由第一状态值转换为第二状态值，并将该第二状态值的选择信号输出至该第一内存的第二输入接脚；从而当该第一、第二静态随机存取内存的第一输入接脚接收到该基板管理控制器输出的激活信号而处于激活状态时，通过该基板管理控制器输出的具有第一状态值的选择信号及经该转换单元转换而输出的具有第二状态值的选择信号选取该第一、第二静态随机存取内存中之一者，以供该电子装置使用。
2.根据权利要求1所述的内存选取装置，其特征在于：该基板管理控制器的第二输出接脚与该第二静态随机存取内存的第二输入接脚之间电性连接有一电阻元件。
3.根据权利要求1所述的内存选取装置，其特征在于：该转换单元包括非门、提供电源予该非门的供电电源、以及设于该非门与接地端之间的电容。
4.根据权利要求1所述的内存选取装置，其特征在于：于该激活信号为低位准，第一状态值的选择信号为低位准，以及第二状态值的选择信号为高位准，则选取该第一静态随机存取内存；于该激活信号为低位准，第一状态值的选择信号为高位准，以及第二状态值的选择信号为低位准，则选取该第二静态随机存取内存。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2007201826349U CN201111932Y (zh) | 2007-10-17 | 2007-10-17 | 内存选取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2007201826349U CN201111932Y (zh) | 2007-10-17 | 2007-10-17 | 内存选取装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201111932Y true CN201111932Y (zh) | 2008-09-10 |
Family
ID=39963675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNU2007201826349U Expired - Fee Related CN201111932Y (zh) | 2007-10-17 | 2007-10-17 | 内存选取装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201111932Y (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101770275A (zh) * | 2008-12-27 | 2010-07-07 | 鸿富锦精密工业（深圳）有限公司 | 内存电源效能提升的方法 |
| CN102457392A (zh) * | 2010-10-18 | 2012-05-16 | 英业达股份有限公司 | 共用基板管理控制器的服务器系统及方法 |
| CN115527499A (zh) * | 2022-11-03 | 2022-12-27 | 上海傲显科技有限公司 | 显示驱动芯片的双内存功能切换电路及控制方法 |
-
2007
- 2007-10-17 CN CNU2007201826349U patent/CN201111932Y/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101770275A (zh) * | 2008-12-27 | 2010-07-07 | 鸿富锦精密工业（深圳）有限公司 | 内存电源效能提升的方法 |
| CN102457392A (zh) * | 2010-10-18 | 2012-05-16 | 英业达股份有限公司 | 共用基板管理控制器的服务器系统及方法 |
| CN115527499A (zh) * | 2022-11-03 | 2022-12-27 | 上海傲显科技有限公司 | 显示驱动芯片的双内存功能切换电路及控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12067285B2 (en) | Buffer circuit with data bit inversion | |
| US20150379184A1 (en) | Layout method for printed circuit board | |
| CN101783169A (zh) | 存储器电路与其导电层的布线 | |
| JPH0114614B2 (zh) | ||
| US20140313838A1 (en) | Reconfigurable load-reduced memory buffer | |
| NL2030962B1 (en) | Ground pin for device-to-device connection | |
| CN201111932Y (zh) | 内存选取装置 | |
| US9881992B2 (en) | Semiconductor integrated circuit device having with a reservoir capacitor | |
| US12073906B2 (en) | Package pin pattern for device-to-device connection | |
| US20240145996A1 (en) | Connector pins for reducing crosstalk | |
| US20220304142A1 (en) | Circuit board to reduce far end cross talk | |
| CN203689511U (zh) | 一种16位sram与32位sopc之间数据传输的电路结构 | |
| WO2020179109A1 (ja) | 半導体装置 | |
| US20220418090A1 (en) | Trace design to reduce the connector crosstalk | |
| US12400943B2 (en) | Signal trace configuration to reduce cross talk | |
| US20220263262A1 (en) | Shielded socket pin for device-to-device connection | |
| US20220102917A1 (en) | Pin configuration for device-to-device connection | |
| Lee et al. | A Low-power DRAM Controller ASIC with a 36% Reduction in Average Active Power by Increasing On-die Termination Resistance | |
| CN201072552Y (zh) | 存储器控制系统 | |
| CN101373754B (zh) | 具有磁性装置的集成电路芯片 | |
| CN115719050A (zh) | Linux卡片控制器及电子设备 | |
| TWM331733U (en) | Memory selection device | |
| CN104332176A (zh) | 一种省掉内存odt引脚的方法和系统 | |
| KR20220091360A (ko) | 마더보드 배선 공간을 보존하는 개선된 메모리 모듈 | |
| CN102402491A (zh) | 电子装置、经由至少一总线来存取多个芯片的控制器以及经由至少一总线以存取多个芯片的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080910 Termination date: 20121017 |