CN201115000Y - 电路板 - Google Patents
电路板 Download PDFInfo
- Publication number
- CN201115000Y CN201115000Y CNU2007201532896U CN200720153289U CN201115000Y CN 201115000 Y CN201115000 Y CN 201115000Y CN U2007201532896 U CNU2007201532896 U CN U2007201532896U CN 200720153289 U CN200720153289 U CN 200720153289U CN 201115000 Y CN201115000 Y CN 201115000Y
- Authority
- CN
- China
- Prior art keywords
- circuit board
- chip
- substrate
- edge
- board according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000003466 welding Methods 0.000 claims abstract description 17
- 239000002699 waste material Substances 0.000 claims description 21
- 238000005476 soldering Methods 0.000 abstract description 17
- 238000005336 cracking Methods 0.000 abstract description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 7
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
一种电路板,包括具有至少一芯片焊接部的基板,且该芯片焊接部距离该基板边缘一预定距离;连接于该基板对应该芯片焊接部的边缘的废料边板,并具有对应该芯片焊接部的尺寸且设置于该废料边板靠近该芯片焊接部且切齐该边缘的开孔,由此以降低扳折废料边板时产生的应力而造成该芯片焊接部锡裂的风险。
Description
技术领域
本实用新型涉及一种电路板结构,更详而言之,涉及一种具有避免芯片焊接部锡裂功效的电路板。
背景技术
于印刷电路板(Printed Circuit Board;PCB)生产组装过程中,为了确保靠近电路板边框位置的元件不受损伤,需要在印刷电路板四周相应添加废料边板,并于完成该印刷电路板上的元件的组装插接作业后,再将该印刷电路板周围的废料边板以相应的工具凿出一条穿过电路板且区隔电路板、废料边板的折断线,如使用现有V-Cut的方式制作此折断线,使废料边板更易于分离。
此外,随着通讯、网路及电脑等各式便携式(Portable)产品的大幅成长,可缩小积体电路(IC)面积且具有高密度与多接脚化特性的球栅阵列式(Ball Grid Array;BGA)元件、芯片倒装(Flip Chip;FC)元件、芯片尺寸封装(Chip Size Package;CSP)元件与多芯片模块(Multi ChipModule;MCM)元件等封装元件已日渐成为封装市场上的主流,由于积体电路的不断小型化,造成同一印刷电路板中布设的元件密集度很高,则可能因空间问题,而将上述封装元件布设于离该印刷电路板边缘过近的区域,由于上述封装元件相对于电路板的整体尺寸较大且具有多接脚,因此在扳折该印刷电路板周围的废料边板时,往往会因应力过大,造成该印刷电路板边缘附近的元件特别是上述自身尺寸过大且接脚过多的芯片元件接脚锡裂,进而降低产品良率。
综上所述,如何提出一种可避免上述现有技术的种种缺失的电路板,以降低扳折废料边板时产生的应力而造成该芯片焊接部焊接芯片后的接脚锡裂的风险,进而提高产品良率,实为目前需要解决的技术问题。
实用新型内容
鉴于上述现有技术的缺点,本实用新型的主要目的在于提供一种电路板,以降低扳折废料边板时产生的应力而造成该芯片焊接部焊接芯片后的接脚锡裂的风险,进而提高产品良率。
为达上述目的及其他目的,本实用新型提供一种电路板,包括具有至少一芯片焊接部的基板,且该芯片焊接部距离该基板边缘一预定距离;连接于该基板对应该芯片焊接部的边缘废料边板,并具有对应该芯片焊接部的尺寸且设置于该废料边板靠近该芯片焊接部并切齐该边缘的开孔。
于本实用新型的电路板中,该基板与该废料边板边缘连接处具有折断线,相应地,该开孔的长度大于该芯片焊接部对应该开孔方向的长度。于一较佳实施例中,该开孔系以该芯片焊接部对应该开孔方向的垂直平分线对称设置。
相比于现有技术,本实用新型的电路板主要系在该废料边板对应各该芯片焊接部于该印刷电路板与该废料边板交界处分别形成一开孔,由此以防止现有技术中因芯片焊接部尺寸过大接点过多,且布设离该印刷电路板边缘过近,易于该印刷电路板周围的废料边板扳折过程中,受应力影响而造成该芯片焊接部焊接芯片后的接脚锡裂的弊端。
附图说明
图1是显示本实用新型电路板的立体图;以及
图2是显示本实用新型电路板的俯视图。
主要元件符号说明
1废料边板
10a、10b开孔
2基板
20a、20b芯片焊接部
200a、200b芯片元件
21a、21b基板边缘
22折断线
L开孔长度
L1 芯片焊接部长度
S1 预定距离
S2 安全距离
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式,本领域技术人员由本说明书所公开的内容轻易地了解本实用新型的其他优点与功效。本实用新型也可通过其他不同的具体实例加以施行或应用,本说明书中的各项细节亦可基于不同观点与应用,在不背离本实用新型的精神下进行各种修饰与变更。
请同时参阅图1及图2,图1显示本实用新型电路板的立体图,图2显示本实用新型电路板的俯视图;如图所示,本实用新型的电路板是应用于两侧布设有废料边板1的基板2中,且该基板2与该废料边板1边缘连接处具有折断线22,于本实施例中为V字形剖面的沟槽或例如邮票孔的点状线孔,以利废料边板1拨离该基板2;其中,该基板2具有至少一芯片焊接部(于本实施例中,以二芯片焊接部20a、20b为例,但不以此为限),较佳地,各该芯片焊接部20a、20b与该基板2的边缘21a、21b的预定距离(S1)小于一安全距离(安全距离是依据扳折该废料边板1时对该基板2所产生的应力影响大小而设定的,于本实施例中,是以安全距离设定为400mil为例),且该芯片焊接部20a、20b是供为球栅阵列式(Ball Grid Array;BGA)芯片元件、芯片倒装(FlipChip;FC)芯片元件、芯片尺寸封装(Chip Size Package;CSP)元件、或者多芯片模块(Multi Chip Module;MCM)元件等整体尺寸较大且具有多接脚的封装元件。而本实用新型的电路板是针对距离该印刷电路板的边缘过近且其自身尺寸过大、接脚过多的芯片元件200a、200b焊接于芯片焊接部20a、20b而采取的保护措施。
更详而言之,本实用新型的电路板为在该废料边板1对应各该芯片焊接部20a、20b于该基板2与废料边板1交界处分别形成切齐该基板边缘21a、21b的开孔10a、10b,由此以降低扳折废料边板1时产生的应力而造成该芯片焊接部20a、20b焊接芯片元件200a、200b后的接脚锡裂的风险。
此外,该开孔10a(10b)是切齐靠近该芯片焊接部20a(20b)的该基板2边缘21a(21b)。该开孔10a(10b)的长度是大于该芯片焊接部20a(20b)对应该基板2边缘21a(21b)方向的长度,以分散扳折该废料边板1时对该基板2产生的应力。再者,该开孔10a(10b)可以辅助刀具通过刀刻方式形成,而该开孔10a(10b)的宽度是依据该辅助刀具的宽度予以设定的,但不以此为限,也可依据该开孔10a(10b)的其他形成工具以设定该开孔10a(10b)的宽度。另外,于本实施例中,该开孔10a(10b)的位置设置是使得该芯片焊接部20a(20b)位于该开孔10a(10b)于对应该基板2边缘21a(21b)方向的垂直平分线上,即,以该开孔10a为例,该开孔10a的长度L依据该芯片焊接部20a对应该基板2边缘21a方向的长度L1与另一安全距离S2进行计算,以计算出该开孔10a的长度L,其中,该开孔10a的长度L计算方式如等式(1)所示:
L=L1+2*S2 (1)。
其中,该安全距离(S2)是依据应力分散原理的最佳化原则予以设定者,且于本实施例中,该安全距离(S2)设定为200至300mil之间。再者,该开孔10a(10b)的结构可达成分散应力的同等功效的结构均属于本实用新型的应用范畴。如此,即可通过该开孔10a(10b)的设置,以防止现有技术中因芯片焊接部自身尺寸过大、接脚过多、且离该印刷电路板边缘过近,易于废料边板扳折过程中,受应力影响而造成该芯片焊接部焊接芯片元件200a、200b后的接脚锡裂的风险。
承上所述,本实用新型的电路板是于该废料边板对应各该芯片焊接部(特别是与该基板的边框距离小于一安全距离的芯片焊接部)于该基板与该废料边板交界处分别形成一开孔,由此以降低扳折废料边板时产生的应力而造成该芯片焊接部焊接芯片元件200a、200b后的接脚锡裂的风险,进而降低产品良率。
上述实施例仅例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何本领域技术人员均可在不违背本实用新型的精神及范畴下,对上述实施例进行修饰与改变。因此,本实用新型的权利保护范围,应如后述的权利要求范围所列。
Claims (7)
1.一种电路板,其特征在于,其包括:
基板,具有至少一距离该基板边缘一预定距离的芯片焊接部;以及
废料边板,连接于该基板对应该芯片焊接部的边缘,并具有对应该芯片焊接部尺寸且切齐该边缘的开孔。
2.根据权利要求1所述的电路板,其特征在于,该基板与该废料边板边缘连接处具有折断线。
3.根据权利要求2所述的电路板,其特征在于,该折断线为V字型剖面结构的沟槽。
4.根据权利要求2所述的电路板,其特征在于,该折断线为点状线孔。
5.根据权利要求1所述的电路板,其特征在于,该开孔的长度大于该芯片焊接部对应该开孔方向的长度。
6.根据权利要求1所述的电路板,其特征在于,该开孔是以该芯片焊接部对应该开孔方向的垂直平分线对称设置。
7.根据权利要求1所述的电路板,其特征在于,该芯片焊接部是对应球栅阵列式、芯片倒装、芯片尺寸封装、多芯片模块类型的芯片元件的其中之一。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2007201532896U CN201115000Y (zh) | 2007-08-29 | 2007-08-29 | 电路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2007201532896U CN201115000Y (zh) | 2007-08-29 | 2007-08-29 | 电路板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201115000Y true CN201115000Y (zh) | 2008-09-10 |
Family
ID=39966751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNU2007201532896U Expired - Fee Related CN201115000Y (zh) | 2007-08-29 | 2007-08-29 | 电路板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201115000Y (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104168709A (zh) * | 2014-08-13 | 2014-11-26 | 昆山元崧电子科技有限公司 | 方便稳定分割的线路板 |
| CN111093321A (zh) * | 2020-01-07 | 2020-05-01 | 深圳市江霖电子科技有限公司 | 可平整断开废料边的pcb |
-
2007
- 2007-08-29 CN CNU2007201532896U patent/CN201115000Y/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104168709A (zh) * | 2014-08-13 | 2014-11-26 | 昆山元崧电子科技有限公司 | 方便稳定分割的线路板 |
| CN111093321A (zh) * | 2020-01-07 | 2020-05-01 | 深圳市江霖电子科技有限公司 | 可平整断开废料边的pcb |
| CN111093321B (zh) * | 2020-01-07 | 2021-05-18 | 深圳市江霖电子科技有限公司 | 可平整断开废料边的pcb |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102376681A (zh) | 封装基板 | |
| US9167686B2 (en) | 3D stacked package structure and method of manufacturing the same | |
| US8597978B2 (en) | Method for attaching wide bus memory and serial memory to a processor within a chip scale package footprint | |
| JP6344919B2 (ja) | プリント回路板及び積層型半導体装置 | |
| CN101320396A (zh) | 印刷电路板布线处理方法及系统 | |
| CN101398861B (zh) | 电子元件焊接区域布局检测方法 | |
| CN102231944A (zh) | 焊点应力削减结构以及包括所述结构的印刷电路板 | |
| TWI550791B (zh) | 半導體封裝件及其製法 | |
| CN201115000Y (zh) | 电路板 | |
| CN104254190B (zh) | 电路板的制作方法 | |
| US8102027B2 (en) | IC package sacrificial structures for crack propagation confinement | |
| EP3933910A1 (en) | Package substrate and forming method therefor, and package structure and forming method therefor | |
| US9101058B2 (en) | IC package and assembly | |
| US20250079282A1 (en) | Packages with notched, interdigitated, and retracted metal layers | |
| TWM328160U (en) | Printed circuit board | |
| US7595255B2 (en) | Method for manufacturing strip level substrate without warpage and method for manufacturing semiconductor package using the same | |
| CN105990261B (zh) | 封装基板的整版面结构 | |
| TW201409638A (zh) | 半導體裝置及其製造方法 | |
| CN216721669U (zh) | 一种印刷电路板及芯片封装结构 | |
| CN100466212C (zh) | 半导体封装件及其制法 | |
| CN103681366B (zh) | 半导体封装件及其制法 | |
| TWI418276B (zh) | 導電凸塊無翼部的封裝基板之製法 | |
| CN215266278U (zh) | 一种bga芯片的封装结构 | |
| TWI480986B (zh) | 半導體封裝件及其製法 | |
| CN102208387B (zh) | 连接球栅阵列封装组件的电路板及形成焊垫结构的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080910 Termination date: 20150829 |
|
| EXPY | Termination of patent right or utility model |