[go: up one dir, main page]

CN1926671A - 于浮动栅极存储单元中用于低Vss电阻及减少漏极引发能障降低的结构及方法 - Google Patents

于浮动栅极存储单元中用于低Vss电阻及减少漏极引发能障降低的结构及方法 Download PDF

Info

Publication number
CN1926671A
CN1926671A CNA2004800408922A CN200480040892A CN1926671A CN 1926671 A CN1926671 A CN 1926671A CN A2004800408922 A CNA2004800408922 A CN A2004800408922A CN 200480040892 A CN200480040892 A CN 200480040892A CN 1926671 A CN1926671 A CN 1926671A
Authority
CN
China
Prior art keywords
floating gate
memory cell
source
substrate
gate memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800408922A
Other languages
English (en)
Other versions
CN100552897C (zh
Inventor
S·方
T·瑟盖特
K-T·张
R·法斯托
A·T·许
K·水谷
K·高
H·木下
Y·孙
H·小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technology Co ltd
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Publication of CN1926671A publication Critical patent/CN1926671A/zh
Application granted granted Critical
Publication of CN100552897C publication Critical patent/CN100552897C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H10W20/021—

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

依据其中一项例示性的实施例，浮动栅极存储单元(202)包括位于衬底(204)上及位于该衬底(204)内的沟道区域(222)上方的堆叠的栅极结构(208)。该浮动栅极存储单元(202)更包括形成在邻接该堆叠的栅极结构(208)之衬底(204)内的凹槽(228)，其中该凹槽(228)具有侧壁(230)、底部(232)及深度(236)。依据此例示性的实施例，该浮动栅极存储单元(202)更包括位于邻接该凹槽(228)的侧壁(230)及在该堆叠的栅极结构(208)下方的源极(234)。该浮动栅极存储单元(202)更包括位于该凹槽(228)的底部(232)下方及该源极(234)下方之Vss连接区域(238)，其中该Vss连接区域(238)为连接至该源极(234)。位于该凹槽(228)的底部(232)下方之VSS连接区域(238)造成该源极(234)在沟道区域(222)内具有减少的侧向扩散。

Description

于浮动栅极存储单元中用于低Vss电阻及减少漏极引发能障降低 的结构及方法
技术领域
本发明大致关于半导体制造之领域。尤其，本发明是关于浮动栅极存储组件(floating gate memory cell)制造之领域。
背景技术
当组件尺寸缩减时，诸如反或型(NOR-type)闪存组件之高效能闪存组件，需要高密度及高操作速度。连接位于两个字符线路之间之闪存单元的源极区域的低电阻Vss线路是使用于减少存储核心单元尺寸、改善电路密度及增加闪存组件效能。
在习知的闪存制作流程中，该Vss线路可以藉由使用Vss连接植入(Vss connection implant)以高浓度掺杂该半导体衬底而形成。为了达到所需的低Vss电阻，沿着在该半导体衬底内之该Vss线路需要足够数量及足够深度的掺杂。然而，藉由导入所需掺杂之数量及深度以充分降低Vss电阻，在诸如浮动栅极闪存单元闪存单元内，已知为漏极引发能障降低(drain induced barrier lowering，DIBL)之短沟道效应可能非所要求地增加。经由背景值，当电压施加至诸如浮动栅极闪存之存储单元的漏极时，将产生漏极引发能障降低而造成该漏极的电场直接影响存储单元的沟道之可控性。由于漏极引发能障降低，该存储单元的临界电压降低且漏电流增加，该情况不利地影响存储单元效能。
因此，存在着在该项技术中对于诸如反或型(NOR-type)浮动栅极闪存单元浮动栅极闪存单元，具有减少的漏极引发能障降低及足够低的Vss电阻的需求。
发明内容
本发明提供在浮动栅极存储单元中用于低的Vss电阻及减少漏极引发能障降低之结构及方法。本发明着重及解决在该技艺中用于诸如反或型浮动栅极闪存浮动栅极闪存单元，具有减少漏极引发能障降低及足够低的Vss电阻。
依据其中一项例示性的实施例，浮动栅极存储单元是位于衬底上，该浮动栅极存储单元包括位于该衬底上的堆叠(stacked)的栅极结构，其中该堆叠的栅极结构是位于该衬底内的沟道区域上方。该堆叠的栅极结构可以包括在浮动栅极之上的氧化物-氮化物-氮化物堆叠。该浮动栅极存储单元例如可以是反或型浮动栅极闪存单元。该浮动栅极存储单元更包括形成在邻接该堆叠的栅极结构之衬底中凹槽(recess)，其中该凹槽具有侧壁、底部及深度。该凹槽的侧壁可以实质上垂直于该衬底之上表面。例如，该凹槽之深度可以在近似200.0埃及近似500.0埃之间。
依据这个例示性的实施例，该浮动栅极存储单元更包括位于邻接至该凹槽的侧壁及在该堆叠的栅极结构下方的源极。该浮动栅极存储单元更包括位于该凹槽的底部下方及该源极下方之Vss连接区域，其中该Vss连接区域为连接至该源极。位于该凹槽的底部下方之Vss连接区域造成该源极在该沟道区域内具有减少的侧向扩散(lateraldiffusion)。在该沟道区域内的源极的减少的侧向扩散造成在该浮动栅极存储单元内的漏极引发能障降低方面(DIBL)的减少。该凹槽允许该Vss连接区域的电阻降低而不会增加在该浮动栅极存储单元内的漏极引发能障降低。在其中一项实施例中，该发明为用于制造该上述讨论的浮动栅极存储单元之方法。对于一般熟习该项技术之人士在阅读该下文详细的说明及附加的图标后本发明之其它特征及优点将立刻变得显而易见。
附图说明
图1为对应于依据本发明之其中一项实施例之例示性之方法步骤的流程图；
图2A对应于在图1中之流程图之特定步骤以说明依据本发明之实施例所处理之部分晶圆之截面图；
图2B对应于在图1中之流程图之特定步骤以说明依据本发明之实施例所处理之部分晶圆之截面图；
图2C对应于在图1中之流程图之特定步骤以说明依据本发明之实施例所处理之部分晶圆之截面图；
图3为对应于依据本发明之其中一项实施例之例示性之方法步骤的流程图；
图4A说明对应于在图3中之该流程图之特定步骤以说明依据本发明之实施例所处理之部分晶圆之横面图；
图4B说明对应于在图3中之该流程图之特定步骤以说明依据本发明之实施例所处理之部分晶圆之截面图；
图4C说明对应于在图3中之该流程图之特定步骤以说明依据本发明之实施例所处理之部分晶圆之截面图；以及
图4D说明对应于在图3中之该流程图之特定步骤以说明依据本发明之实施例所处理之部分晶圆之截面图。
【主要组件符号说明】
100  流程图                  150    步骤
152  步骤                    154    步骤
202  浮动栅极存储单元        204    衬底
206  上表面                  208    堆叠的栅极结构
210  穿隧氧化层              212    浮动栅极
214  氧化物-氮化物-氧化物堆叠
216  控制栅极                218    源极区域
220  漏极区域                221    漏极
222  沟道区域                224    屏蔽
226  高浓度掺杂区域          228    凹槽
230  侧壁                    232    底部
234  源极                    236    深度
238  Vss连接区域             250    结构
252  结构                    254    结构
300  流程图                  350    步骤
352  步骤                    354    步骤
356  步骤                    402    浮动栅极存储单元
404  衬底                    406    上表面
408  堆叠的栅极结构          410    穿隧氧化层
412  浮动栅极
414  氧化物-氮化物-氧化物堆叠
416  控制栅极                418    源极区域
420  漏极区域                421    漏极
422  沟道区域              424    屏蔽
426  高浓度掺杂区域        428    凹槽
430  侧壁                  432    底部
434  源极                  436    深度
438  Vss连接区域           440    扩散边缘
442  侧壁                  450    结构
452  结构                  454    结构
456  结构
具体实施方式
本发明提供在浮动栅极存储单元中用于低Vss电阻及减少漏极引发能障降低之结构及方法。下列描述包含关于本发明之施行之特定的信息。熟习该项技术之人士将会了解本发明可以以不同于目前申请案中特定讨论之方式而实现。此外，本发明之某些特定细节并未作讨论以免模糊本发明。
在本申请案中之图式及该附加详细的描述仅提供本发明之例示性的实施例。为了维持简明，本发明之其它实施例并未特别地描述于本申请案中并且未特别由本图式作说明。
图1显示依据本发明之其中一项实施例，说明用于形成包含凹陷的Vss植入区域及具有减少源极扩散的源极的浮动栅极闪存单元之例示性之方法的流程图。特定的细节及特征经由流程图100而呈现，该流程图100对于一般熟习该项技术之人士是显而易见的。例如，如同在该技术中所已知的，步骤可以包括一个或一个以上之子步骤或可以包含特殊的设备或材料。显示于流程图100中之步骤150、152及154为足够描述本发明之其中一项实施例，本发明之其它实施例可以使用不同于在流程图100中所显示之步骤。应该注意的是显示于流程图100中之加工步骤是在晶圆上执行，在步骤150之前，该晶圆包含位于衬底之上的浮动栅极存储单元的堆叠的栅极结构，该衬底包含位于邻接该堆叠的栅极结构的源极及漏极区域。该堆叠的栅极更包含位于该衬底之上之穿隧氧化层、位于该穿隧氧化层之上的浮动栅极、位于该浮动栅极之上的氧化物-氮化物-氧化物(Oxide-Nitride-Oxide；ONO)堆叠及位于该氧化物-氮化物-氧化物堆叠之上之控制栅极。在图2A、图2B及图2C中之结构250、252及254分别地说明包含位于上述之衬底上的堆叠的栅极结构的结构上执行流程图100之步骤150、152及154之结果。
参阅在图1中之步骤150及在图2A中之结构250，在流程图100之步骤150中，屏蔽224形成在大约一半堆叠的栅极结构208的上方及衬底204的漏极区域220的上方，并且高浓度掺杂区域226形成在衬底204的源极区域218之内。如同在图2A中所显示，屏蔽224是位于大约一半堆叠的栅极结构208的上方，该堆叠的栅极结构208位于邻接漏极区域220及衬底204的漏极区域220的上方。屏蔽224可以是自我对准的源极(self-aligned source；SAS)屏蔽，该屏蔽可以以在该项技术中已知的方式而形成，并且可以包括诸如光阻之适当的屏蔽材料。结构250可包括诸如反或型闪存组件之闪存组件。经由背景值，反或型闪存组件为配置于反或架构内之闪存组件，其中源极区域通常为藉由平行于字符线路配置之Vss线路所连接。浮动栅极存储单元202可以是诸如反或型浮动栅极闪存单元浮动栅极闪存单元。
此外，如同于图2A中所显示，高浓度掺杂的区域226是位于衬底204的源极区域218之内，并且可以藉由使用源极植入以适当地植入所需的数量之N型掺杂于源极区域218内而形成。该源极植入可以以该项技艺中已知之方式而形成。此外如同在图2A中所显示的，堆叠的栅极结构208是位于衬底204之上，并且包含穿隧氧化层210、浮动栅极212、氧化物-氮化物-氧化物堆叠214及控制栅极216。而且如同在图2A中所显示的，穿隧氧化层210是位于衬底204之上表面206上的沟道区域222上方，并且可以包括热成长穿隧氧化物。同时，如同在图2A中所示，浮动栅极212是位于穿隧氧化层210之上，并且可以包括多晶硅(亦称为复晶硅)，该复晶硅可以以低压化学气相沉积(lowpressure chemical vapor deposition；LPCVD)制程或其它适当的制程而沉积。
同时如同在图2A中所示，氧化物-氮化物-氧化物堆叠214是位于浮动栅极212之上。氧化物-氮化物-氧化物堆叠214是一种三层结构，该三层结构包括氧化硅的底部层、氮化硅之中间层及氧化硅之顶部层，该三层结构可以依序地藉由低压化学气相沉积制程或热成长而沉积。同时，如同在图2A中所示，控制栅极216是位于氧化物-氮化物-氧化物堆叠214之上并且可以包括复晶硅，该复晶硅可以藉由使用低压化学气相沉积制程或其它适当的制程而形成在氧化物-氮化物-氧化物堆叠214之上。再者如同于图2A中所示，源极区域218及漏极区域220是位于衬底204之内并可以以在该项技术中已知的方式而形成。再者如同于图2A中所示，漏极221是位于穿隧氧化层220之内并且可以包括例如适当的N型掺杂。参考图2A，流程图100之步骤150之结果为藉由结构250而显示。
接着，在图1中之步骤152及在2B图中之结构252，在流程图100之步骤152处，凹槽228为藉由移除部分高浓度掺杂的区域226而形成于衬底204的源极区域218之内。凹槽228具有侧壁230、底部232及深度236，该深度236表示在凹槽228的底部232及衬底204之上表面206间之距离。经由例子，深度236可以在接近200.0埃及接近500.0埃之间。凹槽228可以藉由使用自我对准的源极蚀刻制程而蚀刻移除在衬底204内之实质之部份高浓度掺杂区域226而形成。在本实施例中，凹槽228的侧壁230可实质上垂直于衬底204之上表面206。在另一项实施例中，凹槽228的侧壁230可以相对于衬底204之上表面206而形成一个角度而非近似90.0°。在该自我对准的源极蚀刻制程期间，在制备后续的Vss连接植入中，氧化物亦从浅沟槽绝缘(shallow trenchisolation；STI)区域(未在任何图式中显示)移除以曝露出沟槽。
再者如同在图2B中所示，在于图2A中之高浓度掺杂区域226之实质部分已移除后，掺杂的区域226之剩余部分形成浮动栅极存储单元202的源极234。如同在图2B所示，源极234是位于邻接凹槽228的侧壁230并且亦位于堆叠的栅极结构208之下方。参考图2B，流程图100之步骤152之结果系由结构252显示。现参考在图1中之步骤154及在图2C中之结构254，在流程图100之步骤154中，Vss连接区域238是形成在凹槽228的底部232之下方之衬底204内，并且屏蔽224为移除的。Vss连接区域238可以藉由使用如同在该项技术中已知的Vss连接植入在凹槽228的底部232下方植入重浓度掺杂而形成。如同图2C中所示，Vss连接区域是位于凹槽228的底部232下方，并亦位于浮动栅极存储单元202的源极234之下方且连接至浮动栅极存储单元202的源极234。Vss连接区域238可以是例如具有适当的N型掺杂之高浓度掺杂。Vss连接区域238形成共同源极线路，利用该共同源极线路以连接其它浮动栅极存储单元(未显示于任何图式中)的源极区域。Vss连接区域238具有电阻，该电阻在本申请案中亦称为“Vss电阻”。而且在步骤154中，在图2B中之屏蔽224系以在该项技艺中已知的方式移除。应该注意的是相同的屏蔽，意即屏蔽224，为使用于在图1中之本发明之实施例之上述制程步骤中。
在图1中之本发明之实施例中，凹槽228系用以使连接区域238位于衬底204之上表面206之下方而达到相等于凹槽228之深度236之距离，并且用以使Vss连接区域238位于源极234之下方。因此，本发明在源极234进入沟道区域222内部之侧向扩散上达到减少。此外，在源极234进入沟道区域222内部之侧向扩散上的减少之量可以藉由适当地选择凹槽228之深度236而决定。藉由减少源极234进入沟道区域222内部之侧向扩散，在图1中之本发明之实施例有益于达成在浮动栅极存储单元202中的漏极引发能障降低方面的减少。
另外，在图1中之本发明之实施例中，藉由形成凹槽228以适当地使Vss连接区域238位于衬底204之上表面206之下方，并且用以使Vss连接区域238位于源极234之下方，可以藉由高浓度掺杂Vss连接区域238来降低Vss连接区域238的电阻(意即Vss电阻)，而不会造成在漏极引发能障降低上之不必要地增加。相反地，在诸如习知的反或型浮动栅极闪存单元之习知的浮动栅极存储单元中，凹槽并未形成使该Vss连接区域位于该衬底之上表面下方及该源极下方之预定的深度。因此，在该习知的浮动栅极存储单元中，在没有伴随漏极引发能障降低上之增加下将无法达成在Vss电阻中之足够少量的减少。
图3显示依据本发明之其中一项实施例说明用于形成包含凹陷之Vss植入区域及具有减少的源极扩散的源极的浮动栅极闪存单元之例示性的方法。特定的细节及特征已由流程图100呈现，该流程图100对于一般熟习该项技艺之人士是显而易见的。例如，步骤可以包括一个或一个以上之子步骤或者可以包含如同在该项技艺中已知之特殊的设备或材料。标示于流程图300内之步骤150、152及154系充分描述本发明之其中一项实施例，本发明之其它实施例可以使用不同于在流程图300中所显示之步骤。应该要注意的是显示于流程图300中之处理步骤在步骤350之前为在晶圆上执行，该晶圆包含位于衬底上的浮动栅极存储单元的堆叠的栅极结构，该衬底包含位于邻接该堆叠的栅极结构的源极及漏极区域。该堆叠栅极更包含位于该衬底上之穿隧氧化层、位于该穿隧氧化层之上的浮动栅极、位于该浮动栅极之上的氧化物-氮化物-氧化物堆叠及位于该氧化物-氮化物-氧化物堆叠上之控制栅极。在图4A、图4B、图4C及图4D中之结构450、452、454及456说明在包含位于上文所讨论之衬底上的堆叠的栅极结构上分别进行流程图300之步骤350、352、354及356之结果。
现参考在图3中之步骤350及在图4A中之结构450，在流程图300之步骤350处，屏蔽424形成在大约一半堆叠的栅极结构408上方及衬底404的漏极区域420上方，并且高浓度掺杂区域426形成在衬底404的源极区域418之内。在图4A中，在结构450内的浮动栅极存储单元402、衬底404、上表面406、堆叠的栅极结构408、穿隧氧化层410、浮动栅极412、氧化物-氮化物-氧化物堆叠414、控制栅极416、源极区域418、漏极区域420、漏极421、沟道区域422及屏蔽424分别对应于在图2A之结构250中的浮动栅极存储单元202、衬底204、上表面206、堆叠的栅极结构208、穿隧氧化层210、浮动栅极212、氧化物-氮化物-氧化物堆叠214、控制栅极216、源极区域218、漏极区域220、漏极221、沟道区域222及屏蔽224。
如同在图4A中所显示的，屏蔽424是位于大约一半堆叠的栅极结构408的上方，该堆叠的栅极结构408位于邻接漏极区域420及衬底404的漏极区域420的上方。屏蔽424之组成及形成实质上类似于在图2A中之屏蔽224。类似于在图2A中之结构250，结构450可以包括诸如反或型闪存组件闪存组件。再者如同在图4A中所示，高浓度掺杂的区域426是位于衬底404的源极区域418之内，并且可藉由使用源极植入以适当地植入所需N型掺杂的量于源极区域418内而形成。再者如同在图4A中所示，堆叠的栅极结构408是位于衬底404之上，并且包含穿隧氧化层410、浮动栅极412、氧化物-氮化物-氧化物堆叠414及控制栅极416。而且如同在图4A中所示，穿隧氧化层410是位于衬底404之上表面406上的沟道区域422上方、浮动栅极412是位于穿隧氧化层410之上、氧化物-氮化物-氧化物堆叠414是位于浮动栅极412之上及控制栅极216是位于氧化物-氮化物-氧化物堆叠214上。再者如同于图4A中所显示，源极区域418及漏极区域420是位于衬底404之内并且漏极421是位于漏极区域420之内。参考图4A，流程图300之步骤350之结果系由结构450显示。
接着，在图3中之步骤352及在图4B中之结构452，在流程图300之步骤352中，系移除屏蔽424并且进行退火制程。在图4A中之屏蔽424可以藉由使用在该项技艺中已知之适当的蚀刻制程而移除。在该退火制程期间，加热衬底404至足够的温度使得因使用源极植入以形成高浓度掺杂区域所造成之损害将可修复。亦利用该退火制程确保高浓度掺杂区域426之扩散边缘440在穿隧氧化层410下方延伸适当的距离当在平行于衬底404之上表面406之方向上量测时超过堆叠的栅极结构408的侧壁442。例如，可以控制该退火制程之温度及持续时间，使得高浓度掺杂区域426之扩散边缘440在穿隧氧化物下方延伸适当的距离而超过堆叠的栅极结构408的侧壁442。参考图4B，流程图300之步骤352之结果系由结构452显示。
接着，在图3中之步骤354及在图4C中之结构454，在流程图300之步骤354处，屏蔽444形成在大约一半堆叠的栅极结构408的上方，该堆叠的栅极结构408位于邻接漏极区域420及衬底404的漏极区域420的上方，并且凹槽428为形成于衬底404的源极区域418之内。如同在图4C中所示，屏蔽444是位于大约一半堆叠的栅极结构408的上方及位于漏极区域420的上方。屏蔽444在组成及形成方面为实质上类似于屏蔽424。此外，如同于图4C中所示，凹槽428具有侧壁430、底部232及深度436，该深度436表示在凹槽428的底部及衬底404之上表面406之间之距离。凹槽428在深度及形成方面为实质上类似于在图2B中的凹槽228。在本实施例中，凹槽428的侧壁430可实质上垂直于衬底404之上表面406。在另一个实施例中，凹槽428的侧壁430相对于衬底404之上表面406可以形成一个非接近90.0°之角度。
再者如同在图4C中所示，在于图4A中之高浓度掺杂区域426之实质部分已经移除之后，掺杂的区域426之剩余部分形成浮动栅极存储单元402的源极434。如同在图4C中所示，源极434是位于邻接凹槽428的侧壁430并且亦位于堆叠的栅极结构408之下方。在步骤350处之高浓度掺杂区域426之形成后，藉由执行在流程图300之步骤352处之退火制程，可确保在图1中之本发明之实施例的源极434具有足够的宽度。参考图4C，流程图300之步骤354之结果系藉由结构454而显示。
现参考在图3中之步骤356及在图4D中之结构456，在流程图100之步骤356处，Vss连接区域438是形成在凹槽428的底部432下方之衬底404内，并且移除屏蔽444。如同图4D中所显示的，Vss连接区域是位于凹槽428的底部432下方，并亦位于浮动栅极存储单元402的源极434之下方且连接至浮动栅极存储单元402的源极434。Vss连接区域438在组成及形成方面为实质上类似于在图2C中之Vss连接区域238。类似于在图2C中之Vss连接区域238，Vss连接区域438形成共同源极线路，该共同源极线路系用以连接其它浮动栅极存储单元(未显示于任何图式中)的源极区域。Vss连接区域238具有实质上类似于在图2C中之Vss连接区域238的电阻。而且在步骤356处，在图4C中之屏蔽444系藉如同在图4A中之屏蔽424之类似的方式而移除。在其中一项实施例中，屏蔽444经由移除并且在Vss连接区域438之形成之前，新的屏蔽形成在大约一半堆叠的栅极结构408的上方，该堆叠的栅极结构408位于邻接漏极区域420及衬底404的漏极区域420的上方。在此类实施例中，在Vss连接区域438以类似于如同在图4C中之屏蔽444之方式之形成之后，该新的屏蔽将移除。参考图4D，流程图300之步骤456之结果系藉由结构456显示。
在图3之本发明之实施例中，系利用凹槽428以使Vss连接区域438位于衬底404之上表面406之下方达到相等于凹槽428之深度436之距离，并且亦使得Vss连接区域438位于源极434之下方。因此，在图3中之本发明实施例在源极434进入沟道区域422内部之侧向扩散上达到减少。再者，在源极434进入沟道区域422内部之侧向扩散上的减少之量可以藉由适当地选择凹槽428之深度436而决定。藉由减少源极434进入沟道区域422内部之侧向扩散，在图3中之本发明实施例有益于达到在浮动栅极存储单元402中的漏极引发能障降低方面的减少。
另外，在图3中之本发明实施例中，藉由形成凹槽428以适当地使Vss连接区域438位于衬底404之上表面406之下方，并且以使Vss连接区域438位于源极434之下方，Vss连接区域438的电阻(意即Vss电阻)可以藉由高浓度掺杂Vss连接区域438来降低而不会造成在漏极引发能障降低上之不必要地增加。
因此，在图1及图3之本发明实施例中，藉由使Vss连接区域位于该衬底之上表面下方及该源极下方之适当的深度处，本发明有益于达到所需低的Vss电阻，该低的Vss电阻造成在浮动栅极存储单元效能上之增加，以及减少在诸如反或型浮动栅极闪存单元之该浮动栅极存储单元内的漏极引发能障降低。
由上文的本发明之例示性的实施例之说明，显而易见的是各种技术可以使用于实现本发明之概念而不会违背本发明之范畴。再者，虽然本发明已经参考特定的实施例而作描述，一般熟习该项技艺之人士将会了解可以在形式及细节上作改变而不会违反本发明之精神及范畴。该描述的例示性实施例在各方面是以说明及非限定的作考量。而且应该了解的是本发明并非限定于在此所描述之该特定的例示性实施例，而是在于能够作很多重新配置、修正及替代而不会违背本发明之范畴。
因此，上述为在浮动栅极存储单元中用于低的Vss电阻及减少漏极引发能障降低之结构及方法。

Claims (10)

1.一种位于衬底(204)上的浮动栅极存储单元(202)，该浮动栅极存储单元(202)包括：
位于该衬底(204)上的堆叠栅极结构(208)，该堆叠栅极结构(208)位于该衬底(204)内的沟道区域(222)的上方；
形成在邻接该堆叠栅极结构(208)的该衬底(204)内的凹槽(228)，该凹槽(228)具有侧壁(230)、底部(232)及深度(236)；
位于邻接该凹槽(228)的该侧壁(230)及该堆叠栅极结构(208)下方的该浮动栅极存储单元(202)的源极(234)；
位于该凹槽(228)的该底部(232)下方及该源极(234)下方的Vss连接区域(238)，该Vss连接区域(238)连接至该源极(234)；
其中，位于该凹槽(228)的该底部(232)下方的该Vss连接区域(238)使该源极(234)在该沟道区域(222)中具有减少的侧向扩散。
2.如权利要求1所述的浮动栅极存储单元(202)，其中，该源极(234)的该减少的侧向扩散造成在该浮动栅极存储单元(202)中的漏极引发能障降低的减少。
3.如权利要求1所述的浮动栅极存储单元(202)，其中，该凹槽(228)使该Vss连接区域(238)的电阻减少而不会增加在该浮动栅极存储单元(202)中的漏极引发能障降低。
4.一种位于衬底(204)上的浮动栅极存储单元(202)，该浮动栅极存储单元(202)包括位于该衬底(204)上的堆叠栅极结构(208)，该堆叠栅极结构(208)位于该衬底(204)内的沟道区域(222)的上方，形成在邻接该堆叠栅极结构(208)的该衬底(204)内的凹槽(228)，该凹槽(228)具有侧壁(230)、底部(232)及深度(236)，该浮动栅极存储单元(202)的特征为：
该浮动栅极存储单元(202)的源极(234)邻近该凹槽(228)的该侧壁(230)及该堆叠栅极结构(208)下方，Vss连接区域(238)位于该凹槽(228)的该底部(232)下方及该源极(234)下方，该Vss连接区域(238)连接至该源极(234)，其中，位于该凹槽(228)的该底部(232)下方的该Vss连接区域(238)使该源极(234)在该沟道区域(222)内具有减少的侧向扩散。
5.如权利要求4所述的浮动栅极存储单元(202)，其中，该源极(234)的该减少的侧向扩散造成在该浮动栅极存储单元(202)中的漏极引发能障降低的减少。
6.如权利要求4所述的浮动栅极存储单元(202)，其中，该凹槽(228)使该Vss连接区域(238)的电阻减少而不会增加在该浮动栅极存储单元(202)中的漏极引发能障降低。
7.如权利要求4所述的浮动栅极存储单元(202)，其中，该凹槽(228)的该侧壁(230)实质上垂直于该衬底(204)上方表面(206)。
8.如权利要求4所述的浮动栅极存储单元(202)，其中，该堆叠栅极结构(208)包括位于浮动栅极(212)上的氧化物-氮化物-氧化物堆叠(214)。
9.一种用于在衬底(404)上制造浮动栅极存储单元(402)的方法，该方法包括下列步骤：
在该衬底(404)内的源极区域(418)中形成(350)高浓度掺杂的区域(426)，该源极区域(418)邻接该堆叠栅极结构(408)；
在该衬底(404)内的该高浓度掺杂的区域(426)中形成(354)凹槽(428)，该凹槽(428)具有侧壁(430)、底部(432)及深度(436)，该凹槽(428)的该侧壁(430)邻接该浮动栅极存储单元(402)的源极(434)；
在该凹槽(428)的该底部(432)下方及该源极(434)下方形成(356)Vss连接区域(438)，该Vss连接区域(438)连接至该源极(434)；
其中，在该凹槽(428)的该底部(432)下方形成该Vss连接区域(438)使该源极(434)在该沟道区域(422)内具有减少的侧向扩散。
10.如权利要求9所述的方法，其中，该源极(434)的减少的侧向扩散造成在该浮动栅极存储单元(402)内的漏极引发能障降低的减少。
CNB2004800408922A 2004-01-22 2004-12-17 位于衬底上的浮动栅极存储单元及其制造方法 Expired - Lifetime CN100552897C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/762,445 2004-01-22
US10/762,445 US7301193B2 (en) 2004-01-22 2004-01-22 Structure and method for low Vss resistance and reduced DIBL in a floating gate memory cell

Publications (2)

Publication Number Publication Date
CN1926671A true CN1926671A (zh) 2007-03-07
CN100552897C CN100552897C (zh) 2009-10-21

Family

ID=34794876

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800408922A Expired - Lifetime CN100552897C (zh) 2004-01-22 2004-12-17 位于衬底上的浮动栅极存储单元及其制造方法

Country Status (7)

Country Link
US (1) US7301193B2 (zh)
EP (1) EP1709672A1 (zh)
JP (1) JP2007519255A (zh)
KR (1) KR101092010B1 (zh)
CN (1) CN100552897C (zh)
TW (1) TWI362114B (zh)
WO (1) WO2005074018A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735752A (zh) * 2018-05-07 2018-11-02 上海华力微电子有限公司 一种闪存单元结构的制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642747B1 (ko) * 2004-06-22 2006-11-10 삼성전자주식회사 Ｃｍｏｓ 트랜지스터의 제조방법 및 그에 의해 제조된ｃｍｏｓ 트랜지스터
US7151028B1 (en) * 2004-11-04 2006-12-19 Spansion Llc Memory cell with plasma-grown oxide spacer for reduced DIBL and Vss resistance and increased reliability
US8178406B2 (en) * 2007-10-29 2012-05-15 Freescale Semiconductor, Inc. Split gate device and method for forming
US8263458B2 (en) 2010-12-20 2012-09-11 Spansion Llc Process margin engineering in charge trapping field effect transistors
US9412598B2 (en) 2010-12-20 2016-08-09 Cypress Semiconductor Corporation Edge rounded field effect transistors and methods of manufacturing
US8999794B2 (en) * 2011-07-14 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned source and drain structures and method of manufacturing same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63289963A (ja) * 1987-05-22 1988-11-28 Fujitsu Ltd 半導体装置の製造方法
IT1235693B (it) * 1989-05-02 1992-09-21 Sgs Thomson Microelectronics Transistore ad effetto di campo superficiale con regione di source e/o di drain scavate per dispositivi ulsi.
JP2957283B2 (ja) * 1990-12-06 1999-10-04 株式会社東芝 不揮発性半導体記憶装置及びその製造方法及び半導体装置
JPH0629524A (ja) * 1992-04-14 1994-02-04 Toshiba Corp 半導体装置の製造方法
JP3152749B2 (ja) * 1992-06-15 2001-04-03 株式会社東芝 半導体装置の製造方法
US5710450A (en) * 1994-12-23 1998-01-20 Intel Corporation Transistor with ultra shallow tip and method of fabrication
US5607881A (en) * 1995-09-25 1997-03-04 Taiwan Semiconductor Manufacturing Company Ltd. Method of reducing buried contact resistance in SRAM
KR100221627B1 (ko) * 1996-07-29 1999-09-15 구본준 반도체장치 및 그의 제조방법
US5932911A (en) * 1996-12-13 1999-08-03 Advanced Micro Devices, Inc. Bar field effect transistor
JP2964993B2 (ja) * 1997-05-28 1999-10-18 日本電気株式会社 半導体記憶装置
US6147379A (en) * 1998-04-13 2000-11-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
KR100356471B1 (ko) * 1999-12-29 2002-10-18 주식회사 하이닉스반도체 플래쉬 이이피롬 셀의 제조 방법
US6541343B1 (en) * 1999-12-30 2003-04-01 Intel Corporation Methods of making field effect transistor structure with partially isolated source/drain junctions
US6531347B1 (en) * 2000-02-08 2003-03-11 Advanced Micro Devices, Inc. Method of making recessed source drains to reduce fringing capacitance
US20020048884A1 (en) * 2000-02-22 2002-04-25 Quek Shyue Fong Vertical source/drain contact semiconductor
JP4923321B2 (ja) * 2000-09-12 2012-04-25 ソニー株式会社 不揮発性半導体記憶装置の動作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735752A (zh) * 2018-05-07 2018-11-02 上海华力微电子有限公司 一种闪存单元结构的制备方法

Also Published As

Publication number Publication date
US7301193B2 (en) 2007-11-27
WO2005074018A1 (en) 2005-08-11
KR101092010B1 (ko) 2011-12-13
EP1709672A1 (en) 2006-10-11
TWI362114B (en) 2012-04-11
CN100552897C (zh) 2009-10-21
KR20070007048A (ko) 2007-01-12
JP2007519255A (ja) 2007-07-12
US20050164450A1 (en) 2005-07-28
TW200539457A (en) 2005-12-01

Similar Documents

Publication Publication Date Title
CN100345301C (zh) 整合型晶体管及其制造方法
CN2704927Y (zh) 可同时具有部分空乏晶体管与完全空乏晶体管的芯片
CN1700446A (zh) 形成具有不同类型的场效应晶体管的集成电路器件的方法
CN1716572A (zh) 非易失性半导体存储器件的制造方法及半导体存储器件
CN1585128A (zh) 高度集成半导体器件及其制造方法
CN1376309A (zh) 封装钨栅极mos晶体管与存储单元及其制造方法
CN1868069A (zh) 用于减少短沟道效应的凹陷沟道快闪架构
CN1841749A (zh) 具有增加的沟道长度的半导体器件及其制造方法
CN1129189C (zh) 非易失性半导体存储器件及其制造工艺
CN1725515A (zh) 具有重叠栅电极的半导体器件及其制造方法
CN1797762A (zh) 半导体晶片的半导体结构及其形成方法
CN1551368A (zh) 半导体组件、累积模式多重闸晶体管及其制造方法
CN101079434A (zh) 三维双鳍型沟道双栅多功能场效应晶体管及其制备方法
JP5452441B2 (ja) フローティングゲートメモリセルを製造するための方法およびフローティングゲートメモリセル
CN1992201A (zh) 用于形成具有鳍状结构的半导体元件的方法
CN1092401C (zh) 半导体器件隔离方法
CN1926671A (zh) 于浮动栅极存储单元中用于低Vss电阻及减少漏极引发能障降低的结构及方法
CN1645596A (zh) 非易失半导体存储器件的制造方法
CN1591832A (zh) 低功率快擦写存储单元及方法
CN1870298A (zh) 一种nrom闪存控制栅及闪存单元的制备方法
US7151028B1 (en) Memory cell with plasma-grown oxide spacer for reduced DIBL and Vss resistance and increased reliability
CN1694243A (zh) 电可擦编程只读存储器单元的制造方法
CN1885559A (zh) 半导体器件及其形成方法
CN1630065A (zh) 形成具有自行对准接触窗的记忆元件的方法和所形成装置
CN1224093C (zh) 分离栅极式快速存储器的制造方法及结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160317

Address after: California, USA

Patentee after: CYPRESS SEMICONDUCTOR Corp.

Address before: California, USA

Patentee before: SPANSION LLC

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220615

Address after: California, USA

Patentee after: Infineon Technology Co.,Ltd.

Address before: California, USA

Patentee before: CYPRESS SEMICONDUCTOR Corp.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20091021