[go: up one dir, main page]

CN102403344A - 锗硅BiCMOS工艺中的寄生PNP双极晶体管 - Google Patents

锗硅BiCMOS工艺中的寄生PNP双极晶体管 Download PDF

Info

Publication number
CN102403344A
CN102403344A CN2010102781591A CN201010278159A CN102403344A CN 102403344 A CN102403344 A CN 102403344A CN 2010102781591 A CN2010102781591 A CN 2010102781591A CN 201010278159 A CN201010278159 A CN 201010278159A CN 102403344 A CN102403344 A CN 102403344A
Authority
CN
China
Prior art keywords
type
base
region
shallow slot
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102781591A
Other languages
English (en)
Other versions
CN102403344B (zh
Inventor
刘冬华
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2010102781591A priority Critical patent/CN102403344B/zh
Priority to US13/228,305 priority patent/US8455975B2/en
Publication of CN102403344A publication Critical patent/CN102403344A/zh
Application granted granted Critical
Publication of CN102403344B publication Critical patent/CN102403344B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H10D10/891—Vertical heterojunction BJTs comprising lattice-mismatched active layers, e.g. SiGe strained-layer transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H10W20/021—

Landscapes

  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种锗硅BiCMOS工艺中的寄生PNP双极晶体管，其基区由第一基区和局部基区组成，第一基区形成于有源区中且深度大于浅槽场氧底部的深度、且第一基区的底部横向延伸进入有源区两侧浅槽场氧底部。局部基区形成于第一基区的上部区域中且局部基区掺杂浓度大于第一基区的掺杂浓度。在有源区第一侧浅槽场氧底部形成有N型赝埋层，在N型赝埋层顶部形成深孔接触引出基极。在有源区第一侧浅槽场氧底部形成有P型赝埋层，由P型赝埋层组成集电区，集电区和有源区相隔一横向距离。发射区由形成于有源区上方的P型锗硅外延层组成。本发明能缩小器件面积、提高器件电流放大系统，能器件调节击穿电压，且制造工艺能和锗硅BiCMOS工艺兼容。

Description

锗硅BiCMOS工艺中的寄生PNP双极晶体管
技术领域
本发明涉及一种半导体集成电路器件，特别是涉及一种锗硅BiCMOS工艺中的寄生PNP双极晶体管。
背景技术
在射频应用中，需要越来越高的器件特征频率，RFCMOS虽然在先进的工艺技术中可实现较高频率，但还是难以完全满足射频要求，如很难实现40GHz以上的特征频率，而且先进工艺的研发成本也是非常高；化合物半导体可实现非常高的特征频率器件，但由于材料成本高、尺寸小的缺点，加上大多数化合物半导体有毒，限制了其应用。锗硅异质结双极型晶体管(SiGe HBT)则是超高频器件的很好选择，首先其利用锗硅(SiGe)与硅(Si)的能带差别，提高发射区的载流子注入效率，增大器件的电流放大倍数；其次利用SiGe基区的高掺杂，降低基区电阻，提高特征频率；另外SiGe工艺基本与硅工艺相兼容，工艺成本不高。因此SiGe HBT已经成为超高频器件的主力军。
PNP双极晶体管是锗硅BiCMOS(SiGe BiCMOS)工艺中除SiGe NPN HBT之外的另一种重要器件。在常规的SiGe BiCMOS工艺中，PNP是一种横向结构器件，以方便引出P阱形成的集电区。横向PNP晶体管的最大弱点是基区宽度较大，电流增益较小。
发明内容
本发明所要解决的技术问题是提供一种锗硅BiCMOS工艺中的寄生PNP双极晶体管，能大大缩小器件的面积、提高器件的电流放大系统，通过版图更改就能方便的调节器件的击穿电压，器件的制造工艺能和锗硅BiCMOS工艺兼容。
为解决上述技术问题，本发明提供的锗硅BiCMOS工艺中的寄生PNP双极晶体管，形成于P型硅衬底上，有源区由浅槽场氧隔离，所述寄生PNP双极晶体管包括：
一基区，由第一基区和局部基区组成，所述第一基区由形成于所述有源区中的第一N型离子注入区组成，所述第一基区的深度大于所述浅槽场氧底部的深度、且所述第一基区的底部横向延伸进入所述有源区两侧的所述浅槽场氧底部；所述局部基区由形成于所述第一基区的上部区域中的第二N型离子注入区组成，所述局部基区的掺杂浓度大于所述第一基区的掺杂浓度，所述局部基区的深度小于所述浅槽场氧底部的深度。所述第一基区的第一N型离子注入的采用SiGe NPN HBTde N-集电区的形成工艺，工艺条件为：注入剂量为1e12cm-2～5e14cm-2、注入能量为50KeV～500KeV、注入窗口宽度大于所述有源区宽度并且所述注入窗口宽度的具体值要保证集电区和基区的PN结的正确形成，所述注入能量的具体值要保证所述第一基区能和所述N型赝埋层及所述P型赝埋层形成良好的接触。所述局部基区的第二N型离子注入的工艺条件为：单次注入或多次注入、总注入剂量为5e12cm-2～1e14cm-2、注入能量为10KeV～100KeV、注入窗口宽度小于或等于所述有源区宽度。
一N型赝埋层，由形成于所述有源区第一侧的所述浅槽场氧底部的第三N型离子注入区组成，所述N型赝埋层和所述第一基区形成接触，通过在所述N型赝埋层顶部的所述浅槽场氧中形成的深孔接触引出所述基极。所述N型赝埋层是在所述浅槽场氧形成前在浅槽的底部通过第三N型离子注入形成，所述第三N型离子注入的工艺条件为：注入杂质为砷或磷、注入剂量大于5e14cm-2、注入能量为1KeV～100KeV。
一集电区，由形成于所述有源区第二侧的所述浅槽场氧底部的P型赝埋层组成，所述P型赝埋层在横向位置上和所述有源区相隔一横向距离、且所述P型赝埋层和所述第一基区的底部横向延伸进入所述浅槽场氧底部的部分相接触，通过调节所述P型赝埋层和所述有源区的横向距离调节所述第一基区的底部宽度从而调节所述寄生PNP双极晶体管的击穿电压，通过在所述P型赝埋层顶部的所述浅槽场氧中形成的深孔接触引出所述集电极。所述集电区的P型赝埋层是在所述浅槽场氧形成前在浅槽的底部通过P型离子注入形成，所述P型赝埋层的P型离子注入的工艺条件为：硼或二氟化硼，注入剂量为1e13cm-2～1e16cm-2，注入能量1KeV～100KeV。
一发射区，由形成于所述有源区顶部的P型锗硅外延层组成并和所述局部基区形成接触，通过一金属接触引出所述发射极。所述P型锗硅外延层形成工艺采用SiGe HBT的重掺杂P型锗硅外基区工艺，所述P型锗硅外延层的P型掺杂采用SiGe HBTP型锗硅外基区离子离子注入工艺，工艺条件为：注入剂量为大于1e15cm-2、注入杂质为硼或二氟化硼，注入能量满足穿透所述P型锗硅外延层并进入所述P型锗硅外延层低部的有源区中100埃～500埃。
上述结构中，所述深孔接触是通过在所述浅槽场氧中开一深孔并在所述深孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成。
本发明器件的有益效果为：
1、本发明通过将器件的结构由现有的横向结构变换为纵向结构，能够在一个有源区中就能形成器件的发射区、基区和集电区，而基区和集电区的引出结构通过在有源区左右两侧的浅槽场氧中形成深孔接触引出，这样就能大大缩小器件的面积。
2、同时本发明的基区结构为一种由局部基区和第一基区组成的L型结构，基区的宽度由浅槽隔离即浅槽场氧的深度和第一基区延伸进入有源区第二侧的所述浅槽场氧底部的横向距离也即为所述P型赝埋层和所述有源区间的横向距离决定，相对于现有横向结构的寄生PNP双极晶体管，本发明器件的基区宽度能够大大减少，从而也能大大提高器件的电流放大系数、提高器件的特性。
3、另外本发明器件的击穿电压调节方便，仅需通过版图的设计改变调节所述P型赝埋层和所述有源区间的横向距离就能调节所述第一基区的底部宽度，从而调节器件的击穿电压。
4、本发明器件的制造工艺和锗硅BiCMOS工艺兼容，从而使本发明器件的制造工艺简单、制造成本降低。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例器件的结构图；
图2A-图2J是本发明实施例器件的制造方法过程中的器件结构图。
具体实施方式
如图1所示，是本发明实施例器件的结构图。本发明实施例锗硅BiCMOS工艺中的寄生PNP双极晶体管，形成于P型硅衬底301上，有源区由浅槽场氧310隔离，所述寄生PNP双极晶体管包括：
一基区，由第一基区311和局部基区313组成，所述第一基区311由形成于所述有源区中的第一N型离子注入区组成，所述第一基区311的深度大于所述浅槽场氧310底部的深度、且所述第一基区311的底部横向延伸进入所述有源区两侧的所述浅槽场氧310底部；所述局部基区313由形成于所述第一基区311的上部区域中的第二N型离子注入区组成，所述局部基区313的掺杂浓度大于所述第一基区311的掺杂浓度，所述局部基区313的深度小于所述浅槽场氧310底部的深度。所述第一基区311的第一N型离子注入的采用SiGe NPN HBTde N-集电区的形成工艺，工艺条件为：注入剂量为1e12cm-2～5e14cm-2、注入能量为50KeV～500KeV、注入窗口宽度大于所述有源区宽度并且所述注入窗口宽度的具体值要保证集电区309和基区的PN结的正确形成，所述注入能量的具体值要保证所述第一基区311能和所述N型赝埋层308及所述P型赝埋层形成良好的接触。所述局部基区313的第二N型离子注入的工艺条件为：单次注入或多次注入、总注入剂量为5e12cm-2～1e14cm-2、注入能量为10KeV～100KeV、注入窗口宽度小于或等于所述有源区宽度。
一N型赝埋层308，由形成于所述有源区第一侧的所述浅槽场氧310底部的第三N型离子注入区组成，所述N型赝埋层308和所述第一基区311形成接触，通过在所述N型赝埋层308顶部的所述浅槽场氧310中形成的深孔接触318引出所述基极。所述N型赝埋层308是在所述浅槽场氧310形成前在浅槽的底部通过第三N型离子注入形成，所述第三N型离子注入的工艺条件为：注入杂质为砷或磷、注入剂量大于5e14cm-2、注入能量为1KeV～100KeV。
一集电区309，由形成于所述有源区第二侧的所述浅槽场氧310底部的P型赝埋层组成，所述P型赝埋层在横向位置上和所述有源区相隔一横向距离、且所述P型赝埋层和所述第一基区311的底部横向延伸进入所述浅槽场氧底部的部分相接触，通过调节所述P型赝埋层和所述有源区的横向距离调节所述第一基区311的底部宽度从而调节所述寄生PNP双极晶体管的击穿电压，通过在所述P型赝埋层顶部的所述浅槽场氧310中形成的深孔接触318引出所述集电极。所述集电区309的P型赝埋层是在所述浅槽场氧310形成前在浅槽的底部通过P型离子注入形成，所述P型赝埋层的P型离子注入的工艺条件为：硼或二氟化硼，注入剂量为1e13cm-2～1e16cm-2，注入能量1KeV～100KeV。
一发射区315，由形成于所述有源区顶部的P型锗硅外延层组成并和所述局部基区313形成接触，通过一金属接触316引出所述发射极。所述P型锗硅外延层形成工艺采用SiGe HBT的重掺杂P型锗硅外基区工艺，所述P型锗硅外延层的P型掺杂采用SiGe HBTP型锗硅外基区离子离子注入工艺，工艺条件为：注入剂量为大于1e15cm-2、注入杂质为硼或二氟化硼，注入能量满足穿透所述P型锗硅外延层并进入所述P型锗硅外延层低部的有源区中100埃～500埃。在发射区315的上部区域向所述有源区两侧的所述浅槽场氧310中延伸，且所述发射区315的上部延伸区域和浅槽场氧310间隔离有外基区介质层314。
上述结构中，所述深孔接触318是通过在所述浅槽场氧310中开一深孔并在所述深孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成。在衬底上还形成有层间膜317，所述深孔接触318和所述金属接触316还穿过所述层间膜317将电极引出。
如图2A-图2J所示，是本发明实施例器件的制造方法过程中的器件结构图。本发明实施例锗硅BiCMOS工艺中的寄生PNP双极晶体管的制造方法包括如下步骤：
步骤一、如图2A所示，在P型硅衬底301上依次生长垫衬氧化层302、氮化硅层303和氧化层304。
步骤二、如图2A所示，定义有源区，并刻蚀浅沟槽，刻蚀所述浅沟槽时有源区通过由所述垫衬氧化层302、氮化硅层303和氧化层304组成硬质掩模层保护。
步骤三、如图2B所示，热氧化形成衬垫层305。
步骤四、如图2B所示，淀积氧化硅并刻蚀形成浅沟槽氧化硅侧墙306。
步骤五、如图2C所示，光刻打开N型赝埋层308(NBL)的注入区域，本实施例中的NBL注入区域为所述有源区左侧的浅沟槽底部区域，其它区域覆盖光刻胶307。
步骤六、如图2C所示，在所述浅沟槽即浅槽的底部进行第三N型离子注入形成所述N型赝埋层308，所述第三N型离子注入的工艺条件为：注入杂质为砷或磷、注入剂量大于5e14cm-2、注入能量为1KeV～100KeV。
步骤七、如图2D所示，光刻打开P型赝埋层(PBL)的注入区域，所述PBL的注入区域处于所述有源区右侧的浅沟槽底部并和所述有源区相隔一横向距离；其它区域覆盖光刻胶307。
步骤八、如图2D所示，在所述浅沟槽即浅槽的底部进行P型离子注入形成所述P型赝埋层，所述P型赝埋层组成所述集电区309。所述P型赝埋层的P型离子注入的工艺条件为：硼或二氟化硼，注入剂量为1e13cm-2～1e16cm-2，注入能量1KeV～100KeV。
步骤九、如图2E所示，去除所述浅沟槽氧化硅侧墙306，在所述浅沟槽中填入氧化硅并用化学机械抛光磨平形成所述浅槽场氧310。
步骤十、如图2E所示，去除所述氧化层304、氮化硅303和氧化层302。
步骤十一、如图2F所示，在衬底301的有源区中进行第一N型离子注入形成所述第一基区311，所述第一N型离子注入的采用SiGe NPN HBTdeN-集电区的形成工艺，工艺条件为：注入剂量为1e12cm-2～5e14cm-2、注入能量为50KeV～500KeV、注入窗口宽度大于所述有源区宽度并且所述注入窗口宽度的具体值要保证集电区309和基区的PN结的正确形成，所述注入能量的具体值要保证所述第一基区311能和所述N型赝埋层308及所述P型赝埋层形成良好的接触。
步骤十二、如图2G所示，光刻定义局部基区注入区域，所述局部基区注入区域的窗口宽度小于或等于所述有源区宽度。其它地方被光刻胶312覆盖。
步骤十三、如图2G所示，进行第二N型离子注入形成所述局部基区313，所述第二N型离子注入的工艺条件为：单次注入或多次注入、总注入剂量为5e12cm-2～1e14cm-2、注入能量为10KeV～100KeV。
步骤十四、如图2H所示，淀积外基区介质层314，刻蚀部分所述外基区介质层314形成外基区窗口从而打开硅锗外延层区域。
步骤十五、如图2I所示，在硅衬底301上生长P型锗硅外延层，所述P型锗硅外延层的P型掺杂采用SiGe HBTP型锗硅外基区离子离子注入工艺，工艺条件为：注入剂量为大于1e15cm-2、注入杂质为硼或二氟化硼，注入能量满足穿透所述P型锗硅外延层并进入所述P型锗硅外延层低部的有源区中100埃～500埃。再刻蚀所述P型锗硅外延层和其底部的外基区介质层314形成发射区315。
步骤十六、在硅衬底301上生长氧化硅形成层间膜317。
步骤十七、刻蚀所述N型赝埋层308和所述集电区309顶部的所述浅槽场氧310和层间膜317形成深孔。
步骤十八、刻蚀所述发射区顶部的层间膜317形成金属接触孔。
步骤十九、在所述深孔和金属接触孔中填入过渡金属层钛/氮化钛阻后、再填入钨形成所述深孔接触318和所述金属接触316。
步骤二十、淀积并刻蚀金属实现器件的互连。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种锗硅BiCMOS工艺中的寄生PNP双极晶体管，形成于P型硅衬底上，有源区由浅槽场氧隔离，其特征在于，所述寄生PNP双极晶体管包括：
一基区，由第一基区和局部基区组成，所述第一基区由形成于所述有源区中的第一N型离子注入区组成，所述第一基区的深度大于所述浅槽场氧底部的深度、且所述第一基区的底部横向延伸进入所述有源区两侧的所述浅槽场氧底部；所述局部基区由形成于所述第一基区的上部区域中的第二N型离子注入区组成，所述局部基区的掺杂浓度大于所述第一基区的掺杂浓度，所述局部基区的深度小于所述浅槽场氧底部的深度；
一N型赝埋层，由形成于所述有源区第一侧的所述浅槽场氧底部的第三N型离子注入区组成，所述N型赝埋层和所述第一基区形成接触，通过在所述N型赝埋层顶部的所述浅槽场氧中形成的深孔接触引出所述基极；
一集电区，由形成于所述有源区第二侧的所述浅槽场氧底部的P型赝埋层组成，所述P型赝埋层在横向位置上和所述有源区相隔一横向距离、且所述P型赝埋层和所述第一基区的底部横向延伸进入所述浅槽场氧底部的部分相接触，通过调节所述P型赝埋层和所述有源区的横向距离调节所述第一基区的底部宽度从而调节所述寄生PNP双极晶体管的击穿电压，通过在所述P型赝埋层顶部的所述浅槽场氧中形成的深孔接触引出所述集电极；
一发射区，由形成于所述有源区顶部的P型锗硅外延层组成并和所述局部基区形成接触，通过一金属接触引出所述发射极。
2.如权利要求1所述锗硅BiCMOS工艺中的寄生PNP双极晶体管，其特征在于：所述第一基区的第一N型离子注入的工艺条件为：注入剂量为1e12cm-2～5e14cm-2、注入能量为50KeV～500KeV、注入窗口宽度大于所述有源区宽度。
3.如权利要求1所述锗硅BiCMOS工艺中的寄生PNP双极晶体管，其特征在于：所述局部基区的第二N型离子注入的工艺条件为：单次注入或多次注入、总注入剂量为5e12cm-2～1e14cm-2、注入能量为10KeV～100KeV、注入窗口宽度小于或等于所述有源区宽度。
4.如权利要求1所述锗硅BiCMOS工艺中的寄生PNP双极晶体管，其特征在于：所述N型赝埋层是在所述浅槽场氧形成前在浅槽的底部通过第三N型离子注入形成，所述第三N型离子注入的工艺条件为：注入杂质为砷或磷、注入剂量大于5e14cm-2、注入能量为1KeV～100KeV。
5.如权利要求1所述锗硅BiCMOS工艺中的寄生PNP双极晶体管，其特征在于：所述集电区的P型赝埋层是在所述浅槽场氧形成前在浅槽的底部通过P型离子注入形成，所述P型赝埋层的P型离子注入的工艺条件为：硼或二氟化硼，注入剂量为1e13cm-2～1e16cm-2，注入能量1KeV～100KeV。
6.如权利要求1所述锗硅BiCMOS工艺中的寄生PNP双极晶体管，其特征在于：所述P型锗硅外延层采用离子注入工艺掺杂，工艺条件为：注入剂量为大于1e15cm-2、注入杂质为硼或二氟化硼，注入能量满足穿透所述P型锗硅外延层并进入所述P型锗硅外延层低部的有源区中100埃～500埃。
7.如权利要求1所述锗硅BiCMOS工艺中的寄生PNP双极晶体管，其特征在于：所述深孔接触是通过在所述浅槽场氧中开一深孔并在所述深孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成。
CN2010102781591A 2010-09-10 2010-09-10 锗硅BiCMOS工艺中的寄生PNP双极晶体管 Active CN102403344B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2010102781591A CN102403344B (zh) 2010-09-10 2010-09-10 锗硅BiCMOS工艺中的寄生PNP双极晶体管
US13/228,305 US8455975B2 (en) 2010-09-10 2011-09-08 Parasitic PNP bipolar transistor in a silicon-germanium BiCMOS process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102781591A CN102403344B (zh) 2010-09-10 2010-09-10 锗硅BiCMOS工艺中的寄生PNP双极晶体管

Publications (2)

Publication Number Publication Date
CN102403344A true CN102403344A (zh) 2012-04-04
CN102403344B CN102403344B (zh) 2013-09-11

Family

ID=45805828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102781591A Active CN102403344B (zh) 2010-09-10 2010-09-10 锗硅BiCMOS工艺中的寄生PNP双极晶体管

Country Status (2)

Country Link
US (1) US8455975B2 (zh)
CN (1) CN102403344B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035690B (zh) * 2012-06-08 2015-06-03 上海华虹宏力半导体制造有限公司 击穿电压为7-10v锗硅异质结双极晶体管及其制备方法
US10553633B2 (en) * 2014-05-30 2020-02-04 Klaus Y.J. Hsu Phototransistor with body-strapped base
CN107564928B (zh) * 2016-06-30 2020-04-14 群创光电股份有限公司 显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001075968A2 (en) * 2000-03-30 2001-10-11 Motorola, Inc. Method of manufacturing a heterojunction bicmos integrated circuit
JP2001332563A (ja) * 2000-05-23 2001-11-30 Matsushita Electric Ind Co Ltd バイポーラトランジスタ及びその製造方法
US7297992B1 (en) * 2004-11-23 2007-11-20 Newport Fab, Llc Method and structure for integration of phosphorous emitter in an NPN device in a BiCMOS process

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3006531B2 (ja) * 1997-03-24 2000-02-07 日本電気株式会社 半導体装置の製造方法
DE102004061327A1 (de) * 2004-12-11 2006-06-14 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Vertikaler Bipolartransistor
CN102097465B (zh) * 2009-12-15 2012-11-07 上海华虹Nec电子有限公司 BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
CN102097464B (zh) * 2009-12-15 2012-10-03 上海华虹Nec电子有限公司 高压双极晶体管
CN102231379B (zh) * 2009-12-21 2013-03-13 上海华虹Nec电子有限公司 SiGe异质结双极晶体管多指结构
CN102110709B (zh) * 2009-12-24 2012-08-01 上海华虹Nec电子有限公司 BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
CN102117827B (zh) * 2009-12-31 2012-11-07 上海华虹Nec电子有限公司 BiCMOS工艺中的寄生垂直型PNP器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001075968A2 (en) * 2000-03-30 2001-10-11 Motorola, Inc. Method of manufacturing a heterojunction bicmos integrated circuit
JP2001332563A (ja) * 2000-05-23 2001-11-30 Matsushita Electric Ind Co Ltd バイポーラトランジスタ及びその製造方法
US7297992B1 (en) * 2004-11-23 2007-11-20 Newport Fab, Llc Method and structure for integration of phosphorous emitter in an NPN device in a BiCMOS process

Also Published As

Publication number Publication date
CN102403344B (zh) 2013-09-11
US20120061793A1 (en) 2012-03-15
US8455975B2 (en) 2013-06-04

Similar Documents

Publication Publication Date Title
CN102097464B (zh) 高压双极晶体管
CN102104062B (zh) 双极晶体管
CN102412281B (zh) 锗硅异质结双极晶体管
CN102446965B (zh) 锗硅异质结双极晶体管
CN102403222B (zh) 锗硅异质结双极晶体管的制造方法
CN102097465A (zh) BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
CN102347354A (zh) 锗硅异质结双极晶体管及制造方法
CN102088029B (zh) SiGe BiCMOS工艺中的PNP双极晶体管
CN102544079B (zh) 锗硅异质结npn晶体管及制造方法
CN102544081B (zh) 锗硅异质结npn三极管及制造方法
CN102104064B (zh) SiGe HBT工艺中的寄生横向型PNP三极管及其制造方法
CN102412274A (zh) 锗硅hbt工艺中垂直寄生型pnp器件及制造方法
CN102403344B (zh) 锗硅BiCMOS工艺中的寄生PNP双极晶体管
CN103066101B (zh) 锗硅hbt器件及制造方法
CN102403256B (zh) 赝埋层及制造方法、深孔接触及三极管
CN102412275B (zh) 锗硅BiCMOS工艺中纵向PNP器件及制作方法
CN102386218B (zh) BiCMOS工艺中的垂直寄生型PNP器件及其制造方法
CN103117300B (zh) 寄生横向型pnp器件及制造方法
CN102104065B (zh) SiGe HBT工艺中的寄生横向型PNP三极管
CN102544082B (zh) 锗硅异质结npn三极管器件及制造方法
CN102569371B (zh) BiCMOS工艺中的垂直寄生型PNP三极管及制造方法
CN104465372B (zh) 双极型三极管的制造方法及结构
CN102064190A (zh) SiGe BiCMOS工艺中的SiGe PNP双极晶体管
CN103066119B (zh) 锗硅异质结双极晶体管及制造方法
CN102376757B (zh) SiGe HBT工艺中的横向型寄生PNP器件及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131227

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20131227

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.