CN1885518A

CN1885518A - 半导体集成电路器件的制造方法

Info

Publication number: CN1885518A
Application number: CNA200610093074XA
Authority: CN
Inventors: 长谷部昭男; 冈元正芳; 成塚康则; 寄崎真吾; 本山康博
Original assignee: Renesas Technology Corp
Current assignee: Renesas Electronics Corp
Priority date: 2005-06-21
Filing date: 2006-06-20
Publication date: 2006-12-27
Anticipated expiration: 2026-06-20
Also published as: KR20060133910A; CN100589235C; US7407823B2; US20060286715A1; JP4825457B2; TW200715440A; JP2007005405A

Abstract

在使用一种通过半导体集成电路器件的制造技术而形成有探针头的探针台进行探针测试期间，保证探针头与测试焊盘之间的可靠接触。制备一个按压工具，其具有在其中形成的且在其主表面与背表面之间贯穿的至少一个孔部分。在按压工具的主表面上相继地布置一个片状的弹性体和一个聚酰亚胺片。在使弹性体和聚酰亚胺片静电吸附到按压工具上的情况下，将按压工具布置在薄膜片上，使得其主表面面对薄膜片的背表面(与其形成有探针的主表面相对的表面)。然后，将其上接合有按压工具的薄膜片附着到探针卡。

Description

半导体集成电路器件的制造方法

相关申请的交叉引用

本申请要求于2005年6月21日提交的日本专利申请No.2005-181085的优先权，据此将其内容通过参考引入本申请。

技术领域

本发明涉及一种半导体集成电路器件的制造技术，并且更特别地，涉及一种当应用于半导体集成电路的电测试时有用的技术，该电测试是通过将探针卡的探针头压靠在半导体集成电路器件的电极焊盘上而执行的。

背景技术

在日本未审专利公开No.Hei 7(1995)-283280(专利文件1)、日本未审专利公开No.Hei 8(1996)-50146(专利文件2(与PCT国际公开No.WO 95/34000相对应))、日本未审专利公开No.Hei8(1996)-201427(专利文件3)、日本未审专利公开No.Hei 10(1998)-308423(专利文件4)、日本未审专利公开No.Hei 11(1999)-23615(专利文件5(与美国专利公开No.6,305,230相对应))、日本未审专利公开No.Hei 11(1999)-97471(专利文件6(与欧洲专利公开No.EP 1022775相对应))、日本未审专利公开No.2000-150594(专利文件7(与欧洲专利公开No.EP 0999451相对应))和日本未审专利公开No.2001-159643(专利文件8)的每一个中，都公开了这样一种探针台(prober)的结构，其具有通过使用半导体集成电路器件的制造技术而形成的探针头(接触端子)、绝缘膜和用于引出的布线；一种其制造方法；以及这样一种技术，即，即使关于以较窄间距排列有测试焊盘的芯片，也允许通过使用该探针台实现探针测试。

[专利文件1]日本未审专利公开No.Hei 7(1995)-283280

[专利文件2]日本未审专利公开No.Hei 8(1996)-50146

[专利文件3]日本未审专利公开No.Hei 8(1996)-201427

[专利文件4]日本未审专利公开No.Hei 10(1998)-308423

[专利文件5]日本未审专利公开No.Hei 11(1999)-23615

[专利文件6]日本未审专利公开No.Hei 11(1999)-97471

[专利文件7]日本未审专利公开No.2000-150594

[专利文件8]日本未审专利公开No.2001-159643

发明内容

作为用于测试半导体集成电路器件的技术，已经存在探针测试。该探针测试包括检查每一个半导体集成电路器件是否工作为执行预定功能的功能测试、用于通过测试其DC和AC工作特性来确定良好/缺陷项目的测试等等。为了满足这样一些需求，如支持晶片输运的能力(产品质量区分)、支持KDG(已知良好芯片)的能力(MCP(多芯片封装)的成品率的改进)以及总成本的降低，使用了一种允许在晶片状态下对半导体集成电路器件进行探针测试的技术。

近年来，促进了具有多功能的半导体集成电路器件的开发，并且寻求在单一半导体芯片(以下简单称为芯片)中结合多个电路。为了降低半导体集成电路器件的制造成本，也促进了半导体元件和布线的小型化，以便减小半导体芯片(以下简单称为芯片)的面积，并且增加从一个半导体晶片(以下简单称为晶片)得到的芯片数。结果，不仅使测试焊盘(接合焊盘)的数目增加，而且使排列测试焊盘的间距变得越来越窄，因此也使每一个测试焊盘的面积减小。由于使测试焊盘的间距这样变得越来越窄，出现了一个问题，即当一个具有悬臂探针头的探针台要用于上述探针测试时，变得难以将该探针头安置成与排列测试焊盘的位置相对准。

本发明人研究了一种技术，通过使用一种利用半导体集成电路器件的制造技术而形成有探针头的探针台，即使关于以较窄间距排列有测试焊盘的芯片，也允许执行探针测试。在研究中，本发明人遇到了以下问题。

也就是，上述每一个探针头都是薄膜探针的一部分并且设置在与作为测试目标的芯片相对的薄膜探针的主表面上，其中该薄膜探针是通过使用半导体集成电路器件的制造技术，执行金属膜和聚酰亚胺膜的淀积及其构图而形成的。在探针测试期间，通过使用一个例如由42合金等制成的且具有平坦按压表面的按压工具，从与主表面相对的其背表面对形成有探针头的薄膜探针的区域进行按压。此时，当所有探针头的尖端的相应高度之间以及对应测试焊盘的相应高度之间具有差异时，会出现问题，即阻止探针中的任何一个与对应测试焊盘接触。为了解决这个问题，需要保证在探针测试期间每一个探针头与对应测试焊盘之间的可靠接触。

本申请公开的本发明的代表性方面的一个目的是提供一种技术，在使用一种利用半导体集成电路器件的制造技术而形成有探针头的探针台进行探针测试期间，保证探针头与测试焊盘之间的可靠接触。

将对本申请公开的本发明的代表性方面的概要给予简短描述。

本发明的第一方面是一种半导体集成电路器件的制造方法，包括以下步骤：(a)制备分成多个芯片区域的半导体晶片，在该芯片区域中形成各个半导体集成电路，该半导体晶片具有多个第一电极，该第一电极形成在半导体晶片的主表面上方并且与该半导体集成电路电连接；(b)制备第一卡，该第一卡包括：第一布线板，其具有在其中形成的第一布线；第一片，其具有在其上方形成以与第一电极接触的多个接触端子，以及具有在其中形成的且与该接触端子和第一布线电连接的多个第二布线，该第一片由该第一布线板保持，使得接触端子的相应尖端与半导体晶片的主表面相对；和按压机构，其具有与第一片相对的第一主表面，具有与第一主表面相对的第一背表面，以及具有在其中形成的且从第一主表面到第一背表面贯穿的至少一个第一孔部分，该按压机构从其背表面侧对形成有接触端子的第一片的第一区域进行按压；以及(c)通过使接触端子的尖端与第一电极接触，执行半导体集成电路的电测试。

本发明的第二方面是一种半导体集成电路器件的制造方法，包括以下步骤：(a)制备分成多个芯片区域的半导体晶片，在该芯片区域中形成各个半导体集成电路，该半导体晶片具有多个第一电极，该第一电极在该半导体晶片的主表面上方形成并且与该半导体集成电路电连接；(b)制备第一卡，该第一卡包括：第一布线板，其具有在其中形成的第一布线；第一片，其具有在其上方形成以与第一电极接触的多个接触端子，以及具有在其中形成的且与该接触端子和第一布线电连接的多个第二布线，该第一片由该第一布线板保持，使得接触端子的相应尖端与半导体晶片的主表面相对；和按压机构，其具有第一主表面以及具有与该第一主表面相对的第一背表面，该第一主表面与第一片相对并且包括第一外周部分，处理该第一外周部分以防止应力集中在该第一外周部分上，该按压机构从其背表面侧对形成有接触端子的第一片的第一区域进行按压；以及(c)通过使接触端子的尖端与第一电极接触，执行半导体集成电路的电测试。

在上述制造方法中，从按压机构的第一主表面的外周部分除去第一片与按压机构之间的气泡。

本发明的第三方面是一种半导体集成电路器件的制造方法，包括以下步骤：(a)制备分成多个芯片区域的半导体晶片，在该芯片区域中形成各个半导体集成电路，该半导体晶片具有多个第一电极，该第一电极在该半导体晶片的主表面上方形成并且与该半导体集成电路电连接；(b)制备第一卡，该第一卡包括：第一布线板，其具有在其中形成的第一布线；第一片，其具有在其上方形成以与该第一电极接触的多个接触端子，以及具有在其中形成的且与该接触端子和第一布线电连接的多个第二布线，该第一片由该第一布线板保持，使得接触端子的相应尖端与半导体晶片的主表面相对；和按压机构，具有与第一片相对的第一主表面，以及具有与该第一主表面相对的第一背表面，该按压机构从其背表面侧对形成有接触端子的第一片的第一区域进行按压；以及(c)通过使接触端子的尖端与第一电极接触，执行半导体集成电路的电测试。

在上述制造方法中，在第一片的接触端子附近，以均匀粗度或密度设置第二布线。

本发明的第四方面是一种半导体集成电路器件的制造方法，包括以下步骤：(a)制备分成多个芯片区域的半导体晶片，在该芯片区域中形成各个半导体集成电路，该半导体晶片具有多个第一电极，该第一电极在该半导体晶片的主表面上方形成并且与该半导体集成电路电连接；(b)制备第一卡，该第一卡包括：第一布线板，其具有在其中形成的第一布线；第一片，其具有在其上方形成以与第一电极接触的多个接触端子，以及具有在其中形成的且与该接触端子和第一布线电连接的多个第二布线；和按压机构，其具有与第一片相对的第一主表面，以及具有与该第一主表面相对的第一背表面，该第一片由该第一布线板保持，使得接触端子的相应尖端与半导体晶片的主表面相对，所述按压机构从其背表面侧对形成有接触端子的第一片的第一区域进行按压；以及(c)通过使接触端子的尖端与第一电极接触，执行半导体集成电路的电测试。

在上述制造方法中，从接触端子引出的第二布线在平面图中向第一区域的外部延伸，并且在接触端子附近布置在一层中。

本发明的第五方面是一种半导体集成电路器件的制造方法，包括以下步骤：(a)制备分成多个芯片区域的半导体晶片，在该芯片区域中形成各个半导体集成电路，该半导体晶片具有多个第一电极，该第一电极在该半导体晶片的主表面上方形成并且与该半导体集成电路电连接；(b)制备第一卡，该第一卡包括：第一布线板，其具有在其中形成的第一布线；第一片，其具有在第二主表面上方形成以与第一电极接触的多个接触端子，具有在其中形成的且与该接触端子和第一布线电连接的多个第二布线，具有第二片，该第二片具有与半导体晶片大体上相同的线性膨胀系数并且接合到与形成有接触端子的第二主表面相对的第二背表面，以及具有弹性部件，其布置成填充在第二片中设置的开口中；和按压机构，其具有与第一片相对的第一主表面，以及具有与该第一主表面相对的第一背表面，该第一片由该第一布线板保持，使得接触端子的相应尖端与半导体晶片的主表面相对，该按压机构从其背表面侧对形成有接触端子的第一片的第一区域进行按压；以及(c)通过使接触端子的尖端与第一电极接触，执行半导体集成电路的电测试。

在上述制造方法中，将弹性部件布置在防止由于温度变化引起第一片变形的位置处。

以下是对本申请公开的其他本发明方面的概要所给予的简短描述。

本申请公开的一个发明方面是一种探针卡，包括：第一布线板，其具有在其中形成的第一布线；第一片，其具有在其上方形成以与在晶片的主表面上方形成的多个第一电极相接触的多个接触端子，以及具有在其中形成并且与接触端子和第一布线电连接的多个第二布线；和按压机构，其具有与第一片相对的第一主表面，具有与第一主表面相对的第一背表面，以及具有在其中形成的且从第一主表面到第一背表面贯穿的至少一个第一孔部分，其中第一片由第一布线板保持，使得接触端子的相应尖端与半导体晶片的主表面相对，以及按压机构从其背表面侧对形成有接触端子的第一片的第一区域进行按压。

在上述探针卡中，在第一片与按压装置之间布置缓冲装置，用于适应接触端子的相应尖端之间的高度差，以及适应第一电极的相应表面之间的高度差。

在上述探针卡中，按压机构的第一主表面包括第一外周部分，处理该第一外周部分以防止应力集中在第一外周部分上，从缓冲装置与按压机构之间的第一接触表面的第二外周部分和第一孔部分中的至少一个，除去缓冲装置与按压机构之间的气泡，以及从第一片与缓冲装置之间的第二接触表面的第三外周部分，除去第一片与缓冲装置之间的气泡。

在上述探针卡中，缓冲装置具有至少一个第二孔部分，该第二孔部分在该缓冲装置中形成并且在其主表面与背表面之间贯穿，以及从包括第二孔部分和第三外周部分的通路中的至少一个，除去第一片与缓冲装置之间的气泡。

在上述探针卡中，在组装探针卡之前通过打孔预先形成第二孔部分。

在上述探针卡中，以一种防止应力局部集中在第一片上的布局，形成第二布线。

在上述探针卡中，在第一片中以均匀粗度或密度设置第二布线。

在上述探针卡中，在第一片中，第二布线具有相等宽度、相等层数和其之间的相等间隔。

在上述探针卡中，在第一片中形成至少一个第三布线，在其中设置第二布线的相同布线层中，该第三布线不与接触端子中的任何一个电连接。

在上述探针卡中，第一片具有至少一个第三孔部分，该第三孔部分在该第一片中形成并且在其主表面与背表面之间贯穿，以及从第一孔部分和第三孔部分中的至少任何一个，除去第一片与按压机构之间的气泡。

在上述探针卡中，在第一片与按压机构之间布置缓冲装置，用于适应接触端子的相应尖端之间的高度差和第一电极的相应表面之间的高度差。

在上述探针卡中，缓冲装置具有至少一个第二孔部分，该第二孔部分在该缓冲装置中形成并且在其主表面与背表面之间贯穿，以及在组装探针卡之前通过打孔预先形成该第二孔部分。

在上述探针卡中，缓冲装置具有至少一个第二孔部分，该第二孔部分在该缓冲装置中形成并且在其主表面与背表面之间贯穿，以及形成该第二孔部分的步骤包括以下步骤：(a)在组装探针卡之前，将第一片和缓冲装置相互接合；和(b)在步骤(a)之后，同时形成第二和第三孔部分。

在上述探针卡中，通过激光处理形成该第二和第三孔部分。

在上述探针卡中，在形成第二和第三孔部分之后，组装探针卡，以及在组装探针卡之后，使接触端子调整其相应位置。

在上述探针卡中，缓冲装置具有至少一个第二孔部分，该第二孔部分在该缓冲装置中形成并且在其主表面与背表面之间贯穿，按压机构的第一主表面包括第一外周部分，处理该第一外周部分以防止应力集中在外周部分上，从缓冲装置与按压机构之间的第一接触表面的第二外周部分，除去缓冲装置与按压机构之间的气泡，以及从第一片与缓冲装置之间的第二接触表面的第三外周部分，除去第一片与缓冲装置之间的气泡。

本申请公开的另一个发明方面是一种探针卡，包括：第一布线板，其具有在其中形成的第一布线；第一片，其具有在其上方形成以与在晶片的主表面上方形成的多个第一电极相接触的多个接触端子，以及具有在其中形成的且与接触端子和第一布线电连接的多个第二布线；和按压机构，其具有第一主表面以及具有与该第一主表面相对的第一背表面，该第一主表面与第一片相对并且包括第一外周部分，处理该第一外周部分以防止应力集中在第一外周部分上，其中第一片由第一布线板保持，使得接触端子的相应尖端与半导体晶片的主表面相对，以及按压机构从其背表面侧对形成有接触端子的第一片的第一区域进行按压。

在上述探针卡中，从按压机构的第一主表面的外周部分，除去第一片与按压机构之间的气泡。

在本申请中公开的又一个发明方面是一种探针卡，包括：第一布线板，其具有在其中形成的第一布线；第一片，其具有在其上方形成以与在晶片的主表面上方形成的多个第一电极相接触的多个接触端子，以及具有在其中形成的且与接触端子和第一布线电连接的多个第二布线；和按压机构，其具有与第一片相对的第一主表面，以及具有与第一主表面相对的第一背表面，其中第一片由第一布线板保持，使得接触端子的相应尖端与半导体晶片的主表面相对，以及按压机构从其背表面侧对形成有接触端子的第一片的第一区域进行按压。

在上述探针卡中，在第一片中的接触端子附近，以均匀粗度或密度设置第二布线。

在上述探针卡中，在第一片中的接触端子附近，第二布线具有相等宽度、相等层数和其之间的相等间隔。

在上述探针卡中，在第一片中的接触端子附近，形成至少一个第三布线，该第三布线在其中设置第二布线的相同布线层中，不与接触端子中的任何一个电连接。

在上述探针卡中，从接触端子引出的第二布线在平面图中向第一区域的外部延伸，并且在接触端子附近布置在一层中。

在上述探针卡中，将半导体晶片分成多个芯片区域，在芯片区域中形成各个半导体集成电路，该半导体晶片具有第一电极，该第一电极布置在其主表面上方并且与半导体集成电路电连接，在半导体集成电路经受电测试时，接触端子与布置在芯片区域的两个中的第一电极相接触，以及该两个芯片区域具有相应矩形平面形状，并且沿其各自相应对角线延伸的方向相互邻接。

在本申请中公开的又一个发明方面是一种探针卡，包括：第一布线板，其具有在其中形成的第一布线；第一片，其具有在第二主表面上方形成以与在晶片的主表面上方形成的多个第一电极相接触的多个接触端子，具有在其中形成的且与接触端子和第一布线电连接的多个第二布线，具有第二片，该第二片具有与半导体晶片大体上相同的线性膨胀系数并且接合到与形成有接触端子的第二主表面相对的第二背表面，以及具有弹性部件，布置为填充在第二片中设置的开口中；和按压机构，其具有与第一片相对的第一主表面，具有与第一主表面相对的第一背表面，以及具有在其中形成的且从第一主表面到第一背表面贯穿的至少一个第一孔部分，其中第一片由第一布线板保持，使得接触端子的相应尖端与半导体晶片的主表面相对，以及按压机构从其背表面侧对形成有接触端子的第一片的第一区域进行按压。

这里，将弹性部件设置在防止由于温度变化引起第一片变形的位置处。

在上述探针卡中，将弹性部件布置在第一区域中。

在上述探针卡中，将弹性部件布置在第一区域的中心处。

在上述探针卡中，第一区域具有矩形平面形状，以及将多个弹性部件布置在第一区域的各个角部处。

以下是本申请公开的本发明的代表性方面可实现的效果的简短描述。

也就是，在使用一种利用半导体集成电路器件的制造技术而形成有探针头的探针台进行探针测试期间，保证探针头与测试焊盘之间的可靠接触。

附图说明

图1是根据本发明的第一实施例的探针卡的主要部分截面图；

图2是根据第一实施例的探针卡的下表面的主要部分平面图；

图3是沿图2中的线A-A所取的截面图；

图4是根据第一实施例的探针卡的主要部分截面图；

图5是一个形成有半导体芯片区域的半导体晶片的平面图，作为使用根据第一实施例的探针卡所执行的探针测试的目标；

图6是一个半导体芯片的平面图，作为使用根据第一实施例的探针卡所执行的探针测试的目标；

图7是一个在图6所示的半导体芯片上形成的焊盘的透视图；

图8是说明将图6所示的半导体芯片与一个液晶面板连接的方法的主要部分截面图；

图9是一个用于形成根据第一实施例的探针卡的薄膜片的主要部分平面图；

图10是沿图9中线B-B所取的截面图；

图11是沿图9中线C-C所取的截面图；

图12是一个半导体芯片的平面图，作为使用根据第一实施例的探针卡所执行的探针测试的目标；

图13是一个用于形成根据第一实施例的探针卡的薄膜片的主要部分平面图；

图14是表示在一个半导体芯片上设置的凸点电极上的位置的主要部分平面图，作为使用根据第一实施例的探针卡所执行的探针测试的目标，使探针与其接触；

图15是一个用于形成根据第一实施例的探针卡的薄膜片的主要部分平面图；

图16是一个用于形成根据第一实施例的探针卡的薄膜片的主要部分平面图；

图17是沿图16中线D-D所取的截面图；

图18是沿图16中线E-E所取的截面图；

图19是说明一个用于形成根据第一实施例的探针卡的薄膜片的制造步骤的主要部分截面图；

图20是图19说明的制造步骤随后的其制造步骤中的薄膜片的主要部分截面图；

图21是图20说明的制造步骤随后的其制造步骤中的薄膜片的主要部分截面图；

图22是图21说明的制造步骤随后的其制造步骤中的薄膜片的主要部分截面图；

图23是图22说明的制造步骤随后的其制造步骤中的薄膜片的主要部分截面图；

图24是图23说明的制造步骤随后的其制造步骤中的薄膜片的主要部分截面图；

图25是说明将图19至图24说明的步骤中制造的薄膜片附着到探针卡的步骤的主要部分截面图；

图26是说明从用于形成根据第一实施例的探针卡的薄膜片与一个按压工具之间除去气泡的主要部分截面图；

图27是说明用于形成根据第一实施例的探针卡的薄膜片，和在薄膜片与按压工具之间布置的弹性体和聚酰亚胺片的每一个中设置的孔部分的主要部分平面图；

图28是说明用于形成根据第一实施例的探针卡的薄膜片，和在薄膜片与按压工具之间布置的弹性体和聚酰亚胺片的每一个中设置的孔部分，以及还说明从该孔部分除气的主要部分截面图；

图29是说明在用于形成根据第一实施例的探针卡的薄膜片中，和在薄膜片与按压工具之间布置的弹性体和聚酰亚胺片的每一个中，通过使用激光形成孔部分的步骤的主要部分截面图；

图30是说明在图29说明的步骤随后的步骤中，在弹性体上布置按压工具的步骤的主要部分截面图；

图31是说明在用于形成根据第一实施例的探针卡的薄膜片中，和在薄膜片与按压工具之间布置的弹性体和聚酰亚胺片的每一个中，设置的孔部分，以及还说明从该孔部分除气的主要部分截面图；

图32是说明关于用于形成根据第一实施例的探针卡的按压工具的主表面的外周尖缘部分所执行的倒角工艺(chamfering process)的主要部分截面图；

图33是用于形成根据第一实施例的探针卡的按压工具的主表面的平面图；

图34是说明关于用于形成根据第一实施例的探针卡的按压工具的主表面的外周尖缘部分所执行的倒角工艺的主要部分截面图；

图35是用于形成根据本发明的第二实施例的探针卡的薄膜片的主要部分截面图；

图36是表示在用于形成根据第二实施例的探针卡的薄膜片中，布线层的主要部分2D布局的主要部分平面图；

图37是表示与图36所示的薄膜片中的布线层的主要部分2D布局比较的、膜片中的布线层的主要部分2D布局的主要部分平面图；

图38是表示在用于形成根据第二实施例的探针卡的薄膜片中，布线层的主要部分2D布局的主要部分平面图；

图39是表示在用于形成根据第二实施例的探针卡的薄膜片中，第一布线层的主要部分2D布局的主要部分平面图；

图40是表示在用于形成根据第二实施例的探针卡的薄膜片中，第二布线层的主要部分2D布局的主要部分平面图；

图41是图39的2D布局和图40的2D布局的组合的主要部分平面图；

图42是用于形成根据第二实施例的探针卡的薄膜片的主要部分截面图；

图43是说明在用于形成根据第二实施例的探针卡的薄膜片中布线图形延伸的方向的视图；

图44是说明与根据图43所示的第二实施例的薄膜片中的布线图形比较的布线图形的视图；

图45是说明在用于形成根据第二实施例的探针卡的薄膜片中，布线图形的主要部分平面图；

图46是说明用于形成根据本发明的第三实施例的探针卡的薄膜片的制造步骤，以及还说明其结构的主要部分截面图；

图47是在图46说明的制造步骤随后的其制造步骤中，薄膜片的主要部分截面图；

图48是在图47说明的制造步骤随后的其制造步骤中，薄膜片的主要部分截面图；

图49是说明在用于形成根据第三实施例的探针卡的薄膜片中，所设置的弹性体的图形的主要部分平面图；和

图50是说明在用于形成根据第三实施例的探针卡的薄膜片中，所设置的弹性体的图形的主要部分平面图。

具体实施方式

在对本申请的本发明给予详细描述之前，如下将描述在本申请中使用的术语的含义。

晶片指示在集成电路的制造中使用的衬底，例如单晶硅衬底(典型地具有大体上圆形平面形状)、SOI(绝缘体上硅)衬底、蓝宝石衬底、玻璃衬底，或者其他绝缘、半绝缘或半导体衬底，或其复合衬底。在本申请中，半导体集成电路器件不仅包括在一个半导体衬底或一个绝缘体衬底，例如硅晶片、蓝宝石衬底等上形成的器件，而且包括在由玻璃等制成的其他绝缘衬底上形成的器件，例如TFT(薄膜晶体管)或STN(超扭曲向列)液晶器件，除非明确地表示不是这种情况。

器件表面指示一个晶片的主表面，在其上方通过光刻形成一个与多个芯片区域相对应的器件图形。

接触端子或探针指示一个布线层，通过晶片工艺，即光刻技术、CVD(化学汽相淀积)技术、溅射技术、蚀刻技术等的组合的构图方法，集成地形成有一个与该布线层电连接的尖端部分。

薄膜探针(膜片探针)、薄膜探针卡或突起针头布线片复合物指示一个具有约10μm至100μm厚度的薄膜、在其上方设置的用于与测试目标相接触的前述接触端子(突起针头)以及从其引出的并且形成有用于外部接触的电极的布线。

探针卡指示这样一种结构，其具有用于与作为测试目标的晶片相接触的接触端子、多层布线板等。探针台或半导体测试设备指示这样一种测试设备，其具有样品支撑系统，包括一个辙叉环(frog ring)和一个晶片台，其上布置探针卡和作为测试目标的晶片。

探针测试指示在完成晶片步骤之后，使用探针台对晶片所执行的电测试。通过将前述接触端子的尖端压靠在芯片区域的主表面上形成的电极上，对半导体集成电路执行电测试。通过执行功能测试，以检查每一个半导体集成电路是否工作为执行预定功能，以及测试其DC和AC工作特性，探针测试选择性地确定良好/缺陷项目。探针测试与在将晶片分成各个芯片之后(或在完成封装之后)所执行的筛选测试(最终测试)不同。

POGO针或弹簧探针指示一个接触针头，具有这样一种结构，即通过使用一个弹簧(螺旋弹簧)的弹力将一个接触针(柱塞(接触针头))压靠在一个电极(端子)上，并且根据需要，使接触针头与电极电连接。构造POGO针，使得例如布置在一个金属管(保持部件)内的弹簧经由金属球将弹力传递到接触针。

测试器(测试系统)执行对每一个半导体集成电路的电测试，并且产生规定电压和用作基准的信号，例如定时信号。

测试器头与该测试器电连接，以接收从测试器传送的电压和信号，对每一个半导体集成电路产生电压和具体信号，例如定时信号，并且经由POGO针等将该信号发送到探针卡。

辙叉环经由POGO针等与测试器头和探针卡电连接，以将从测试器头发送来的信号发送到探针卡，这将在后面描述。

在以下实施例中，为了方便起见，必要时将通过把其分成多个部分或实施例，来对本发明给予描述。然而，除非特别明确地表示，否则它们决不是相互无关的，而是相互有关的，其中这些部分或实施例中的一个是其他一些或全部的变化或者详细或补充描述。

如果在以下实施例中提及元件的数目等(包括数目、数值、数量及其范围)，则它们不限于特定数目，除非特别明确地表示，或除非它们原则上明显限于特定数目。元件的数目等可以不小于或不大于特定数目。

将会容易理解，在以下实施例中，其组成部分(也包括元件和步骤)不一定是必不可少的，除非特别明确地表示，或除非这些组成部分原则上考虑是明显必不可少的。

类似地，如果在以下实施例中提及组成部分的形状、位置关系等，则认为形状等包括与其大体上接近或类似的那些，除非特别明确地表示，或除非原则上它们明显不是。相同情况适合上述数值和范围。

在贯穿用于说明实施例的附图中，具有相同功能的部分用相同参考标号指示，并且将省略其重复描述。

在贯穿用于说明实施例的附图中，有这样的情况，其中为了清楚地说明各部件的构造，甚至也给平面图加了阴影线。

因为在由本发明人、与其有关的发明人等所作出的以下专利申请中，已经详细地公开了通过使用本申请中所使用的半导体光刻技术对薄膜探针进行的处理，所以除非特别必要，否则将不重复其内容。上述专利申请是日本专利申请No.Hei 6(1994)-22885，日本未审专利公开No.Hei 7(1995)-283280，日本未审专利公开No.Hei 8(1996)-50146，日本未审专利公开No.Hei 8(1996)-201427，日本专利公开No.Hei 9(1997)-119107，日本未审专利公开No.Hei 11(1999)-23615，日本未审专利公开No.2002-139554，日本未审专利公开No.Hei 10(1998)-308423，日本专利申请No.Hei 9(1997)-189660，日本未审专利公开No.Hei 11(1999)-97471，日本未审专利公开No.2000-150594，日本未审专利公开No.2001-159643，日本专利申请No.2002-289377(与2003年10月2日提交的美国申请No.10/676,609相对应)，日本未审专利公开No.2004-132699，日本未审专利公开No.2005-24377，日本未审专利公开No.2004-288672(与2004年1月29日提交的美国申请No.10/765,917相对应)，日本未审专利公开No.2004-144742(与美国专利公开No.2004/070,413相对应)，日本未审专利公开No.2004-157127，日本专利申请No.2003-371515(与2004年10月20日提交的美国申请No.10/968,215相对应)，日本专利申请No.2003-372323(与2004年10月20日提交的美国申请No.10/968,431相对应)，日本专利申请No.2004-115048，PCT申请No.PCT/JP2004/17160，PCT申请No.PCT/JP2005/4344，日本专利申请No.2004-378504，日本专利申请No.2005-109350，和日本专利申请No.2005-168112。

参考附图，这里将在以下详细描述本发明的实施例。

实施例1

图1是根据本发明的第一实施例的探针卡(第一卡)的主要部分截面图。如图1所示，根据第一实施例的探针卡由这样一些部件组成：一个多层布线板(第一布线板)1；一个薄膜片(第一片)2；一个测试器头THD；一个辙叉环FGR；和一个卡保持器CHD。经由测试器头THD与辙叉环FGR之间以及辙叉环FGR与多层布线板1之间的多个POGO针PGP，提供电连接，以便在测试器头THD与多层布线板1之间提供电连接。卡保持器CHD将多层布线板1与一个探针台机械连接，并且具有防止多层布线板1在POGO针PGP的压力下翘曲的机械强度。

图2是根据本实施例的探针卡的下表面的主要部分平面图。图3是沿图2中线A-A所取的截面图。

如图2和图3所示，根据本实施例的探针卡除图1所示部件外，例如还包括一个柱塞3等。通过一个压环4将薄膜片2固定到多层布线板1的下表面。柱塞3附着到多层布线板1的上表面。在多层布线板1的中心部分设有一个开口5。在开口5中，经由一个接合环(bonding ring)6使薄膜片2和柱塞3相互接合。

在薄膜片2的下表面上形成多个探针(连接端子)7，各探针7的形状为四棱锥体或截四棱锥体。在薄膜片2中，使多个布线(第二布线)在薄膜片2中形成，它们与各个探针7电连接，并且从各个探针7延伸到薄膜片2中的较深部分。在多层布线板1的下表面或上表面上形成多个容纳部分(未示出)，以与布线的相应端部电接触。该容纳部分通过在多层布线板1中形成的布线(第一布线)，与多层布线板1的上表面上设置的多个POGO座8电连接。每一个POGO座8都具有容纳一个针以将信号从测试器引入探针卡的功能。

在第一实施例中，薄膜片2由一个例如包含聚酰亚胺作为主要成分的薄膜组成。因为薄膜片2具有柔韧性，所以第一实施例采用了这样的结构，其中柱塞3经由一个按压工具(按压机构)9，从薄膜片2的上(背)表面对形成有探针7的薄膜片2的区域(第一区域)按压，以使所有探针7与芯片(半导体集成电路器件)的焊盘接触。简言之，在柱塞3内布置的弹簧3A的弹力下，对按压工具9施加一个给定压力。在本实施例中，可以将42合金表示为按压工具9的材料的例子。

随着在芯片的表面上形成的作为测试目标的测试焊盘(接合焊盘)的数目增加，用于向各个测试焊盘发送信号的POGO针PGP的数目相应地增加。POGO针PGP的增加数目也使从POGO针PGP施加到多层布线板1的压力增加，因此变得必需增加卡保持器CHD的厚度，以防止多层布线板1的翘曲。在采用这样结构的情况下，即其中在薄膜片2的中心区域IA(见图3)，以及在位于作为边界的接合环外部周围的且环绕中心区域IA的薄膜片2的外周区域OA(见图3)的每一个上，施加张力，以保证在薄膜片2上形成的每一个探针7都与对应测试焊盘接触，则从多层布线板1的表面到薄膜片2的探针表面的高度HT(见图1)被限制。当卡保持器CHD的厚度变得比高度HT的限制值大时，薄膜片2埋置在卡保持器CHD中，并且可能发生问题，即探针7不能可靠地接触测试焊盘。

为了防止这个问题，第一实施例采用了这样的结构，其中在使张力仅施加在薄膜片2的中心区域IA上，而不使张力施加在外周区域OA上的情况下，使薄膜片2与接合环6接合。此时，选择一种具有与Si(硅)大体上相同的热膨胀系数的金属(例如，42合金)作为接合环6的材料，并且作为一种将薄膜片2接合到接合环6上的粘合剂的例子，可以使用一种环氧基粘合剂。这样能增加接合环6的高度，而该接合环6的高度定义到薄膜片2的探针表面的高度HT，所以也增加高度HT。结果，能防止发生薄膜片2埋置入卡保持器CHD中的问题。也就是，即使当卡保持器CHD变厚时，也可以使探针7与测试焊盘可靠地接触。

代替使用如上所示的装置，也可以采用这样的结构，其中将一个补充板SB附着到多层布线板1的中心部分，并且将薄膜片2附着到补充板SB，由此使多层布线板1的表面到薄膜片2的探针表面的高度HT增加，如图4所示。以与多层布线板1中的相同方式，在补充板SB中形成多个布线，并且进一步形成多个容纳部分(未示出)，以与这些布线的相应端部电接触。设置在多层布线板1中的这些容纳部分例如通过焊接，与设置在补充板SB中的容纳部分以对应关系电连接。代替焊接，也可以使用经由各向异性导电橡胶，将补充板SB压接到多层布线板1的装置，或用于形成由Cu(铜)板制成的突起部分，与多层布线板1和补充板SB的相应表面上的前述容纳部分电连接，并且将对应突起部分相互压接的装置。

在本实施例中，将每个形成有LCD(液晶显示器)驱动器的芯片表示为通过使用上述探针卡执行的探针测试(电测试)的示例性目标。图5是分成多个芯片(芯片区域)10的晶片WH的平面图。对分成芯片10的晶片WH，执行使用根据本实施例的探针卡的探针测试。图6表示在平面图中的每个芯片10及其在放大关系下的一部分。芯片10例如由单晶硅衬底组成，并且在其主表面上形成LCD驱动器电路。在芯片10的主表面的周围部分上排列与LCD驱动器电路电连接的大量焊盘(测试焊盘(第一电极))11和12。在图6中，沿芯片10的上部长边和两个短边排列的焊盘11用作输出端子，而沿芯片10的下部长边排列的焊盘12用作输入端子。因为LCD驱动器的输出端子的数目比其输入端子的数目大，所以沿芯片10的上部长边和两个短边的各自按两行排列焊盘11，以便邻近焊盘11之间的间隔最大化，并且按交替和交错形式，沿芯片10的上部长边和两个短边的各自，排列两行中一行和另一行的焊盘11。在第一实施例中，按邻近关系排列的焊盘11的间距LP例如约为68μm。在第一实施例中，各焊盘11都具有一个矩形平面形状。沿与芯片10的外周相交(正交)的方向延伸的各焊盘11的各长边的长度LA约为63μm，而沿芯片10的外周延伸的其各短边的长度LB约为34μm。因为按邻近关系排列的焊盘11的间距LP约为68μm，以及各焊盘11的各短边的长度LB约为34μm，所以邻近焊盘11之间的间隔变为约34μm。

焊盘11和12是凸点电极(突起电极)，例如由Au(金)制成，并且通过例如电解电镀、非电解电镀、汽相淀积或溅射的方法，在芯片10的输入/输出端子(接合焊盘)上形成。图7是各焊盘11的透视图。焊盘11的高度LC约为15μm。各焊盘12也具有大体上相同的高度。

通过使用半导体制造技术，在晶片的主表面所定义的大量芯片区域中，形成LCD驱动器电路(半导体集成电路)和输入/输出端子(接合焊盘)，通过上述方法在输入/输出端子上形成焊盘11，以及然后将晶片划片成各个分开的芯片区域，能制造上述芯片10。在第一实施例中，在晶片的划片之前对各芯片区域执行上述探针测试。假定在以下探针测试(使探针与焊盘11和12接触的步骤)的描述中，芯片10表示在晶片的划片之前的各个芯片区域。

图8是说明将前述芯片10的每一个与一个液晶面板连接的方法的主要部分截面图。如图8所示，液晶面板由一个玻璃衬底16、一个液晶层17和一个玻璃衬底18组成，在该玻璃衬底16的主表面上形成有像素电极14和15，该玻璃衬底18以与玻璃衬底16相对的关系布置，使液晶层17置于它们之间。第一实施例可以说明芯片10与液晶面板的连接，这通过使芯片10面向下接合来实现，以便焊盘11和12与这种液晶面板的玻璃衬底的像素电极14和15连接。

图9是表示在放大关系下上述薄膜片2的下表面的区域的一部分的主要部分平面图，其中形成有探针7。图10是沿图9中线B-B所取的主要部分截面图。图11是沿图9中线C-C所取的主要部分截面图。

上述各探针7是在薄膜片2中构图为六边形平面形状的金属膜21A和21B的一部分，并且对应于从薄膜片2的下表面以四棱锥体或截四棱锥体形式的金属膜21A和21B的突起部分。探针7布置在薄膜片2的主表面上，与前述芯片10上形成的焊盘11和12的位置对准。图9表示与焊盘11相对应的探针7的布置。在探针7中，探针7A对应于两行中靠近芯片10的外周的那一行(以后称为第一行)所排列的焊盘11，以及探针7B对应于两行中远离芯片10的外周的另一行(以后称为第二行)的焊盘11。探针7A中的一个与探针7B中最近位置处的那一个之间的距离，由图9中纸张表面的横向上的距离LX和其竖向上的距离LY各自定义。距离LX约为34μm，它是上述按邻近关系排列的焊盘11的间距LP的一半。在第一实施例中，距离LY约为93μm。

金属膜21A和21B由按升序分层相继堆叠的铑膜和镍膜组成。在金属膜21A和21B上方形成一个聚酰亚胺膜22，以及在聚酰亚胺膜22上形成与各个金属膜21电连接的布线(第二布线)23。布线23在聚酰亚胺膜22中形成的通孔24的底部与金属膜21A或21B接触。此外，在聚酰亚胺膜22和布线23上方形成一个聚酰亚胺膜25。

如上所述，金属膜21A和21B的一部分形成探针7A和7B，各探针7A和7B的形状为四棱锥体或截四棱锥体，同时在聚酰亚胺膜22中形成到达金属膜21A或21B的通孔24。因此，当形成有探针7A的包括通孔24的金属膜21A的2D图形，和形成有探针7B的包括通孔24的金属膜21B的2D图形按相同方向排列时，邻近金属膜21A和21B相互接触。结果，可能有问题，即不能从探针7A和7B得到独立输入和输出。为了防止这个问题，第一实施例使用一种通过将形成有探针7A的包括通孔24的金属膜21A的2D图形180°旋转得到的图形，作为形成有探针7B的包括通孔24的金属膜21B的2D图形。这样防止了其中排列探针7A和通孔24的金属膜21A的较宽2D区域，和其中排列探针7B和通孔24的金属膜21B的较宽2D区域，沿纸张表面的横向延伸的直线对准。因此，金属膜21A和21B的相应垂直锥形区域沿纸张表面的横向延伸的直线对准。结果，能防止邻近金属膜21A和21B相互接触的问题。即使当焊盘11以较窄间距排列时(见图6)，探针7A和7B也能布置在与其相对应的位置处。

虽然本实施例已经参考图6描述了按两行排列焊盘11的情况，但是如图12所示，也有按一行排列的芯片。如图13所示，通过使用薄膜片2，其中金属膜21A的较宽区域沿纸张表面的横向延伸的直线对准，能制备这样的芯片。在焊盘11这样按一行排列的情况下，沿芯片10的外周相交(正交)方向延伸的各长边的长度LA例如约为140μm，沿芯片10的外周延伸的各短边的长度LB例如约为19μm，按邻近关系排列的焊盘11的间距LP例如约为34μm，以及邻近焊盘11之间的间隔约为15μm，该长边约为图6所示的焊盘11的长边的两倍，以及沿短边方向的焊盘11的中心位置允许与图6所示的焊盘11的中心位置一致。结果，变得可以使用参考图9至图11所述的薄膜片2，并且因此，探针7A和7B在图14所示的位置POS1和POS2与焊盘11接触。

当焊盘11的数目较大时，有这样的情况，其中焊盘11按三行或更多行排列。图15是与按三行排列的焊盘11相对应的薄膜片2的主要部分平面图。图16是与按四行排列的焊盘11相对应的薄膜片2的主要部分平面图。如果芯片10为相同尺寸，则当焊盘11排列的行数较大时，参考图9所述的距离LX较小。结果，可能有问题，即包括金属膜21A和21B的金属膜相互接触。因此，通过将例如图9所示的金属膜21A的2D图形进行45°旋转，并且如图15和图16所示，对金属膜21A、21B、21C和21D各自使用结果得到的2D图形，变得可以防止金属膜21A、21B、21C和21D之间相互接触的问题。虽然这里已经就其中将图9所示的金属膜21A的2D图形进行45°旋转的例子给予了描述，但是旋转角度不限于45°。也可以使用其他旋转角度，只要它能防止金属膜21A、21B、21C和21D之间的相互接触。金属膜21C形成有与排列在芯片10的区域中的焊盘11相对应的探针7C，比其中排列与探针7B相对应的焊盘11的芯片10的区域靠内侧。金属膜21D形成有与排列在芯片10的区域中的焊盘11相对应的探针7D，比其中排列与探针7C相对应的焊盘11的芯片10的区域靠内侧。

图17是沿图16中线D-D所取的主要部分截面图。图18是沿图16中线E-E所取的主要部分截面图。如图16所示，当排列金属膜21A至21D，它们具有四行与焊盘11相对应的探针7A至7D时，变得难以形成从上层到相同布线层的各个金属膜21A至21D的电连接的各布线。这是因为由于上述距离LX的减小，可能发生金属膜21A至21D之间相互接触的问题，并且也可能发生与金属膜21A至21D电连接的布线之间相互接触的问题。为了呈现这些问题，如图17和图18所示，本实施例能说明来自于两个布线层的这些布线的形成(布线23和26)。注意在布线26和聚酰亚胺膜25上方已经形成一个聚酰亚胺膜27。下层的布线23在聚酰亚胺膜22中形成的通孔24的底部与金属膜21A或21C接触，而上层的布线26在聚酰亚胺膜22和25中形成的通孔28的底部与金属膜21B或21D接触。结果，变得可以使在相同布线层中的邻近布线23或26之间保持较大间隔，从而防止相邻布线23或26之间接触的问题。当焊盘11按五行或更多行排列，并且上述距离LX随与其相对应的探针的数目增加而减小时，通过形成更多个布线层，也可以使布线之间的间隔增加。

参考图19至图24，将共同地描述根据第一实施例的薄膜片2的结构及其制造步骤。图19至图24是在薄膜片2的制造步骤中的薄膜片2的主要部分截面图，它具有与按两行排列的焊盘11相对应的探针7A和7B(见图6)，并且以上已经参考图9至图11作了描述。在日本专利申请No.2003-75429、No.2003-371515、No.2003-372323和No.2004-115048，PCT申请No.PCT/JP2004/17160和No.PCT/JP2005/4344，以及日本专利申请No.2005-109350和No.2005-168112中，也描述了薄膜片的结构和制造步骤，以及与上述探针7(探针7A至7D)类似的探针的结构和制造步骤。

首先，如图19所示，制备一个由硅制成的并且具有约0.2mm至0.6mm厚度的晶片31，并通过热氧化在晶片31的两个表面的每一个上，都形成一个具有约0.5μm厚度的二氧化硅膜32。随后，通过使用光致抗蚀剂膜作为掩膜，对晶片31的主表面上的二氧化硅膜32进行蚀刻，使得在晶片31的主表面上的二氧化硅膜32中形成到达晶片31的开口。然后，通过使用一种强碱性水溶液(例如，氢氧化钾水溶液)，并且使用二氧化硅膜32的剩余部分作为掩膜，对晶片31进行各向异性蚀刻，使得在晶片32的主表面中形成孔33，各孔33的形状为四棱锥体或截四棱锥体，并且由(111)面所围绕。

其次，如图20所示，通过使用氢氟酸和氟化氨的混合溶液进行湿法蚀刻，除去在孔33的形成期间用作掩膜的二氧化硅膜32。随后，对晶片31执行热氧化工艺，从而在包括孔33的内部的晶片31的整个表面上方，形成一个具有约0.5μm厚度的二氧化硅膜34。然后，在包括孔33的内部的晶片31的整个表面上方，形成一个导电膜35。通过溅射或汽相淀积，相继地淀积一个具有约0.1μm厚度的铬膜和一个具有约1μm厚度的铜膜，可以形成该导电膜35。然后，在导电膜35上形成一个光致抗蚀剂膜，并且通过光刻技术除去与在随后步骤中要形成有金属膜21A和21B(见图9至图11)的区域相对应的光致抗蚀剂膜的部分，以便形成开口。

其次，通过使用导电膜35作为电极进行电解电镀，在光致抗蚀剂膜中各开口的底部出现的导电膜35上，相继地淀积一个高硬度导电膜37和一个导电膜38。第一实施例能说明将一个铑膜用作导电膜37，以及将一个镍膜用作导电膜38。通过至此所执行的步骤，能从导电膜37和38形成上述金属膜21A和21B。孔33中的导电膜37和38形成上述探针7A和7B。在随后步骤中除去导电膜35，这将在稍后描述。

在金属膜21A和21B的每一个中，当在随后步骤中形成上述探针7A和7B时，由铑膜形成的导电膜37形成表面，以便导电膜37与焊盘11直接接触。因此，对于导电膜37，优选地选择一种硬度高并且耐磨性优良的材料。因为导电膜37与焊盘11直接接触，所以当由探针7A和7B刮去的焊盘11的碎屑粘附到导电膜37时，除去碎屑的清洁步骤变得必要，并且可能发生延长探针测试步骤的问题。为了防止这点，对于导电膜优选地选择一种材料，使得组成焊盘11的材料不大可能粘附在这种材料上。因此，第一实施例选择了满足导电膜37的要求的铑膜。结果，能省略清洁步骤。

在除去用于形成金属膜21A和21B(导电膜37和38)的光致抗蚀剂膜之后，也形成聚酰亚胺膜22(也见图10和图11)，以覆盖金属膜21A和21B及导电膜35，如图21所示。随后，在聚酰亚胺膜22中形成到达金属膜21A或21B的前述通孔24。通过使用激光进行打孔工艺或通过使用铝膜作为掩膜进行干法蚀刻，能形成通孔24。

其次，如图22所示，在包括通孔24的内部的聚酰亚胺膜22上方形成一个导电膜42。通过溅射或汽相淀积，相继地淀积例如一个具有约0.1μm厚度的铬膜和一个具有约1μm厚度的铜膜，能形成该导电膜42。随后，在导电膜42上形成一个光致抗蚀剂膜，并且通过光刻技术构图，以便在光致抗蚀剂膜中形成到达导电膜42的开口。然后，通过在各开口中的导电膜42上进行电镀，形成一个导电膜43。作为导电膜43的例子，第一实施例可以表示一个铜膜或一个按升序分层相继淀积的铜膜和镍膜所组成的多层膜。

其次，除去光致抗蚀剂膜，并且然后通过使用导电膜43作为掩膜，对导电膜42进行蚀刻，以便形成由导电膜42和43组成的布线23。该布线23能在通孔24的底部与金属膜21A或21B电连接。

其次，如图23所示，在晶片31的主表面上形成上述聚酰亚胺膜25。随后，如图24所示，通过使用一种例如氢氟酸和氟化氨的混合溶液进行蚀刻，从那里除去在晶片31的背表面上的二氧化硅膜34。随后，通过使用一种强碱性水溶液(例如，氢氧化钾水溶液)进行蚀刻，除去作为用于形成薄膜片2的模制材料的晶片31。然后，通过蚀刻相继地除去二氧化硅膜34和导电膜35，由此制造根据第一实施例的薄膜片2。这里，通过使用一种氢氟酸和氟化氨的混合溶液，对二氧化硅膜34进行蚀刻。通过使用一种高锰酸钾水溶液，对导电膜35中包括的铬膜进行蚀刻，而通过使用一种碱性铜蚀刻溶液，对导电膜35中包括的铜膜进行蚀刻。通过至此执行的步骤，在探针7A和7B的每一个的表面，出现作为形成探针7A和7B的导电膜37(见图20)的铑膜。如上所述，将Au等作为探针7A和7B与其接触的焊盘11的材料，不大可能粘附在其表面上各形成有铑膜的探针7A和7B上。因为铑膜的硬度比Ni高，并且更耐氧化，所以能使接触电阻稳定。

根据需要，通过重复形成通孔24、布线23和聚酰亚胺膜25的步骤，能以更多层形成布线。

其次对当将薄膜片2附着到根据第一实施例的探针卡(见图1至图4)时的主要部分步骤给予描述。

首先，如图25所示，制备参考图3所述的按压工具9。按压工具9具有一个最终相对薄膜片2的主表面(第一主表面)，一个相对主表面的背表面(第一背表面)，和至少一个在其中形成并且在主表面与背表面之间贯穿的孔部分(第一孔部分)9A。第一实施例能说明一个例子，其中设置各具有约50μm直径的多个孔部分9A，使得其任何邻近两个之间具有约1mm至1.5mm的间隔。稍后将详细描述孔9A的功能。

其次，使按压工具9的主表面向上，并且在按压工具9的主表面上布置一个片状的具有约50μm厚度的弹性体(缓冲装置)45。弹性体45在大量探针7A和7B的尖端与焊盘11接触时，减小冲击，同时通过局部变形适应各个探针7A和7B的尖端的高度变化，并且从而通过将探针7A和7B的尖端部分均匀地挤进焊盘11中，使探针7A和7B与焊盘11之间实现接触，而与焊盘11的高度变化无关。

随后，在弹性体45上布置一个具有约12.5μm厚度的聚酰亚胺片(缓冲装置)46。这里，在聚酰亚胺片46下方的弹性体45通过静电吸引力吸附到按压工具9的主表面上，并且聚酰亚胺片46通过静电吸引力也吸附到弹性体45上。结果，即使当按压工具9倒置时，弹性体45和聚酰亚胺片46也不会从按压工具9脱落。

其次，在使按压工具9的主表面面对薄膜片2的背表面(与形成有探针7的主表面相对的表面)的情况下，在薄膜片2上布置按压工具9，而弹性体45和聚酰亚胺片46仍静电吸附在按压工具9上。这里，按压工具9接合到的区域与形成有探针7的主表面的区域相对应。

其后，将对其这样结合了按压工具9的薄膜片2附着到根据第一实施例的探针卡，并且然后进行调整。这里进行的调整包括在按压工具9的压力下，对薄膜片2从多层布线板1的表面的突出量(与从多层布线板1的表面到薄膜片2的探针表面的高度HT相对应(见图1))的调整，和探针7的相应尖端的对准(与对应焊盘11、12在平面上的垂直对准和水平对准)。

在根据第一实施例的探针卡完成其附着和调整之后，当在按压工具9的主表面上布置弹性体45时，在按压工具9与弹性体45之间可能会捕集了气泡KH，如图26所示。当这样的气泡KH捕集在按压工具9与弹性体45之间时，它们可能在探针测试期间的高温环境下热膨胀。因此，可能有一种情况，其中在探针测试期间，当按压工具9施加压力以使探针7A和7B与芯片10上的焊盘11和12接触时(见图6和图12)，气泡KH吸收该压力，并且探针7A和7B不能可靠地接触焊盘11和12。

为了防止这种情况，第一实施例在按压工具9中设置了上述的孔部分9A，并且从而允许从孔部分9A向探针卡的外部除去热膨胀的气泡KH。因为气泡KH在按压工具9与弹性体45之间流动，所以它们能从孔部分9A中的任何一个释放(见图26)。这样当由按压工具9施加压力时，能防止气泡KH吸收压力，并且使探针7A和7B与焊盘11和12可靠地接触。

即使当弹性体45和聚酰亚胺片46布置在按压工具9的主表面上时，气泡KH也可能捕集在其相应界面中。也可能有一种情况，其中即使当气泡KH已经这样捕集时，气泡KH在探针测试期间的高温气氛中膨胀，以吸收由按压工具9施加的压力，并且探针7(7A，7B)不能可靠地接触焊盘11和12。

为了防止这种情况，第一实施例在将弹性体45和聚酰亚胺片46布置在按压工具9的主表面上之前，预先在弹性体45和聚酰亚胺片46各自中形成各具有约50μm至150μm直径的孔部分(第二孔部分)THL(见图27和图28)，使得它们在其顶表面与背表面之间贯穿。例如通过打孔能形成孔部分THL。通过这样形成孔部分THL，即使当气泡KH捕集在弹性体45和聚酰亚胺片46的相应界面中时，也能使气泡KH从孔部分THL除去。换句话说，变得可以在探针测试期间使探针7(7A，7B)与焊盘11和12可靠地接触。因为气泡KH的移动是流动的，所以孔部分THL的数目、其孔径、其在平面中的孔位置等不必对弹性体45和聚酰亚胺片46各自都相同。也可以仅在弹性体45中形成孔部分THL。

也可以在薄膜片2中设置与上述孔部分THL类似的孔部分(第三孔部分)。在这种情况下，形成孔部分，以避免形成有探针7(7A，7B)、金属膜21A和21B及布线23的部分。例如通过使用激光进行处理，能与上述孔部分THL同时地形成薄膜片2中的孔部分。也就是，如参考图25所述的那样，通过将弹性体45和聚酰亚胺片46静电吸附到按压工具9的方法，不在薄膜片2上布置弹性体45和聚酰亚胺片46。代替地，在薄膜片2的背表面上顺次布置聚酰亚胺片46和弹性体45，并且通过使用激光在薄膜片2、弹性体45和聚酰亚胺片46中打开孔部分THL之后(见图29)，在弹性体45上布置按压工具9(见图30)。通过这样也在薄膜片2中形成孔部分THL，变得可以使气泡KH也从薄膜片2中的孔部分THL除去(见图31)。

这里将在以下对薄膜片2、聚酰亚胺片46和弹性体45中形成的孔部分THL的位置给予描述。上述图27中虚线框所指示的区域是与芯片10的外部形状相对应的区域10A。对准标记AM用于探针卡的组装期间的对准和探针测试期间与芯片10的对准。如上所述，形成孔部分THL，以避免形成有探针7(7A，7B)、金属膜21A和21B及布线23的部分。因为探针7(7A，7B)、金属膜21A和21B及布线23在从图27中G1(纸张表面的横向)和G2(纸张表面的纵向)指示的区域10A的外端部延伸的部分中形成，所以孔部分THL在比G1和G2指示的区域靠内侧的部分中形成。第一实施例能说明一个例子，其中当沿纸张表面的横向的两个对准标记AM之间的距离假定为X1时，在两个对准标记AM之间以X1/12、X1/6、X1/6、X1/6、X1/6、X1/6和X1/12的间隔安置孔部分THL。也可以在区域10A的中心安置一个孔部分(第二孔部分)THLC，它具有比其他孔部分THL各自的直径更大的直径。

虽然第一实施例能说明一个例子，其中孔部分THL按与以下情况中相同的2D布局来形成，即，即使在通过上述打孔在弹性体45和聚酰亚胺片46中形成孔部分THL的情况下，也执行使用激光的处理，但是并不限于该2D布局。

也可以将前述通过打孔形成孔部分THL的步骤与使用激光形成孔部分THL的步骤进行组合。特别地，通过打孔在弹性体45和聚酰亚胺片46中形成孔部分THL，而通过使用激光在薄膜片2中形成孔部分THL。可选择地，也可以仅在弹性体45中通过打孔形成孔部分THL，并且通过使用激光在薄膜片2和聚酰亚胺片46中形成孔部分THL。当组合执行形成孔部分THL的步骤时，孔部分THL的数目、其孔径、其平面内的孔位置等不必对薄膜片2、弹性体45和聚酰亚胺片46各自都相同，因为气泡KH的移动是沿各界面流动的。

当在薄膜片2、弹性体45和聚酰亚胺片46各自中设置孔部分THL时，可以省略在按压工具9中设置孔部分9A。由这样结构，也可得到与在按压工具9中设置孔部分9A时所得到的相同效果。

如图32所示，在与弹性体45、聚酰亚胺片46和薄膜片2相对的按压工具9的主表面的整个外周(第一外周)周围，通过对尖缘部分执行倒角工艺，也可以形成一个倒角部分9B。在这种情况下，将弹性体45和聚酰亚胺片46各自的2D尺寸调整为小于按压工具9的尺寸。图32表示当倒角部分9B的表面平坦时的主要部分截面。在没有执行这样的倒角工艺的情况下，应力集中在弹性体45、聚酰亚胺片46和薄膜片2各自的相应部分上，作为通过按压工具9按压的结果，它们与按压工具9的主表面的外周尖缘部分直接或间接接触。在第一实施例中，通过执行上述倒角工艺，能减小这样的应力集中。结果，变得可以在倒角部分9B下方通过它们之间的各个界面(第一接触表面，第二接触表面)，从按压工具9、弹性体45和聚酰亚胺片46的相应侧表面(第二外周部分，第三外周部分)除去上述气泡KH。

也可以在形成有倒角部分9B的按压工具9的主表面的外周内形成至少一个沟槽部分9C(也见图33)。图33是形成有沟槽部分9C的按压工具9的主表面的平面图。图32中的按压工具9的截面对应于沿图33中线F-F所取的截面。在这样的沟槽部分9C下方，能进一步防止应力集中在弹性体45、聚酰亚胺片46和薄膜片2上。换句话说，在沟槽部分9C下方能更有效地除去上述的气泡KH。

即使当不形成孔部分9A、THL和THLC中的至少一个时，倒角部分9B或沟槽部分9C的形成也允许在倒角部分9B或沟槽部分9C下方，通过它们之间的各界面，从按压工具9、弹性体45和聚酰亚胺片46的侧表面各自除去气泡KH，尽管除去气泡所达到的效果程度不同。

虽然图32表示具有平坦表面的倒角部分9B，但是如图34所示，倒角部分9B也可以具有弯曲(圆锥)表面。

实施例2

与第一实施例中说明的薄膜片2在其中形成有单布线层的情况(例如，见图24)相比，根据本发明的第二实施例的薄膜片2具有多个布线层。

图35是根据第二实施例的薄膜片2的主要部分截面图。如图35所示，根据第二实施例的薄膜片2具有一种多层布线结构，其中在布线23和聚酰亚胺膜25上方形成布线23A和聚酰亚胺膜25A。布线23A与在聚酰亚胺膜25中形成的通孔24A内的布线23连接。虽然图35是说明其中形成两个布线层的情况，但是也可以形成更多个布线层。

在第二实施例中，使布线密度(布线至布线间隔)特别在薄膜片2中的探针7的附近均匀。图36表示在薄膜片2中形成有布线23或布线23A的布线层的主要部分2D布局。在图36中，由点划线框所包围的区域对应于作为测试目标的芯片10的外形。例如，在点划线框所包围的区域中形成与探针7电连接的布线23或23A。图36说明通过与作为测试目标的晶片WH(见图5)的一次接触，使探针卡上形成的探针7与两个芯片10(见图6和图12)相接触时的布局。在这种情况下，该两个芯片区域10沿其相应对角线延伸的方向相互邻接。在与点划线框所包围的区域邻近的区域中，不与探针7电连接的布线(第三布线)23B以与排列布线23或23A的密度相等的密度排列。这种布线23B能从其中同时形成布线23或23A的相同布线层形成。通过排列这样的布线23B，变得可以使布线密度特别在薄膜片2中的探针7的附近均匀，并且使薄膜片2的刚性均匀。这样能防止在探针测试期间由于温度变化带来的应力的局部集中，并且从而防止探针7的尖端的不等高度的问题。结果，所有探针7在探针测试期间能与对应焊盘11和12可靠地接触(见图6和图12)。

在如图37所示省略布线23B的设置的情况下，在探针7附近的布线密度和刚性不等。结果，在探针测试期间由于温度变化引起，在薄膜片2中可能发生局部应力集中的问题，并且因此，也可能发生探针7的尖端的不等高度的问题。

即使在图36中的点划线框所包围的区域中，也可以布置不与探针7电连接的布线。图38表示在探针7附近包括布线23的第一层中的布线的示意2D布局的主要部分。图39以放大关系表示图38的2D布局的主要部分。图40表示在与图39相对应的位置处，包括布线23A的第二层中的布线的2D布局。图41是图39和图40所示的2D布局的组合。图38中点划线框所包围的区域是与作为测试目标的芯片10的外形相对应的区域10A。

如图38所示，第二实施例在布线23之间的间隔较宽的部分中(布线23的布线密度较低)和在没有布置布线23的区域10A中，布置不与探针7(7A，7B)电连接的布线(第三布线)23C。在没有布置这样的布线23C的情况下，其中没有布置布线23和23C的薄膜片2的部分变薄，并且可能发生使探针7关于焊盘11和12的接触特性退化的问题。然而，因为第二实施例布置了布线23C，所以能防止薄膜片2的不等厚度，并且也能防止探针7关于焊盘11和12的接触特性退化。

另外，在比布线23和23C靠内侧的区域10A的部分中，和在布线23之间的间隔较宽(布线的布线密度较低)的区域10A外部的部分中，也布置不与探针7电连接的布线(第三布线)23D。在不布置这样的布线23D的情况下，其中不布置布线23、23C和23D的薄膜片2的各部分的刚性降低，因此在探针测试期间由于温度变化引起薄膜片2中发生局部应力集中。结果，可能发生探针7的尖端的不等高度的问题。然而，因为第二实施例布置了布线23D，所以能使薄膜片2的刚性均匀。这样能防止在探针测试期间由于温度变化引起薄膜片2中的局部应力集中，并且能防止探针7关于焊盘11和12的接触特性退化。

如图39至图41所示，根据第一层中的布线23、23C和23D的布局，形成包括布线23B的第二层中的布线的布局。在图39至图41中，布线23C和23D用45°阴影线表示，以及布线23E用135°阴影线表示，因此在布线23C和23D及布线23E重叠的部分中，45°阴影线和135°阴影线重叠。此时，当在下层与布线23、23C和23D相对应的位置处没有布置布线23B时，在与布线23、23C和23D相对应的位置处布置不与探针7电连接的布线(第三布线)23E。结果，变得可以也使第二层中的包括布线23B和23E的布线之间的间隔(布线密度)均匀。也就是，因为形成布线图形，使得薄膜片2在第二布线层中也不局部变薄，并且使得薄膜片2的刚性均匀，所以即使当在薄膜片2中形成多个布线层时，也能防止探针7关于焊盘11和12的接触特性退化。即使当在薄膜片2中形成更多个布线层时，通过关于布线23B和23E形成相同的布线图形，也能防止探针7关于焊盘11和12的接触特性退化。

当探针7(7A，7B)的尖端的相应高度之间有差异，并且在探针测试期间不是所有探针7都能接触焊盘11和12时，通过对探针卡增加过压量，可以使所有探针7与焊盘11和12接触。然而，增加过压量使探针7强加于芯片10上的负载增加，并且可能引起芯片10中形成的电路和元件的损坏。为了防止这样问题，第二实施例能说明这样的结构，其中在薄膜片2中在探针7(7A，7B)及其邻近区域PA上方仅布置一个布线层(布线23)，而在其中另外区域SA中布置多个布线层(布线23，23A)，如图42所示。这样允许薄膜片2的刚性在区域PA中比在另外区域SA中低。结果，变得即使在低负载下，即在低过压量下，也可以使所有探针7与焊盘11和12接触，并且从而防止在探针测试期间在芯片10中形成的电路和元件的损坏。

如上参考图36所述，在第二实施例中，通过与探针(7A，7B)的一次接触而经受探针测试的两个芯片区域10(与薄膜片2的区域10A相对应)，沿其相应对角线延伸的方向相互邻接。因此，如图43所示，从沿其相应对角线延伸的方向邻接的两个区域10A引出的布线23的延伸方向不相交。因而，根据第二实施例，形成第一布线层的布线23即使在区域10外部，也允许不与其他布线23相交而延伸。这样能增加引出布线23(布置布局)的灵活性。结果，能形成一个布线布局，而不使图42所示的区域PA内的布线层数增加到两层或更多。因此，能将薄膜片2的刚性调整为在区域PA内比在另外区域SA内低(见图42)。

在薄膜片2中不形成第一实施例所述的孔部分THL和THLC(见图27和图31)的情况下，在区域10A内(见图43)也能增加引出布线23(布置布局)的灵活性。另一方面，在形成孔部分THL和THLC的情况下，应该形成一个布线布局，使得引出布线23而避免孔部分THL和THLC。结果，区域10A内引出布线23(布置布局)的灵活性降低，并且变得难以广阔地引出布线23(见图44)。因而，在薄膜片2中不形成孔部分THL和THLC的情况下，可以容易地形成以上参考图43所述的布线23的布置布局，其中布线23的延伸方向不相交。

在布线23中，在探针测试期间，与电源系统中的焊盘11或12接触的探针7所电连接的布线23F，允许比另外布线23所允许流过的电流更大的电流流过，因此形成布线23F，比另外布线23具有更大的宽度。结果，薄膜片2的刚性在其形成有布线23F的区域中较高，并且可能发生一种情况，其中布置在布线23F下方并且与其电连接的探针7在探针测试期间不能与对应焊盘11或12接触。为了防止这种情况，第二实施例调整布置在探针7上方及其附近区域23P内的布线23F的部分的宽度，使得它等于其他布线23各自的宽度。这样允许区域23P内的薄膜片2的刚性等于其中布置其他布线23的区域中的刚性，同时抑制布线23F的电阻值的增加。结果，即使布置在布线23F下方并且与其电连接的探针7在探针测试期间也能与对应焊盘11或12可靠地接触。

实施例3

图46至图48是说明根据本发明的第三实施例的薄膜片2的制造步骤和结构的主要部分截面图。

根据第三实施例的薄膜片2的制造步骤直到参考图19至图23所述的步骤，都与根据第一实施例的那些相同。其后，如图46所示，将一个金属片(第二片)47固定到聚酰亚胺膜25的上表面(与形成有探针7A和7B的主表面(第二主表面)相对的背表面(第二背表面))。对于金属片47，选择一种材料，它具有与硅制成的晶片31的线性膨胀系数接近的较低线性膨胀系数。例如，第三实施例能表示42合金(含有42％镍和58％铁并且具有4ppm/℃的线性膨胀系数的合金)或不胀钢(含有36％镍和64％铁并且具有1.5ppm/℃的线性膨胀系数的合金)。代替使用金属片47，也可以形成一个由与组成晶片31的相同材料制成的硅膜。否则，也可以使用一种具有与硅相同的线性膨胀系数的材料，例如镍钴合金或陶瓷和树脂的混合材料。通过在晶片31的主表面上与其对准地叠置金属片47，并且在比聚酰亚胺膜25的玻璃转变点温度低的温度下执行加热，同时在约10kgf/cm²至200kgf/cm²下施加压力，以将金属片47热压接合到晶片31，可以实现金属片47的固定。

通过使用聚酰亚胺膜来固定金属片47，能增加要形成的薄膜片2的强度。通过固定金属片47，能使探针测试期间由于温度引起的薄膜片2和作为测试目标的晶片WH(见图5)的膨胀或收缩量均匀。结果，变得可以防止探针7A和7B与对应焊盘11之间的相对位移(见图6和图12)。换句话说，变得可以使探针7A和7B与对应焊盘11之间的电接触恒定地保持，而与探针测试期间的温度无关。也变得可以在各种情况下允许薄膜片2和作为测试目标的晶片WH相互之间高精度定位。

其次，通过将由光刻技术所构图的光致抗蚀剂膜用作掩膜，对金属片47进行蚀刻，以便在探针7A和7B上方的金属片47中形成开口47A。在第三实施例中，该蚀刻可以是使用氯化铁溶液的喷雾蚀刻。

如图47所示，在除去上述光致抗蚀剂膜之后，在每个开口47A中形成一个弹性体48。这里，形成弹性体48，使得其从开口47A向上突出预定量。作为形成弹性体48的一种示例性方法，第三实施例能表示一种通过印刷涂覆(print coating)或分配涂覆(dispensercoating)将弹性树脂施加到开口47A中的方法，或一种布置硅片的方法。弹性体48减小大量探针7A和7B的尖端与焊盘11接触时的冲击，同时通过局部变形适应各个探针7A和7B的尖端的高度的变化，并且从而通过将探针7A和7B的尖端部分均匀地挤进焊盘11中，实现探针7A和7B与焊盘11之间的接触，而与焊盘11的高度的变化无关。

其后，通过在第一实施例中参考图24所述的步骤，制造根据第三实施例的薄膜片2(见图48)。

当把通过上述工艺步骤制造的根据第三实施例的薄膜片2附着到探针卡时，省略第一实施例所使用的弹性体45和聚酰亚胺片46的形成。除薄膜片2外，组成探针卡的部件的构成和结构与第一实施例中的相同。

当把根据第三实施例的薄膜片2附着到探针卡时，作为组成薄膜片2的部件之一的弹性体48与按压工具9接触。结果，在金属片47与按压工具9之间形成一个间隙。因为这样形成间隙，在探针测试期间由于温度变化引起对金属片47施加应力，因此使金属片47翘曲。金属片47的翘曲必然伴有薄膜片2的翘曲，并且会发生探针7(7A，7B)不能与芯片10(见图6和图12)的焊盘11(见图6和图12)可靠接触的问题。

为了防止这个问题，第三实施例在其中以大规模形成上述间隙的部分处，即在金属片47占据平面图中较大面积的位置处，布置一个具有圆形平面形状的弹性体48A。弹性体48A能在与弹性体48相同的工艺步骤中形成。弹性体48A的图形不限于圆形平面形状。例如，弹性体48A的图形也可以是平面图中的矩形。图49表示弹性体48和48A的2D图形。布置弹性体48A的位置例如可以定位在根据第一实施例的图27所示的区域10A中，特别在区域10A的中心附近。通过这样布置弹性体48A，弹性体48A支持间隙内的金属片47，因此变得可以防止在探针测试期间由于温度变化引起的金属片47的翘曲。这样允许探针7(7A，7B)在探针测试期间与芯片10的焊盘11可靠地接触。

因为弹性体48的2D图形一般是矩形，所以应力集中在一般矩形图形的各角部。这样可能引起金属片47的不希望的翘曲。为了防止这点，第三实施例能说明一个例子，其中在各角部也布置与弹性体48A类似的弹性体48B。结果，可以防止金属片47的翘曲。

如图50所示，也可以布置多个前述弹性体48A和48B。结果，与使用图49所示的布置图形的情况相比，能更有效地防止金属片47的翘曲。

同样从前述第三实施例，可得到在第一和第二实施例中所得到的相同效果。

虽然已经参考其实施例如此具体地描述了本发明人所实现的本发明，但是本发明不限于此。将会理解到，在不脱离本发明的精神的情况下，可以对本发明做出各种改变和修改。

根据本发明的半导体集成电路器件的制造方法可广泛地应用于半导体集成电路器件的制造工艺步骤中的探针测试步骤。

Claims

1.一种半导体集成电路器件的制造方法，包括以下步骤：

(a)制备分成多个芯片区域的半导体晶片，在所述芯片区域中形成各个半导体集成电路，所述半导体晶片具有多个第一电极，所述第一电极形成在所述半导体晶片的主表面上方并且与所述半导体集成电路电连接；

(b)制备第一卡，所述第一卡包括：第一布线板，具有在其中形成的第一布线；第一片，具有在其上方形成以与所述第一电极接触的多个接触端子，以及具有在其中形成的且与所述接触端子和所述第一布线电连接的多个第二布线，所述第一片由所述第一布线板保持，使得所述接触端子的相应尖端与所述半导体晶片的所述主表面相对；和按压机构，具有与所述第一片相对的第一主表面，具有与所述第一主表面相对的第一背表面，以及具有在其中形成的且从所述第一主表面到所述第一背表面贯穿的至少一个第一孔部分，所述按压机构从其背表面侧对形成有所述接触端子的所述第一片的第一区域进行按压；以及

(c)通过使所述接触端子的所述尖端与所述第一电极接触，执行所述半导体集成电路的电测试。

2.根据权利要求1的制造方法，其中在所述第一片与所述按压机构之间布置缓冲装置，用于适应所述接触端子的所述相应尖端之间的高度差，以及适应所述第一电极的相应表面之间的高度差。

3.根据权利要求2的制造方法，

其中所述按压机构的所述第一主表面包括第一外周部分，处理所述第一外周部分以防止应力集中在所述第一外周部分上，

其中从所述缓冲装置与所述按压装置之间的第一接触表面的第二外周部分，和所述第一孔部分中的至少一个，除去所述缓冲装置与所述按压装置之间的气泡，以及

其中从所述第一片与所述缓冲装置之间的第二接触表面的第三外周部分，除去所述第一片与所述缓冲装置之间的气泡。

4.根据权利要求3的制造方法，

其中所述缓冲装置具有至少一个第二孔部分，所述第二孔部分在所述缓冲装置中形成并且在其主表面与背表面之间贯穿，以及

其中从包括所述第二孔部分和所述第三外周部分的通路中的至少一个，除去所述第一片与所述缓冲装置之间的所述气泡。

5.根据权利要求4的制造方法，其中在组装所述第一卡之前，通过打孔预先形成所述第二孔部分。

6.根据权利要求2的制造方法，其中以一种防止应力局部集中在所述第一片上的布局，形成所述第二布线。

7.根据权利要求6的制造方法，其中在所述第一片中以均匀粗度或密度设置所述第二布线。

8.根据权利要求7的制造方法，其中在所述第一片中，所述第二布线具有相等宽度、相等层数及其之间的相等间隔。

9.根据权利要求6的制造方法，其中在所述第一片中形成至少一个第三布线，所述第三布线在其中设置所述第二布线的相同布线层中，不与所述接触端子中的任何一个电连接。

10.根据权利要求1的制造方法，

其中所述第一片具有至少一个第三孔部分，所述第三孔部分在所述第一片中形成并且在其主表面与背表面之间贯穿，以及

其中从所述第一孔部分和所述第三孔部分中的至少任何一个，除去所述第一片与所述按压机构之间的气泡。

11.根据权利要求10的制造方法，其中在所述第一片与所述按压机构之间布置缓冲装置，用于适应所述接触端子的所述相应尖端之间的高度差，和所述第一电极的相应表面之间的高度差。

12.根据权利要求11的制造方法，

其中在组装所述第一卡之前，通过打孔预先形成所述第二孔部分。

13.根据权利要求11的制造方法，

其中形成所述第二孔部分的步骤包括以下步骤：

(b1)在组装所述第一卡之前，使所述第一片和所述缓冲装置相互接合；以及

(b2)在所述步骤(b1)之后，同时形成所述第二和第三孔部分。

14.根据权利要求13的制造方法，其中通过激光处理形成所述第二和第三孔部分。

15.根据权利要求13的制造方法，

其中在形成所述第二和第三孔部分之后，组装所述第一卡，以及

其中在组装所述第一卡之后，使所述接触端子调整其相应位置。

16.根据权利要求10的制造方法，

其中所述缓冲装置具有至少一个第二孔部分，所述第二孔部分在所述缓冲装置中形成并且在其主表面与背表面之间贯穿，

其中所述按压机构的所述第一主表面包括第一外周部分，处理所述外周部分以防止应力集中在所述外周部分上，

其中从所述缓冲装置与所述按压机构之间的第一接触表面的第二外周部分，除去所述缓冲装置与所述按压机构之间的气泡，以及

17.一种半导体集成电路器件的制造方法，包括以下步骤：

(a)制备分成多个芯片区域的半导体晶片，在所述芯片区域中形成各个半导体集成电路，所述半导体晶片具有多个第一电极，所述第一电极在所述半导体晶片的主表面上方形成并且与所述半导体集成电路电连接；

(b)制备第一卡，所述第一卡包括：第一布线板，具有在其中形成的第一布线；第一片，具有在其上方形成以与所述第一电极接触的多个接触端子，以及具有在其中形成的并且与所述接触端子和所述第一布线电连接的多个第二布线，所述第一片由所述第一布线板保持，使得所述接触端子的相应尖端与所述半导体晶片的所述主表面相对；和按压机构，具有第一主表面以及具有与所述第一主表面相对的第一背表面，所述第一主表面与所述第一片相对并且包括第一外周部分，处理所述第一外周部分以防止应力集中在所述第一外周部分上，所述按压机构从其背表面侧对形成有所述接触端子的所述第一片的第一区域进行按压；以及

(c)通过使所述接触端子的所述尖端与所述第一电极接触，执行所述半导体集成电路的电测试，

其中从所述按压机构的所述第一主表面的所述外周部分，除去所述第一片与所述按压机构之间的气泡。

18.一种半导体集成电路器件的制造方法，包括以下步骤：

(b)制备第一卡，所述第一卡包括：第一布线板，具有在其中形成的第一布线；第一片，具有在其上方形成以与所述第一电极接触的多个接触端子，以及具有在其中形成的且与所述接触端子和所述第一布线电连接的多个第二布线，所述第一片由所述第一布线板保持，使得所述接触端子的相应尖端与所述半导体晶片的所述主表面相对；和按压机构，具有与所述第一片相对的第一主表面，以及具有与所述第一主表面相对的第一背表面，所述按压机构从其背表面侧对形成有所述接触端子的所述第一片的第一区域进行按压；以及

其中在所述第一片的所述接触端子附近，以均匀粗度或密度设置所述第二布线。

19.根据权利要求18的半导体集成电路器件的制造方法，其中在所述第一片中的所述接触端子附近，所述第二布线具有相等宽度、相等层数及其之间相等的间隔。

20.根据权利要求18的制造方法，其中在所述第一片中的所述接触端子附近，形成至少一个第三布线，所述第三布线在其中设置所述第二布线的相同布线层中，不与所述接触端子中的任何一个电连接。

21.一种半导体集成电路器件的制造方法，包括以下步骤：

其中从所述接触端子引出的所述第二布线在平面图中向所述第一区域的外部延伸，并且在所述接触端子附近布置在一层中。

22.根据权利要求21的制造方法，

其中在步骤(c)，所述接触端子与在所述芯片区域的两个中所布置的所述第一电极接触，以及

其中所述两个芯片区域具有相应的矩形平面形状，并且沿其各自相应对角线延伸的方向相互邻接。

23.一种半导体集成电路器件的制造方法，包括以下步骤：

(b)制备第一卡，所述第一卡包括：第一布线板，具有在其中形成的第一布线；第一片，具有在第二主表面上方形成以与所述第一电极接触的多个接触端子，具有在其中形成的且与所述接触端子和所述第一布线电连接的多个第二布线，具有第二片，所述第二片具有与所述半导体晶片大体上相同的线性膨胀系数并且接合到与形成有所述接触端子的所述第二主表面相对的第二背表面，以及具有弹性部件，布置成填充在所述第二片中设置的开口中，所述第一片由所述第一布线板保持，使得所述接触端子的相应尖端与所述半导体晶片的所述主表面相对；和按压机构，具有与所述第一片相对的第一主表面，以及具有与所述第一主表面相对的第一背表面，所述按压机构从其背表面侧对形成有所述接触端子的所述第一片的第一区域进行按压；以及

其中将所述弹性部件布置在防止由于温度变化引起所述第一片变形的位置处。

24.根据权利要求23的制造方法，其中将所述弹性部件布置在所述第一区域中。

25.根据权利要求24的制造方法，其中将所述弹性部件布置在所述第一区域的中心处。

26.根据权利要求24的制造方法，

其中所述第一区域具有矩形平面形状，以及

其中将多个所述弹性部件布置在所述第一区域的各个角部处。