[go: up one dir, main page]

CN1112724C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1112724C
CN1112724C CN96122604A CN96122604A CN1112724C CN 1112724 C CN1112724 C CN 1112724C CN 96122604 A CN96122604 A CN 96122604A CN 96122604 A CN96122604 A CN 96122604A CN 1112724 C CN1112724 C CN 1112724C
Authority
CN
China
Prior art keywords
electrode
semiconductor device
chip
substrate
tab
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96122604A
Other languages
English (en)
Other versions
CN1157481A (zh
Inventor
山世见之
小林正夫
柴田润
马场伸治
渡边正树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1157481A publication Critical patent/CN1157481A/zh
Application granted granted Critical
Publication of CN1112724C publication Critical patent/CN1112724C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10W72/071
    • H10W74/01
    • H10W70/453
    • H10W72/077
    • H10W72/20
    • H10W74/114
    • H10W74/121
    • H10W99/00
    • H10W70/681
    • H10W72/07251
    • H10W72/251
    • H10W72/701
    • H10W72/853
    • H10W74/00
    • H10W74/142

Landscapes

  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了散热性质与电性质有了改进的适用于具有一批电极的半导体器件及其制造方法。使上面形成有隆起部的半导体晶片的表面与上面形成有焊盘的电路基片相互面对。由聚酰亚胺带与TAB引线组成TAB带。隆起部与焊盘通过扁平的TAB带相互电连。焊盘通过电路基片中的互连线与内部连接电极电连。从隆起部延伸到焊盘的TAB引线的长度减小,因而使通过TAB引线的信号能改进电特性。TAB带的应用可使此半导体器件适用于具有多个隆起部的半导体晶片。

Description

半导体器件及其制造方法
本发明涉及一种半导体器件及其制造方法。具体地说,本发明涉及一种包括有集成电路封装的且散热性质与电性质有了改进的半导体器件,以及这种半导体器件的制造方法。
图35示明了一种称作为OMPAC(模制塑料焊点阵列载体)的常规的半导体器件。在图35中,标号1指包括形成在自身表面(图35中的上表面)上的集成电路的半导体芯片;标号3指有一个表面与上述半导体芯片表面相反一面相连的电路基片;标号4指形成在电路基片3上述相反面上的外连接电极;标号40指用在半导体芯片1上述表面上与电路基片3上形成的电极(未示明)之间电连接的引线;标号8指围绕半导体芯片1来保护半导体器件的密封树脂(模制件)。电路基片3中的信号线(未示明)在引线40与外连接电极4之间确立电连接。
具上述结构的常规半导体器件存在下述一些问题。引线40的应用会影响通过此引线的信号的电特性。此外,由于不易用小的间距来结合引线,这种常规的半导体器件就很难的用到具有一批电极的半导体芯片1上。此外,还会使产生了热的半导体芯片1散热性质不良。
根据本发明第一方面,给出了一种半导体器件,它包括:芯片,在它的表面上形成有第一电极;基片,在它的表面上形成有第二电极;以及用来在上述第一电极与第二电极间建立电连接的TAB(载带自动键合)带,此芯片的表面同基片的表面成面对面关系,而TAB带只设置于芯片表面和基片表面之间。
根据本发明的第二方面,这种半导体器件最好包括与芯片相连,由散热性质良好的材料制成的散热器。
根据本发明的第三方面,这种半导体器件最好还包括外电极,此外电极形成在上述基片反面上不正好在第二电极与TAB带连接点下的位置上,并且同第二电极电连接。
根据本发明的第四方面,这种半导体器件最好还包括接地的用来使TAB带起到微带线(micro strip line)作用的元件。
根据本发明的第五方面,这种半导体器件最好还包括:形成在基片中并同第二电极相连的信号线;以及一接地的用来使第二电极和信号线起到微带线作用的元件。
根据本发明的第六方面,这种半导体器件最好还包括:形成在基片中并用第二电极相连的信号线;以及一接地的用来使第二电极和信号线起到共面带状线(coplanar strip line)作用的元件。
根据本发明的第七方面,上述元件最好包括在TAB带中。
根据本发明的第八方面,上述元件最好是形成在基片的表面上。
根据本发明的第九方面,这种半导体器件最好还包括:形成在基片上且与第二电极相连的信号线;以及一接地的用来使第二电极和信号线起到微带线或共面带状线作用的元件,此元件则设置在TAB带与信号线间。
根据本发明的第十方面,这种半导体器件最好还包括形成于芯片下的基片表面内,从基片表面上开挖出的腔;以及形成在芯片表面上的第四电极和与此第四电极电连接的第三电极。
根据本发明的第十一方面,这种半导体器件最好还包括:形成于芯片之下的基片表面上的第三电极;形成于芯片表面上的第四电极;以及用来在第三电极与第四电极间建立电连接的导电树脂。
根据本发明的第十二方面,这种半导体器件最好还包括:形成于芯片之下的基片的表面上的第三电极,以及在第一电极与第三电极间建立电连接的TAB带。
根据本发明的第十三方面,最好是,上述第一电极包括形成于芯片之内的电极和形成于芯片之外的电极;上述第二电极则形成在基片表面上不在芯片下的位置,而所述形成于芯片之外的电极与第二电极则相互由TAB带电连接,芯片内部形成的电极与第三电极相互由TAB带电连接。
根据本发明的第十四方面,这种半导体器件最好还包括只同芯片与TAB带接触用来固定它们的树脂。
根据本发明的第十五方面,这种半导体器件最好还包括:从基片表面穿到它在芯片之下的反面的通孔;以及形成在基片与芯片间的树脂。
依据本发明的第十六方面,给出了一种半导体器件,它包括:基片,具有从其一个表面到反面的通孔;以及设于此通孔中的芯片,此芯片与一个用来安装此半导体器件的系统在进行这种安装时进行接触。
依据本发明的第十七方面,这种半导体器件最好还包括一种元件,这种元件由导热材料制成,形成在芯片与上述系统具有最高温度的接触面中至少一部分之上,元件本身与前述系统接触。
依据本发明的第十八方面,给出了制造半导体器件的方法,包括下述步骤:提供具有电极的芯片;提供TAB带使此电极与TAB带连接;形成与芯片和TAB带接触的树脂。
依据本发明的第十九方面,给出了制造半导体器件的方法,包括下述步骤:提供具有电极的芯片;提供基片,其中有从它的一个表面穿到它的反面的通孔,以使芯片与基片连接并在芯片与基片之间形成空隙;通过此通孔从外面向上述空隙内注入树脂来保护半导体器件。
根据本发明的第二十方面,给出了制造半导体器件的方法,包括下述步骤:提供具有电极的芯片;提供基片,其中有从它的一个表面穿到它反面的通孔,以使芯片与基片连接并在芯片与基片之间形成空隙;在基片上形成用来保护半导体器件的树脂同时经上述通孔将空气从所述空隙中排出。
根据本发明的上述第一方面,从第一电极延伸到第二电极的TAB带的长度可以减小,因而可以改进通过TAB带的信号的电特性。
根据本发明的上述第二方面,这种半导体器件的散热性质得到了改善。
根据本发明的上述第三方面,可以减少在将TAB带连接到第二电极上时对基片的伤害。
根据本发明的上述第四方面,通过TAB带可以实现优质的信号传输。
根据本发明的上述第五方面,可使第二电极与信号线起到微带线的作用,而得以实现优质的信号传输。
根据本发明的上述第六方面,可使第二电极与信号线起到共面带状线的作用,而得以实现优质的信号传输。
根据本发明的上述第七方面,可以采用双面TAB带。
根据本发明的上述第八方面,可以简化半导体器件的结构以降低半导体器件的成本。
根据本发明的上述第九方面,可使第二电极与信号线起到微带线或共面带状线的作用,而前述元件则设在TAB带与信号线之间。这样就可以获得优质的信号传输和消除TAB带与第二电极间的串音。
根据本发明的上述第十方面,由于设置有腔来阻止第三与第四电极的偏移,可以防止第三与第四电极间的开路。这样就提高了半导体器件的生产率。
根据本发明上述的第十一方面,所述导电树脂在第三与第四电极间建立了电连接以防止第三与第四电极间开路。
根据本发明上述的第十二方面,由于将第三电极和TAB带设在芯片之下,就能提高芯片内电路设计的自由度,得以高效地设计半导体器件。
根据本发明上述的第十三方面,通过增大所布置的TAB带间的步距,就能更有效地设计半导体器件。
根据本发明上述的第十四方面,有树脂来固定芯片和TAB带,以防半导体器件制造过程中当TAB带连接到芯片上时使TAB引线弯曲,由此可以防止相邻的TAB带短路。
根据本发明上述的第十五方面,在用树脂密封半导体器件的步骤中,是将树脂注入所述通孔中并自此通孔抽出空气。这样就可消除树脂中和未由树脂充填部分中所含气压,提高了半导体器件的可靠性。
根据本发明上述的第十六方面,热量是从半导体器件传输到所述系统上的。这样,半导体器件的散热性质有了改进。
根据本发明上述的第十七方面,可以从半导体器件中将热有效地散出。
根据本发明上述的第十八方面,易于在树脂形成后的步骤中处理未完成的半导体器件。这样就能提供可靠性高的半导体器件。
根据本发明上述的第十九方面,是从半导体器件内注入树脂来消除树脂和未充填树脂部分中所含气泡。这样便提供了可靠性高的半导体器件。
根据本发明上述的第二十方面,是从半导体器件内将空气排送到半导体器件之外以消除树脂和未充填树脂部分中所含气泡。这样就能提供可靠性高的半导体器件。
本发明的目的之一在于提供散热性质与电性质有了改进的能用于具有一批电极的集成电路的半导体器件及其制造方法。
本发明上述的以及其它的目的、特点、方面与优点,可以通过下面结合附图对本发明所作的详细说明,获得更清楚的理解。
图1示明依据本发明第一最值实施例的半导体器件;
图2至图5示明依据本发明第一最佳实施例的半导体器件制造方法;
图6示明依据本发明第二最佳实施例的一种形式的半导体器件;
图7示明依据本发明第二最佳实施例的另一种形式的半导体器件;
图8示明依据本发明第二最佳实施例的又一种形式的半导体器件;
图9是依据本发明第三最佳实施例的半导体器件的底视图;
图10示明依据本发明第四最佳实施例的半导体器件;
图11示明依据本发明第五最佳实施例的半导体器件;
图12示明依据本发明第六最佳实施例的半导体器件;
图13是依据本发明第六最佳实施例的半导体器件的顶视平面图;
图14示明依据本发明第七最佳实施例的半导体器件;
图15示明依据本发明第八最佳实施例的半导体器件;
图16示明依据本发明第九最佳实施例的半导体器件;
图17示明依据本发明第十最佳实施例的半导体器件;
图18是依据本发明第十最佳实施例的半导体器件的顶视平面图;
图19示明依据本发明第十一最佳实施例的半导体器件;
图20是依据本发明第十一最佳实施例的半导体器件的顶视平面图;
图21示明依据本发明第十二最佳实施例的半导体器件;
图22示明依据本发明第十二最佳实施例的另一种形式的半导体器件;
图23至26示明依据本发明第十二最佳实施例的半导体器件的制造方法;
图27示明依据本发明第十二最佳实施例的半导体器件;
图28示明依据本发明第十三最佳实施例的半导体器件;
图29至31示明依据本发明第十三最佳实施例的半导体器件的制造方法;
图32示明依据本发明第十四最佳实施例的半导体器件;
图33示明依据本发明第十四最佳实施例的半导体器件的制造方法;
图34示明依据本发明第十五最佳实施例的半导体器件的制造方法;
图35示明一种常规的半导体器件;
图36示明一种常规的半导体器件;
图37示明应用了一种顶盖的常规的半导体器件;
图38示明一种弯曲的TAB带;而
图39示明密封树脂中的气泡。
第一最佳实施例
图1示明依据本发明第一最佳实施例的半导体器件。图1中,标号1指硅或类似材料制的半导体芯片,它的一个表面(图1中的下表面)上形成有集成电路;标号2指用作由金、焊剂或类似材料制的凸出电极且形成在半导体芯片1的表面上的隆起部;标号3指由玻璃纤维增强塑料、FR4或类似材料制的电路基片;标号4指由焊剂或类似材料制成,用来将半导体器件安装到一系统(安装基片)上的形成于电路基片3的反面上的球形外连接电极;标号5指用作电极的且形成在电路基片3上的焊盘;标号6指普遍用作TAB带的聚酰亚胺带;标号7指铜或类似材料制的且形成在聚酰亚胺带6上的TAB引线;而标号8指例如由环氧树脂制的用来保护半导体器件的密封树脂。
有关结构说明于下。聚酰亚胺带6与TAB引线7组成TAB带。隆起部2与焊盘5通过TAB引线7相互电连。焊盘5与外连接电极4通过形成在电路基片3中的信号线(未示明)相互电连。
特别是,半导体芯片1的表面与电路基片3的表面是取面对面的关系(使半导体芯片1面朝下放置)。TAB带只存在于半导体芯片1的表面与电路基片3的表面之间。这样,TAB带保持住它的平直度。这就得以减小TAB引线7从隆起部2至焊盘5的长度,还减小了半导体器件的厚度(从半导体芯片1至电路基片3反面的距离)。
下面论述图1所示半导体器件的制造方法。首先参看图2,准备好在表面上形上有隆起部2的半导体芯片。
参看图3,提供TAB带,使TAB引线7的一端连接隆起部2。
如图4所示,提供在表面上形成了焊盘5的电路基片3。电路基片3的表面与半导体芯片1的表面相对。TAB引线7的另一端连接焊盘5。
参看图5,密封树脂8形成在半导体芯片1与电路基片3的表面上,半导体芯片1的反面曝露。然后将外部连接电极4连接到电路基片3的反面。至此,完成了图1所示半导体器件。
在此第一最佳实施例中,TAB引线7可在隆起部2与焊盘5形成电连接并保持它们的平直度。这就要求TAB引线7从隆起部2到焊盘5的长度短以改善通过TAB引线7的信号的电性质。半导体器件厚度的减薄则改进了整个半导体器件的刚性。例如,要是把这样的半导体器件安装到前述系统上时,整个系统的厚度减小了并能改进刚性。此外,采用TAB带有助于将本发明的半导体器件应用于具有许多隆起部2的半导体芯片1。
第二最佳实施例
图6示明了依据本发明的第二最佳实施例的半导体器件。在图6中,标号9指一种罩形的散热器,由例如铝、铜或类似材料等具有良好散热性的材料制成。其它标号所指的部件与图1中的对应。
下面描述相应结构。散热器9呈罩形,覆盖住包括半导体芯片1与TAB带的电路基片3的表面。散热器9与半导体芯片1的反面接触。图6中的其它元件则与图1中相应元件的结构类似。
在第二最佳实施例中,散热器9分散半导体芯片1产生的热,给半导体器件提供良好的散热性能。罩形散热器9保护着半导体器件而不需形成密封树脂8。此外,要是使散热器9接地,就可以改进半导体器件的电特性。
图7与图8示明前述散热器9结构的变型。图7所示的散热器9可以具有与半导体芯片1的反面相接触的平板形。图8所示半导体器件构造成,使由例如铝、铜或类似材料等具有良好散热性的一类材料制的板状散热片10,连接到图7中散热器9的上表面上。散热器9与散热片10构成了图8中的散热器。上述散热片10可以与图6的散热器9相连接。依此种结构,散热器9与散热片10再组成为散热器。设置散热片10能改进散热性质。
第三最佳实施例。
图9是依据本发明第三最佳实施例的半导体器件的底视图。在图9中,标号4a、4b、4c指图1的外连接电极4的位置。其它标号所代表的部件与图1中的相对应。
下面描述其结构。例如参看图1,此第三实施例经设计成,使外连接电极4不直接位于焊盘5(具体地说,焊盘5的连接TAB引线7的部分)之下。
在常规上,这种半导体器件有两类:全矩阵型与周边型。全矩阵型包括位于图9所有位置4a、4b、4c(即完全在电路基片3的反面上)处的外连接电极4。周边型则只包括位于图9中位置4a、4b处(即位于电路基片3反面周边部分上)的外连接电极4。位置4a、4b、4c的数目与排列方式例示于图9中。在此最佳实施例中,除去了这种全矩阵型与周边型的位于位置4b处的电极。外连接电极4不存在处的位置4b是直接位于图1中焊盘5(具体是焊盘5的连接TAB引线7的部分)之下。
在第三实施例中,焊盘5是直接位于不存在外连接电极4的位置4b上方。这样就避免了在图4所示步骤中把TAB引线7连接到焊盘5时损伤电路基片3。
位置4b排列在一条顺着图9中电路基片3各侧的直线上,但是可以排列在两条或多条直线上。第三实施例的情形适用于其它最佳实施例。
第四最佳实施例
图10示明了依据本发明第四最佳实施例的半导体器件。在图10中,标号5a指电路基片3中的用来将焊盘5与外连接电极4电连接到一起的信号线;标号11与12指地电位面,标号13指电源面。其它标号所指部件与图1中的对应。
下面描述其结构。在第四最佳实施例中,TAB带是双面TAB带。聚酰亚胺带6、TAB引线7与地电位面11构成了双面TAB带。地电位面11设在聚酰亚胺带6的一侧,TAB引线7设在带6的另一侧。地电位面11与地作电连接。焊盘5形成在电路基片3上作为第一层。地电位面12形成在电路基片3中作为第二层。电源面13形成在电路基片3的反面作为第三层。地电位面12与地电连。电源面13与电源作电连接。TAB引线7由于存在有与它邻接的地电位面11而起到微带线的作用,焊盘5则由于存在与它邻接的地电位面12而起到微带线的作用。
由于TAB引线7与焊盘5都是微带线,它们的特性阻抗便受到控制。地电位面12与电源面13是以成对方式形成以减小电源平面13的电感。
在第四最佳实施例中,TAB引线7与焊盘5都是微带线,得以改进信号传输。地电位面12与电源面13是成对地形成以提供稳定的电源。
第五最佳实施例
图11示明了依据本发明第五最佳实施例的半导体器件。在图11中,标号14指一地电位面。其它标号所指部件与图10中的对应。
下面说明相应结构。在第五最佳实施例中,TAB带是单面TAB带。聚酰亚胺带6与TAB引线7构成此TAB带。焊盘5与地电位面14形成于电路基片3的表面上作为第一层。信号线5a的平行于电路基片3表面的部分形成在电路基片3中作为第二层。地电位面12是作为第三层形成于电路基片3中的一个比信号线5a更为接近电路基片3反面的位置上。电源面13则形成于电路基片3的反面上作为第四层。地电位面14与地电位面12相连。TAB引线7由于存在有与其邻近的地电位面14而起到微带线的作用。信号线5a平行于电路基片3表面的部分由于存在与其邻近的地电位面12,起到微带线的作用。地电位面14设在信号线5a平行于电路基片3表面的部分与TAB引线7之间。
由于TAB引线7和信号线5a都是微带线,它们的特性阻抗便受到控制。地电位面12与电源面13是成对形成的以减小电源面13的电感。
用于图10的半导体器件中的双面TAB带较为昂贵。在第五最佳实施例中采用了较廉价的单面TAB带,可以减少半导体器件的费用。TAB带引线7和信号线5a都是能提供优质信号传输的微带线。地电位面12与电源面13是成对地形成以提供稳定的电源。地电位面14设在信号线5a与TAB引线7之间以减少信号线5a与TAB引线7之间的串音。
第六最佳实施例
图12示明了依据本发明第六最佳实施例的半导体器件。在图12中,标号5b指用来将TAB引线7与焊盘5的连接点连到作为电路基片3中互连线的信号线5a。其它标号所指部件与图10中的对应。
下面描述结构。在此第六最佳实施例中,TAB带是单面TAB带。地电位面14与地电连接。地电位面14形成在电路基片3的表面上。TAB带引线由于存在与其相邻的地电位面而起到微带线的作用。
图13是依据本发明第六最佳实施例的电路基片3表面的一部分的放大图。图13中的标号与图12中的标号对应,如图13所示,地电位面14是形成在电路基片3表面上焊盘5与信号线5b所不在的部分上。由于存在地电位面,焊盘5与信号线5b起到共面带状线的作用。
既然TAB引线7是微带线,TAB引线7的特性阻抗便受到控制。
在此第六实施例中,采用较廉价的单面TAB带可以降低半导体器件的成本。由于TAB引线7是微线带而信号线5b是共面带状线,可以改善信号的传输。此外,在电路基片3中形成单个地电位面14可使电路基片3的费用较低,得以降低半导体器件的成本。
第七最佳实施例
图14示明了依据本发明第七最佳实施例的半导体器件。在图14中,标号5c指形成在电路基片3反面上的信号线,用来使作为电路基片3中互连线的信号线5a与外连接电极4连接。其它标号所指部件与图10中的对应。
下面描述结构。在此第七最佳实施例中,TAB带是单面TAB带。聚酰亚胺带6与TAB引线7构成此单面TAB带。地电位面14与地电连。信号线5c形成在电路基片3的反面上。信号线5a与外连接电极4通过信号线5c互连。电源面13形成在电路基片3反面上除信号线5c以外的地方。电源面13与电源连接。地电位面14设在信号线5c与TAB引线7之间。信号线5c与TAB引线7由于存在地电位面14而起到微带线的作用。
既然TAB引线7与信号线5c是微带线,它们的特性阻抗便受到控制。地电位面14与电源面13是成对地形成,以减小电源面13的电感。
在此第七最佳实施例中,采用较廉价的单面TAB带可以降低半导体器件的成本。TAB引线7与信号线5c都是可以改善信号传输的微带线。在电路基片3中只形成单个地电位面14可使电路基片3的费用较低,而得以降低半导体器件的成本。地电位面14设在信号线5a与TAB引线7之间,以消除信号线5a与TAB引线7之间的串音。地电位面14与电源面13是成对地形成,用以提供稳定的电源。
第四至第七实施例的情形通用于其它的最佳实施例。
第八最佳实施例
首先描述一种常规的半导体器件。图36表明日本特许公开No.2-106943(1990)中所披露的半导体器件。在图36中,标号8a指一种阻焊剂;标号16指形成在半导体芯片1表面上的电极阵列的电极焊块;标号17指用于一些内隆起块的焊盘,这些隆起块则是形成在电路基片3上的电极;标号18指由焊剂形成的内电极球。其它标号所指部件与图1中的对应。
下面讨论这种常规的半导体器件的结构以及它的制造方法。首先提供具有隆起部2和电极焊块16的半导体芯片1。
然后提供TAB带,将TAB引线7的一端与隆起部2连接。TAB引线7的另一端进行成形处理。
准备好电路基片3,使它的表面面对半导体芯片1的表面。电路基片3具有用于形成在其表面上的内隆起部的焊盘5与焊盘17。内电极球18已事先连接在用于内隆起部的焊盘17上。各TAB引线7的另一端则与焊盘5连接。这种连接使得电极焊块16能从位置上相对于内电极球18对准,使它们相互面对。进行上述形式的处理是为了使半导体芯片1的表面至电路基片3表面间的距离,可以等于内电极球18的直径与电极焊块16的高度(电极焊块16在上述半导体器件厚度方向上的大小)之和。
然后加热,使内电极球18软溶而连接到电极焊块16上。至此便完成了图36所示半导体器件。
上述常规的半导体器件出现有下述一些问题。在电极焊块16与内部电极球18之间可能不会形成接触而导致开路。这是由于TAB带的刚性低,易在上述软溶中由于热负载而变形。由于TAB引线7连接在焊盘5上,内电极球18与电极焊块16便不易沿电路基片3的表面相互偏移。但是,内电极球18和电极焊块16则易在半导体器件厚度方向上偏移。这样,即使在进行成形处理时,半导体芯片1的表面与电路基片3的表面间的距离有可能在半导体器件厚度方向上变得大于内电极球18的直径与电极焊块16高度的和,造成开路。
解决上述问题或是去防止开路的一种方法是加大内电极球18的体积,以加大允许内电极球18与电极焊块16在半导体器件厚度方向上的偏移量。但这时的内电极球有可能在软溶中相互接触而过份挤压,造成短路。加大内电极球18的体积则需在成形作业中增加TAB引线7在半导体器件厚度方向上的高度。TAB引线7高度的增加会对所谓共面性产生不利影响,造成TAB引线7在其与焊盘5连接时发生变形,使不适当连接的情形增加。用另一种工艺来解决上述问题的半导体器件将于下面说明。
图15示明了依据本发明第八最佳实施例的半导体器件。在图15中,标号8a指用来保护半导体器件表面的阻焊剂;标号15指形成于电路基片3表面中的腔;标号16指形成在半导体芯片1表面上电极焊块的阵列;标号17指用于形成在腔15底部中内隆起部的焊盘;而标号18指焊剂形成的内电极球。其它的标号所指部件与图1中的对应。
下面描述主体结构。首先说明半导体芯片1的结构。隆起部2设在半导体芯片1的周围表面上。这批电极焊块16在隆起部2内排成矩阵形式。
电路基片3具有从它自身表面上开挖出的腔15。内隆起部用的焊盘17设于腔15的底部。用于内隆起部的这批焊盘17的排列形式与电极焊块16的阵列一致。内隆起部用焊盘17与外部连电极4通过电路基片3内的信号线(未示明)互连。电极焊块16与内隆起部用焊盘17则通过内电极球18相互电连。图15中其它元件的结构与图1中的类似。
半导体芯片1与电路基片3之间的输入和输出信号是通过隆起部2与电极焊块16传送。用于隆起部的输入与输出信号则通过TAB引线7、焊盘5和电路基片3中的信号线(未示明)而传送给外连接电极4。电极焊块16的输入与输出信号则通过内电极球18、内隆起部用焊盘17以及电路基片3中的信号线(未示明)向传送给外连接电极4。
下面详述图15中半导体器件的结构,同时说明它的制造方法。首先准备好具有隆起部2和电极焊块16的半导体芯片1。隆起部2有数十微米的高度是通过在半导体芯片1上镀金而形成的。在电极焊块16的表面上形成了由TiW与TiN组成的两层式阻挡金属层或由Cr、Cu与Au组成的三层式阻挡金属层。
提供TAB带,以TAB引线7的一端与隆起部2连接。TAB引线7基本上是由铜制成并镀以Sn。TAB引线7的一端是通过TAB引线7与隆起部2之间的Au-Sn合金连接件,借助热压焊合而与隆起部2连接。此TAB引线7不进行成形处理而为扁平状。
然后准备好电路基片3,使它的表面与半导体芯片1的表面相对。电路基片3的表面上形成有焊盘5。焊盘5镀以Au。电路基片3还包括腔15以及在腔15底部中的用于内部隆起部的焊盘17,内部电极球18则连接到内隆起部用的焊盘17。在电路基片3的表面上围绕着腔15形成有扁平的阻焊剂8a。扁平的TAB引线7与扁平的阻焊剂8a布置成相互接触。这批TAB引线7的另一端则经热压焊合与焊盘5连接。这种连接使电极焊块16能相对于内电极球18从位置上对准,使电极焊块16与内电极球18相互面对。
半导体芯片1的表面至电路基片3表面(腔15的底)的距离基本上由内部电极球18的直径与电极焊块16的高度之和确定。腔15距电路基片3表面的深度设定成近似于上述和。腔15在软溶之前和之后距电路基片3表面的深度是恒定的。这样,从半导体芯片1的表面至电路基片3表面(腔15的底)的距离在软溶之前和之后是恒定的,从而能防止内电极球18与电极焊块16在半导体器件厚度方向上相互偏移。在软溶过程中将TAB引线7结合到阻焊接8a上,或是在回流过程中将TAB引线7压到并用一种夹具固定到电路基片3上,这样就可进一步防止偏移。
通过加热来使内电极球18软溶,使内电极球18连接到电极焊块16上。这样便完成了图15所示半导体器件。
在此第八最佳实施例中,腔15的设置防止了上述偏移,抑制了在电极焊块16与内部电极球18之间发生开路,从而提高了半导体器件的产率。由于TAB引线7不经受成形处理,就可防止它在连接到焊盘5上时发生变形。这就允许能在TAB引线7与焊盘5之间进行正确的连接,以提高半导体器件的产率。此外,这一第八最佳实施例的半导体器件,在只有TAB带与例如隆起部2之类的倒装片隆起部的半导体器件之外,尚包括有内电极球18与电极焊块16,而可以应用于包括更多电极的半导体芯片1。
内电极球18可以用形成在电极焊块16上Au的隆起部来代替,以便与焊剂涂层的内隆起部所用的焊盘17电连。
第九最佳实施例
图16示明依据本发明第九最佳实施例的半导体器件。在图16中,标号19指用来将电极焊块16与内隆起部所用的焊盘17进行电与机械连接的各向异性的导电树脂。其它的标号所指部件与图15中的对应。
下面说明主体结构。图16的半导体芯片1与图15中的结构类似。
内隆起部用的焊盘17形成在电路基片3的表面上。内隆起部用的一批焊盘17的排列与电极焊块16的阵列一致。各向异性导电树脂19使电极焊块16与内隆起部用焊盘17相互形成电与机械连接。图16中的其它元件在结构上与图18中的类似。
下面详述图16中所示半导体器件的结构,同时说明其制造方法。首先备好具有隆起部2与电极焊块16的半导体芯片1。隆起部2有几十微米高,由在半导体芯片1以Au涂层形成。电极焊块16是在对隆起部2涂Au的同时进行涂Au形成。
然后提供TAB带,以TAB引线7的一端连接到隆起部2上。TAB引线7实质上是由铜镀以Sn制成。TAB引线7的一端通过隆起部2与TAB引线7之间的Au-Sn合金连接件,借助热压焊合而连接到隆起部2上。TAB引线不经受成形处理而为扁平的。
将电路基片3安排成使它的表面对同半导体芯片1的表面。在电路基片3的表面上形成内隆起部的焊盘17,以及焊盘5。预先将各向异性的导电树脂19涂布到内隆起部用焊盘17的上表面上。焊盘5以Au镀层。在电路基片3的表面上于内部隆起部用焊盘17的周围形成扁平的阻焊剂8a。使扁平的TAB引线7与扁平的阻焊剂8a相互接触。各TAB引线7的另一端经热压焊合连接到焊盘5上。这样的连接使电极焊块16从位置上相对于内隆起部用焊盘17对准,而导致电极焊块16与内电极球18相互面对。要是沿半导体芯片1与电路基片3相对的方向施加一机械压力,则各向异性导电树脂19便在成面对面关系的电极焊块16与内隆起部用焊盘17之间确立电连接。
应用各向异性导电树脂19,同时用加热工具给半导体芯片1的反面加压加热,在内隆起部用焊盘17和电极焊块16之间形成电与机械连接。这样便完成了图16所示的半导体器件。
在此第九实施例中,由各向异性导电树脂19使内隆起部用焊盘17与电极焊块16相互电连来抑制电极焊块16与内隆起部用焊盘17间开路,从而提高了半导体器件的产率。要是将涂布到内隆起部用焊盘17上的各向异性导电树脂19的数量,限制到可以在内隆起部用焊盘17与电极焊块16形成机械与电连接的最小限度,就可以降低TAB引线7的高度而不必在TAB引线7上进行成形作业。既然TAB引线7不必经受成形处理,TAB引线7就不会在连接到焊盘5上时发生变形。这样就可使TAB引线7与焊盘5之间连接适当,提高半导体器件的产率。此外,第九实施例的半导体器件除了只包括TAB带与例如隆起部2之类的倒装片隆起部的半导体器件所含的元件之外,还包括有内电极球18和电极焊块16,而可以应用于包括较多电极的半导体芯片1。
第十最佳实施例
图17示明依据本发明第十最佳实施例的半导体器件。在图17中,标号20指普遍用作TAB带的聚酰亚胺带;标号20a指聚酰亚胺带20中形成的孔口阵列;标号21指形成在孔口20a上的电极焊盘;标号22指连接电极焊盘21的TAB引线。其它标号所指部件与图15的对应。
下面描述主体结构。图17中的半导体芯片1在结构上与图1中的类似。
内隆起部用焊盘17形成在电路基片3上。内隆起部用的一批焊盘17的排列与孔口20a的阵列一致。内隆起部用焊盘17和电极焊盘21通过内电极球相互电连。
图18是依据本发明第十最佳实施例的顶视平面图。图18中的标号与图17中的相对应。电极焊盘21通过TAB引线22与这批隆起部2中的某些连接。其余的隆起部2连接到TAB引线7。由聚酰亚胺带20和TAB引线22组成的TAB带,以及由聚酰亚胺带6和TAB引线7组成的TAB带都是由相同的基础带材料形成。
半导体芯片1与电路基片3之间的输入与输出信号是通过隆起部2传送。一些隆起部2的输入与输出信号则是通过TAB引线22、电极焊盘21、内电极球18、内隆起部用焊盘17以及电路基片3中的信号线,而传送给外连接电极4的。其它的隆起部2的输入与输出信号则通过TAB引线7、焊盘5与电路基片3中的信号线(未示明)传送给外部连接电极4。
下面详述图17所示半导体器件的结构同时说明它的制造方法。首先提供具有隆起部2的半导体芯片1。隆起部2高数十微米,由半导体芯片1镀Au形成。
然后提供TAB带,以TAB引线7的一端连接隆起部2。TAB引线7实质上由镀Sn的铜制成。TAB引线7的一端是通过隆起部2与TAB引线7之间的Au-Sn合金连接件,由热压焊合连接到隆起部2上的。
将电路基片3安排成使它的表面面对半导体芯片1的表面。焊盘5与内部电极球18形成在电路基片3的表面上。焊盘5镀以Au。内电极球18与电路基片3表面上排成矩阵形式的内隆起部用的焊盘17连接。这样的连接从位置上使得孔口20a相对于内电极球18对准,而使孔口20a与内电极球18相互面对。
通过加热造成软溶来熔化内部电极球18。然后用焊剂充填孔口20a使内电极球18与聚酰亚胺带20连接。这样就完成了图17所示半导体器件。
在此第十最佳实施例中,信号只通过半导体芯片1周围形成的隆起部2相对于半导体芯片1输入和输出的。这样就不需用图16中所示电极焊块16而在半导体芯片1内使电路设计有很高的自由度,得以有效地进行半导体器件的设计。
第十一最佳实施例
图19示明了依据本发明第十一最佳实施例的半导体器件。在图19中,标号24指由金、焊剂或类似材料在半导体芯片1的表面上形成于隆起部2内侧中且用作凸起电极的隆起部。其它的标号所指部件与图17中的对应。
下面说明主体结构。图19中的半导体芯片1除图1中的半导体芯片1之外还包括形成于隆起部2内侧的隆起部24。
内隆起部用的焊盘17形成在电路基片3的表面上。内隆起部用的这批焊盘17的排列与孔口20a的阵列一致。内隆起部用的焊盘17与电极焊盘21通过内部电极球18相互电连。
图20是依据本发明第十一最佳实施例的半导体器件的顶视平面图。图20中的标号与图19中的相对应。电极焊盘21与隆起部24通过TAB引线22相互电连。隆起部2连接TAB引线7。TAB带包括聚酰亚胺带20与TAB引线7。由聚酰亚胺带20与TAB引线22组成的TAB带以及由聚酰亚胺6与TAB引线7组成的TAB带,都是由相同的基础带材料构成。
半导体芯片1与电路基片3之间的输入与输出信号是通过隆起部2与24传送。隆起部24的输入与输出信号是通过TAB引线22、电极焊盘21、内电极球18、内隆起部用焊盘17以及电路基片3中的信号线(未示明)而传送给外部连接电极4。隆起部的输入与输出信号则通过TAB引线7、焊盘5与电路基片3中的信号线(未示明)而传送给外连接电极4。
下面详述图19中所示半导体器件的结构,同时说明其制造方法。首先提供具有隆起部2与24的半导体芯片1。隆起部2与24有数十微米高,通过对半导体芯片1镀Au形成。
然后提供TAB带,以TAB引线7的一端连接隆起部2。TAB引线22的一端连接隆起部24。TAB引线7与隆起部24实质是由铜镀Sn制成。TAB引线7的一端是通过隆起部2与TAB引线7之间的Au-Sn合金连接件,由热压焊合连接到隆起部2上的。TAB引线22的一端以类似方式与隆起部24连接。将电路基片3安排成使它的表面面对半导体芯片1的表面。焊盘5与内部电极球18形成在电路基片3的表面上。焊盘5镀以Au。内电极球18连接电路基片3表面上排成矩阵形式的内隆起部用焊盘17连接。各TAB引线7的另一端则通过热压焊合与焊盘5连接。这样的连接使孔口20a从位置上与内电极球18对准,使孔口20a与内电极球18相互面对。
加热使软溶,熔化内电极球18。然后用焊剂充填孔口20a使内电极球18连接聚酰亚胺带20。这样就完成了图19所示半导体器件。
在此第十一最佳实施例中,信号只通过形成于半导体芯片1周边部分中的隆起部2与24相对于半导体芯片1输入与输出。这就不需用图16中所示电极焊块16,提高了半导体芯片中电路设计的自由度,得以高效地设计半导体器件。设置隆起部2与24作为半导体芯片1的一对接头,并以在内和在外的隆起部24与2分别连接聚酰亚胺带20与6,便可使具有隆起部2和24的半导体芯片1在隆起部个数相等的情形下,比只具有隆起部2时取得较大的隆起部步距。这样就可使隆起部2与聚酰亚胺带6之间以及隆起部24与聚酰亚胺带20之间能有合适的连接,使半导体器件的产率得到提高。具有隆起部2与24的半导体芯片1在隆起部步距相等时,与只有隆起部2的半导体芯片1相比能包括更多的接头。
第八至第十一最佳实施例适用于其它最佳实施例。
第十二最佳实施例
图37所示的半导体器件包括一个罩件来取代密封树脂8。在图37中,标号41指用来从半导体芯片1中获取电特性的由聚酰亚胺与铜制得的聚酰亚胺带,标号42指由铁与镍的合金、陶瓷或类似材料制的罩件,用于使半导体芯片1和聚酰亚胺带41与外部环境隔绝;标号43指环氧树脂形成的密封树脂,用来使电路基片3与罩件42连接;标号44指由环氧树脂或类似材料制的芯片焊接树脂,用来将半导体芯片1固定到罩件42上。其它标号所指部件与图1中的对应。图37对应于图6。
图37中所示半导体器件用到的罩件42是价昂的。在制造步骤中,将聚酰亚胺带41的一端连接半导体芯片1而以另一端连接焊盘5。然后用罩件42盖住半导体芯片1,使罩件42连接半导体芯片1的反面(图42中的上表面)。在此连接中,聚酰亚胺带41被加载而隆起部2可能破损,降低了半导体器件的可靠性。下面描述可解决上述问题的半导体器件。
图21示明了依据本发明第十二最佳实施例的半导体器件。在图21中,标号3a指穿过电路基片3中央的通孔,标号27指由玻璃纤维增强塑料、FR4或类似材料制的安装基片;标号28指用来将半导体芯片1连接到安装基片27上的由环氧树脂制的芯片焊接树脂。其它标号所指部件与图1中的对应。
下面描述其结构。半导体芯片1位于通孔3a中,以它的反面朝向安装基片27(图21的下侧)。隆起部2与焊盘5通过TAB引线7相互电连。芯片焊接树脂28设在半导体芯片1与安装基片27之间,使此芯片1与基片27连接。焊盘5通过电路基片3中的信号线(未示明)与外连接电极4电连。外连接电极4连接到安装基片27上。芯片焊接树脂28包括在安装基片27中。
下面说明图21中所示半导体器件的制造方法。参看图23,提供具有隆起部2的半导体芯片1。
参看图24,以TAB引线的一端电连接到隆起部2上。
如图25所示,提供了具有焊盘5和通孔3a的电路基片3,使其表面所取方向与半导体芯片1的表面的方向相同,半导体芯片1则设在通孔3a中。TAB引线7的另一端与焊盘5电连。
参看图26,在半导体芯片1、TAB引线7与电路基片3之上形成有密封树脂8。
如图27所示,通过电路基片3中的信号线(未示明)与焊盘5电连的外部电极4形成在电路基片3的反面上。这样便完成了此半导体器件。
在此第十二实施例中,半导体芯片1产生的热通过芯片焊接树脂28逸散到安装基片27。这种半导体器件显著地改进了散热性质。
芯片焊接树脂28可以由图22所示的散热用导热材料制的焊盘4d置换。此时,半导体芯片1产生的热通过焊盘4d逸散到安装基片27。这种半导体器件显著地改进了散热性质并减少了厚度。特别是当热产生于半导体芯片1的特定部分上时,应在这一部分上设置焊盘4d来有效地散热。当焊盘的构型是球形、正圆柱形成是圆台形(平截头锥形)时,可以减小半导体器件的厚度。
第十三最佳实施例
例如,当TAB引线7连接到图3所示的焊盘5上时,TAB带的纸的定位精度和其中的不均匀张力可能会使TAB引线7弯曲如图38所示(标明在图中的45处),导致邻近的TAB带与隆起部2短路。此外,在将如图4所示TAB带连接到电路基片3之前,由于连接在半导体芯片1上的TAB带在输送过程中产生的波动,会给TAB带施加应力而在隆起部2中产生裂纹。下面讨论可用来解决上述问题的半导体器件。
图28示明依据本发明第十三实施例的半导体器件。在图28中,标号29指用来将TAB引线7连至焊盘5上的隆起部接合件;标号30指密封树脂8大部分覆盖住半导体器件表面之前用来保护半导体器件的预涂层树脂。其它的标号所指部件与图1中的对应。
下面描述结构。TAB引线7与焊盘5通过隆起部接合件29相互电连。预涂层树脂30与半导体芯片1、隆起部2以及聚酰亚胺带6接触。图28中的其它元件在结构上与图1中的类似。
下面说明图28所示半导体器件的制造方法。参看图29,给出了具有隆起部2与TAB带的半导体芯片1,TAB引线7的一端电连到隆起部2上。
然后如图30所示,所形成的预涂层树脂30与半导体芯片1、隆起部2、聚酰亚胺带6和TAB引线7接触,以将TAB带固定到半导体芯片1上。预涂层树脂30应该接触至少一部分包括隆起部2的半导体芯片1以及至少一部分TAB带。
参看图31,提供了具有焊盘5的电路基片3,且使基片的表面对向半导体芯片1的表面。各TAB引线的另一端则通过隆起部接合件29与焊盘5电连。
密封树脂8取覆盖半导体芯片1的反面和电路基片3的表面的形式。外连接电极形成在电路基片3的反面上。这样就完成了图29所示的半导体器件。
在此第十三最佳实施例中,预涂层树脂30固定着半导体芯片1和TAB带,制止了TAB引线7在连接到电路基片3上时发生弯曲,防止了相邻的TAB带与隆起部2短路。此外,在TAB带连接到电路基片3之前来运送连接在半导体芯片1上的TAB带的过程中,可使TAB带不受因振动产生的应力的影响。这样,便易于在形成了预涂层树脂30之后的工序中来处理来完成的半导体器件,而能制成可靠性高的半导体器件。
此第十三最佳实施例适用于其它最佳实施例。
第十四最佳实施例
当密封树脂8例如是从半导体器件外供给到半导体芯片1周围而任其流到图5所示的半导体芯片1之下时,密封树脂8有时便会在流动同时夹襄着大量的如图39所示的气泡46。在另一些情形中,空气不会排出而留在半导体芯片1之下,这样就妨碍了密封树脂8能完全填充半导体芯片1下的空间,形成一些未充填的部分。这些问题降低了半导体器件的可靠性。
图32示明了依据本发明第十四最佳实施例的半导体器件。在图32中,标号31指一种用来覆盖半导体器件表面来保护此半导体器件的树脂(模制件);标号32指形成在电路基片3中的直接处在半导体芯片1之下的通孔。其它标号所指部件与图28中的对应。
下面描述结构。电路基片3具有直接在半导体芯片1下的通孔32。树脂31充填半导体芯片1、隆起部2、聚酰亚胺带6与电路基片3所封围的空间,同时盖住此空间的外部。此树脂31几乎不含气泡46。图32中的其它部件在结构上与图28中的类似。通孔32可以不止一个。
下面说明图32所示半导体器件的制造方法。图33表明了依据本发明第十四最佳实施例的半导体器件的制造方法。在图33中,标号33指用来注入树脂31的分配点。其它标号所指部件与图32中的对应。
首先按图2至4所示步骤中的相同方式形成了图32所示的分配有树脂31的半导体器件。参看图33,树脂31是由分配器33通过孔口32注入的。密封树脂8是从半导体芯片1、隆起部2、聚酰亚胺带6、焊盘5以及电路基片3所包围的内部空间导向到外部的。在完成了树脂31的注入后便制成了图32所示的半导体器件。
在此第十四最佳实施例中,树脂31是在用它来密封半导体器件的步骤中从此半导体器件内部注入到外部的。这就消除了树脂31中含有气泡和存在未被树脂充填的部分的可能性。于是可以提供可靠性高的半导体器件。此外,由于为半导体芯片1、隆起部2、聚酰亚胺带6、焊盘5与电路基片3所包围的空间并非完全封闭的,对有关树脂的粘度与注入压力等条件的限制可以较少。
第十五最佳实施例
图34示明了依据本发明第十五最佳实施例的半导体器件的制造方法。在图34中,标号34指用来在上面放置半导体器件的排气台;标号35指形成在排气台34中的通孔;标号36指用来从外部将树脂31供给半导体器件的分配器。其它标号所指部件与图32中的对应。
下面说明图32所示半导体器件的制造方法。首先依图2至4所示步骤中的相同方式提供图32所示的拟分配树脂31的半导体器件。
参看图4,将其中未形成有树脂31的半导体器件置于排气台34上。通孔32与通孔35通连。树脂31由分配器36从半导体器件35的上方供入然后成形。在供入树脂31的过程中,经通孔35将空气从半导体器件内部排向外部。然后,覆盖半导体器件外侧的树脂31逐渐流入并充填半导体芯片1、聚酰亚胺带6、焊盘5与电路基片3所包围的内部空间。由于此半导体器件的内部空间被抽空,便除去了可能造成气泡的空气。在完成3树脂从半导体器件外部流向内部的过程,便制成了图32所示的半导体器件。
在此第十五最佳实施例中,树脂31是在排气的同时从半导体器件外部注入到其内部的。这样便消除了在树脂31中含有气泡和存在未由树脂充填部分的可能性。于是便提供了可靠性高的半导体器件。此外,树脂31也易于流动。
上述第十三至第十五实施例适用于其它最佳实施例。
尽管在上面已对本发明作了详细说明,但这一说明在所有方面都是阐述性的而非限制性的。应该认识到,在不脱离本发明的所辖范围内是可以作出其它种种变动与更改形式的。

Claims (20)

1.一种半导体器件,此器件包括:
芯片,在第一芯片表面上至少形成有一个第一电极;
基片,在第一基片表面上至少形成有一个第二电极;
至少一个载带自动键合元件,包括绝缘元件和连续的导电平带,所述导电平带的一端与所述至少一个第一电极连接,另一端与所述至少一个第二电极连接,以便建立在所述至少一个第一电极和所述至少一个第二电极之间延伸的短平电连接部分,且所述导电平带的两端整平为匹配所述至少一个第一电极和所述至少一个第二电极之间的所述连续导电带;
上述第一芯片表面与所述第一基片表面成为面对面关系;以及
所述至少一个载带自动键合元件上提供的连续平带在所述第一芯片表面和所述第一基片表面之间占据的空间不超过所述短平电连接部分所需的间隙。
2.如权利要求1所述半导体器件,特征在于:此器件还包括有散热器,它与上述芯片耦连,具有良好的散热性。
3.如权利要求1所述半导体器件,特征在于:此器件还包括外部电极,它形成在上述基片第二表面上所述至少一个第二电极与所述连续导电平带的所述第二端之间的连接处下方位置以外的位置处,此外部电极与所述至少一个第二电极电连。
4.如权利要求1所述半导体器件,特征在于:此器件还包括与地连接且邻近所述连续导电平带的至少一端安装的导电元件,以使邻接端用作微带线。
5.如权利要求1所述半导体器件,特征在于,此器件还包括:
形成在所述基片中并同所述至少一个第二电极连接的信号线;以及
与地相接且邻近所述至少一个第二电极和所述信号线安装的导电元件,使得所述至少一个第二电极和信号线用作微带线。
6.如权利要求1所述半导体器件,特征在于,此器件还包括:
形成在所述基片中并同所述至少一个第二电极连接的信号线;以及
与地相接且与所述至少一个第二电极和所述信号线共面安装的导电元件,使得所述至少一个第二电极和信号线用作共面带状线。
7.如权利要求4所述半导体器件,特征在于:上述导电元件包括于所述载带自动键合元件中用作其导电层。
8.如权利要求4所述半导体器件,特征在于:上述导电元件形成在所述第一基片表面上用作导电层。
9.如权利要求1所述半导体器件,特征在于,此器件还包括:
形成在所述基片中或所述第一基片表面上并与所述至少一个第二电极连接的信号线;以及
形成在所述载带自动键合元件和所述信号线之间的所述第一基片表面上的导电层,所述导电层与地连接并使所述至少一个第二电极与所述信号线用作微带线或共面带状线。
10.如权利要求1所述半导体器件,特征在于,此器件还包括:
形成在所述芯片下的所述第一基片表面中,从此第一基片表面上开挖出的腔;
形成在上述腔中的至少一个第三电极;以及
形成在所述第一芯片表面上的至少一个第四电极,
此至少一个第三电极与至少一个第四电极电连。
11.如权利要求1所述半导体器件,特征在于,它还包括:
形成在所述芯片下的所述第一基片表面上的至少一个第三电极;
形成在所述第一芯片表面上的至少一个第四电极;以及
所述至少一个第三电极和所述至少一个第四电极之间的导电树脂,用来在所述至少一个第三电极和所述至少一个第四电极间建立电连接。
12.如权利要求1所述半导体器件,特征在于:它还包括形成在所述芯片下的所述第一基片表面上的至少一个第三电极,
具有在另一第一电极和所述至少一个第三电极之间建立电连接的另一导电部分的第二载带自动键合元件。
13.如权利要求12所述半导体器件,特征在于:所述至少一个第一电极包括形成在所述芯片外的电极部分;且所述至少一个第二电极是形成在所述第一基片表面上的所述芯片下方以外的位置,
形成在所述芯片外的电极部分与所述至少一个第二电极通过所述短平电连接部分相互电连,
其中所述另一第一电极具有形成在所述芯片内的电极部分,以及
形成在所述芯片内的所述电极部分和所述至少一个第三电极通过所述第二载带自动键合元件的另一导电部分相互电连。
14.如权利要求1所述半导体器件,特征在于:此器件还包括只同所述芯片与所述至少一个载带自动键合元件接触用来固定此芯片与所述至少一个载带自动键合元件的树脂。
15.如权利要求1所述半导体器件,特征在于,此器件还包括:
从所述第一基片表面延伸至第二基片表面的通孔,所述通孔位于所述芯片下方;以及
至少填充所述第一基片表面与芯片之间空间的树脂。
16.一种半导体器件,此器件包括:
基片,它具有从第一基片表面到相反基片表面的通孔;
芯片,它安装在上述通孔内且具有至少一个载带自动键合元件,所述载带自动键合元件具有绝缘部分和导电带部分,所述导电带部分在芯片上的至少一个第一电极和第一基片表面上的至少一个第二电极之间建立电连接;以及
支撑在所述通孔内安装有所述芯片的所述基片的系统电路板,所述芯片通过热耦合元件与所述系统电路板接触。
17.如权利要求16所述半导体器件,特征在于,所述热耦合元件还包括:
与所述芯片表面的至少一部分接触的导热材料或至少一个导热元件,其中所述芯片表面的所述至少一部分是具有高温的部分。
18.一种制造半导体器件的方法,此方法包括下述步骤:
提供具有至少一个第一电极的芯片;
提供包括绝缘元件和连续的导电平带的至少一个载带自动键合元件,将所述至少一个第一电极连接于所述连续的导电平带;
形成只同所述至少一个载带自动键合元件接触用来固定所述芯片和所述至少一个载带自动键合元件的树脂;
提供具有至少一个第二电极的基片,以便在形成所述树脂后将所述连续的导电平带连接于所述至少一个第二电极,以及
形成与所述基片和所述至少一个载带自动键合元件接触的另一树脂,用于固定所述基片和所述至少一个载带自动键合元件。
19.一种制造半导体器件的方法,此方法包括下述步骤:
提供具有至少一个第一电极的芯片;
提供基片,此基片具有从其表面到反面的通孔;
提供至少一个载带自动键合元件,该元件包括绝缘元件和连续的导电平带,以便通过所述连续的导电平带连接所述至少一个第一电极和所述至少一个第二电极,且在所述基片和所述芯片之间具有空隙;以及
从外部经由上述通孔将用来保护半导体器件的树脂注入上述空隙内。
20.一种制造半导体器件的方法,此方法包括下述步骤:
提供具有电极的芯片,
提供基片,此基片具有从其表面到反面的通孔,用来连接此芯片与基片并在晶体与基片间形成有空隙;以及
在经过所述通孔从所述空隙排出空气的同时,于所述基片上形成保护此半导体器件的树脂。
CN96122604A 1996-02-01 1996-10-04 半导体器件及其制造方法 Expired - Fee Related CN1112724C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP016616/1996 1996-02-01
JP016616/96 1996-02-01
JP01661696A JP3527350B2 (ja) 1996-02-01 1996-02-01 半導体装置

Publications (2)

Publication Number Publication Date
CN1157481A CN1157481A (zh) 1997-08-20
CN1112724C true CN1112724C (zh) 2003-06-25

Family

ID=11921273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96122604A Expired - Fee Related CN1112724C (zh) 1996-02-01 1996-10-04 半导体器件及其制造方法

Country Status (6)

Country Link
US (1) US5731631A (zh)
JP (1) JP3527350B2 (zh)
KR (1) KR100236885B1 (zh)
CN (1) CN1112724C (zh)
DE (1) DE19640225A1 (zh)
TW (1) TW358992B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905300A (en) * 1994-03-31 1999-05-18 Vlsi Technology, Inc. Reinforced leadframe to substrate attachment
SG45122A1 (en) * 1995-10-28 1998-01-16 Inst Of Microelectronics Low cost and highly reliable chip-sized package
JP2980046B2 (ja) * 1997-02-03 1999-11-22 日本電気株式会社 半導体装置の実装構造および実装方法
US6465744B2 (en) 1998-03-27 2002-10-15 Tessera, Inc. Graded metallic leads for connection to microelectronic elements
US5910686A (en) * 1998-07-23 1999-06-08 Vlsi Technology, Inc. Cavity down HBGA package structure
JP3904058B2 (ja) * 1998-10-30 2007-04-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
CN1184684C (zh) * 2000-10-05 2005-01-12 三洋电机株式会社 半导体装置和半导体模块
US6507120B2 (en) * 2000-12-22 2003-01-14 Siliconware Precision Industries Co., Ltd. Flip chip type quad flat non-leaded package
TWI239087B (en) * 2004-07-23 2005-09-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor package with lead frame and method for fabricating the same
JP4875844B2 (ja) * 2004-11-25 2012-02-15 ローム株式会社 半導体装置の製造方法
KR100697240B1 (ko) * 2005-04-06 2007-03-22 에이유텍 주식회사 액정 디스플레이 패널 검사용 프루브핀의 제조방법
US8481862B2 (en) * 2006-02-09 2013-07-09 General Dynamics Advanced Information Systems, Inc. Low profile compliant leads
CN100481413C (zh) * 2006-02-24 2009-04-22 日月光半导体制造股份有限公司 散热器与封装结构
US7851904B2 (en) * 2006-12-06 2010-12-14 Panasonic Corporation Semiconductor device, method for manufacturing the same, and semiconductor device mounting structure
US8742602B2 (en) * 2007-03-16 2014-06-03 Invensas Corporation Vertical electrical interconnect formed on support prior to die mount
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
WO2009035849A2 (en) 2007-09-10 2009-03-19 Vertical Circuits, Inc. Semiconductor die mount by conformal die coating
KR101554761B1 (ko) 2008-03-12 2015-09-21 인벤사스 코포레이션 지지부에 실장되는 전기적으로 인터커넥트된 다이 조립체
US8350375B2 (en) * 2008-05-15 2013-01-08 Lsi Logic Corporation Flipchip bump patterns for efficient I-mesh power distribution schemes
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US8841782B2 (en) * 2008-08-14 2014-09-23 Stats Chippac Ltd. Integrated circuit package system with mold gate
US8680687B2 (en) * 2009-06-26 2014-03-25 Invensas Corporation Electrical interconnect for die stacked in zig-zag configuration
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US9269676B2 (en) 2009-11-25 2016-02-23 Intel Corporation Through silicon via guard ring
WO2011063547A1 (en) * 2009-11-25 2011-06-03 Intel Corporation Through silicon via guard ring
US8415779B2 (en) * 2010-04-13 2013-04-09 Freescale Semiconductor, Inc. Lead frame for semiconductor package
US8803185B2 (en) * 2012-02-21 2014-08-12 Peiching Ling Light emitting diode package and method of fabricating the same
JP5565544B2 (ja) * 2012-08-01 2014-08-06 株式会社村田製作所 電子部品及び電子部品モジュール
JP5790633B2 (ja) * 2012-12-14 2015-10-07 株式会社村田製作所 キャリアテープ、包装用テープおよび電子部品連
EP3103581B1 (de) 2015-06-11 2019-10-30 Schneeberger Holding AG Positioniervorrichtung
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
KR101694657B1 (ko) * 2016-08-04 2017-01-09 제엠제코(주) 방열 구조를 갖는 반도체 패키지
CN110235260A (zh) * 2017-01-31 2019-09-13 晶化成半导体公司 用于增强紫外发光器件的可靠性的方法和封装
CN111524918A (zh) * 2019-02-01 2020-08-11 中芯集成电路(宁波)有限公司 摄像组件及其封装方法、镜头模组、电子设备
US20210249339A1 (en) * 2020-02-10 2021-08-12 Delta Electronics, Inc. Package structures
US11315857B2 (en) * 2020-02-10 2022-04-26 Delta Electronics, Inc. Package structures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6482646A (en) * 1987-09-25 1989-03-28 Fujitsu Ltd Connection of integrated circuit element
JPH02252248A (ja) * 1989-03-27 1990-10-11 Nec Corp 半導体装置の製造方法
JPH0496240A (ja) * 1990-08-03 1992-03-27 Hitachi Ltd 半導体集積回路装置およびその実装方法
JPH07109867B2 (ja) * 1991-04-15 1995-11-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体チツプの冷却構造
US5350947A (en) * 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
US5311059A (en) * 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
US5249101A (en) * 1992-07-06 1993-09-28 International Business Machines Corporation Chip carrier with protective coating for circuitized surface
US5367435A (en) * 1993-11-16 1994-11-22 International Business Machines Corporation Electronic package structure and method of making same
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection

Also Published As

Publication number Publication date
CN1157481A (zh) 1997-08-20
JP3527350B2 (ja) 2004-05-17
US5731631A (en) 1998-03-24
KR100236885B1 (ko) 2000-01-15
TW358992B (en) 1999-05-21
JPH09213749A (ja) 1997-08-15
KR970063595A (ko) 1997-09-12
DE19640225A1 (de) 1997-08-07

Similar Documents

Publication Publication Date Title
CN1112724C (zh) 半导体器件及其制造方法
CN1230882C (zh) 一种半导体器件的制造方法和一种半导体器件
CN1199269C (zh) 半导体装置及其制造方法和制造装置
CN1171298C (zh) 半导体器件
CN1150616C (zh) 半导体器件及其制造和装配方法
CN1246901C (zh) 电路装置及其制造方法
CN1173400C (zh) 板状体和半导体器件的制造方法
CN1267978C (zh) 凸点的形成方法、半导体元件与半导体装置及其制造方法、电路板以及电子机器
CN1145206C (zh) 膜载带、半导体组装体、半导体装置及其制造方法、安装基板
CN1222995C (zh) 混合集成电路装置
CN1424757A (zh) 半导体器件及其制造方法
CN1441489A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1197546A (zh) 树脂封装型半导体装置及其制造方法
CN1574346A (zh) 一种制造半导体器件的方法
CN1320964A (zh) 半导体器件及其制造方法
CN1516898A (zh) 半导体装置及其制造方法
CN1697148A (zh) 半导体器件及制造该半导体器件的方法
CN1260795C (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1519896A (zh) 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备
CN1344014A (zh) 半导体器件和半导体组件
CN1203543C (zh) 半导体器件和半导体模块
CN1893051A (zh) 半导体器件
CN1440064A (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1779951A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee