[go: up one dir, main page]

CN1797732A - 半导体检查装置以及半导体装置的制造方法 - Google Patents

半导体检查装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN1797732A
CN1797732A CNA2005101233796A CN200510123379A CN1797732A CN 1797732 A CN1797732 A CN 1797732A CN A2005101233796 A CNA2005101233796 A CN A2005101233796A CN 200510123379 A CN200510123379 A CN 200510123379A CN 1797732 A CN1797732 A CN 1797732A
Authority
CN
China
Prior art keywords
semiconductor
wafer
mentioned
main surface
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101233796A
Other languages
English (en)
Other versions
CN100380622C (zh
Inventor
春日部进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nec Electronics KK
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1797732A publication Critical patent/CN1797732A/zh
Application granted granted Critical
Publication of CN100380622C publication Critical patent/CN100380622C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

本发明涉及半导体检查装置以及半导体装置的制造方法。使构成半导体检查装置的测试盒(5)的测试片(6)的主面上配置的多个接触端子(6a)与配置成面对测试片(6)的主面的半导体晶圆(1)的主面的多个半导体芯片的多个电极(3)接触来检查半导体晶圆(1)的半导体芯片的电特性，此时，降低形成于测试片(6)的主面和半导体晶圆(1)的主面的面对面之间的空间(13)的气压，把半导体晶圆(1)吸引到测试片(6)的主面侧，通过主要使半导体晶圆(1)变形来使半导体晶圆(1)的多个半导体芯片的上述多个电极(3)按压接触与其面对的测试片(6)的主面的多个接触端子(6a)。

Description

半导体检查装置以及半导体装置的制造方法
技术领域
本发明涉及半导体检查装置以及半导体装置的制造方法，特别是使用了测试片的半导体检查装置和对使用了该半导体检查装置的半导体装置的制造方法有效的技术。
背景技术
有关半导体装置的制造技术，有以下的技术。
例如，在半导体装置的制造工序中，在晶圆上形成了半导体元件电路后，经过组装工序，形成作为代表性的半导体装置的出厂状态的封装品、裸芯片、CSP(芯片尺寸封闭(Chip Size Package))等各制品。在这种半导体装置的制造工序中，进行大致划分以下3个检查。首先，在晶圆上形成有半导体元件电路以及电极的晶圆状态进行、把握导通状态以及半导体元件的电信号动作状态的晶圆检查，接着使半导体元件处于高温状态挑出不稳定的半导体元件的老化，然后，在半导体装置出厂前把握产品性能的挑选检查。
这种晶圆在其面上设有多个半导体装置(芯片)，一个个切开以供使用。在一个个切开的半导体装置上，在其表面排列设置多个电极。工业上这样的半导体装置生产很多，为了检查其电特性，采用从探针板倾斜出来的钨针组成的探针构成的连接装置(以下称为现有技术1)。利用该连接装置进行的检查采用通过利用探针的弯曲的接触压摩擦电极来得到接触以进行电特性的检查。
此外，作为其他现有技术，还有例如特开平7-283280号公报(专利文献1)所记载的技术。在该文献中，公布了以下检查系统：把以利用硅的各向异性刻蚀得到的孔作为模板形成的接触端子形成于具有柔软性的绝缘薄膜上的布线上，在该绝缘薄膜上的接触端子形成面的背面侧夹持缓动层而固定的测试片固定基板与在晶圆支撑基板的晶圆形状的槽中固定形成有作为被检查对象的半导体装置的晶圆的晶圆支撑基板重叠，使接触端子组的前端面与晶圆的电极组的面接触，由此取得电连接进行半导体装置的检查。
再有，作为其它现有技术，还有例如特开平11-135582号公报(专利文献2)所述的技术。在该文献中公布了以下老化用晶圆盒：将以贯穿聚酰亚胺树脂的突起为接触端子的测试片、通过其背面的各向异性导电橡胶相接的布线基板和放置晶圆的晶圆盘的之间用在晶圆搭载部的外侧设置的环状的密封部件夹持，对用该密封部件夹持的布线基板和晶圆盘的密封空间进行减压，使测试片的接触端子组的前端面与晶圆的电极组的面接触，由此得到电连接来进行半导体装置的检查。
可是，在上述那种半导体装置的制造技术中，本发明者发现有以下问题。
例如，在上述现有技术1中，相对于在铝电极或焊锡电极等材料表面上产生氧化物的被接触材料，使钨针做成的探针(接触端子)与电极磨擦，由此擦掉电极材料表面的氧化物，与其下面的金属导体材料接触，从而确保接触。结果是，通过用接触端子摩擦电极，产生电极材料的屑，而成为在布线之间发生短路以及出现异物的原因。此外，通过使探针对电极施加几百mN以上的荷重并且摩擦以确保接触，多数情况下会对电极产生损伤。此外，还在探测后对电极的引线接合或连接突起形成时，成为电极面粗糙的连接不良的原因，是使可靠性降低的主要原因。
此外，在使用这种探针板的检查工序中，对探针的空间配置有限制，不能处理半导体装置的检查用电极衬垫的狭窄间距高密度化、电极衬垫数的增大、大面积的探针前端位置精度的确保等。此外，在上述探测方式中，根据探针的形状、相对配置，探针的裸长很长，产生串扰，处理高速信号的话，波形紊乱，不能正确地检查。即，今后，会有不能处理信号处理速度增加的半导体装置的检查的问题。
另一方面，在上述专利文献1中，接触端子由于是用硅的刻蚀孔形成，从而能够与在任意间距形成的半导体元件的电极配置正确地应对。因此，对利用该结构检查晶圆的半导体元件的一个没有问题。但是，把晶圆状态的多个半导体元件一起同时检查时，由于需要在各半导体元件的尽可能接近的地方搭载检查电路用的电子部件(电阻、电容、保险丝等)，从而难以应对。此外，由于面积变大，更加强烈要求确保测试片制造时构成部件的收缩和膨胀导致的位置精度以及检查时的温度差导致的构成部件(测试片和硅晶圆)的线膨胀率之差等导致的接触端子的前端位置精度。另外，接触压荷重控制由于仅以缓动层的加压来进行，从而有难以精细地设定加压荷重的问题。
另一方面，上述专利文献2中，由于接触端子是以原来的半球状的电镀突起形成的，所以难以使对半导体元件的电极的接触电阻值稳定，此外，还有难以确保大面积的前端高度的平坦性的问题。还有，接触压荷重控制由于是通过在接触端子的背后还兼用作导体的各向异性导电性橡胶的弹性来进行的，所以难以精细地设定加压荷重，此外，由于各向异性导电性橡胶的可以制造的间距限定接触端子的间距，从而具有难以稳定接触电阻值以形成布线电阻低的狭窄间距的探针板的问题。
如上所述，在任一种技术中，对于在使能够一起同时检查形成多个半导体元件的大面积晶圆的多脚(ピン)探测不损伤被检查对象物以及接触端子，确保接触端子前端的位置精度，以低荷重稳定布线电阻值，实现简单结构的检查方式之点，仍未给与充分的考虑。
此外，伴随着近年来半导体元件检查工序的效率化，多个半导体元件(芯片)的同时检查不断进展，最终希望一起检查晶圆整体的芯片的全晶圆检查，还有，由于有实施更加明确地把握确保可靠性的高低温(例如-50℃～150℃)的动作试验的倾向，希望有能够与此应对的检查装置。
发明内容
本发明提供一种能够确保接触端子的前端位置精度，以稳定的接触电阻值一起检查在晶圆上形成的多个半导体元件的技术。
本发明提供一种能够在接触端子附近搭载检查电路用的电子部件的结构，提供一种能够提高电特性以及可靠性的技术。
本发明提供一种提高形成接触端子的测试片的组装性、简化检查工序的顺序和作业、抑制检查装置的组装成本而抑制半导体装置的检查工序的成本，从而能够抑制半导体装置整体的制造成本的技术。
本发明的特征从本说明书的描述以及附图就可明晰。
若对本申请书中公布的发明之中的、代表性的内容的概要进行简单说明，则如下所述。
即，本发明是在对形成于测试片和被检查对象的面对面之间的空间进行减压、主要使被检查对象变形以使上述测试片的接触端子和上述被检查对象的电极接触的状态下，电检查上述被检查对象的多个单位电路的发明。
此外，本发明是具有：(a)支撑部件，支撑具有第一主面以及其背面侧的第2主面，并且具有在上述第1主面上形成的多个半导体芯片和在上述多个半导体芯片的各个上配置的多个电极的半导体晶圆；(b)测试片，具有相对上述半导体晶圆的第1主面隔开所希望的空间而面对的第3主面、上述第3主面的背面侧的第4主面、在上述第3主面配置的多个接触端子、从上述多个接触端子的各个引出的多条布线以及通过上述多条布线的各个在上述第4主面引出的多个引出电极；(c)检测器，与上述测试片的上述多个引出电极连接，一起电检查上述半导体晶圆的多个半导体芯片；以及(d)减压机构，在上述检查时，对上述所希望的空间进行减压，主要使上述半导体晶圆变形以使上述半导体晶圆的多个半导体芯片的各个的多个电极处于与上述测试片的多个接触端子接触的状态。
此外，本发明具有以下工序：(a)准备具有第1主面及其背面的第2主面的半导体晶圆的工序；(b)在上述半导体晶圆的第1主面上形成多个半导体芯片的工序；以及(c)利用半导体检查装置对上述半导体晶圆的上述多个半导体芯片进行电检查的工序，上述半导体检查装置具有：(a)支撑部件，支撑上述半导体晶圆；测试片，具有相对上述半导体晶圆的第1主面隔开所希望的空间而面对的第3主面、上述第3主面的背面侧的第4主面、上述第3主面上配置的多个接触端子、从上述多个接触端子的各个引出的多条布线以及通过上述多条布线的各个在上述第4主面引出的多个引出电极；检测器，与上述测试片的上述多个引出电极连接，一起电检查上述半导体晶圆的多个半导体芯片；以及减压机构，对上述所希望的空间进行减压，在上述(c)工序的检查时，利用上述减压机构对上述所希望的空间进行减压，主要使上述半导体晶圆变形以在使上述半导体晶圆的多个半导体芯片的各个的多个电极处于与上述测试片的多个接触端子接触的状态下，一起电检查上述多个半导体芯片。
此外，本发明在上述测试片的第4主面上设有相比相互绝缘上述测试片的上述多条布线的绝缘层与上述半导体晶圆的线膨胀率之差，与上述半导体晶圆的线膨胀率之差更小的部件。
此外，本发明在上述测试片的第4主面侧上设有与上述测试片的上述多个引出电极之中的所希望的引出电极接触、电连接的电子部件。
附图说明
图1是形成本发明的一个实施方式的半导体装置的半导体晶圆的说明图。
图2是作为本发明的一个实施方式的半导体检查装置的测试盒的主要部位截面图。
图3是分解图2的测试盒的主要部件来图示的主要部位立体图。
图4的(a)、(b)是在图2的测试盒的测试片的接触端子中与半导体晶圆的电极接触的前端部分的一个例子的主要部位立体图。
图5是图2的测试盒的测试片的接触端子与半导体晶圆的电极接触时的接触部的主要部位放大立体图。
图6的(a)～(c)是作为本发明的一个实施方式的半导体检查装置的测试盒的测试片的接触端子的形成工序中的截面图。
图7的(a)～(c)是作为本发明的一个实施方式的半导体检查装置的测试盒的测试片的片主体的形成工序中的截面图。
图8的(a)～(c)是半导体检查装置的测试盒的测试片的片主体接续图7的形成工序中的截面图。
图9的(a)～(c)是半导体检查装置的测试盒的测试片的片主体接续图8的形成工序中的截面图。
图10是作为本发明的一个实施方式的半导体检查装置的测试盒的测试片的制造工序中的截面图。
图11是接续图10的半导体检查装置的测试盒的测试片的制造工序中的截面图。
图12是接续图11的半导体检查装置的测试盒的测试片的制造工序中的截面图。
图13(a)是表示用4枚小型晶圆罩住检查对象的半导体晶圆的半导体芯片形成区域的例子的俯视图；(b)是表示在小型晶圆上形成有检查对象的半导体晶圆的半导体芯片形成区域的四分之一的区域的例子的俯视图；(c)以及(d)是分别表示切断(b)的晶圆的代表例的俯视图。
图14(a)是表示检查对象的半导体晶圆的半导体芯片形成区域的一个例子的俯视图；(b)是表示把检查对象的半导体晶圆4等分的半导体晶圆以及半导体芯片形成区域的俯视图。
图15(a)是表示检查对象的半导体晶圆的半导体芯片形成区域的一个例子的俯视图；(b)是表示把检查对象的半导体晶圆多次分割来检查时的半导体芯片分散配置的一个例子的俯视图；(c)是表示把检查对象的半导体晶圆多次分割来检查时的半导体芯片分散配置的与(b)成对的一个例子的俯视图。
图16是作为本发明的别的实施方式的半导体检查装置的测试盒的其它例子的截面图。
图17是作为本发明的别的实施方式的半导体检查装置的测试盒的其它例子的截面图。
图18是作为本发明的别的实施方式的半导体检查装置的测试盒的另外其它例子的截面图。
图19是作为本发明的其它实施方式的检查系统的整体结构的一个例子的说明图。
图20是表示包含作为本发明的其它实施方式的半导体装置的检查工序的制造工序的代表例的流程图。
图21(a)是作为本发明的其它实施方式的半导体装置的制造工序中的半导体晶圆的整体俯视图；(b)是(a)的半导体晶圆的主要部位截面图。
图22(a)是接续图21的半导体装置的制造工序中的半导体晶圆的整体俯视图；(b)是(a)的半导体晶圆的主要部位截面图。
图23(a)是接续图22的半导体装置的制造工序中的半导体晶圆的整体俯视图；(b)是(a)的半导体晶圆的主要部位截面图。
具体实施方式
以下，基于附图来详细说明本发明的实施方式。还有，在以下的实施方式中，为了便于说明而认为必要时，多段或分割实施方式来说明，但除非特别说明外，它们不是相互没有关系的，一方与另一方的一部分或全部的变形例、详细、补充说明等有关。此外，在用于说明本实施方式的全部附图中，具有同一功能的部件被给与同一符号，尽可能省略其反复说明。
此外，在本发明的实施方式中，如下定义主要的用语。
所谓半导体装置，不管其形态，可以是形成有电路的晶圆状态的装置(例如，图1左边的半导体晶圆(以下简单地称为晶圆)1)，也可以是从晶圆切下来的单个的半导体元件(例如，图1右边的半导体芯片(以下简单地称为芯片)2)，还可以是把晶圆分割成多个的装置，还可以是以晶圆状态封装的装置(晶圆级CSP)，也可以是以晶圆状态封装的装置分割成多个的装置，也可以是切下以晶圆状态封装的装置而成的单个半导体元件(CSP：Chip SizePackage)。还有，图1是被检查对象的一个例子，左侧是晶圆1的整体立体图，右侧是放大在该晶圆1的主面上形成的多个芯片2之中的一个来表示的立体图。在此，芯片2的平面形状(与芯片2的厚度方向正交的面)形成例如四边形，在其主面的外周附近沿着该外周配置有多个电极3，周边电极排列如例所示。但是，电极3的配置并不限定于此，例如还有在芯片2的主面整个面配置多个电极的全面电极排列的情形等。
所谓测试片是指具有与被检查对象的电极接触的接触端子和从其引出的布线的片或在两面的电极间形成引出的布线的片。
所谓测试盒是指具有通过与被检查对象的电极连接而电连接作为测量器的检测器和被检查对象的功能的结构体(例如，后述的图2中所示的结构体)。
首先，用图2～图5对本发明中代表性的实施方式的测试盒的结构进行说明。图2是本实施方式的测试盒的主要部位截面图，图3是分解其主要部件来图示的主要部位立体图，图4(a)、(b)是在测试盒的测试片的接触端子中与晶圆的电极接触的前端部分的一个例子的主要部位立体图，图5是上述接触端子与晶圆的电极接触时的接触部的主要部位放大立体图。还有，图4是为了便于理解接触端子的前端部分的外形而透过接触端子来看的。
本实施方式的测试盒5具有为了测量在晶圆1上形成的芯片2的电特性、对准芯片2的电极3的位置并使之接触的多个探针(探针、接触端子)的盒，如后所述，把该测试盒5置于探针(半导体检查装置)上，在探针的检测器和晶圆1的芯片2之间取得电信号来测量芯片2的电特性。
该测试盒5具有测试片6、片下部支撑部件7a、片上部支撑部件7b、抽真空用支撑部件8、晶圆支撑部件9和O形环10a、10b。在测试片6的主面(第3主面)以及背面(第4主面)的外周利用粘接材料将片下部支撑部件7a以及片上部支撑部件7b分别夹持测试片6地粘接起来。该片下部支撑部件7a以及片上部支撑部件7b做成具有比测试片6更高的硬度以及刚性的结构，利用它们牢固地支撑测试片6。在片下部支撑部件7a的下方，通过上述O形环10a等这种密封部件配置上述晶圆支撑部件9。另一方面，在片上部支撑部件7b的上方，通过上述O形环10b等这种密封部件设置上述抽真空用支撑部件8。
在该抽真空用支撑部件8背面(面对测试片6的背面的面)的外周，一体形成有从平面看为沿该外周延伸并且从截面看为向下方突出的外壁部8a。在图2所示的例子中，在该抽真空用支撑部件8的背面的中央部，上述多个接触端子6a的一组的配置区域的上方区域，沿着抽真空用支撑部件8的背面向一个方向延伸的多个凸部8b沿与上述方向正交的方向每隔规定间隔重复配置。该凸部8b是支撑上述测试片6的背面侧的支撑部(支撑部件)。凸部8b的前端面与测试片6的背面相接，但并不粘接。在多个凸部8b的邻接之间形成有排气路11a。该排气路11a与在多个凸部8b的一组外周和上述外壁部8a之间形成的排气路11b连接。该排气路11a、11b通过排气口8c以及阀门12与排气泵等之类的排气机构连接。还有，抽真空用支撑部件8通过定位销8d被插入定位用空8e内用螺钉固定而被牢牢地固定在测试片6上。还有，在图2的例子中，沿着抽真空用支撑部件8的背面向一个方向延伸的多个凸部8b沿着与该方向正交的方向每隔规定间隔重复配置，但如果能够形成支撑测试片6的同时与排气路11b连接的排气路11a的话，则凸部8b当然可以是任何配置，在该范围内凸部8b的形状以及配置可以有各种变更。
上述测试片6配置成其主面(第3主面)面对晶圆1的主面(为上述电极3的形成面、一般说来是形成有集成电路元件的器件形成面)。在探测片6的主面，多个接触端子(探针、探针)6a仅配置可一起测量晶圆1的多个芯片2的量。接触端子6a是与上述晶圆1的电极3直接接触的导电性端子。在该测试片6的主面和晶圆1的主面之间形成的空间13中，测试片6的接触端子6a与晶圆1的电极3接触(导通)。在接触端子6a上，与上述电极3接触的前端部分做成例如与上述电极3的接触面为平坦的矩形状、且具有斜纹(綾)的角锥台状(参照图4(a))或与上述电极3的接触部分很尖的锥状(参照图4(b))。这样，与原来的半球状电镀突起或平面电极之间的接触相比较，由于具有硬度的接触端子6a以低接触压穿破电极3的表面氧化物或表面杂质等而能够与电极3的真正的金属电极材料接触，从而能够实现稳定的接触特性值。尤其是，在接触端子6a的前端部分的形状为角锥台形时，在与电极3的接触时施加到电极3的力不集中在一点，从而能够减小破坏电极3的可能性。此外，接触端子6a的前端部分的形状为角锥台状的一方比角锥状时能够通过更大的电流。这是因为，接触端子6a与电极3的导通是如图5所示，接触端子6a的前端部分破坏电极3表面的氧化膜3a等并若干插入电极3，其前端部分的侧面与因其先端部分插入而在电极3的上面形成的凹处的内侧面接触，但前端部分为角锥台状时比角锥状能够确保更大的接触面积。这种接触端子6a是利用后述的光刻技术(具有光刻胶图案的形成工序和把它用于刻蚀掩模的刻蚀工序的一系列的加工技术)来形成。这样，接触端子6a可以应对(接触)晶圆1的微细的电极3。有关该接触端子6a的构成材料和形成方法将在后述。
在测试片6的主面和其背面侧的背面(第4主面)之间形成有与上述多个接触端子6a分别电连接并引出的引出布线6b和对引出布线6b的相邻之间进行绝缘的绝缘层6c。引出布线6b由例如铜(Cu)等之类的金属做成，绝缘层6c由例如聚酰亚胺树脂等之类的具有挠性的绝缘材料做成。在此，示例了引出布线6b做成2层布线结构时的例子。具有该引出布线6b和绝缘层6c的布线构成体具有挠性。
在测试片6的背面(第4主面)配置有与上述多个引出布线6b电连接并引出的多个引出电极6d1、6d2。引出电极6d1、6d2由例如铜等之类的金属做成。一方引出电极6d1配置在测试片6的背面的外周(抽真空用支撑部件8的外周)。在该引出电极6d1上电连接有外部布线连接用连接器6e。该连接器6e通过连接器用电缆6e1与后述的半导体检查装置的检测器电连接。另一方引出电极6d2在测试片6背面的中央、配置于配置有多个接触端子6a的区域的上方。检查电路用的电子部件6f与该引出电极6d2电连接。电子部件6f是例如电阻、电容以及保险丝等之类的元件。在本实施方式中，电子部件6f在测试片6的背面、配置在接触端子6a的上方的接触端子6a的比较近的位置。这样，能够缩短接触端子6a和电子部件6f的布电路径，能够降低布线电阻和寄生电感，从而能够应对在晶圆1的芯片2上形成的集成电路的动作速度的提高。此外，通过把作为电子部件6f使用的保险丝配置在接触端子6a的附近，能够缩短利用保险丝的切断等来断开在检查时不良芯片2的存在而流过的大电流的时间，从而能够抑制或防止被害波及该不良芯片2周围的芯片2。
此外，金属层6g与测试片6的背面(第4主面)粘接。在本实施方式中，该金属层6g避开上述连接器6e或电子部件6f的配置区域而配置在大体整个面上。这样，可以确保上述接触端子6a的一组的位置精度，可以实现能够保持金属层6g裱合的部分原状地跟随接触对象的晶圆1的主面的微妙的倾斜进行动作的结构。即，通过以金属层6g裱合多个接触端子6a，能够防止在检查动作时在形成有接触端子6a的区域施加多余的应力，能够提高接触端子6a和晶圆1的电极3的位置精度，从而能够实现接触端子6a与电极3的精确的接触。
还有，作为金属层6g的构成材料，通过使用例如42合金(Fe-42Ni合金)或殷钢等具有与硅晶圆几乎同等程度的线膨胀率的材料，能够与晶圆1几乎一致，即使是高温或低温时也能够确保大面积地配置的接触端子6a的前端的位置精度。伴随着晶圆1的大口径化，因晶圆1和测试片6(特别是绝缘层6c的聚酰亚胺树脂)的线膨胀率之差导致的热应力，对晶圆1或测试片6弯曲，晶圆1的电极3和测试片6的接触端子6a的位置偏离的问题变得显著，所以，上述结构在一起检查晶圆1的多个芯片2时特别成为重要的技术。即，在本实施方式中，即使接触区域是大面积，也能够容易实现测试片6的接触端子6a组和晶圆1的多个芯片2的电极3组的前端位置精度良好的接触。
此外，通过设置金属层6g，能够确保测试片6的强度，能够确保通过从接触端子6a引出布线6b再布线的引出电极6d1、6d2的位置精度，从而在测试盒5的组装时的操作变得容易。还有，通过对金属层6g的光刻掩模的一起刻蚀处理，形成位置精度以及形状为正确的定位用以及螺钉固定用的孔6h，从而组装时的定位可变得容易，并且作业也可变得容易。
但是，在此虽对在测试片6的背面的几乎整个面设有金属层6g的情况进行了说明，但并不限定于此，例如也可以在测试片6的背面的外周设置金属层6以使分别围住上述多个接触端子6a的一组。此时，在测试片6上，在没有金属层6g的区域、即多个接触端子6a的一组配置区域做成具有比上述场合更高的柔软性(挠性)的状态。此时，热应力和强度的效果虽然比几乎整个面设置了金属层6g的上述结构若干差些，但能够得到与以几乎整个面设置了金属层6g的上述结构说明过的结构几乎相同的效果。
此外，在测试片6形成有贯穿其主面和背面的多个孔6i。该孔6i是连接上述空间13和测试片6的背面侧的上述排气路11a、11b的排气路。该孔6i分散配置成能够几乎均一地吸引晶圆1的主面，在与晶圆1的主面的外周区域对应的位置之外，配置在与晶圆1的主面的各芯片2对应的位置。
这种测试片6以自由装卸的状态安装，根据后述的半导体装置的制造工序的各个检查工序的种类及晶圆1的芯片2上形成的集成电路的种类或电极3的配置及相邻间距的不同等而可以替换。即，通过测试片6的变更，能够灵活地与上述变更对应。
在这种测试盒5中，把在主面形成有多个芯片2的晶圆1使其主面朝向测试片6的主面(接触端子6a的形成面)并且以晶圆1的外周部与O形环10a相接的状态搭载在晶圆支撑部件9上后，将在晶圆1的主面和测试片6的主面之间形成的空间13的空气利用上述排气泵通过孔6i、排气路11a、1b以及排气口8c进行排气，从检查开始前就对空间13的气压进行减压。然后，主要是晶圆1被吸引到测试片6的主面侧，晶圆1变形(弯曲)。测试片6也被拉近到晶圆1的主面侧并发生若干变形(弯曲)。结果，晶圆1的主面的多个芯片2的电极3以对测试片6的主面的多个接触端子6a几乎均一的压力并且以高的位置对准精度接触。这样，就能够一起测量晶圆1的多个芯片2的电特性。此外，若从接触端子6a施加到电极3的压力变得过度，则测试片6变形，以聚酰亚胺树脂等之类的树脂形成的绝缘层6c发生若干变形，进行微调整以使得施加到电极3的压力不会过度。因此，能够抑制或防止接触端子6a及电极3的损伤及破坏等。此外，伴随着今后半导体装置的性能提高，可预想测试片6的布线层也做成多层化、测试片6难以弯曲的的结构，但在本实施方式中，通过使测试片1弯曲而不使接触端子6a和电极3接触，通过主要地使晶圆1弯曲(变形)来使接触端子6a和电极3接触的结构，从而对半导体装置的性能提高而产生的测试片6的多层布线层化也能够充分地应对。再有，根据这种观点，作为测试片6的构成材料，也能够使用例如印刷电路板、玻璃基板或陶瓷基板等之类比较硬的材质。这些基板与以聚酰亚胺树脂为绝缘材料的基板相比具有高的硬度及刚性，强度高，从而能够提高测试盒5的制造及组装的容易性。还有，上述检查的详细将在后述。
其次，利用图6说明上述接触端子6a的形成方法的一个例子。
首先，如图6(a)所示，接触端子形成用的型材，例如，在厚度0.2～0.6mm的硅等做成的晶圆15的(100)面的两个面利用热氧化形成厚度为0.5μm左右的二氧化硅膜等这种绝缘膜16a、16b。接着，在晶圆15的主面的绝缘膜16a上涂抹光刻胶，形成利用光刻工序除去开角锥台状的孔的位置的光刻胶的图案后，以该光刻胶为刻蚀掩模，利用氟酸和氟化铵的混合液等刻蚀除去绝缘膜16a。然后，除去光刻胶后，以剩下的绝缘膜16a作为刻蚀掩模，利用强碱性液(例如，氢化碱)对从此露出的硅进行各向异性刻蚀，形成以(111)面的侧面围住的角锥台状的刻蚀孔15a。
在此，以晶圆15为型材，但作为型材只要具有结晶性的话即可。在该范围当然可以有各种变更。此外，把各向异性刻蚀形成的孔做成角锥台状，但该形状可以是角锥状，在能够形成以小的针压能够确保稳定的接触电阻的程度的接触端子6a的形状的范围，可以有各种变更。此外，相对于作为接触对象的一个电极3，以多个接触端子6a接触当然也可以。
其次，如图6(b)所示，利用氟酸和氟化铵的混合液刻蚀除去用作刻蚀掩模的绝缘膜16a，再次在湿氧气中对晶圆15a的表面整面进行热氧化，在晶圆15a的表面上形成厚0.5μm左右的二氧化硅膜等这种绝缘膜17a、17b。接着，在绝缘膜17a的表面形成导电性覆盖膜18，其次在导电性覆盖膜18的表面形成干膜19，接下来，在该形成接触端子6a以及连接电极部的位置除去干膜19。在此，使用了干膜19，但作为光刻胶掩模，不管液状光刻胶还是膜状光刻胶，只要是具有感光性的膜即可。
作为上述导电性覆盖膜18，例如，通过利用溅射法或蒸镀法等形成铬膜，形成厚度0.1μm左右的铬膜，通过在形成了该铬膜的表面利用溅射法或蒸镀法等形成铜膜，形成厚度1μm左右的铜膜即可。
其次，如图6(c)所示，在干膜19的开口部露出的导电性覆盖膜18上，以该导电性覆盖膜18作为电极，以硬度高的材料作为主要成分电镀金属膜20，使接触端子前端部6a1以及接触电极部6a2为一体并形成接触端子6a。作为构成金属膜20的电镀材料，从下层依次电镀金属膜20a～20d的话即可。金属膜20a由例如镍、金属膜20b由例如铑、金属膜20c由例如镍、金属膜20d由例如金等做成。接着，利用氟酸和氟化铵的混合液刻蚀除去形成有上述晶圆15的接触端子6a的面的反对面的绝缘膜17b后，除去干膜19。
其次，利用图7～图9说明测试片6的布线构成体(片主体)部分的制造方法的一个例子。
首先，如图7(a)所示，在两面形成有铜等做成的金属膜22a、22b的聚酰亚胺膜等做成的绝缘层6c1的一个面的金属膜22a上涂抹光刻胶。接着，形成利用光刻工序除去形成通路(ビア)的位置的光刻胶的图案后，以该光刻胶作为刻蚀掩模，利用碱性铜刻蚀液刻蚀除去通路形成位置的金属膜22a后，除去光刻胶。
接着，如图7(b)所示，在绝缘层6c1上形成通路形成用的孔23。作为打开该孔23的方法，例如，以激光法或干刻蚀法，只要是以上述金属膜22a为掩模除去绝缘层6c1的话即可。
接下来，如图7(c)所示，在绝缘层6c1的金属膜22a上贴上干膜24，利用光刻工序形成除去形成引出布线6b的位置以外的干膜24的图案之后，以该干膜24为刻蚀掩模，利用碱性铜刻蚀液刻蚀除去金属膜22a。这样，形成上述引出布线6b的一部分。
接着，如图8(a)所示，除去干膜24，通过以金属膜22b为电源层进行铜电镀，在上述通路形成用的孔23中填埋以铜做成的金属通路22c后，粘接起作为粘接层发挥功能的绝缘层6c2以及金属层6g。
在此，作为绝缘层6c2使用例如聚酰亚胺系粘接片或环氧树脂系粘接片的话即可。此外，作为金属层6g使用例如42合金(镍42％以及铁58％的合金，线膨胀率4ppm/℃)或殷钢(例如，镍36％以及铁64％的合金，线膨胀率1.5ppm/℃)这样的低线膨胀率，并且接近硅晶圆(硅型材，线膨胀率大致为3ppm/℃)15的线膨胀率的金属片。通过把该金属层6g介由绝缘层6c2粘贴在形成有引出布线6b的绝缘层6c1上而构成，除可提高测试片6的机械强度之外，还可以防止因检查时的温度导致的位置偏离等，并可以确保在各种状态下的位置精度。在该目的中，谋求确保老化检查时的位置精度，使用线膨胀率接近被检查对象的半导体元件的线膨胀率的材料作为金属层6g即可。
在上述粘接工序中，例如，在形成有通路内的金属通路22c以及引出布线6b的绝缘层6c1、绝缘层6c2、金属层6g依次重叠的状态，一边以例如10～200kgf/cm2加压一边施加绝缘层6c2的玻化温度(ガラス転移点温度)(Tg)或以上的温度，在真空中加热加压粘接的话即可。
接下来，如图8(b)所示，在上述金属层6g上涂抹光刻胶，形成利用光刻工序形成除去了形成通路的位置的光刻胶的图案后，以该光刻胶为刻蚀掩模，刻蚀除去通路形成位置的金属层6g。接下来，除去该光刻胶后，以剩下的金属层6g为刻蚀掩模，在绝缘层6c2上形成达到金属膜22a的通路形成用的孔26。作为金属层6g，在用例如42合金或殷钢时利用氯化铁刻蚀除去通路形成位置的金属层6g即可。作为绝缘层6c2的开孔方法，可以是激光法或以干刻除去绝缘层6c2。
接下来，如图8(c)所示，在上述金属层6g的表面，形成干膜27，然后，在利用曝光和显影除去在该除去金属层6g的位置的干膜27后，以剩下的干膜27为刻蚀掩模，刻蚀除去从此走露出的金属层6g。在此，使用了干膜27，但只要是具有感光性的膜即可。作为上述金属层6g，在用了例如42合金或殷钢时，利用氯化铁溶液淋洗刻蚀(シヤワ一エツチング)除去金属膜即可。
其次，如图9(a)所示，除去干膜27后，通过以相反面的金属膜22b为电源层进行镀铜，用铜做成的金属通路22d填埋上述通路形成用的孔26，同时施以铜电镀以覆盖围住该通路形成用的孔26而形成的金属膜(平台(ランド))28a，再有，在该表面施以金电镀形成金属膜28b。这样，形成引出电极6d1、6d2。
接下来，如图9(b)所示，在相反面的金属膜22b上，涂抹光刻胶，利用光刻工序形成了光刻胶图案后，将该光刻胶作为刻蚀掩膜，利用碱性铜刻蚀液刻蚀除去金属膜22b，形成用金属膜22b形成的上述引出布线6b。接下来，除去光刻胶后，覆盖引出布线6b地粘接形成有通路形成用孔29的绝缘层6c3(具有作为粘接层的功能)。
在此，作为绝缘层6c3，例如在半硬化状态下使用聚酰亚胺系粘接片即可。作为形成了通路形成用孔29的绝缘层6c3，例如可以真空加热粘接激光开孔加工或冲孔加工过的聚酰亚胺系粘接片，或在真空解热粘接聚酰亚胺系片后进行激光开孔加工。
然后，如图9(c)所示，在上面侧的上述引出电极6d1、6d2形成用的金属膜28b上使导电片31与之接触，通过金属通路22d、金属膜22a、金属通路22c，在相反面侧的金属膜22b的一部分露出的通路形成用孔29内填充金属通路22e。作为填充的金属通路22e，用例如适量的焊锡电镀、或适量的金属材料依次电镀处理形成的金属通路22e1、22e2来形成就可以。金属通路22e1由例如镍做成，金属通路22e2由例如焊锡做成。
其次，利用图10～图12对上述测试片6的制造方法的一个例子进行说明。
首先，如图10所示，将形成有在上述图6(c)形成的接触端子6a的型材用晶圆15的连接电极6a2和在图9(c)形成的布线片(布线构成体)的金属通路22e以及绝缘层6c3连接起来，制作一体的测试片6。在此，例如作为具有粘接层的功能的绝缘层6c3用的是半硬化状态的聚酰亚胺系粘接片时，以例如10～200Kgf/cm2加压同时施加绝缘层6c3的玻化温度(Tg)或以上的温度，在真空中夹持在真空加压加热粘接用基板33a、33b进行加热加压粘接即可。
接下来，如图11所示，在上述一体化的测试片6的两侧，把粘接固定了各片下部支撑部件7a以及片上部支撑部件7b的组件安装到硅刻蚀用保护夹具34上，刻蚀除去硅(即，型材用的晶圆15)。例如，在中间固定板35上用螺钉固定片下部支撑部件7a，通过O形环10c、10d安装在不锈钢制的固定夹具34a和不锈钢制的盖34b之间，用强碱性液(例如，氢化钾)刻蚀除去作为型材的晶圆15。例如，可以在强碱性液中刻蚀除去晶圆15，也可以通过在刻蚀面吹拂强碱性液来刻蚀除去晶圆15。此时，通过使在型材用的晶圆15的主面上形成的绝缘膜17a作为刻蚀掩模发挥功能，能够保护测试片6的绝缘层6c3受到刻蚀液的影响。这样，能够容易地制造具有极为微细的多个接触端子6a的测试片6。
接下来，如图12所示，取下上述硅刻蚀用保护夹具34，在粘接了测试片6的片上部支撑部件7b的面上粘接保护膜后，依次刻蚀除去上述绝缘膜17a以及导电性覆盖膜18和金属膜20a。然后，除去了保护膜后，把检查电路用的电子部件6f以及外部布线连接用的连接器6e粘接固定在测试片6的背面(第4主面)。
在此，绝缘膜17a利用例如氟酸和氟化铵的混合液刻蚀除去，利用例如高锰酸钾液刻蚀除去铬(导电性覆盖膜18)，用碱性铜刻蚀液分别刻蚀除去铜(导电性覆盖膜18)以及镍(金属膜20a)即可。
以该一系列的刻蚀处理的结果，在接触端子6a的表面露出的金属膜20b的材料为铑是因为，就铑而言，作为被检查对象的晶圆1的电极3的材料的焊锡或铝等难以附着，并比镍的硬度更高，难以氧化，从而具有接触电阻稳定等、作为接触端子使用优良的特性。
然后，以金属层6g为掩模，通过除去从其露出的绝缘层6c1～～6c3，在测试片6上形成贯穿其主背面之间的孔6i。这样，制作了测试片6。
然后，如上述图2所示，在粘接固定在测试片6上的片下部支撑部件7a和晶圆支撑部件9之间，把晶圆1和O形环10a一起夹持，同时在片上部支撑部件7b和抽真空用支撑部件8之间夹持O形环10b，做成测试盒5。测试片6设置成其主面(第3主面)的多个接触端子6a与在晶圆1的主面上形成的检查用电极3的位置对齐良好地面对。
作为形成接触端子6a的型材的晶圆15，使用与被检查对象的晶圆1尺寸相同或尺寸更大的硅晶圆的话，用一块就可以制作整体接触端子组，但以尺寸小的晶圆为型材，从多个晶圆制作单个地形成了接触端子组的测试片也可以。
在一起检查例如直径为200mm的晶圆的多个芯片2时，把形成有以各直径为150mm的晶圆分担四分之一面积的接触端子6a的4枚晶圆的必要部分切出来一起使用即可。
图13所示的是其代表例。图13(a)是作为用于形成用于测量直径为200mm的晶圆1的半导体元件形成区域(图13(a)的阴影所示的多个芯片2的一组区域)2A的多个接触端子6a的一组的型材的晶圆15，用4枚直径为150mm的晶圆15覆盖的例子。
此外，图13(b)是在直径为150mm的晶圆15上形成用于测量直径为200mm的晶圆1的全体的四分之一的半导体元件形成区域2A的多个接触端子6a的一组的区域(图13(b)的阴影所示的区域)6ar的例子。
再有，图13(c)以及图13(d)是表示为了把形成了用于形成上述接触端子6a的区域6ar的晶圆15聚在一起而最终得到可检查必要的半导体元件形成区域2A的区域，切断晶圆15的重合部分的切断晶圆15C、15D的例子。
在此，与测试片5的尺寸一致，任意分割被检查对象的晶圆1，把做成与测试盒5的尺寸相等或更小的尺寸的分割状态的晶圆1放入测试盒来检查也可。这样，不会导致检查装置的大型化，不必投入很大的设备投资。
图14(a)是表示在被检查对象的晶圆1上形成的半导体元件形成区域(带阴影的区域)2A的俯视图，图14(b)是表示具有把该晶圆1分割成4份的接触端子6a的形成用区域(带阴影的区域)6ar的切断晶圆15C的俯视图。作为检查用探针，如前所述，可形成能够一起接触晶圆1的半导体元件形成区域2A的测试片，也可以用具有由图14(b)所示的4分之1尺寸的晶圆15C形成的多个接触端子6a的一组的区域6ar的测试片对图14(a)的晶圆1的半导体元件形成区域2A的每四分之一的区域进行检查，或者，也可以把分割成四分之一的晶圆1搭载在晶圆支撑部件9上来实施检查。
图15(a)是表示被检查对象的晶圆1的半导体元件形成区域(带阴影的区域)2A的俯视图。作为检查半导体元件形成区域2A的测试装置，如前所述，可以形成能够一起检查晶圆1的半导体元件形成区域2A的测试片，但也可以把与以例如图15(b)以及图15(c)所示那种多个芯片2通过分散的配置而构成的半导体元件区域(带阴影的区域)2A1、2A2接触的测试片6制作成一种或根据需要制作成两种以上，用于依次检查用，由此来检查半导体元件形成区域2A的全体。
还有，作为高速电信号检查用的测试装置，为了极力防止电信号的紊乱，希望是在测试片6的表面(主面以及背面两个表面或主面或背面之中的一个面)形成接地层(基准电位层)的结构。例如，如图16所示，在测试片6的布线层中设置基准电位(例如0V)供给用的接地层6bg即可。这样，由于即使因半导体装置动作速度的提高等检查时的电信号的速度变快，也能够抑制或防止检查时电信号的紊乱，从而在能够对应半导体装置的性能提高的同时，还能够确保检查的可靠性。接地层6bg由例如铜等之类的导体层做成，为了抑制或防止噪声导致的电信号的紊乱，在形成面内比较大的范围而形成。在此，在上述绝缘层6c2上形成接地层6bg。并且，在接地层6c2上覆盖接地层6bg地形成有由例如聚酰亚胺等做成的绝缘层6c4。在该绝缘层6c4的上面形成有上述金属层6g。
此外，如图17所示，还可以把金属层6g用作上述基准电位供给用的接地层。作为金属层6g的材料使用的是42合金或殷钢时，根据需要，通过在表面镀铜或金等，可形成电性能更稳定的接地层即可。此时，由于使用已有的金属层6g，能够比图16的情形工序更加简化，同时，能够使测试片6如原来那样薄。
此外，如图18所示，也可以在测试片6的主面(第3主面)上利用导电性覆盖膜18形成上述基准电位供给用的接地层。该基准电位供给用的导电性覆盖膜18的图案如下形成，即就在刻蚀除去型材用晶圆15之后(参照图11)，刻蚀除去主面的绝缘层17a，在主面露出导电性覆盖膜18的阶段，形成光刻胶掩模并对导电性覆盖膜18形成图案。此时，由于使用在处理过程中用的导电性覆盖膜18，所以可以比图16的场合工序更加简化，同时没有追加绝缘层6c4的量，能够比图16的结构使测试片6的厚度更薄。
此外，在图12的工序中，也可以在接触端子6a的形成面重新形成接地层。在用溅射法形成该接地层时，例如，作为溅射膜的材料，可以单独或组合使用铬、钛、铜、金、镍等。
此外，在接触端子6a之中也可以设置实际上对检查不起作用的虚设用接触端子6a。这是因为晶圆1的多个芯片2的多个电极3的配置上有极端疏细的话，接触端子6a与电极3的接触部的平衡变差，从而成为妨碍晶圆平面的均一变位的主要原因。因此，通过在没有电极3的位置也适当地设置虚设的接触端子6a，该虚设的接触端子6a接触晶圆的主面，从而能够取确保该检查用接触端子6和电极3更加良好的平行度，因此能够使双方的接触状态良好。此时，例如虚设用接触端子6a配置成在电极3疏的区域侧，接触芯片2的外周的切割区域(切割(ダイシング)区域)配置的虚设电极的话，就可以不会对制品的芯片2带来损伤地进行检查。
其次，用图19来说明使用了上述说明的本实施方式的测试盒5的半导体检查装置的一个例子。图19是表示包含了使用了图2的测试盒5的半导体检查装置的系统40的整体构成的一例的说明图。还有，该构成就使用了上述变形例的测试盒5的半导体检查装置而言也一样。
图19表示把所希望的荷重施加在晶圆1的主面上来实施电特性检查的实验装置。在该状态下，通过从排气口8c抽真空进行减压，所希望的气压施加在测试片6的主面的多个接触端子6a组上，从与晶圆1的芯片2的电极3组接触的接触端子6a组，通过引出布线6b、引出电极6d1、6d2、连接器6e、电缆6e1，实施在测试片6的主面的多个接触端子6a组与对在晶圆1的多个芯片2上形成的半导体装置的电特性进行检查的检测器41之间检查用电信号的接收和发送。
在本实施方式的检查系统40的整体结构中，测试盒5作为整体晶圆探针构成。该检查系统40具有：支持作为被检查对象的晶圆1并与抽真空装置(未图示)连接的样品支撑系统42、与晶圆1的多个芯片2的各个的多个电极3接触并进行电信号的交接的测试片6、控制施加到样品支撑系统42的测试片6上的荷重(大气压)的真空度控制系统43、进行晶圆1的温度控制的温度控制系统44以及进行晶圆1的电特性检查的检测器41。该晶圆1排列有多个芯片(半导体元件)2，在各芯片2的主面排列有作为外部连接电极的多个电极3。
测试片6通过各接触端子6a、引出布线6b、引出电极6d1、6d2、连接器6e以及电缆6e1与检测器41电连接。
在晶圆支撑部件9的下部的样品台45的内部设有加热器46。该加热器46是用于在所希望的检查时加热晶圆1的机构。检查时的温度通常为例如20℃～90℃左右，在老化检查时为例如125℃～150℃左右。该加热器46的温度通过上述温度控制系统44调整。即，温度控制系统44通过控制样品台45的接热器46或冷却夹具来控制搭载在样品台45上的晶圆1的温度。此外，温度控制系统44具备操作部47，可以接收与温度控制相关的各种指示的输入、例如接收手动操作的指示。
在此，加热器46仅配置在晶圆1的背面下方，例子给出的是在晶圆1的主面上方即测试片6侧没有加热器的情形，在该场合有可能在晶圆1和测试片6之间产生温度差，因该温度差而使晶圆1的电极3和测试片6的接触端子6a的位置产生偏离。因此，在本实施方式中，为了防止在利用加热器46加热到所希望温度的晶圆1和形成有用于与该晶圆1的多个芯片2的电极3接触来实施电信号检查的接触端子6a的测试片6间的温度差而导致的位置偏离，精确且短时间地实施位置对齐，可以预先在测试片6或测试盒5的内部或上面(抽真空用支撑部件8的上部等)设置可控制温度的发热体。作为该发热体可以直接在测试片6上形成例如镍铬之类电阻值高的金属材料或高电阻的导电树脂，或在测试片6上粘贴形成该材料的片。此外，作为发热体也可以使热液体(或者气体等流体)在加热块内的管中流动，使该加热块与测试片6接触。此外，也可以通过把测试盒5全体放入恒温槽，实现所希望的温度环境。该发热体的温度通过上述温度控制系统44控制。温度控制系统44可以使在该晶圆1的主面上方配置的发热体的温度与在晶圆1的背面下方配置的加热器46的温度连动进行控制。
通过这样在晶圆1的主面上方也设置发热体，能够减小晶圆1和测试片6的温度差，从而能够使电极3和接触端子6a的位置对准精度提高。特别地，来自被加热的晶圆1的热辐射和从测试时的接触起确定测试盒的温度的原有方法不同，使上述测试片6独立地保持在检查时的温度的方式能够防止晶圆1和测试片6之间的检查时的温度差的发生，此外，通过使用以与硅的线膨胀率同等程度的金属层6g裱合的测试片6，使得位置精度精确的测试成为可能。
上述真空度控制系统43结合通过电缆48传递的检测器41的检测动作的进行信息以及来自上述温度控制系统44的温度信息控制上述空间13内的空气的真空度。此外，真空度控制系统43可以接收从上述操作部47输入的与真空度控制相关的各种指示、例如手动操作的指示。
其次，说明本实施方式的半导体检查装置的动作的一个例子。首先如下准备测试头，即通过固定在固定有测试片6的片下部支撑部件7a的定位销8d插入定位用孔8e以及孔6h，将已定位的抽真空用支撑部件8与片下部支撑部件7a作成一体而成。
接下来，如下准备测试盒(样品支撑系统42)，即把作为被检查对象的晶圆1放置到晶圆支撑部件9上，定位成在晶圆1上的多个芯片(半导体元件)2上形成的多个电极3组配置在上述探测头的测试片6的主面并列设置的多个接触端子6a的正下方，再抽真空固定而成。然后，利用上述温度控制系统把晶圆1如上所述加热到所希望的温度。
经过这种准备阶段后，把该测试盒5放置到样品台45上，使真空度控制系统43动作，通过从排气口8c抽真空，调节成适当的真空度，由此通过所希望的气压把按压力施加到在测试片6上形成的接触端子6a组上。在此，通过排出晶圆1的主面和测试片6的面对之间的空间13的空气(即，对空间13的气压进行减压)，主要吸引晶圆1并使之变形，在晶圆1的背面内施加减压而成的均等的荷重从而使晶圆1的芯片2的多个电极3一起按压在测试片6的多个接触端子6a上。即，把确保相对于电极3的高相对位置精度的多个接触端子6a的各个前端追随晶圆1的多个芯片2的多个电极3组(全体)的面地跟随按压在其上，由此进行对在晶圆1上排列的各电极3以均匀荷重(每1个销1～150mN左右)的接触，各接触端子6a和各电极3之间以低电阻(0.01Ω～0.1Ω)连接。
在这种实施方式中，通过从排气口8c真空抽出晶圆1的主面和测试片6的主面(第3主面)之间的空间13的空气，降低(调整)空间13的气压，能够控制施加到每1个接触端子6a上的荷重地使之接触。
例如，30个接触端子6a与8mm见方的芯片2接触时，通过减压量(0～1大气压：1.013×104mN/cm2)的控制，能够对每1个接触端子6a在0～215mN范围选择任意的接触荷重。同样，250个接触端子6a与8mm见方的芯片2接触时，通过减压量(0～1大气压)的控制，能够对每一个接触端子6a在0～25.9mN范围选择任意的接触荷重。
在使用明确的四角锥状或四角锥台状的接触端子6a时，由于接触面积极小，能够以低的荷重(例如，几mN左右以上)实现稳定的接触电阻，从而在上述荷重控制范围内能够控制接触压力的话就足够了。
在以上那样使测试片6的多个接触端子6a和晶圆1的多个芯片2的多个电极3接触的状态下，通过电缆6e1、连接器6e、引出电极6d1、6d2、引出布线6b以及接触端子6a，进行在晶圆1和检测器41之间动作电流和动作检查信号等的交接，判断该半导体装置的动作特性的可否。
其次，参照图20说明包含使用上述半导体检查装置的检查工序或者检查方法的半导体装置的制造方法的代表例。还有，图20中对使用上述半导体检查装置的检查工序给与斑点的阴影。
(1)本实施方式的半导体装置的制造方法具有：在晶圆1的各芯片2上制作集成电路，形成半导体装置的工序(半导体元件电路形成、前工序、工序100)；利用本实施方式的半导体检查装置在晶圆级(晶圆状态)一起检查多个芯片(半导体装置)2的电特性的工序(晶圆检查、工序101A)；把晶圆按每个芯片2切割，并按每个芯片(半导体元件、半导体装置)2分离的工序(切割(ダイシング)，工序102A)；以及用树脂等密封芯片(半导体元件)2的工序(组装和密封，工序103)。然后，经过老化(工序104A)、挑选检查(工序105A)、外观检查(工序106A)，作为芯片封装品出厂。还有，前工序也称作晶圆处理，其是指在从半导体晶锭切下的晶圆的主面上经过绝缘膜的形成工序、杂质导入工序以及刻蚀工序等形成集成电路元件后，直到在其上层形成布线层以及电极而成为可检查晶圆的状态的工序。
(2)本实施方式的别的半导体装置的制造方法为：依次经过上述半导体元件电路形成(工序100)、上述晶圆检查(工序101A)、切割(工序102A)后，经过芯片检查用插口安装(工序200)、老化(工序104B)、挑选检查(工序105B)、从插口取出(工序201)、外观检查(工序106B)，作为裸芯片出厂品出厂。
(3)本实施方式的别的半导体装置的制造方法为：依次经过上述半导体元件电路形成(工序100)、上述晶圆检查(工序101A)后，不切割晶圆1，经过老化(工序104C)、挑选检查(工序105C)，外观检查(工序106C)，作为整圆晶出厂品出厂。在该老化(工序104C)、挑选检查(工序105C)中也利用本实施方式的半导体检查装置进行检查。
(4)本实施方式的别的半导体装置的制造方法为：依次经过上述半导体元件电路形成(工序100)以及上述晶圆检查(工序101A)后，经过老化(工序104C)以及挑选检查(工序105C)，再经过上述切割(工序102B)和外观检查(工序106D)，作为裸芯片出厂品出厂。在该老化(工序104C)、挑选检查(工序105C)中也利用本实施方式的半导体检查装置进行检查。
(5)本实施方式的别的半导体装置的制造方法为：经过上述半导体元件电路形成(工序100)后，把晶圆1分割成具有多个芯片2的所希望大小(例如等分为四分之一等)的晶圆(工序300A)。然后，利用本实施方式的半导体检查装置以该分割的晶圆级一起检查该分割晶圆的多个芯片2的电特性(工序101B)。然后，经过老化(工序104D)、挑选检查(工序105D)、外观检查(工序106E)，作为分割芯片出厂品出厂。在该老化(工序104D)、挑选检查(工序105D)中也利用本实施方式的半导体检查装置进行检查。
(6)本实施方式的别的半导体装置的制造方法为：依次经过上述半导体元件电路形成(工序100)、上述晶圆1的分割(工序300A)、分割晶圆的检查(工序101B)、老化(工序104D)以及挑选检查(工序105D)后，经过把分割晶圆切成按每个芯片2分割、按每个芯片2分离(切割，工序102C)、外观检查(工序106F)，作为裸芯片出厂品出厂。在该老化(工序104D)、挑选检查(工序105D)中也利用本实施方式的半导体检查装置进行检查。
(7)本实施方式的别的半导体装置的制造方法为：经过上述半导体元件电路形成(工序100)后，在晶圆1的主面上形成树脂层等(树脂层形成工序400)。由此，一起密封晶圆1的多个芯片2。然后，利用本实施方式的半导体检查装置一起检查在形成有树脂层等的晶圆1上形成的多个芯片2的电特性(晶圆检查工序101C)。然后，依次经过老化(工序104E)、挑选检查(工序105E)、切割(工序102D)以及外观检查(工序106G)，作为CSP出厂品出厂。在该老化(工序104E)、挑选检查(工序105E)中也利用本实施方式的半导体检查装置进行检查。
(8)本实施方式的别的半导体装置的制造方法为：依次经过上述半导体元件电路形成(工序100)、上述树脂层形成(工序400)、上述晶圆检查(工序101C)、老化(工序104E)以及挑选检查(工序105E)后，经过外观检查(工序106H)，作为整晶圆CSP出厂品出厂。在该老化(工序104E)、挑选检查(工序105E)中也利用本实施方式的半导体检查装置进行检查。
(9)本实施方式的半导体装置的制造方法为：经过上述半导体元件电路形成(工序100)以及上述树脂层形成(工序400)后，把晶圆1分割成具有多个芯片2的所希望大小(例如等分为1/4等)的晶圆(工序300B)。然后，利用本实施方式的半导体检查装置一起检查该分割的晶圆的多个芯片2的电特性(工序101D)。然后，依次经过老化(工序104F)、挑选检查(工序105F)、外观检查(工序106I)，作为分割晶圆CSP出厂品出厂。在该老化(工序104F)、挑选检查(工序105F)中也利用本实施方式的半导体检查装置进行检查。
(10)本实施方式的别的半导体装置的制造方法为：依次经过上述半导体元件电路形成(工序100)、上述树脂层形成(工序400)、上述晶圆的分割(工序300B)、上述晶圆的检查(工序101D)、老化(工序104F)以及挑选检查(工序105F)后，把分割晶圆按每各个芯片2分割(切割，工序102E)。然后，经过外观检查(工序106J)，作为CSP出厂品出厂。在该老化(工序104F)、挑选检查(工序105F)中也利用本实施方式的半导体检查装置进行检查。
(11)在此，用图21～图23来说明上述(7)～(10)的半导体装置的制造方法的具体的一个例子。还有，图21～图23的(a)是半导体装置的制造工序中的晶圆1的全体俯视图，各图的(b)是各图(a)的晶圆1的主要部位的截面图。
图21(a)所示的是上述半导体元件电路形成(工序100)后的晶圆1的主面的全体俯视图，该图(b)所示的是其主要部位的截面图。在晶圆1的主面上配置有例如长方形的多个芯片2。在此，所示的是在各芯片2的主面的宽度方向的中央位置上多个电极3沿着芯片2的长度方向并列配置的场合。在构成晶圆1的半导体基板1SUB的主面或主面上形成有例如MIS·FET(金属绝缘体半导体场效应晶体管(Metal Insulator Semiconductor Field EffectTransistor))、双极晶体管、电阻或电容等的所希望的集成电路元件。并且，该集成电路元件通过在绝缘层50上形成的布线而连接，由此形成存储电路或逻辑电路等集成电路。在该阶段的绝缘层50上形成有上述电极3。电极3是由例如铝或铝合金做成、是上述集成电路的引出电极。在最上的绝缘层50的最上层从下层依次层积表面保护膜51a、51b。表面保护膜51a由例如氧化硅膜的单层膜、氧化硅膜和氮化硅膜的层积膜等之类的无机绝缘膜构成，该上层的表面保护膜51b由例如聚酰亚胺树脂等之类有机绝缘材料构成。在该表面保护膜51a、51b的一部分上形成有开口部52，电极3的一部分从此露出。还有，该阶段在上述(1)～(6)的半导体装置的制造方法中也是相同的。根据上述(1)～(6)的半导体装置的制造方法的话，在其后的检查工序，半导体检查装置的测试片6的接触端子6a的前端部与该电极3接触来进行电特性的检查。
接下来，如图22所示，在晶圆1的主面上形成再布线53后，再沉积例如聚酰亚胺树脂等之类的树脂层(上述树脂层)54，在晶圆1的状态下一起密封晶圆1的主面的多个芯片2。再布线53由铜等做成，通过把电极3从电极3的密集区域引出到较空区域，具备整合集成电路的电极3和安装芯片2的安装布线基板的电极的尺寸的功能。然后，在树脂层54的一部分上形成露出再布线53的一部分的开口部55后，形成与从该开口部55露出的再布线53连接的基底金属图案56。
接下来，也可以移至上述图20的晶圆检查(工序101C)或晶圆分割(工序300B)的工序。该场合，在晶圆检查工序(工序101C、101D)、老化(工序104E、104F)、挑选检查(工序105E、105F)中，在半导体检查装置的测试片6的接触端子6a接触到上述基底金属图案56的状态下进行各检查。
另一方面，也可以不移至上述图20的晶圆检查(工序101C)或晶圆分割(工序300B)的工序，而移至以下工序。即，如图23所示，在晶圆1的主面的多个芯片2的各个的多个接地金属图案56上一起形成由例如焊锡或金(Au)等做成的突起57。然后，也可以移至上述图20的晶圆检查(工序101C)或晶圆分割(工序300B)的工序。此时，在晶圆检查工序(工序101C、101D)、老化(工序104E、104F)、挑选检查(工序105E、105F)中，在半导体装置的测试片6的接触端子6a与上述突起57接触的状态进行检查。
在以上(1)～(11)说明过的半导体装置的制造方法中的、检查芯片2的电特性的工序中，通过使用本实施方式的测试盒，能够得到位置精度更加良好的接触特性。
即，使用通过作为型材对具有结晶性的基板的各向异性刻蚀产生的孔进行电镀而形成的角锥状或角锥台状的接触端子6a来进行检查，能够以低的接触压实现稳定的接触特性，可以不损坏下部的半导体元件来进行检查。此外，由于采用以与晶圆1具有相同的线膨胀率的金属层6g裱合多个接触端子6a的结构(或者以金属层6g包围多个接触端子6a的一组的结构)，从而即使在检查动作时接触端子6a也不受到多余的应力，能够实现与晶圆1的电极3的相对位置精确的接触。
再有，对半导体元件的电极3的压痕变小，并且成为点(在角锥状或角锥台状为凹状的点)，所以在该电极表面剩下几乎没有压痕的平坦的区域，即使多次进行如图20所示的检查工序那种接触的检查，也能够确保稳定的接触电阻值。
特别地，即使在有初期特性检查、老化、挑选检查等多次检查工序时，通过把搭载了检查用部件的测试片6做成使突起状的接触端子6a与半导体元件的检查用电极真空紧密接触的结构，半导体元件的一系列检查工序导致的对晶圆1的电极3的探测痕迹、即使在全部检查工序结束后对衬垫(电极3)的损伤(电极表面的龟裂)小，能够提高其后的半导体元件的连接工序(引线接合、焊锡突起形成、金突起形成、金锡接合等)的可靠性。
此外，通过对测试片6的主面和晶圆1的主面的面对面之间形成的空间13的气压进行减压，使在薄膜的测试片6上形成的四角锥或四角锥台状的接触端子6a和跟随上述接触端子的晶圆1的电极3接触，由此用利用大气压的简便的按压机构就能够以均等的压力使各接触端子6a与电极3接触，从而即使是大面积也能够实现稳定的接触电阻值。即，可充分应对晶圆1的大面积化。
此外，通过使用薄膜的布线电路形成技术，能够在测试片6的主面的接触端子6a附近，把必要的电子部件(例如，电阻器、电容、保险丝、连接器)6f容易地配置和搭载的测试片6的背面，从而能够实现稳定的检查和电路动作。
以上基于实施方式对本发明者提出的发明进行了具体说明，但本发明并不局限于上述实施方式，在不脱离其要旨的范围内当然可以进行各种变更。
若简单地说明利用本申请书中公开的发明之中、代表性的发明所得到的效果，则如下所述。
(1)确保接触端子的前端位置精度，能确实检查具有多个检查用电极、狭窄间距、分散在大面积的电极的半导体元件。
(2)能够以一定的接触荷重把接触端子与多个检查用电极、狭窄间距、大面积分散的电极接触，能够确实地检查半导体元件。
(3)提供能够把检查电路用的电子部件搭载在接触端子的附近的结构，确保对电极的良好的接触，能够提高电特性以及可靠性。
(4)通过提高形成接触端子的测试片的组装性、简化检查工序的顺序、作业，抑制检查装置的组装成本并抑制半导体装置的检查工序的成本，能够抑制半导体装置整体的制造成本。

Claims (11)

1.一种半导体检查装置，其特征在于，
具有：(a)支撑部件，支撑具有第1主面以及其背面侧的第2主面并具有在上述第1主面上形成的多个半导体芯片和在上述多个半导体芯片的各个上配置的多个电极的半导体晶圆；(b)测试片，具有相对于上述半导体晶圆的第1主面隔开所希望的空间而面对的第3主面、上述第3主面的背面侧的第4主面、在上述第3主面配置的多个接触端子、从上述多个接触端子的各个引出的多条布线以及通过上述多条布线在上述第4主面引出的多个引出电极；(c)检测器，与上述测试片的上述多个引出电极连接，一起电检查上述半导体晶圆的多个半导体芯片；以及(d)减压机构，在上述检查时，对上述所希望的空间进行减压，通过主要使上述半导体晶圆变形，使上述半导体晶圆的多个半导体芯片的各个的多个电极处于与上述测试片的多个接触端子接触的状态。
2.根据权利要求1所述的半导体检查装置，其特征在于，
在上述多个接触端子中，与上述半导体晶圆的多个半导体芯片的各个电极接触的部分的形状形成为角锥状或角锥台状。
3.根据权利要求1或2所述的半导体检查装置，其特征在于，
在上述测试片的第4主面侧设置有在上述检查时支撑上述测试片的支撑部件。
4.根据权利要求1或2所述的半导体检查装置，其特征在于，
上述测试片对应于上述检查的种类可进行更换。
5.一种半导体装置的制造方法，其特征在于，
具有以下工序：(a)准备具有第1主面及其背面的第2主面的半导体晶圆的工序；(b)在上述半导体晶圆的第1主面上形成多个半导体芯片的工序；以及(c)利用半导体检查装置对上述半导体晶圆的上述多个半导体芯片进行电检查的工序，
上述半导体检查装置具有：支撑部件，支撑上述半导体晶圆；测试片，具有相对于上述半导体晶圆的第1主面隔开所希望的空间而面对的第3主面、上述第3主面的背面侧的第4主面、在上述第3主面上配置的多个接触端子、从上述多个接触端子的各个引出的多条布线以及通过上述多条布线在上述第4主面引出的多个引出电极；检测器，与上述测试片的上述多个引出电极连接，一起电检查上述半导体晶圆的多个半导体芯片；以及减压机构，对上述所希望的空间进行减压，
在进行上述(c)工序的检查时，通过利用上述减压机构对上述所希望的空间进行减压，在主要使上述半导体晶圆变形以使上述半导体晶圆的多个半导体芯片的各个的多个电极与上述测试片的多个接触端子接触的状态下，一起电检查上述多个半导体芯片。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，
在上述多个接触端子中，与上述半导体晶圆的多个半导体芯片的各个电极接触的部分的形状形成为角锥状或角锥台状。
7.根据权利要求5所述的半导体装置的制造方法，其特征在于，
在上述(c)工序后，具有切割上述半导体晶圆并按上述多个半导体芯片的每个分离的工序以及用树脂密封各个分离的上述多个半导体芯片的工序。
8.根据权利要求5所述的半导体装置的制造方法，其特征在于，
在上述(b)工序后、上述(c)工序前，具有利用绝缘层一起密封上述半导体晶圆的多个半导体芯片以在上述绝缘层的表面形成再排列的电极的工序，在进行上述(c)工序时，利用上述半导体检查装置对上述密封工序后的上述半导体晶圆的上述多个半导体芯片进行电检查。
9.根据权利要求5所述的半导体装置的制造方法，其特征在于，
在上述(b)工序后、上述(c)工序前，具有把上述半导体晶圆分割成多个半导体晶圆的工序，在进行上述(c)工序时，利用上述半导体检查装置对上述分割的半导体晶圆的上述多个半导体芯片进行电检查。
10.根据权利要求5所述的半导体装置的制造方法，其特征在于，
在上述(b)工序后、上述(c)工序前，具有利用绝缘层一起密封上述半导体晶圆的多个半导体芯片以在上述绝缘层的表面形成再排列的电极的工序，在进行上述(c)工序前，具有把上述密封工序后的上述半导体晶圆分割成多个半导体晶圆的工序，在进行上述(c)工序时，利用上述半导体检查装置对上述分割的密封工序后的上述半导体晶圆的上述多个半导体芯片进行电检查。
11.根据权利要求5所述的半导体装置的制造方法，其特征在于，
在进行上述(c)工序的检查时，分散检查上述半导体晶圆的上述多个半导体芯片的电特性，通过反复该过程检查上述半导体晶圆的全部半导体芯片。
CNB2005101233796A 2004-12-28 2005-11-25 半导体检查装置以及半导体装置的制造方法 Expired - Fee Related CN100380622C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004378504 2004-12-28
JP2004378504A JP4145293B2 (ja) 2004-12-28 2004-12-28 半導体検査装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1797732A true CN1797732A (zh) 2006-07-05
CN100380622C CN100380622C (zh) 2008-04-09

Family

ID=36610711

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101233796A Expired - Fee Related CN100380622C (zh) 2004-12-28 2005-11-25 半导体检查装置以及半导体装置的制造方法

Country Status (3)

Country Link
US (1) US7227370B2 (zh)
JP (1) JP4145293B2 (zh)
CN (1) CN100380622C (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101545926B (zh) * 2008-03-25 2011-05-11 旺矽科技股份有限公司 探针测试装置
CN103163445A (zh) * 2011-12-08 2013-06-19 旺矽科技股份有限公司 芯片电性侦测装置及其形成方法
CN104777335A (zh) * 2014-01-09 2015-07-15 本田技研工业株式会社 电流施加装置以及半导体元件的制造方法
CN105807098A (zh) * 2015-01-20 2016-07-27 施耐德电器工业公司 用于电网的导体的检测器
CN106526443A (zh) * 2016-10-31 2017-03-22 广东利扬芯片测试股份有限公司 一种硅晶片测试探针台
CN109863414A (zh) * 2016-09-28 2019-06-07 东京毅力科创株式会社 基板检查装置和基板检查方法
CN109906385A (zh) * 2016-10-27 2019-06-18 三井化学东赛璐株式会社 电子装置的制造方法、电子装置制造用粘着性膜及电子部件试验装置
CN114994488A (zh) * 2022-05-20 2022-09-02 广州晶合测控技术有限责任公司 一种tft薄膜晶体管恒温老化寿命测试盒

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076216B2 (en) 2008-11-11 2011-12-13 Advanced Inquiry Systems, Inc. Methods and apparatus for thinning, testing and singulating a semiconductor wafer
JP2006032593A (ja) * 2004-07-15 2006-02-02 Renesas Technology Corp プローブカセット、半導体検査装置および半導体装置の製造方法
US7762822B2 (en) 2005-04-27 2010-07-27 Aehr Test Systems Apparatus for testing electronic devices
JP4800007B2 (ja) 2005-11-11 2011-10-26 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法およびプローブカード
TWI308773B (en) * 2006-07-07 2009-04-11 Chipmos Technologies Inc Method for manufacturing probe card
JP2008151573A (ja) * 2006-12-15 2008-07-03 Micronics Japan Co Ltd 電気的接続装置およびその製造方法
WO2008124068A1 (en) * 2007-04-05 2008-10-16 Aehr Test Systems Electronics tester with a signal distribution board and a wafer chuck having different coefficients of thermal expansion
US7800382B2 (en) 2007-12-19 2010-09-21 AEHR Test Ststems System for testing an integrated circuit of a device and its method of use
JP5553480B2 (ja) * 2008-02-26 2014-07-16 株式会社日本マイクロニクス 電気的接続装置
JP2009204393A (ja) * 2008-02-27 2009-09-10 Renesas Technology Corp プローブカード、プローブカードの製造方法、半導体検査装置および半導体装置の製造方法
JP2010027658A (ja) * 2008-07-15 2010-02-04 Hitachi Ulsi Systems Co Ltd プローブ試験方法と半導体ウェハ及びプローブカード
AT507468B1 (de) * 2008-10-15 2010-10-15 Dtg Int Gmbh Ermittlung von eigenschaften einer elektrischen vorrichtung
US7798867B2 (en) 2008-11-12 2010-09-21 Interconnect Devices, Inc. Environmentally sealed contact
US8030957B2 (en) 2009-03-25 2011-10-04 Aehr Test Systems System for testing an integrated circuit of a device and its method of use
KR100990198B1 (ko) 2009-08-07 2010-10-29 가부시키가이샤 어드밴티스트 웨이퍼 트레이 및 시험 장치
US8362797B2 (en) * 2009-08-25 2013-01-29 Advanced Inquiry Systems, Inc. Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed therebetween
US9176186B2 (en) * 2009-08-25 2015-11-03 Translarity, Inc. Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed
JP5448675B2 (ja) * 2009-09-25 2014-03-19 パナソニック株式会社 プローブカード及びそれを用いた半導体ウェーハの検査方法
JP5427536B2 (ja) * 2009-10-01 2014-02-26 東京エレクトロン株式会社 プローブカード
US8405414B2 (en) 2010-09-28 2013-03-26 Advanced Inquiry Systems, Inc. Wafer testing systems and associated methods of use and manufacture
US8506307B2 (en) 2010-12-02 2013-08-13 Interconnect Devices, Inc. Electrical connector with embedded shell layer
JP2012122972A (ja) * 2010-12-10 2012-06-28 Ngk Spark Plug Co Ltd 電気検査用装置、及び配線基板の製造方法
KR101149759B1 (ko) * 2011-03-14 2012-06-01 리노공업주식회사 반도체 디바이스의 검사장치
JP5796870B2 (ja) * 2011-12-05 2015-10-21 株式会社日本マイクロニクス 半導体デバイスの検査装置とそれに用いるチャックステージ
JP6076695B2 (ja) * 2012-10-30 2017-02-08 株式会社日本マイクロニクス 検査ユニット、プローブカード、検査装置及び検査装置の制御システム
JP2016151573A (ja) * 2015-02-19 2016-08-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法およびプローブカード
JP6525831B2 (ja) * 2015-09-15 2019-06-05 株式会社ヨコオ コンタクトユニット及び検査治具
TWI836645B (zh) 2016-01-08 2024-03-21 美商艾爾測試系統 測試器設備及測試微電子裝置的方法
JP6782103B2 (ja) * 2016-06-21 2020-11-11 株式会社日本マイクロニクス プローブカード、検査装置および検査方法
US10973161B2 (en) * 2017-01-13 2021-04-06 Raytheon Company Electronic component removal device
EP4290243A3 (en) 2017-03-03 2024-02-28 AEHR Test Systems Electronics tester
JP7075725B2 (ja) * 2017-05-30 2022-05-26 株式会社日本マイクロニクス 電気的接続装置
KR102099103B1 (ko) * 2018-10-15 2020-04-09 세메스 주식회사 가열 플레이트 냉각 방법 및 기판 처리 장치
CN113167814B (zh) * 2018-11-27 2024-02-27 日本发条株式会社 探针单元
JP7398935B2 (ja) * 2019-11-25 2023-12-15 東京エレクトロン株式会社 載置台、及び、検査装置
EP4226165A4 (en) 2020-10-07 2024-10-30 AEHR Test Systems ELECTRONIC TESTER

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
JP3658029B2 (ja) * 1994-02-21 2005-06-08 株式会社ルネサステクノロジ 接続装置およびその製造方法
JPH08241916A (ja) * 1995-03-07 1996-09-17 Matsushita Electric Ind Co Ltd 半導体集積回路の検査方法
JPH10142290A (ja) * 1996-11-08 1998-05-29 Advantest Corp Ｉｃ試験装置
JP3467394B2 (ja) 1997-10-31 2003-11-17 松下電器産業株式会社 バーンイン用ウェハカセット及びプローブカードの製造方法
TW462103B (en) * 1998-03-27 2001-11-01 Shiu Fu Jia Wafer testing device and method
JP2000164647A (ja) * 1998-11-24 2000-06-16 Matsushita Electric Ind Co Ltd ウエハカセット及び半導体集積回路の検査装置
US6340895B1 (en) * 1999-07-14 2002-01-22 Aehr Test Systems, Inc. Wafer-level burn-in and test cartridge
JP2001056346A (ja) * 1999-08-19 2001-02-27 Fujitsu Ltd プローブカード及び複数の半導体装置が形成されたウエハの試験方法
JP2002076075A (ja) * 2000-08-24 2002-03-15 Nec Corp 半導体集積回路
JP2002082130A (ja) * 2000-09-06 2002-03-22 Hitachi Ltd 半導体素子検査装置及びその製造方法
US6828810B2 (en) * 2000-10-03 2004-12-07 Renesas Technology Corp. Semiconductor device testing apparatus and method for manufacturing the same
JP3631451B2 (ja) * 2001-02-05 2005-03-23 松下電器産業株式会社 半導体集積回路の検査装置および検査方法
JP3878449B2 (ja) * 2001-10-17 2007-02-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2003297887A (ja) * 2002-04-01 2003-10-17 Hitachi Ltd 半導体集積回路装置の製造方法および半導体検査装置
JP2004053409A (ja) * 2002-07-19 2004-02-19 Matsushita Electric Ind Co Ltd プローブカード

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101545926B (zh) * 2008-03-25 2011-05-11 旺矽科技股份有限公司 探针测试装置
US9506978B2 (en) 2011-12-08 2016-11-29 Mpi Corporation Apparatus for probing die electricity and method for forming the same
US9157929B2 (en) 2011-12-08 2015-10-13 Mpi Corporation Apparatus for probing die electricity and method for forming the same
CN103163445B (zh) * 2011-12-08 2016-02-10 旺矽科技股份有限公司 芯片电性侦测装置及其形成方法
CN103163445A (zh) * 2011-12-08 2013-06-19 旺矽科技股份有限公司 芯片电性侦测装置及其形成方法
CN104777335A (zh) * 2014-01-09 2015-07-15 本田技研工业株式会社 电流施加装置以及半导体元件的制造方法
CN104777335B (zh) * 2014-01-09 2017-10-13 本田技研工业株式会社 电流施加装置以及半导体元件的制造方法
CN105807098A (zh) * 2015-01-20 2016-07-27 施耐德电器工业公司 用于电网的导体的检测器
CN105807098B (zh) * 2015-01-20 2020-03-27 施耐德电器工业公司 用于电网的导体的检测器
CN109863414A (zh) * 2016-09-28 2019-06-07 东京毅力科创株式会社 基板检查装置和基板检查方法
CN109863414B (zh) * 2016-09-28 2021-05-07 东京毅力科创株式会社 基板检查装置和基板检查方法
CN109906385A (zh) * 2016-10-27 2019-06-18 三井化学东赛璐株式会社 电子装置的制造方法、电子装置制造用粘着性膜及电子部件试验装置
CN106526443A (zh) * 2016-10-31 2017-03-22 广东利扬芯片测试股份有限公司 一种硅晶片测试探针台
CN114994488A (zh) * 2022-05-20 2022-09-02 广州晶合测控技术有限责任公司 一种tft薄膜晶体管恒温老化寿命测试盒

Also Published As

Publication number Publication date
JP4145293B2 (ja) 2008-09-03
US7227370B2 (en) 2007-06-05
CN100380622C (zh) 2008-04-09
JP2006186120A (ja) 2006-07-13
US20060139042A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
CN1797732A (zh) 半导体检查装置以及半导体装置的制造方法
CN1281966C (zh) 探针片、探针卡及半导体检查装置
US7656174B2 (en) Probe cassette, semiconductor inspection apparatus and manufacturing method of semiconductor device
CN1181528C (zh) 测试具有许多半导体器件的晶片的探针卡和方法
CN1272632C (zh) 晶片级老化和测试
CN101520470B (zh) 探测卡及其制造方法和半导体检测装置及其制造方法
CN1192422C (zh) 测试半导体器件的探针卡及半导体器件测试方法
CN100350254C (zh) 具有硅指状接触器的接触结构
CN1816748A (zh) 探针板及使用探针片或探针板的半导体检测装置及半导体装置的制造方法
CN101074970A (zh) 传输电路、探针板、探针卡、半导体检查装置及制造方法
JP2001091543A (ja) 半導体検査装置
JP2002110751A (ja) 半導体集積回路装置の検査装置および製造方法
CN1612321A (zh) 半导体集成电路器件的制造方法
JPWO2009041637A1 (ja) 半導体検査装置及び検査方法ならびに被検査半導体装置
JP2010276541A (ja) 薄膜プローブシートおよびその製造方法、プローブカード、ならびに半導体チップ検査装置
CN1170311C (zh) 半导体器件的制造方法和封装装置
CN1393921A (zh) 半导体检测装置
JPH08148533A (ja) 半導体ウェハの試験装置及び試験方法
JP2002139554A (ja) 半導体装置の検査方法
JP2009098153A (ja) 薄膜プローブの製造方法
JP4246558B2 (ja) プローブ用配線基板及び半導体素子の製造方法
US11933837B2 (en) Inspection jig, and inspection device
JP2004132699A (ja) 接続装置、半導体チップ検査装置及び接続装置の製造方法
JP2006071486A (ja) 接続装置、半導体チップ検査装置および半導体装置の製造方法
JP3707857B2 (ja) マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRIC CO., LTD.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100820

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: RENESAS KANSAI CO., LTD.

Free format text: FORMER NAME: NEC ELECTRIC CO., LTD.

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN COUNTY

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa

Patentee before: NEC electronics Kabushiki Kaisha

TR01 Transfer of patent right

Effective date of registration: 20100820

Address after: Kanagawa

Patentee after: NEC electronics Kabushiki Kaisha

Address before: Tokyo, Japan

Patentee before: Renesas Technology Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080409

Termination date: 20131125