[go: up one dir, main page]

CN1799145A - 具有边缘终止结构的半导体器件及其制造方法 - Google Patents

具有边缘终止结构的半导体器件及其制造方法 Download PDF

Info

Publication number
CN1799145A
CN1799145A CNA2004800148516A CN200480014851A CN1799145A CN 1799145 A CN1799145 A CN 1799145A CN A2004800148516 A CNA2004800148516 A CN A2004800148516A CN 200480014851 A CN200480014851 A CN 200480014851A CN 1799145 A CN1799145 A CN 1799145A
Authority
CN
China
Prior art keywords
active area
gate electrode
gate
transversal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800148516A
Other languages
English (en)
Other versions
CN100485960C (zh
Inventor
R·J·格罗维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1799145A publication Critical patent/CN1799145A/zh
Application granted granted Critical
Publication of CN100485960C publication Critical patent/CN100485960C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H10D8/605—Schottky-barrier diodes  of the trench conductor-insulator-semiconductor barrier type, e.g. trench MOS barrier Schottky rectifiers [TMBS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/151—LDMOS having built-in components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种具有半导体本体(22)的半导体器件及其制造方法，包括有源区(7)和围绕有源区的终止结构(16)。本发明特别涉及在有源区中具有沟槽电极的这种器件的终止结构。所述终止结构包括多个串联连接的、并从有源区向半导体本体的外围边缘(42)延伸的横向沟槽栅极晶体管器件(2a到2d)。如此设置横向器件，使得跨越所述横向器件分布有源区和所述外围边缘之间的电压差。终止结构比较紧凑，且该结构的特征容易以与有源区的特征相同的工艺步骤形成。

Description

具有边缘终止结构的半导体器件及其制造方法
技术领域
本发明涉及用于半导体器件例如绝缘栅场效应功率晶体管(通常称作“MOSFET”)、绝缘栅双极晶体管(通常称作“IGBT”)、或肖特基整流器的场终止(field termination)结构及其制造方法。
背景技术
半导体器件一般包括含有有源区的半导体本体，所述有源区其中具有有源结构阵列。本发明涉及在有源区具有沟槽电极结构的器件。为了避免在有源区周界处器件的过早击穿，通常必须包括围绕有源区的场终止结构，以避免产生过高的电场。本领域中公知的几种场终止结构例如为浮动场板和浮动场环。例如在B.J.Baliga 1996年的“Power Semiconductor Devices”第81到113页中讨论了这些结构，其内容在这里结合作为参考资料。
本发明寻找提供一种在有源区具有沟槽电极结构的器件的终止结构，同时将形成终止结构所需的额外工序最小化。
发明内容
本发明提供了一种具有半导体本体的半导体器件，包括有源区和围绕有源区的终止结构，所述终止结构包括多个串联连接的、并从有源区向半导体本体的外围边缘延伸的横向沟槽栅极晶体管器件，每个横向器件都包括其中具有栅电极的沟槽，所述栅电极通过栅极绝缘材料层与半导体本体分离，所述横向器件的沟槽、栅电极和栅极绝缘材料层以与有源区中器件的沟槽、绝缘电极和将绝缘电极绝缘的材料层相同的各个工艺步骤形成，所述横向器件的栅电极延伸穿过第一导电类型区，并部分穿过下面的第二相反导电类型区，每个横向器件包括在它的栅电极与更靠近有源区的横向器件一侧处的第一导电类型区之间的导电连接，以致跨越所述横向器件分布有源区和外围边缘之间的电压差。
因此依照本发明的半导体器件包括具有与器件有源区中的沟槽电极结构相同工艺步骤形成的特征的紧凑终止结构，避免了需要额外处理来形成终止结构的这些特征。
以上面确定的方式排列横向器件，仅当跨过其的电压超过了其阈值电压时，每个横向器件将完全导通。因而所述终止结构可支持高达横向器件各个阈值电压总和的幅度的电压。使用时，在电压低于该界限时，每个横向器件传导可忽略的亚阈值电流，并降低跨过其施加的小于其阈值电压的总电压的一部分。因此施加的电压基本上均匀分布或被划分，避免了高的电场峰值。
优选地，有源区包括具有第一导电类型区的器件，其以与横向器件的第一导电类型区相同的工艺步骤形成。这样，可以以与有源区的特征相同的工艺步骤完成终止结构的其他特征。
在优选的实施方案中，有源区器件的绝缘电极是沟槽栅极晶体管器件的栅电极，有源区器件的第一导电类型区形成了其沟道容纳区。
在进一步的实施方案中，有源区器件的绝缘电极是肖特基整流器的沟槽电极。
绝缘材料层在横向器件的栅极沟槽底部上比在所述沟槽的至少一部分侧壁上更厚。这用于增加横向晶体管器件的阈值电压，如下面更详细讨论的，当导通时，其增加了跨过器件的电压降。
此外，邻近横向器件每个栅极沟槽底部的第二导电类型区的各个部分的掺杂水平比所述第二导电类型区的其余部分的掺杂水平更高。这也增加了横向晶体管器件的阈值电压，由此增加了跨过器件的电压降。
依次增加跨过上述每个横向器件所支持的电压，可增加终止结构的击穿电压，并可减小获得将被减小的指定击穿电压所需的横向器件的数量，由此进一步减小了终止结构所需的面积。
特别地，半导体本体在本体的平面内为矩形。为了将终止结构占据的面积最小化，连接部分向着所述本体的一个或多个角设置。然后局部增加相邻横向晶体管之间的间隔，以仅在所述一个或多个角中容纳所述连接部。
本发明还提供了一种形成具有半导体本体的半导体器件的方法，包括有源区和围绕有源区的终止结构，所述终止结构包括多个串联连接的、并从有源区向半导体本体的外围边缘延伸的横向沟槽栅极晶体管器件，每个横向器件都包括其中具有栅电极的沟槽，所述栅电极通过栅极绝缘材料层与半导体本体分离，所述横向器件的栅电极延伸穿过第一导电类型区，并部分穿过下面的第二相反导电类型区，每个横向器件包括在它的栅电极与更靠近有源区的横向器件一侧处的第一导电类型区之间的导电连接，以致跨越所述横向器件分布有源区和外围边缘之间的电压差，所述方法包括以与有源区中器件的沟槽、其中的绝缘电极和将绝缘电极绝缘的材料层相同的各个工艺步骤，形成所述横向器件的沟槽、栅电极和栅极绝缘材料层。
在优选的实施方案中，所述方法包括以与所述横向器件第一导电类型区相同的工艺步骤，来形成在有源区的器件中的第一导电类型区。
此外，如下面所述以与有源区的特征相同的工序制作终止结构的其他特征，避免了需要额外专门的工序。
附图说明
现在将通过实施例并参照示意性附图描述本发明的实施方案，其中：
图1显示了在依照本发明的终止结构中连接在一起的晶体管器件的电路图；
图2显示了依照本发明实施方案的半导体器件的有源区和终止结构的横截面图；
图3显示了图2半导体器件的角部分的有源区和终止结构的横截面图；
图4显示了依照本发明另一个实施方案的半导体器件的有源区和终止结构的横截面图；
图5和6显示了在图4半导体器件的可替换结构中的角部分的有源区和终止结构的横截面图；
图7和8显示了依照本发明实施方案的半导体器件的有源区和终止结构的一部分的平面图；以及
图9到11显示了依照本发明另一个实施方案的半导体器件的有源区和终止结构的横截面图。
具体实施方式
应当注意附图是概略性的，并没有按照比例绘制。在附图中为了清楚和方便起见，在尺寸上放大或缩小显示了这些图的部分的相对尺寸和比例。在修改的和不同的实施方案中，相同的参考标记一般用于指相应或相似的特征。
图1显示了在依照本发明实施方案的半导体器件的终止结构中使用的串联在一起的p沟道MOSFET 2a到2d的串。通过例子的方式显示了四个MOSFET，但应当理解到，根据跨过MOSFET支持的电压，可以使用不同数量的器件。在随后的横截面图中，为了清楚起见，在终止结构中只显示了三个横向器件。
每个MOSFET的栅电极4都通过连接件8与它的漏电极6相连。在所述串中的第一MOSFET 2a的源电极10连接到所述串中的下一个MOSFET 2b的漏电极，并沿着串如此连接。MOSFET具有公共体区，且它们的体端12显示为连接在一起。
在终止结构中，所述串的一端，即第一MOSFET 2a的漏电极连接到半导体器件的第一主电极，所述串的另一端，即最后一个MOSFET 2d的源电极10连接到半导体器件的第二主电极的电位。
利用以所述方式连接在一起的图1的MOSFET，在刚刚开始传导电流的点时跨过每个MOSFET的电压等于各个MOSFET的阈值电压。因而，每个器件都支持跨过其上的电压高达其阈值电压的最大值。跨过MOSFET串施加的电位跨过MOSFET被划分，大致均匀地分布相关的电场，由此避免了任何导致过早击穿的场集中。
图2中显示了使用本发明的半导体器件的横截面图。横截面垂直于半导体本体(典型由单晶硅形成)的平面。在图的左侧显示了器件的有源区7，在右侧显示了终止结构16。举例来说，所示的有源区包括沟槽栅极晶体管单元。在半导体本体22中，第一导电类型(在该实施例中为n型)的各个源区和漏区9和14通过相反的第二导电类型(在该实施例中为p型)的沟道容纳区15分隔。在沟槽20中存在一般由n型多晶硅形成的栅电极11，所述沟槽20通过区9和15延伸进入漏区14的下面部分。栅电极通过栅极绝缘材料层25与半导体本体分离。在器件的导通状态时施加到栅电极11的电压信号以公知的方式用于感应区15中的导电沟道17，并用于控制在源区和漏区9和14之间的该导电沟道17中流动的电流。
源区9通过半导体器件的第一主电极接触，在该实施例中具体化为源电极23。在器件本体的顶部主表面22a处实现该接触。所示的例子包括器件本体接触的“壕沟(moated)”源极，其中穿过源区9蚀刻凹槽26，从而能在源电极23和沟道容纳区15之间直接接触。这种结构能减小器件制造工序的掩模数量，因为不需要掩模来构图源区的注入。在EP-A-0889511中公开了制造具有图2有源区7中所示的沟槽栅极的方法的例子，其内容在这里结合作为参考资料。
举例来说，图2显示了垂直器件结构，其中区14包括在高导电性(n+)的衬底区14b上的由高电阻率(n-，低掺杂)的外延层形成的漏极漂移区14a。该衬底区14b可以是与区14a相同的导电类型(该例子中为n型)，从而提供垂直MOSFET，或其可以是相反的导电类型(该例子中为p型)，从而提供垂直IGBT。衬底区14b在器件本体的底部主表面22b处通过半导体器件的第二主电极24接触，在MOSFET情形中称作漏电极，在IGBT情形中称作阳极电极。
图2中所示的终止结构包括串联连接的横向沟槽栅极晶体管单元。每个横向器件都包括沟槽30，其中具有通过栅极绝缘材料层32而与半导体本体22分离的栅电极31。绝缘帽34(例如由TEOS形成)在半导体本体的顶部主表面22a(限制为有源区中的沟槽26之间的表面)上延伸。在导通状态中，沟道35形成在n型区14a中，并在沟槽30任一侧上的p型区15之间延伸。更靠近有源区的横向器件一侧上的p型区形成了横向器件的漏极，在相反侧上的p型区形成了其源极。在所示的例子中，沟道35将由p型电荷载流子形成。
邻近有源区的横向器件的漏区与源电极23相连。最外面的横向器件的源区可以通过在从晶片中切割半导体本体22时形成的外围边缘42的粗糙表面而缩短为漏电极24。可选择地，区15通过在半导体本体表面上延伸的附加导电连接件而连接到漏电极24。
在图2中可以看出，终止结构的沟槽30、栅极绝缘材料层32和栅电极31特征在结构上与有源区的沟槽20、栅极绝缘材料层25和栅电极11对应。它们可以用与相应有源区特征相同的工艺步骤来有效地制造，避免了需要额外的步骤来形成终止结构的这些元件。
图2中示出了形成有源区7中器件的源区的高掺杂第一导电类型区9，穿过终止结构16延续。可选择地，可以在注入过程中掩蔽终止结构区从而形成该区。在图2的实施方案中，其为覆盖注入，因此掩蔽终止结构区将需要附加的掩模。
如图1中所示，终止结构中的横向晶体管的栅电极通过连接件8缩短为各自的漏区。图3中示出了该方面的实现方案。显示了图2半导体器件不同部分的有源区和终止结构的横截面图。如下所述，该部分可向着半导体本体的角部设置。
存在于图2中所示的有源区的沟槽之间的凹槽26也存在于图3中所示的终止结构部分中，从而便于在半导体本体的表面处连接到n型区9下面的p型区15。一般地，当蚀刻凹槽时，绝缘帽34用作有源层中的掩模。方便地，帽34可以在终止结构中与有源区的那些同时进行适当地构图，且凹槽26可以以与有源区中的那些相同的工艺步骤在终止结构中进行蚀刻。类似地，在下面讨论的另一个实施方案中，以与有源区和终止结构中相同的工艺步骤定义帽34。
每个横向晶体管(除了最接近有源区的横向晶体管以外)都设置有导电材料的连接件8，其在栅电极31与更靠近有源区7的晶体管一侧处的p型区15之间形成电连接。连接件在凹槽26侧壁处与p型区接触。在图3所示实施方案中，为了便于连接到栅电极，栅电极材料延伸到沟槽30外面，且暴露该延伸39的表面37，以与连接件8接触。在最靠近有源区的横向晶体管的情形中，通过源电极23将栅极延伸39电连接到更靠近有源区7的晶体管一侧的p型区15。
例如通过在回蚀刻栅电极材料与沟槽顶部齐平的过程中，在沉积栅电极材料从而填充栅极沟槽并覆盖在绝缘帽34上之后，掩蔽栅电极材料而形成延伸39。
为了避免需要额外专门的工艺步骤，在该实施方案和下面讨论的实施方案中，连接件8可以以与源电极相同的工艺步骤形成在终止结构中。
图4显示了与图2相似的横截面，但采取了其中使用单独的掩蔽注入步骤来确定器件有源区中的源区9的实施方案，所以不存在图2的凹槽26。
图5和6图示了在图4所述实施方案中的栅电极与p型区15之间形成连接的方式。与图3中所示结构类似，在图5中，栅电极材料在形成延伸39的终止结构中的沟槽30上方延伸。连接件8与该延伸接触，并在半导体本体的顶部主表面22a处与p型区15连接。如图3中，在最内部的横向晶体管的情形中，它的栅电极通过源电极23电连接到p型区15。
在图6的实施方案中，通过将每个栅电极上方的绝缘帽34横向偏移离开有源区7，以暴露与连接件8接触的一部分栅电极(或在最内部横向晶体管的情形中为源电极23)，从而避免了需要将横向器件的栅电极31延伸越过相应的沟槽。
通过在大部分该结构中具有紧密的沟槽间隔，并仅增加与图3、5和6相关的必须用于允许连接件8处的间隔，可将终止结构所占据的面积最小化。例如，如图7和8示意性所示，连接件可以位于半导体本体的一个角中，邻近半导体本体外围边缘42。可选择地，连接件可分布在半导体本体的两个或多个角之间。为了说明目的，图7和8中没有示出覆盖延伸39和沟槽30的特征。在这些例子中，五个和六个条形几何形状的沟槽30分别围绕图7和8结构中的终止结构16中的有源区7。有源区7的沟槽20也具有条形几何形状，应当理解，其它几何形状也可用于有源区，例如方形或封闭的六边形几何形。
在图2中所示器件的例子中(下面称作“例子1”)，终止结构16中横向器件的间距为2.4微米，沟槽宽度为0.5微米。栅极绝缘层25是40nm的二氧化硅层，n型区14a具有每cm3 1×1016个磷或砷原子的掺杂水平，p型区具有每cm3 1×1017个硼原子的掺杂水平，栅电极由具有每cm3 1×1019个磷原子掺杂水平的n型多晶硅形成。在该例子中，临近器件外围边缘42的晶体管具有大约2.3V的阈值电压。因此在该电压下(或稍微高于该电压)开始导通，并将该电压传输给邻近的横向器件的源极。因此在其源极和区14a之间具有背偏置，将其阈值电压稍微提高到大约2.7V，并沿着横向器件的串如此进行。对于12个器件的串，终止结构将具有大约35V或更大的击穿电压。由于横向器件的间距为2.4微米，仅需要28.8微米来容纳终止结构。
为了容纳图3、5和6中所示的连接件8，横向器件的间距可以局部增加到例如大约15微米。
通过相对于至少一部分沟槽的侧壁来增加栅电极沟槽30底部处的绝缘层32的厚度，可增加终止结构的横向晶体管的栅极阈值电压。图9的实施方案中示出了这一点。这增加了跨过每个横向晶体管所支持的电压，并能减少横向晶体管沟槽的数量，由此减小了被终止结构占据的面积。在有源区中沟槽20的底部处当然可以包括较厚的绝缘层，其可以减小有源区晶体管的栅极漏极电容，减小了在这些器件中的开关功率损耗水平。因而，在相同的工艺步骤中，有源区和终止结构中的沟槽底部处可以包括较厚的绝缘层。可使用各种方法来在沟槽底部处产生较厚的绝缘层。US-A-4992390中公开了这些例子，其内容在这里结合作为参考资料。
例如，在沟槽底部处将绝缘层的厚度增加到100nm(在沟槽侧壁上厚度为40nm，器件其他方面具有与上面例子1相同的参数)，将最外侧器件的阈值电压增加到大约3V，等等。在该情形中，仅仅7个器件的串就获得了大约40V或更高的击穿电压。
图10中图示了另一个增加终止结构的横向晶体管的栅极阈值电压的技术。在该方案中，将第一导电类型的掺杂剂(在该例子中为n型掺杂剂，例如磷或砷)注入沟槽的底部中，从而形成邻近每个横向器件的栅极沟槽底部的注入区50。例如，在区50中每cm2 3×1012个原子的剂量(器件其他方面具有与上面的例子1相同的参数)将上述第一个例子中的最外侧器件的阈值电压从2.3V增加到大约5.6V，等等。因此6个这样器件的串将表现出大约35V的击穿电压。
例如，如EP-A-1041640中所述，结合较深的沟道容纳区，在有源区中邻近栅极沟槽底部处也包括这种第一导电类型注入区50是有利的。EP-A-1041640的内容在这里结合作为参考。在该实施方案中，在相同工艺步骤中，在有源区和终止结构中可以有效地形成区50。沟道容纳区比沟槽延伸得更深，但被沟槽下面的区50过掺杂。这种结合导致了沟道容纳区的深度与邻近所述沟槽的沟槽的深度自对准。精确控制该参数能减小有源区中的栅极漏极电容，因此减小开关损耗。区50在有源区中也用于局部增加导电性，抵消由于在栅极沟槽下面的电流拥挤而造成的损耗。
如图2到6、9和10中所示，在邻近顶部主表面22a的源区9之间的沟道容纳区15中可以包括p型区36，其比沟道容纳区15更高地进行掺杂。通过适当掩模窗口的注入形成这些区。这些区以公知的方式用于在沟道容纳区15与源电极23之间提供良好的接触。在终止结构中也可以包括这些区，以改善区15与连接件8之间的接触。区36也可以比有源区和/或终止结构中的沟道容纳区15延伸得更深，从而减小接近相邻沟槽底部处的电场。
应当理解到，本发明的终止结构也可以有利地应用在除图2到10中所示器件以外的其他在有源区中具有沟槽电极的器件中。例如，在有源区中具有沟槽肖特基整流器的器件中使用这种终止结构是有利的。图11中显示了这种形式的实施方案。例如在US-A-4646115(我们的参考号为PHB33047)和US-A-5612567中描述了这种整流器，其内容在这里结合作为参考资料。
如图11中所示，阳极电极60在半导体本体的顶部主表面22a上延伸并进入有源区7中的沟槽62。所述阳极电极通过绝缘层64与沟槽62的壁和底部分离。在表面22a处与第一导电类型(该例子中为n型掺杂剂)的漂移区66形成了肖特基势垒整流结。在该实施方案中，漂移区66下面的第一导电类型的更高掺杂区68形成了阴极区，其通过阴极电极70在底部主表面22b处接触。
应当理解到，在上面的例子中涉及特定导电类型之处，与所述导电类型相反的导电类型也在本发明的范围内，例如p型取代n型，反之亦然。在附图描述的例子中，有源器件为n沟道器件，其中区9和14为n型导电性，区15为p型，电子反转沟道17在区15中由栅电极11感应出。通过使用相反导电类型的掺杂剂，这些器件可以改为p沟道器件。在该情形中，区9和14为p型导电性，区15为n型，空穴反转沟道17在区15中由栅电极11感应出。此外，在该实施方案中，在终止结构中感应出的沟道35是在p型区14a中的电子反转沟道。
通过阅读本说明书，其他改变和修改对于本领域中的熟练技术人员来说是显而易见的。这种改变和修改涉及本领域中已经公知的等价物和其他特征，其可以代替这里已经描述过的特征，或另外使用这里描述过的特征。
尽管该申请中已经对于特征的特定组合阐明了权利要求，但应当理解，本发明公开的范围也包括任何这里明确或隐含公开的或任何其普遍的新颖性特征或特征的任何新颖性组合，不管其是否涉及与任何权利要求中目前所要求的相同的发明，且不管其是否减轻了与本发明相同的任何或全部的技术问题。
在单个实施方案的内容中描述的特征也可以在单个实施方案中结合提供。相反，在单个实施方案的内容中为了简短而描述的各种特征也可以单独或以任何合适的子组合来提供。由此申请人提出注意，在本申请或从其演变的任何进一步申请中的诉讼过程中，对于这种特征和/或这种特征的组合，可以表述新的权利要求。

Claims (9)

1.一种具有半导体本体(22)的半导体器件，包括有源区(7)和围绕有源区的终止结构(16)，所述终止结构包括多个串联连接的、并从有源区向半导体本体的外围边缘(42)延伸的横向沟槽栅极晶体管器件(2a到2d)，每个横向器件包括其中具有栅电极(31)的沟槽(30)，所述栅电极通过栅极绝缘材料层(32)与半导体本体分离，所述横向器件的沟槽、栅电极和栅极绝缘材料层以与有源区中器件的沟槽(20)、其中的绝缘电极(11)和将绝缘电极绝缘的材料层(25)相同的各个工艺步骤而形成，所述横向器件的栅电极(31)延伸穿过第一导电类型区(15)，并且部分穿过下面的第二相反导电类型区(14a)，每个横向器件包括在它的栅电极(31)与更靠近有源区的横向器件一侧处的第一导电类型区(15)之间的导电连接(8，23)，以致跨越所述横向器件分布有源区和外围边缘之间的电压差。
2.根据权利要求1所述的半导体器件，其中有源区(7)包括具有第一导电类型区(15)的器件，其以与横向器件的第一导电类型区(15)相同的工艺步骤形成。
3.根据权利要求1或权利要求2所述的半导体器件，其中有源区器件的绝缘电极是沟槽栅极晶体管器件的栅电极(11)，有源区器件的第一导电类型区形成了其沟道容纳区(15)。
4.根据权利要求1或权利要求2所述的半导体器件，其中有源区器件的绝缘电极是肖特基整流器的沟槽电极(60)。
5.根据前面任何一个权利要求所述的半导体器件，其中绝缘材料层(32)在横向器件(2a到2d)的沟槽(30)底部上方比在所述沟槽的至少一部分侧壁上方更厚。
6.根据前面任何一个权利要求所述的半导体器件，其中邻近横向器件每个栅极沟槽(30)底部的第二导电类型区(14a)的各个部分(50)的掺杂水平比所述第二导电类型区的其余部分的掺杂水平更高。
7.根据前面任何一个权利要求所述的半导体器件，其中半导体本体(22)在本体的平面内为矩形，连接(8，23)朝向所述本体的一个或多个角设置。
8.一种形成具有半导体本体(22)的半导体器件的方法，包括有源区(7)和围绕有源区的终止结构(16)，所述终止结构包括多个串联连接的、并从有源区向半导体本体的外围边缘(42)延伸的横向沟槽栅极晶体管器件(2a到2d)，每个横向器件包括其中具有栅电极(31)的沟槽(30)，所述栅电极通过栅极绝缘材料层(32)与半导体本体分离，所述横向器件的栅电极(31)延伸穿过第一导电类型区(15)，并且部分穿过下面的第二相反导电类型区(14a)，每个横向器件包括在它的栅电极(31)与更靠近有源区的横向器件一侧处的第一导电类型区(15)之间的导电连接(8，23)，以致跨越所述横向器件分布有源区(7)和外围边缘(42)之间的电压差，所述方法包括以与有源区(7)中器件的沟槽(20)、其中的绝缘电极(11)和将绝缘电极绝缘的材料层(25)相同的各个工艺步骤，来形成所述横向器件的沟槽(30)、栅电极(31)和栅极绝缘材料层(32)。
9.根据权利要求8所述的方法，包括以与所述横向器件的第一导电类型区(15)相同的工艺步骤，形成有源区(7)的器件中的第一导电类型区(15)。
CNB2004800148516A 2003-05-31 2004-05-21 具有边缘终止结构的半导体器件及其制造方法 Expired - Fee Related CN100485960C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB0312512.7A GB0312512D0 (en) 2003-05-31 2003-05-31 Termination structures for semiconductor devices and the manufacture thereof
GB0312512.7 2003-05-31

Publications (2)

Publication Number Publication Date
CN1799145A true CN1799145A (zh) 2006-07-05
CN100485960C CN100485960C (zh) 2009-05-06

Family

ID=9959100

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800148516A Expired - Fee Related CN100485960C (zh) 2003-05-31 2004-05-21 具有边缘终止结构的半导体器件及其制造方法

Country Status (7)

Country Link
US (1) US8344448B2 (zh)
EP (1) EP1634338A1 (zh)
JP (1) JP2006526286A (zh)
KR (1) KR20060040592A (zh)
CN (1) CN100485960C (zh)
GB (1) GB0312512D0 (zh)
WO (1) WO2004107448A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101901807A (zh) * 2010-06-23 2010-12-01 苏州硅能半导体科技股份有限公司 沟槽式肖特基势垒二极管整流器件及制造方法
CN101656213B (zh) * 2008-08-19 2012-09-26 尼克森微电子股份有限公司 沟槽栅金属氧化物半导体场效应晶体管及其制作方法
CN103872099A (zh) * 2012-12-13 2014-06-18 英飞凌科技股份有限公司 具有阶梯状边缘终端的半导体器件，以及用于制造半导体器件的方法
CN103975439A (zh) * 2011-12-12 2014-08-06 科锐 用于降低的电流拥挤的双极性结型晶体管结构及制造其的方法
CN104106133A (zh) * 2012-01-31 2014-10-15 英飞凌科技德累斯顿有限责任公司 具有有源漂移区带的半导体布置
CN114005885A (zh) * 2021-10-29 2022-02-01 重庆平创半导体研究院有限责任公司 一种沟槽型肖特基二极管器件及其制作方法
WO2022028365A1 (zh) * 2020-08-03 2022-02-10 华润微电子（重庆）有限公司 一种沟槽型肖特基二极管终端结构及其制作方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI256676B (en) * 2004-03-26 2006-06-11 Siliconix Inc Termination for trench MIS device having implanted drain-drift region
DE102005002198B3 (de) * 2005-01-17 2006-08-10 Infineon Technologies Ag Halbleiterbauteil mit Randbereich und Verfahren zu seiner Herstellung
US7446374B2 (en) * 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
JP5309428B2 (ja) * 2006-05-01 2013-10-09 富士電機株式会社 半導体装置
DE102006036347B4 (de) 2006-08-03 2012-01-12 Infineon Technologies Austria Ag Halbleiterbauelement mit einer platzsparenden Randstruktur
US9252251B2 (en) 2006-08-03 2016-02-02 Infineon Technologies Austria Ag Semiconductor component with a space saving edge structure
DE102007030755B3 (de) 2007-07-02 2009-02-19 Infineon Technologies Austria Ag Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
US8304314B2 (en) * 2008-09-24 2012-11-06 Semiconductor Components Industries, Llc Method of forming an MOS transistor
CN101924130A (zh) * 2009-06-09 2010-12-22 上海韦尔半导体股份有限公司 具有沟槽式接触孔的沟槽式mosfet及其制备方法
JP2011100877A (ja) * 2009-11-06 2011-05-19 Toshiba Corp 半導体装置及びその製造方法
JP5269015B2 (ja) * 2010-09-08 2013-08-21 株式会社東芝 半導体装置及び半導体装置の製造方法
CN102569388B (zh) * 2010-12-23 2014-09-10 无锡华润上华半导体有限公司 半导体器件及其制造方法
US8455948B2 (en) 2011-01-07 2013-06-04 Infineon Technologies Austria Ag Transistor arrangement with a first transistor and with a plurality of second transistors
US8569842B2 (en) 2011-01-07 2013-10-29 Infineon Technologies Austria Ag Semiconductor device arrangement with a first semiconductor device and with a plurality of second semiconductor devices
TWM435722U (en) * 2012-03-22 2012-08-11 Excelliance Mos Corp Power MOSFET
JP2013258327A (ja) * 2012-06-13 2013-12-26 Toshiba Corp 半導体装置及びその製造方法
US8772865B2 (en) 2012-09-26 2014-07-08 Semiconductor Components Industries, Llc MOS transistor structure
US9570570B2 (en) * 2013-07-17 2017-02-14 Cree, Inc. Enhanced gate dielectric for a field effect device with a trenched gate
US9400513B2 (en) 2014-06-30 2016-07-26 Infineon Technologies Austria Ag Cascode circuit
JP6319151B2 (ja) * 2015-03-23 2018-05-09 豊田合成株式会社 半導体装置および半導体装置の製造方法
JP6635900B2 (ja) * 2016-09-13 2020-01-29 株式会社東芝 半導体装置
JP2018056463A (ja) * 2016-09-30 2018-04-05 サンケン電気株式会社 半導体装置及びその製造方法
DE102021122629A1 (de) 2020-09-03 2022-03-17 Hyundai Mobis Co., Ltd. Leistungshalbleitervorrichtung und verfahren zur herstellung davon
KR102379155B1 (ko) * 2020-09-03 2022-03-25 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4468686A (en) * 1981-11-13 1984-08-28 Intersil, Inc. Field terminating structure
GB2151844A (en) 1983-12-20 1985-07-24 Philips Electronic Associated Semiconductor devices
US4992390A (en) * 1989-07-06 1991-02-12 General Electric Company Trench gate structure with thick bottom oxide
US5474946A (en) * 1995-02-17 1995-12-12 International Rectifier Corporation Reduced mask process for manufacture of MOS gated devices
US5557127A (en) * 1995-03-23 1996-09-17 International Rectifier Corporation Termination structure for mosgated device with reduced mask count and process for its manufacture
US5612567A (en) 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
US5877528A (en) * 1997-03-03 1999-03-02 Megamos Corporation Structure to provide effective channel-stop in termination areas for trenched power transistors
US6204097B1 (en) 1999-03-01 2001-03-20 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
US20010001494A1 (en) 1999-04-01 2001-05-24 Christopher B. Kocon Power trench mos-gated device and process for forming same
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6396090B1 (en) * 2000-09-22 2002-05-28 Industrial Technology Research Institute Trench MOS device and termination structure
US6693011B2 (en) 2001-10-02 2004-02-17 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Power MOS element and method for producing the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656213B (zh) * 2008-08-19 2012-09-26 尼克森微电子股份有限公司 沟槽栅金属氧化物半导体场效应晶体管及其制作方法
CN101901807A (zh) * 2010-06-23 2010-12-01 苏州硅能半导体科技股份有限公司 沟槽式肖特基势垒二极管整流器件及制造方法
CN101901807B (zh) * 2010-06-23 2011-11-09 苏州硅能半导体科技股份有限公司 沟槽式肖特基势垒二极管整流器件及制造方法
CN103975439A (zh) * 2011-12-12 2014-08-06 科锐 用于降低的电流拥挤的双极性结型晶体管结构及制造其的方法
CN103975439B (zh) * 2011-12-12 2018-01-09 科锐 用于降低的电流拥挤的双极性结型晶体管结构及制造其的方法
CN104106133A (zh) * 2012-01-31 2014-10-15 英飞凌科技德累斯顿有限责任公司 具有有源漂移区带的半导体布置
US9559089B2 (en) 2012-01-31 2017-01-31 Infineon Technologies Dresden Gmbh Semiconductor arrangement with active drift zone
CN103872099A (zh) * 2012-12-13 2014-06-18 英飞凌科技股份有限公司 具有阶梯状边缘终端的半导体器件，以及用于制造半导体器件的方法
CN103872099B (zh) * 2012-12-13 2017-04-12 英飞凌科技股份有限公司 具有阶梯状边缘终端的半导体器件，以及用于制造半导体器件的方法
WO2022028365A1 (zh) * 2020-08-03 2022-02-10 华润微电子（重庆）有限公司 一种沟槽型肖特基二极管终端结构及其制作方法
CN114068668A (zh) * 2020-08-03 2022-02-18 华润微电子（重庆）有限公司 一种沟槽型肖特基二极管终端结构及其制作方法
CN114005885A (zh) * 2021-10-29 2022-02-01 重庆平创半导体研究院有限责任公司 一种沟槽型肖特基二极管器件及其制作方法

Also Published As

Publication number Publication date
US20110291185A1 (en) 2011-12-01
CN100485960C (zh) 2009-05-06
JP2006526286A (ja) 2006-11-16
KR20060040592A (ko) 2006-05-10
WO2004107448A1 (en) 2004-12-09
GB0312512D0 (en) 2003-07-09
US8344448B2 (en) 2013-01-01
EP1634338A1 (en) 2006-03-15

Similar Documents

Publication Publication Date Title
CN1799145A (zh) 具有边缘终止结构的半导体器件及其制造方法
CN1244160C (zh) 半导体器件
US7582519B2 (en) Method of forming a trench structure having one or more diodes embedded therein adjacent a PN junction
CN100342505C (zh) 高压半导体器件及其制造方法
CN1220273C (zh) 具有双扩散体分布的沟槽mosfet器件及制造方法
US6849880B1 (en) Power semiconductor device
EP1168455B1 (en) Power semiconductor switching element
US11349018B2 (en) Semiconductor device and semiconductor circuit
US7605423B2 (en) Semiconductor device
CN101371343B (zh) 自对准沟槽mosfet结构和制造方法
CN1468449A (zh) 内含沟道型肖特基整流器的沟道型dmos晶体管
US20030075760A1 (en) Semiconductor device and method of manufacturing the same
CN1656610A (zh) 沟槽栅半导体器件及制造方法
US20070126055A1 (en) Trench insulated gate field effect transistor
JP2002528916A (ja) 改良された高周波スイッチング特性と降伏特性を備えたパワー半導体デバイス
CN1442907A (zh) Mos晶体管组件
CN1589499A (zh) 具有多晶硅源极接触结构的沟槽mosfet器件
CN1586010A (zh) 沟槽－栅半导体器件及其制造方法
US6930356B2 (en) Power semiconductor device having high breakdown voltage, low on-resistance, and small switching loss and method of forming the same
CN100442537C (zh) 半导体器件的端子结构及其制造方法
CN1823423A (zh) 半导体装置及其制造方法
CN116259644B (zh) 平面型SiC MOSFET器件
KR20230046263A (ko) 트랜지스터 디바이스 및 트랜지스터 디바이스의 제조 방법
CN1910757A (zh) 具有改进沟槽结构的沟槽dmos晶体管
KR20010019143A (ko) 트렌치 게이트형 전력용 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20071012

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071012

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090506

Termination date: 20130521