[go: up one dir, main page]

CN103975439A - 用于降低的电流拥挤的双极性结型晶体管结构及制造其的方法 - Google Patents

用于降低的电流拥挤的双极性结型晶体管结构及制造其的方法 Download PDF

Info

Publication number
CN103975439A
CN103975439A CN201280061214.9A CN201280061214A CN103975439A CN 103975439 A CN103975439 A CN 103975439A CN 201280061214 A CN201280061214 A CN 201280061214A CN 103975439 A CN103975439 A CN 103975439A
Authority
CN
China
Prior art keywords
bipolar junction
mesa
concentration
emitter
type transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280061214.9A
Other languages
English (en)
Other versions
CN103975439B (zh
Inventor
L.程
A.K.阿加瓦尔
S-H.刘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wofu Semiconductor Co ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN103975439A publication Critical patent/CN103975439A/zh
Application granted granted Critical
Publication of CN103975439B publication Critical patent/CN103975439B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/40—Vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/125—Shapes of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H10P95/80—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/051—Manufacture or treatment of vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本公开内容涉及相对于常规BJT在改善电流增益的同时显著降低电流拥挤的双极性结型晶体管（BJT）结构。BJT包括：集电极、基极区、和发射极。所述基极区被形成在所述集电极上方并包括至少一个外基区并包括内基区，所述内基区在所述至少一个外基区之上延伸以提供台式晶体管。所述发射极被形成在所述台式晶体管上方。BJT可以由各种材料体系形成，诸如碳化硅（SiC）材料体系。在一个实施例中，发射极在台式晶体管上方形成，使得实质上没有发射极在外基区上方形成。通常，但不必须，内基区直接横向邻接至少一个外基区。

Description

用于降低的电流拥挤的双极性结型晶体管结构及制造其的方法
技术领域
本公开内容涉及双极性结型晶体管（BJT），并且特别是涉及降低电流拥挤的BJT结构。
背景技术
双极性结型晶体管（BJT）是一般用在放大或开关应用中的普通类型的晶体管。BJT通常是三端子晶体管，其具有基极、集电极和发射极。图1中图示了用于垂直堆叠的NPN类型的BJT 10的示范晶胞结构。如描绘的，BJT 10包括衬底12，其用N型掺杂剂（N+）重掺杂，并且由半导体晶片14的一部分形成。用N型掺杂剂（N）中掺杂的集电极16由一个或多个集电极层18在衬底12上方形成。用P型掺杂剂（P）中掺杂的基极区20由一个或多个基极层22在集电极16上方形成。用N型掺杂剂（N）重掺杂的发射极24由一个或多个发射极层26在基极区20的中央部分的上方形成。
用N型掺杂剂（N+）比发射极24更重掺杂的发射极帽28由一个或多个发射极帽层30在发射极24上方形成。在发射极帽28上形成发射极欧姆接触32。发射极帽28和发射极欧姆接触32有效地形成用于发射极24的电接触，其中发射极欧姆接触32促进到发射极帽28的外部电连接，并且发射极帽28提供到发射极24的相对低的电阻连接。
用于基极区20的接触可以通过以下步骤来形成：用P型掺杂剂（P+）选择性地重掺杂基极区20的外围部分以形成基极区20内的基极帽区34。可以在基极帽区34上形成基极欧姆接触36以促进与基极帽区34的外部电连接，其中基极帽区34提供了在基极区20与各自的基极欧姆接触36之间的相对低的电阻连接。可替换地，与如描绘的被提供在基极区20中相反，每一个基极帽区34可以由存在于基极区20的上表面上的单独的层形成。
可以在重掺杂（N+）的衬底12的底侧上形成集电极欧姆接触38以提供用于集电极16的接触。实质上，集电极欧姆接触38促进到衬底12的外部电连接，所述衬底12提供了在集电极16与集电极欧姆接触38之间的相对低的电阻连接。可替换地，可以在集电极帽（未示出）上形成集电极欧姆接触38，所述集电极帽在集电极16的上表面上或在集电极16内形成。
在操作中，当正向偏置时，BJT 10允许集电极电流ic通过基极区20从集电极欧姆接触38流向发射极欧姆接触32。被正向偏置意味着在基极欧姆接触36和发射极欧姆接触32两端施加充分大小的正电压。如图2A所示，除了从集电极欧姆接触38流向发射极欧姆接触32的集电极电流ic电流以外，相对小的基极电流ib从基极欧姆接触36流向发射极欧姆接触32。基极电流ib从各自基极帽区34中的每一个基极帽区向内朝着存在于发射极24之下的基极区20的部分横向流动，并接着垂直向上流动通过发射极24和发射极帽28到发射极欧姆接触32。基极区20稍微有电阻，并且因此，基极电流ib通过基极区20的横向流动在基极区20中生成了横向电势差或电压降（所谓的自除偏）。换句话说，遍及基极区20的电势变化了，并且特别是，从中央区RC（其存在于发射极24的中间部分的下面）到各自的外围区RO逐步增加。
如图2B所示，当BJT被正向偏置时，基极区20中的横向电势差引起通过发射极24和存在于发射极下方的基极区20的部分的集电极电流ic的显著不平均分布。结果，在中央区RC处或在中央区RC附近的相对较低的电势引起流动通过基极区20的中央区RC和发射极24的中央部分的集电极电流ic的相对较低的集中。相反地，在发射极24的外围部分之下的基极区20中的相对较高的电势引起流动通过基极区20和发射极24的外围部分的集电极电流ic的相对较高的集中。集电极电流ic的密度随着接近发射极24的外围边缘而继续增加。标注为“A”的圈出部分突出了集电极电流ic密度最高的基极区20和发射极24的外围区域。在存在于发射极24之下的基极区20的外围区域和发射极24的外围区域附近具有显著较高的集电极电流ic密度的现象被称作“发射极电流拥挤”。
电流拥挤在BJT中是有问题的，因为在倾向于电流拥挤的那些区域中的过多的集电极电流ic密度生成过多的热量。在倾向于电流拥挤的那些区域中的过多热量生成导致差的装置性能，以及在许多实例中导致永久损害。因此，需要降低BJT中的电流拥挤。进一步需要在不显著影响装置的整体性能的情况下降低BJT中的电流拥挤。
发明内容
本公开内容涉及在改善电流增益的同时相对于常规BJT显著降低电流拥挤的双极性结型晶体管（BJT）结构。BJT包括集电极、基极区和发射极。基极区在集电极上方形成，并且包括至少一个外基区并包括内基区，所述内基区在至少一个外基区之上延伸以提供台式晶体管。发射极在台式晶体管上方形成。BJT可以由各种材料体系形成，诸如碳化硅（SiC）材料体系。在一个实施例中，发射极在台式晶体管上方形成，使得实质上没有发射极在外基区上方形成。通常，但不必须，内基区直接横向邻接至少一个外基区。
由内在区提供的台式晶体管基本上在周围外在区的顶部表面之上延伸。内基区具有第一标称厚度，并且至少一个外基区具有第二标称厚度。台式晶体管的厚度等于内基区的第一标称厚度与外基区的第二标称厚度之间的差值，并且一般是内基区的第一标称厚度的至少百分之十。
在选择实施例中，内基区在标称方向上可以具有渐次变化的掺杂浓度。可替换地，它可以有效地具有上部和下部，所述下部存在于上部的下方。上部有意以第一浓度用第一掺杂剂进行掺杂，并且下部有意以第二浓度用第一掺杂剂进行掺杂，所述第二浓度有意不同于第一掺杂剂浓度。在上部中的第一浓度可以高于在下部中的第二浓度。例如，在上部中的第一浓度可以是在下部中的第二浓度的至少两倍。为了通过降低外基区的上部的电阻率来降低基极-发射极电压的正向下降的自除偏，在内基区的上部与下部之间的界面应当低于外基区的顶部表面，从而导致在外基区中的两个不同的掺杂剂浓度。
特定实施例可以采用在台式晶体管的顶部表面中的凹槽，其中凹槽向下延伸到台式晶体管中。凹槽的侧壁在一些实施例中可以是基本上垂直的且在其它实施例中可以相对于BJT的外延平面成一角度。
本领域技术人员将理解本公开内容的范围，并且在阅读下面的与附图相关联的详细描述之后将实现其附加的方面。
附图说明
并入该说明书中并形成该说明书的一部分的附图图示了本公开内容的若干方面，并且与描述一起用来解释本公开内容的原理。
图1是常规双极性结型晶体管（BJT）的横截面。
图2A图示了当基极-发射极被正向偏置时图1的常规BJT中的横向流动的基极电流。
图2B图示了当基极-发射极被正向偏置时图1的常规BJT中的电流拥挤。
图3是根据本公开内容的BJT的第一实施例的横截面。
图4是根据本公开内容的BJT的第二实施例的横截面。
图5是根据本公开内容的BJT的第三实施例的横截面。
图6是根据本公开内容的BJT的第四实施例的横截面。
图7是根据本公开内容的BJT的第五实施例的横截面。
图8A至8I图示了用于制造图6的BJT的示例性过程中的顺序步骤。
具体实施方式
下面叙述的实施例表示使本领域技术人员能够实践本公开内容的必要信息，并且说明了实践本公开内容的最佳模式。在按照附图阅读下面的描述时，本领域技术人员将理解本公开内容的概念，并且将认识到不特别地在本文中提出的这些概念的应用。应当理解的是，这些概念和应用落入本公开内容和所附的权利要求的范围内。
将理解的是，当诸如层、区或衬底的元件被称作“在”另一个元件“上”或延伸“到”另一个元件“上”时，它可以直接在其它元件上或直接延伸到其它元件上，或者也可以存在介于中间的元件。也应当理解的是，“在……上”不应当建议任何特别的定向。与此对比，当元件被称作“直接在”另一个元件“上”或“直接”延伸“到”另一个元件“上”时，不存在介于中间的元件。也将理解的是，当元件被称作“连接”或“耦合”至另一个元件时，它可以直接连接或耦合至其它元件，或者可以存在介于中间的元件。与此对比，当元件被称作“直接连接”或“直接耦合”至另一个元件时，不存在介于中间的元件。例如，任何邻接对的外延层或装置结构可以具有介于中间的层或存在于其间的结构，除非另有具体说明。
诸如“顶部”、“底部”、“在……下方”、“在……上方”、“上部”、“下部”或“水平”、“垂直”、“横向”等等的相对术语在本文中可以用来描述如图所示的一个元件、层或区对另一个元件、层或区的关系。将理解的是，这些术语意在包含除了图中描绘的定向以外的装置的不同定向。
本公开内容涉及相对于常规BJT在改善电流增益的同时显著降低电流拥挤的双极性结型晶体管（BJT）结构。根据特定配置，在可以相对于常规BJT改善电流增益两倍或更多的同时在公开的BJT中可以将电流拥挤降低25%、50%且甚至75%或更多。此外，电流拥挤中的降低在没有对装置的电流增益的负面影响的情况下达到。
图3中图示了具有根据第一配置降低电流拥挤的结构的示例性垂直堆叠的NPN型BJT 40。如描绘的，BJT 40具有衬底42，其用N型掺杂剂（N+）重掺杂并由半导体晶片44的一部分形成。集电极46，其用N型掺杂剂（N）中掺杂并由一个或多个集电极层48在衬底42上方形成。用P型掺杂剂（P）中掺杂的基极区由一个或多个基极层22在集电极46上方形成。为了描述和清楚的目的，基极区被示出为具有内基区50I，其存在于两个外基区50E之间。当一起引用内基区和外基区50I和50E时，整体基极区一般被引用为基极区50。
用N型掺杂剂（N）重掺杂的发射极54由一个或多个发射极层56在内基区50I上方形成。用N型掺杂剂（N+）比发射极层54更加重掺杂的发射极帽58由一个或多个发射极帽层60在发射极54上方形成。在发射极帽58上形成发射极欧姆接触62。发射极帽58和发射极欧姆接触62有效地形成用于发射极54的接触，其中发射极欧姆接触62促进到发射极帽58的外部电连接，并且发射极帽58提供到发射极54的相对低的电阻连接。
用于基极区50的接触可以通过以下步骤来形成：用P型掺杂剂（P+）选择性地重掺杂外基区50E的外围部分以形成外基区50E内的基极帽区64。可以在基极帽区64上形成基极欧姆接触66以促进与基极帽区64的外部电连接，其中基极帽区64提供了在外基区50E与各自的基极欧姆接触66之间的相对低的电阻连接。可替换地，与如描绘的被提供在外基区50E中相反，基极帽区64可以由存在于外基区50E的上表面上的单独的层形成。
可以在重掺杂（N+）的衬底42的底侧上形成集电极欧姆接触68以提供用于集电极46的接触。实质上，集电极欧姆接触68促进到衬底12的外部电连接，所述衬底12提供了在集电极46与集电极欧姆接触68之间的相对低的电阻连接。可替换地，可以在集电极帽（未示出）上形成集电极欧姆接触68，所述集电极帽在集电极46的上表面上或在集电极46内形成。
为了显著地降低在图2B的BJT 10中普遍的电流拥挤，制造BJT 40，使得内基区50I基本上比邻接的外基区50E厚。实际上，内基区50I的上部形成台式晶体管，所述台式晶体管具有基本上在邻接的外基区50E的上表面上方上升的上部。在由内基区50I提供的台式晶体管上形成发射极54和发射极帽58。因此，在发射极54的下表面和内基区50I的上表面之间的基极-发射极结被升高在外基区50E的上表面的水平上方。在图示的实施例中，发射极54和发射极帽58的横向边缘（或侧）基本上与由内基区50I提供的台式晶体管的横向边缘一致。然而，发射极54、发射极帽58和由内基区50I提供的台式晶体管的相对横向尺寸从一个实施例到另一个实施例可以相对于彼此变化。
内基区50I具有整体标称厚度tI，外基区50E具有整体标称厚度tE，并且台式晶体管具有整体标称厚度tm，其中tm≅tI–tE。在大部分的实施例中，台式晶体管的标称厚度tm大于或等于内基区50I的标称厚度tI的10%，其中tm≥0.1* tI。在第一结构中，台式晶体管的标称厚度tm在内基区50I的标称厚度tI的约10%与70%之间，其中大约0.1*tI≤tm≤0.7*tI。在第二结构中，台式晶体管的标称厚度tm在内基区50I的标称厚度tI的约20%与70%之间，其中大约0.2*tI≤tm≤0.7*tI。在第三结构中，台式晶体管的标称厚度tm在内基区50I的标称厚度tI的约30%与70%之间，其中大约0.3*tI≤tm≤0.7*tI。在第四结构中，台式晶体管的标称厚度tm在内基区50I的标称厚度tI的约10%与70%之间，其中大约0.2*tI≤tm≤0.7*tI。在第五结构中，台式晶体管的标称厚度tm在内基区50I的标称厚度tI的约30%与70%之间，其中大约0.3*tI≤tm≤0.7*tI。在第六结构中，台式晶体管的标称厚度tm在内基区50I的标称厚度tI的约40%与70%之间，其中大约0.3*tI≤tm≤0.7*tI。在第七结构中，台式晶体管的标称厚度tm是内基区50I的标称厚度tI的约50%，其中tm≅0.5*tI。在第八结构中，台式晶体管的标称厚度tm是内基区50I的标称厚度tI的约70%，其中tm≅0.7*tI。在第九结构中，台式晶体管的标称厚度tm在内基区50I的标称厚度tI的约35%与60%之间，其中0.35*tI≤tm≤0.6*tI。
可以使用各种材料体系来构建图3的BJT 40，所述各种材料体系包括碳化硅（SiC）、氮化镓（GaN）、砷化镓（GaAs）、硅锗（SiGe）、金刚石、硅等等。对于SiC材料体系，BJT 40的外延结构可以是，但不必须是如下面配置的。衬底42可以以在约0.1°与8°之间的离轴对准由4H-SiC形成，并且用N型掺杂剂（N+）重掺杂至在约5×1018cm-3到2×1019cm-3之间的浓度。衬底42的厚度一般在约10与650微米之间。
集电极46也是SiC，并且可以用N型掺杂剂（N）中掺杂至在第一实施例中的约2×1014cm-3到5×1016cm-3之间的浓度以及在第二实施例中的约5×1015cm-3到1×1016cm-3之间的浓度。根据期望的击穿电压，集电极46的厚度一般在第一实施例中的约1与200微米之间和在第二实施例中的约5与10微米之间。
包括内基区和外基区50I和50E以及基极帽区64的基极区50也是SiC。在图3的第一配置中，内基区和外基区50I和50E可以用P型掺杂剂（P）中掺杂至在第一实施例中的约1×1017cm-3到5×1018cm-3之间的浓度以及在第二实施例中的约5×1017cm-3到5×1018cm-3之间的浓度。内基区50I的厚度一般在第一实施例中的约0.1与5微米之间和在第二实施例中的约0.2与1微米之间。如上面更详细叙述的，外基区50E的厚度是内基区50I的厚度的90%或更小。存在于外基区50E内的基极接触区64可以在1×1018cm-3到3×1020cm-3之间被掺杂。显著地，如图3所示，基极帽区64可以或可以不延伸到集电极46中。
发射器54也是SiC，并且可以用N型掺杂剂（N）重掺杂至在第一实施例中的约1×1018cm-3到3×1019cm-3之间的浓度以及在第二实施例中的约2×1018cm-3到2×1019cm-3之间的浓度。发射极54的厚度一般在第一实施例中的约0.5与5微米之间和在第二实施例中的约0.5与2微米之间。发射器帽58也是SiC，并且可以用N型掺杂剂（N+）重掺杂至在第一实施例中的约5×1018cm-3到5×1019cm-3之间的浓度以及在第二实施例中的约1×1019cm-3到3×1019cm-3之间的浓度。发射极帽58的厚度一般在第一实施例中的约0.1与1微米之间和在第二实施例中的约0.25与0.5微米之间。
发射极欧姆接触62、基极欧姆接触66和集电极欧姆接触68可以由任何适当的金属或金属成分形成。例如，当BJT 40主要由SiC材料体系形成时，发射极欧姆接触62和集电极欧姆接触68可以由镍（Ni）形成，并且基极欧姆接触66可以由铝（Al）或铝镍（AlNi）或镍（Ni）或铝钛（AlTi）形成。
对于图3的BJT 40的配置，包括存在于发射极54之下的内基区50I和存在于发射极54外部的外基区50E的基极区50有意用P型掺杂剂进行掺杂。在该配置中，在发射极54的外围部分中和在发射极54的外围部分周围的电流拥挤由于相对于更大的内基区50I的厚度tI而降低的外基区50E的厚度tE而被显著地降低。图4图示了通过有意使内基区和外基区50I和50E内的掺杂变化来更进一步降低电流拥挤的BJT 40的配置。
如图4所示，将内基区50I划分为至少两个区：上部内基区50IU和下部内基区50IL。上部内基区50IU和下部内基区50IL一般但不必须由与外基区50E相同的一个或多个基极层52形成。上部内基区50IU与下部内基区50IL之间的不同在于掺杂浓度。上部内基区50IU有意不同于下部内基区50IL被掺杂。特别是，上部内基区50IU可以被掺杂为具有比下部内基区50IL显著更高的掺杂浓度。上部内基区50IU可以被掺杂为具有在下部内基区50IL的掺杂浓度的约两（2）倍与十（10）倍之间的掺杂浓度。在一个实施例中，上部内基区50IU具有下部内基区50IL的掺杂浓度的约五（5）倍的掺杂浓度。例如，上部内基区50IU可以用P型掺杂剂掺杂至约1×1018cm-3，并且下部内基区50IL可以用P型掺杂剂掺杂至约2×1017cm-3。
上部内基区50IU和下部内基区50IL的各自的厚度tU、tL分别可以彼此近似相同或者可以彼此不同。此外，下部内基区50IL的厚度tL可以与外基区50E的厚度tE相同，或者显著不同于外基区50E的厚度tE，并且不必是外基区50E的厚度tE的函数。尽管图4的实施例提供了两个不同的掺杂区，但是内基区50I内的掺杂可以遍及内基区50I的全部或大多数而分等级。例如，掺杂浓度可以从内基区50I的底部附近的第一水平到朝着内基区50I的顶部的第二水平基本上连续地增加。
图5图示了BJT 40的另一个配置。在该配置中，内基区50I具有形成在内基区50I的顶部表面中的凹槽70。凹槽70具有厚度tR，其在特定实施例中可以基本上等于台式晶体管厚度tm，但在其它实施例中也可以大于或小于台式晶体管厚度tm。例如，凹槽的厚度tR可以是内基区的标称厚度tI的至少25%。凹槽提供将在内基区50I的上部的周长左右形成的边72。在由内基区50I提供的台式晶体管中实现凹槽70已经证明更进一步降低电流拥挤，其大大地改善了电流增益。在该配置中，凹槽的侧壁基本上是垂直的；然而，本领域技术人员将认识到大多数刻蚀过程将固有地导致“垂直”边缘是稍微倾斜的。
在图6的实施例中，凹槽的侧壁是有意倾斜的。如图示的，侧壁倾斜大约45°，但该角度可以在从约20°到70°的任何地方，并且一般相对于外延平面从约30°到60°而变化。在图7的实施例中，基极区50再次具有上部内基区50IU和下部内基区50IL。上部内基区50IU包括在其上表面中的凹槽70，并且有意不同于下部内基区50IL进行掺杂。
在图示的实施例中，凹槽70不延伸到在下部内基区50IL与上部内基区50IU之间的结。在其它实施例中，凹槽70可以延伸到在下部内基区50IL与上部内基区50IU之间的结，或者通过该结延伸到下部内基区50IL中。
上部内基区50IU可以被掺杂为具有比下部内基区50IL显著高的掺杂浓度。上部内基区50IU可以被掺杂为具有在下部内基区50IL的掺杂浓度的约两（2）倍与十（10）倍之间的掺杂浓度。在一个实施例中，上部内基区50IU具有下部内基区50IL的掺杂浓度的约五（5）倍的掺杂浓度。例如，上部内基区50IU可以用P型掺杂剂掺杂至约1×1018cm-3，并且下部内基区50IL可以用P型掺杂剂掺杂至约2×1017cm-3。
与图8A至8I相关联，描述了用于制造图6所示的BJT 40的示例性过程。BJT 40的结构中的外延层中的每一个外延层通过已知生长或沉积过程的序列和选择性刻蚀的使用来形成。最初，以晶片44的形式提供衬底42，并且用N型掺杂剂进行重掺杂衬底42（图8A）。接下来，在衬底42的上表面上形成一个或多个集电极层48，并接着用N型掺杂剂进行中掺杂一个或多个集电极层48以提供集电极46（图8B）。在形成集电极46之后，在集电极46的上表面上形成一个或多个基极层52。一个或多个基极层52用P型掺杂剂进行中掺杂，其中有效的是内基区和外基区50I和50E进行类似掺杂（图8C）。此时，存在于外基区50E中的基极帽区64可以通过用P型掺杂剂选择性重掺杂这些区域来形成。
因为在该实施例中采用凹槽70，所以使用选择性刻蚀过程来在内基区50I的上表面中刻蚀出孔以形成凹槽70（图8D）。假定侧壁不是基本上垂直的，则可以控制刻蚀过程以达到针对侧壁的期望角度。接下来，在形成基极区50和凹槽70的基极层52的上表面上方形成一个或多个发射极层56（图8E）。一个或多个发射极层用N掺杂剂进行中掺杂。然后，在一个或多个发射极层56的上表面上方形成，并且用N型掺杂剂重掺杂一个或多个发射极帽层60（图8F）。
接下来，通过选择性地刻蚀掉不形成发射极54或发射极帽58部分的一个或多个发射极层和发射极帽层56和60的那些部分来形成用于BJT 40的包括发射极54和发射极帽58的基础发射极结构（图8G）。在该实施例中，可能通过使用用来去除一个或多个发射极层和发射极帽层56和60的部分以形成发射极结构的相同的刻蚀步骤，也刻蚀掉外基区50E的上部。通过过刻蚀到与形成发射极结构相关联的外基区50E的上部中并因此将其去除，内基区50I保持完整。结果，内基区50I比邻接的外基区50E厚，其中内基区50I提供了其上形成发射极结构的升高的台式晶体管。
一旦形成发射极结构，就可以在各自的发射极帽58和基极帽区64上形成发射极欧姆接触62和基极欧姆接触66（图8H）。最后，在衬底42的底部表面上形成集电极欧姆接触68（图8I）。尽管上面的制造过程仅表示用来形成BJT 40的一个方法，但是如本领域技术人员在阅读该公开内容时将理解的，其它方法是可用的。
尽管上面的描述集中在NPN型BJT 40上，但是本文中公开的概念同等地应用于PNP型BJT。对于PNP型BJT，掺杂的极性与NPN型BJT 40的极性相反。在N型掺杂剂用于NPN型BJT 40的地方，P型掺杂剂用于PNP型BJT。类似地，在P型掺杂剂用于NPN型BJT 40的地方，N型掺杂剂用于PNP型BJT。相对于常规BJT显著降低电流拥挤的所公开的BJT结构提供了对于NPN型BJT和PNP型BJT两者的同样的好处。
本领域技术人员将认识到对本公开内容的实施例的改进和修改。在本文中公开的概念和跟随的权利要求的范围内考虑所有这样的改进和修改。

Claims (51)

1. 一种双极性结型晶体管，包括：
·集电极；
·基极区，被形成在所述集电极上方并包括至少一个外基区并包括内基区，所述内基区在所述至少一个外基区之上延伸以提供台式晶体管；以及
·发射极，被形成在所述台式晶体管上方。
2. 权利要求1所述的双极性结型晶体管，其中所述发射极实质上仅在所述台式晶体管上方形成，使得实质上没有所述发射极被形成在所述至少一个外基区上方。
3. 权利要求1所述的双极性结型晶体管，其中所述内基区直接横向邻接所述至少一个外基区。
4. 权利要求1所述的双极性结型晶体管，其中所述内基区包括上部和下部，所述下部存在于所述上部的下方，所述上部有意以第一浓度用第一掺杂剂进行掺杂，并且所述下部有意以第二浓度用所述第一掺杂剂进行掺杂，所述第二浓度有意不同于所述第一浓度。
5. 权利要求4所述的双极性结型晶体管，其中所述第一浓度高于所述第二浓度。
6. 权利要求4所述的双极性结型晶体管，其中所述第一浓度是所述第二浓度的至少两倍。
7. 权利要求4所述的双极性结型晶体管，其中所述第一浓度在所述第二浓度的约两倍与十倍之间。
8. 权利要求4所述的双极性结型晶体管，其中所述第一浓度在所述第二浓度的约五倍左右。
9. 权利要求4所述的双极性结型晶体管，其中所述台式晶体管的顶部表面具有基本上向下延伸到所述台式晶体管中的凹槽。
10. 权利要求9所述的双极性结型晶体管，其中所述第一浓度高于所述第二浓度。
11. 权利要求9所述的双极性结型晶体管，其中所述凹槽的侧壁是基本上垂直的。
12. 权利要求9所述的双极性结型晶体管，其中所述凹槽的侧壁相对于所述双极性结型晶体管的外延平面基本上成一角度。
13. 权利要求1所述的双极性结型晶体管，其中所述台式晶体管的顶部表面具有基本上向下延伸到所述台式晶体管中的凹槽。
14. 权利要求13所述的双极性结型晶体管，其中所述凹槽的侧壁是基本上垂直的。
15. 权利要求13所述的双极性结型晶体管，其中所述凹槽的侧壁相对于所述双极性结型晶体管的外延平面基本上成一角度。
16. 权利要求1所述的双极性结型晶体管，其中所述集电极、所述内基区、所述至少一个外基区和所述发射极包括碳化硅。
17. 权利要求1所述的双极性结型晶体管，进一步包括碳化硅衬底，在所述碳化硅衬底上方形成所述集电极。
18. 权利要求1所述的双极性结型晶体管，进一步包括在所述至少一个外基区之上或之中形成的至少一个基极帽区，在所述至少一个基极帽区上方形成的基极欧姆接触，在所述发射极上方形成的发射极帽区以及在所述发射极帽区上方形成的发射极欧姆接触。
19. 权利要求1所述的双极性结型晶体管，其中所述内基区具有第一标称厚度，所述至少一个外基区具有第二标称厚度，所述台式晶体管具有等于所述第一标称厚度与所述第二标称厚度之间的差值的台式晶体管厚度，并且其中所述台式晶体管厚度是所述第一标称厚度的至少百分之十。
20. 权利要求19所述的双极性结型晶体管，其中所述台式晶体管厚度在所述第一标称厚度的约百分之十与百分之七十之间。
21. 权利要求19所述的双极性结型晶体管，其中所述台式晶体管厚度在所述第一标称厚度的约百分之二十与百分之七十之间。
22. 权利要求19所述的双极性结型晶体管，其中所述台式晶体管厚度在所述第一标称厚度的约百分之三十与百分之七十之间。
23. 权利要求19所述的双极性结型晶体管，其中所述台式晶体管厚度在所述第一标称厚度的约百分之四十与百分之七十之间。
24. 权利要求19所述的双极性结型晶体管，其中所述台式晶体管厚度在所述第一标称厚度的约百分之三十五与百分之六十之间。
25. 一种用于形成双极性结型晶体管的方法，包括：
·提供用于集电极的至少一个集电极层；
·在所述至少一个集电极层上方形成至少一个基极层以提供内基区和至少一个外基区；
·在所述至少一个基极层上方形成至少一个发射极层；
·刻蚀通过所述至少一个发射极层的一部分且基本上刻蚀到所述至少一个外基区中，其中所述内基区在所述至少一个外基区之上延伸以提供台式晶体管，在所述台式晶体管上由所述至少一个发射极层形成发射极。
26. 权利要求25所述的方法，其中所述发射极实质上仅在所述台式晶体管上方形成，使得实质上没有所述发射极被形成在所述至少一个外基区上方。
27. 权利要求25所述的方法，其中所述内基区直接横向邻接所述至少一个外基区。
28. 权利要求25所述的方法，其中所述内基区包括上部和下部，所述下部存在于所述上部的下方，所述上部有意以第一浓度用第一掺杂剂进行掺杂，并且所述下部有意以第二浓度用所述第一掺杂剂进行掺杂，所述第二浓度有意不同于所述第一浓度。
29. 权利要求28所述的方法，其中所述第一浓度高于所述第二浓度。
30. 权利要求28所述的方法，其中所述台式晶体管的顶部表面具有向下延伸到所述台式晶体管中的凹槽。
31. 权利要求25所述的方法，其中所述第一浓度高于所述第二浓度。
32. 权利要求25所述的方法，其中所述台式晶体管的顶部表面具有向下延伸到所述台式晶体管中的凹槽。
33. 权利要求25所述的方法，其中所述集电极、所述内基区、所述至少一个外基区和所述发射极包括碳化硅。
34. 权利要求25所述的方法，其中所述内基区具有第一标称厚度，所述至少一个外基区具有第二标称厚度，所述台式晶体管具有等于所述第一标称厚度与所述第二标称厚度之间的差值的台式晶体管厚度，并且其中所述台式晶体管厚度是所述第一标称厚度的至少百分之十。
35. 一种双极性结型晶体管，包括：
·集电极；
·基极区，被形成在所述集电极上方并包括至少一个外基区并包括内基区，所述内基区具有带有凹槽的顶部表面，所述凹槽基本上向下延伸到所述内基区中；以及
·发射极，被形成在所述内基区上方。
36. 权利要求35所述的双极性结型晶体管，其中所述发射极实质上仅在所述内基区上方形成，使得实质上没有所述发射极被形成在所述至少一个外基区上方。
37. 权利要求35所述的双极性结型晶体管，其中所述内基区直接横向邻接所述至少一个外基区。
38. 权利要求35所述的双极性结型晶体管，其中所述内基区包括上部和下部，所述下部存在于所述上部的下方，所述上部有意以第一浓度用第一掺杂剂进行掺杂，并且所述下部有意以第二浓度用所述第一掺杂剂进行掺杂，所述第二浓度有意不同于所述第一浓度。
39. 权利要求38所述的双极性结型晶体管，其中所述第一浓度高于所述第二浓度。
40. 权利要求38所述的双极性结型晶体管，其中所述第一浓度是所述第二浓度的至少两倍。
41. 权利要求38所述的双极性结型晶体管，其中所述第一浓度在所述第二浓度的约两倍与十倍之间。
42. 权利要求38所述的双极性结型晶体管，其中所述第一浓度在所述第二浓度的约五倍左右。
43. 权利要求35所述的双极性结型晶体管，其中所述凹槽的侧壁是基本上垂直的。
44. 权利要求35所述的双极性结型晶体管，其中所述凹槽的侧壁相对于所述双极性结型晶体管的外延平面基本上成一角度。
45. 权利要求35所述的双极性结型晶体管，其中所述内基区在所述至少一个外基区之上延伸以提供其中形成所述凹槽的台式晶体管。
46. 权利要求45所述的双极性结型晶体管，其中所述内基区具有第一标称厚度，所述至少一个外基区具有第二标称厚度，所述台式晶体管具有等于所述第一标称厚度与所述第二标称厚度之间的差值的台式晶体管厚度，并且其中所述台式晶体管厚度是所述第一标称厚度的至少百分之十。
47. 权利要求46所述的双极性结型晶体管，其中所述台式晶体管厚度在所述第一标称厚度的约百分之十与百分之七十之间。
48. 权利要求46所述的双极性结型晶体管，其中所述台式晶体管厚度在所述第一标称厚度的约百分之二十与百分之七十之间。
49. 权利要求46所述的双极性结型晶体管，其中所述台式晶体管厚度在所述第一标称厚度的约百分之三十与百分之七十之间。
50. 权利要求46所述的双极性结型晶体管，其中所述台式晶体管厚度在所述第一标称厚度的约百分之四十与百分之七十之间。
51. 权利要求46所述的双极性结型晶体管，其中所述台式晶体管厚度在所述第一标称厚度的约百分之三十五与百分之六十之间。
CN201280061214.9A 2011-12-12 2012-12-11 用于降低的电流拥挤的双极性结型晶体管结构及制造其的方法 Active CN103975439B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/323297 2011-12-12
US13/323,297 US9755018B2 (en) 2011-12-12 2011-12-12 Bipolar junction transistor structure for reduced current crowding
PCT/US2012/068924 WO2013090250A1 (en) 2011-12-12 2012-12-11 Bipolar junction transistor structure for reduced current crowding and method of manufacturing the same

Publications (2)

Publication Number Publication Date
CN103975439A true CN103975439A (zh) 2014-08-06
CN103975439B CN103975439B (zh) 2018-01-09

Family

ID=47505324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280061214.9A Active CN103975439B (zh) 2011-12-12 2012-12-11 用于降低的电流拥挤的双极性结型晶体管结构及制造其的方法

Country Status (6)

Country Link
US (1) US9755018B2 (zh)
KR (1) KR101723277B1 (zh)
CN (1) CN103975439B (zh)
DE (1) DE112012005174B4 (zh)
TW (1) TWI536561B (zh)
WO (1) WO2013090250A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752411A (zh) * 2015-04-03 2015-07-01 杭州士兰集成电路有限公司 双向对称esd保护器件及其制造方法
CN107134478A (zh) * 2017-03-22 2017-09-05 深圳深爱半导体股份有限公司 功率半导体器件及其制造方法
CN109887995A (zh) * 2019-01-30 2019-06-14 西安理工大学 一种双层基区SiC NPN集成晶体管及其制作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105717B2 (en) 2013-12-04 2015-08-11 Infineon Technologies Austria Ag Manufacturing a semiconductor device using electrochemical etching, semiconductor device and super junction semiconductor device
US9508711B2 (en) * 2013-12-04 2016-11-29 Infineon Technologies Ag Semiconductor device with bipolar junction transistor cells
US9761701B2 (en) * 2014-05-01 2017-09-12 Infineon Technologies Ag Bipolar transistor
US11777018B2 (en) 2020-11-19 2023-10-03 Ideal Power Inc. Layout to reduce current crowding at endpoints
US12342555B1 (en) * 2024-04-04 2025-06-24 Globalfoundries U.S. Inc. Bipolar transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4966860A (en) * 1983-12-23 1990-10-30 Sharp Kabushiki Kaisha Process for producing a SiC semiconductor device
CN1799145A (zh) * 2003-05-31 2006-07-05 皇家飞利浦电子股份有限公司 具有边缘终止结构的半导体器件及其制造方法
US20070241427A1 (en) * 2006-04-13 2007-10-18 Kazuhiro Mochizuki Mesa-type bipolar transistor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330082A (ja) * 1998-05-19 1999-11-30 Toshiba Corp 半導体装置
US20020177253A1 (en) * 2001-05-25 2002-11-28 International Business Machines Corporation Process for making a high voltage NPN Bipolar device with improved AC performance
US6982440B2 (en) * 2002-02-19 2006-01-03 Powersicel, Inc. Silicon carbide semiconductor devices with a regrown contact layer
US6815304B2 (en) * 2002-02-22 2004-11-09 Semisouth Laboratories, Llc Silicon carbide bipolar junction transistor with overgrown base region
JP3945303B2 (ja) * 2002-04-19 2007-07-18 住友電気工業株式会社 ヘテロ接合バイポーラトランジスタ
JP2005079417A (ja) * 2003-09-02 2005-03-24 Matsushita Electric Ind Co Ltd 半導体装置及びヘテロ接合バイポーラトランジスタ
JP5140347B2 (ja) * 2007-08-29 2013-02-06 株式会社日立製作所 バイポーラトランジスタ及びその製造方法
US8871600B2 (en) * 2011-11-11 2014-10-28 International Business Machines Corporation Schottky barrier diodes with a guard ring formed by selective epitaxy

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4966860A (en) * 1983-12-23 1990-10-30 Sharp Kabushiki Kaisha Process for producing a SiC semiconductor device
CN1799145A (zh) * 2003-05-31 2006-07-05 皇家飞利浦电子股份有限公司 具有边缘终止结构的半导体器件及其制造方法
US20070241427A1 (en) * 2006-04-13 2007-10-18 Kazuhiro Mochizuki Mesa-type bipolar transistor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752411A (zh) * 2015-04-03 2015-07-01 杭州士兰集成电路有限公司 双向对称esd保护器件及其制造方法
CN104752411B (zh) * 2015-04-03 2017-10-10 杭州士兰集成电路有限公司 双向对称esd保护器件及其制造方法
CN107134478A (zh) * 2017-03-22 2017-09-05 深圳深爱半导体股份有限公司 功率半导体器件及其制造方法
CN109887995A (zh) * 2019-01-30 2019-06-14 西安理工大学 一种双层基区SiC NPN集成晶体管及其制作方法
CN109887995B (zh) * 2019-01-30 2022-06-03 西安理工大学 一种双层基区SiC NPN集成晶体管及其制作方法

Also Published As

Publication number Publication date
KR101723277B1 (ko) 2017-04-04
US9755018B2 (en) 2017-09-05
KR20140102674A (ko) 2014-08-22
TW201332103A (zh) 2013-08-01
TWI536561B (zh) 2016-06-01
DE112012005174T5 (de) 2014-09-11
WO2013090250A1 (en) 2013-06-20
CN103975439B (zh) 2018-01-09
DE112012005174B4 (de) 2020-05-28
US20130146894A1 (en) 2013-06-13

Similar Documents

Publication Publication Date Title
CN103975439B (zh) 用于降低的电流拥挤的双极性结型晶体管结构及制造其的方法
JP6644823B2 (ja) 縦型パワートランジスタデバイス
JP6425659B2 (ja) ショットキーダイオード及びショットキーダイオードの製造方法
CN104576720B (zh) 半导体器件和逆导igbt
JP5665912B2 (ja) 半導体装置及びその製造方法
JP6888956B2 (ja) ワイドバンドギャップ半導体材料用ｉｇｂｔ構造
CN101263606B (zh) 半导体装置及其制造方法
US20150311325A1 (en) Igbt structure on sic for high performance
US9431525B2 (en) IGBT with bidirectional conduction
CN103283027A (zh) 包括屏蔽区的碳化硅双极结型晶体管及制造碳化硅双极结型晶体管的方法
US8823140B2 (en) GaN vertical bipolar transistor
JP5986080B2 (ja) ベース層上に緩衝層を備える電子デバイス構造
JP2008277396A (ja) 炭化珪素ツェナーダイオード
CN112018162A (zh) 一种4H-SiC侧栅集成SBD MOSFET器件及其制备方法
CN116344593B (zh) 半导体器件及其制造方法
CN116565023A (zh) 场效应晶体管及其制造方法
CN116613214A (zh) 金氧半场效晶体管及其制造方法
JP5092244B2 (ja) 半導体装置
CN105023953A (zh) 一种垂直场效应二极管及制造方法
JP2000357801A (ja) ヘテロ接合型半導体装置
KR102783636B1 (ko) ＳｉＣ 쇼트키 다이오드 소자 및 그 제조 방법
JP2006156687A (ja) エピタキシャルウェーハ
CN119183610A (zh) 具有台面以及其之间的蚀刻沟槽的竖直功率器件
KR20160054387A (ko) 바이폴라 접합 트랜지스터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: North Carolina, USA

Patentee after: Wofu Semiconductor Co.,Ltd.

Country or region after: U.S.A.

Address before: North Carolina, USA

Patentee before: Ke Rui

Country or region before: U.S.A.