[go: up one dir, main page]

CN1779971A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1779971A
CN1779971A CNA2005101181378A CN200510118137A CN1779971A CN 1779971 A CN1779971 A CN 1779971A CN A2005101181378 A CNA2005101181378 A CN A2005101181378A CN 200510118137 A CN200510118137 A CN 200510118137A CN 1779971 A CN1779971 A CN 1779971A
Authority
CN
China
Prior art keywords
semiconductor device
semiconductor
thermosetting resin
resin composition
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005101181378A
Other languages
English (en)
Inventor
平野浩一
中谷诚一
白石司
林祥刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1779971A publication Critical patent/CN1779971A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W70/614—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H10W74/114—
    • H10W90/00—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H10W70/60—
    • H10W72/073—
    • H10W72/536—
    • H10W72/5363—
    • H10W72/5522—
    • H10W72/5524—
    • H10W72/877—
    • H10W72/884—
    • H10W74/00—
    • H10W74/012—
    • H10W74/15—
    • H10W90/724—
    • H10W90/734—
    • H10W90/754—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种半导体装置，其中多块电路基板(12)由贯通片材(13)的通路导体(14)进行电连接，配置在基材(10)之间的半导体元件(11)收纳在设置在片材(13)上的元件收纳部(15)中，在收纳在元件收纳部(15)中的半导体元件(11)和与半导体元件(11)的安装面的相反侧的面(11a)相对的基材(10)之间，填充有弹性模量比构成片材(13)的热固性树脂组合物低的低弹性材料(22)。从而提供不易产生弯曲和变形，安装可靠性高的半导体装置。

Description

半导体装置及其制造方法
技术领域
本发明涉及电气和电子设备中使用的半导体装置及其制造方法。
背景技术
随着便携式电子设备的小型化的发展，要求其中载置的电子部件的小型化和高密度装配化。在各种电子部件中，特别提出了层叠包含半导体元件的电路基板而成的多级结构的半导体装置。
作为这样的多级结构的半导体装置的例子，在例如特开平10-135267号公报中，提出了各电路基板通过球状焊锡进行电连接的半导体装置。
但是，在上述半导体装置中，因为重叠多块整装化的电路基板，所以存在半导体装置整体的厚度变厚了的问题。而且，以使半导体装置小型化为目的，在将连接间距设计到0.5mm或以下时，球状焊锡之间存在发生短路的可能性。而且，进行焊锡连接时需要电路基板的平坦性和电路基板之间的平行度，存在对电路基板的厚度和刚性的制约大的问题。
对此，在例如特开2003-218273号公报中，提出了为了实现半导体装置的高密度装配化和薄型化，通过粘接剂层交替层叠装配有半导体元件的电路基板和具有可以收纳半导体的空隙部的层间部件，并通过加热按压将半导体元件埋设在空隙部内的半导体装置。在该半导体装置中，电路基板之间通过层间部件中形成的通路导体进行电连接。
此外，在特开2002-261449号公报中，提出了为了实现电子部件的小型、薄型化、高功能化，在电绝缘层即核心层内部内装多个半导体元件的部件内装模块。
为了使层叠型半导体装置薄型化，需要使半导体元件的薄型化和用于安装该半导体元件的基材的薄型化。特别是因为近年来半导体安装用基材的薄型化有了发展，所以实现了两面电路基板在0.1mm或以下、4层电路基板在0.2mm或以下的厚度。在上述特开2003-218273号公报中，是将安装在树脂基材上的半导体元件埋设在空隙部内，但因为半导体元件的周边具有空隙，所以如果使用薄的树脂基材，则电路基板的刚性下降，容易产生弯曲和变形。因此，在上述结构中，半导体元件的安装可靠性和半导体装置的相对母基板的安装可靠性可能会变低。
另一方面，在上述特开2002-261449号公报中，半导体元件整体被埋设在核心层中。如果采取这种结构，则由于内装的半导体元件的散热性变高，而且装置整体的变形不易发生，所以存在平坦性变好的优点。但是，因为半导体元件内装在核心层中，所以半导体元件和基材的接合部分产生的热应力变大，其结果是，存在热循环试验和吸湿后的反流试验中的安装可靠性显著降低的问题。而且，如果将缓和上述热应力作为目的，由低弹性材料形成核心层，则核心层的强度降低，容易产生弯曲和变形。
发明内容
鉴于上述问题，本发明提供一种不易产生弯曲和变形，安装可靠性高的半导体装置及其制造方法。
本发明的第1半导体装置具有多块包含基材和安装在上述基材上的半导体元件的电路基板，上述多块电路基板通过由热固性树脂组合物构成的片材相粘接，其中，
上述多块电路基板由贯通上述片材的通路导体(via-conductor)进行电连接，
配置在上述基材之间的上述半导体元件被收纳在设置在上述片材上的元件收纳部中，
在收纳在上述元件收纳部中的上述半导体元件和与上述半导体元件的安装面的相反侧的表面相对的上述基材之间，填充有比上述热固性树脂组合物弹性模量低的低弹性材料。
本发明的第2半导体装置具有多块包含基材和安装在上述基材上的半导体元件的电路基板，上述多块电路基板通过由热固性树脂组合物构成的片材相粘接，其中，
上述多块电路基板由贯通上述片材的通路导体进行电连接，
配置在上述基材之间的上述半导体元件被收纳在设置在上述片材上的元件收纳部中，
在覆盖上述元件收纳部的2块上述基材上各安装有至少一个收纳在上述元件收纳部中的上述半导体元件，
在上述元件收纳部中相互相对地收纳有至少一组上述半导体元件，
在与上述1组半导体元件的安装面相反侧的表面之间，填充有比上述热固性树脂组合物弹性模量低的低弹性材料。
本发明的半导体装置的制造方法包括：
在基材上安装半导体元件，形成电路基板，
在由未固化的热固性树脂组合物构成的片材上，形成用于收纳上述半导体元件的元件收纳部、和用于填充导体的贯通孔，
在上述贯通孔中填充上述导体，
使上述电路基板和上述片材位置相匹配并交替层叠多次后，通过一边在上述元件收纳部中注入比上述热固性树脂组合物弹性模量低的低弹性材料一边加热和加压，来使上述热固性树脂组合物和上述低弹性材料同时固化并一体化，同时将多块上述电路基板之间进行电连接。
附图说明
图1是本发明的实施方案1的半导体装置的截面图。
图2A～H是本发明的实施方案1的半导体装置的制造方法的各工序的截面图。
图3是本发明的实施方案2的半导体装置的截面图。
图4A～F是本发明的实施方案2的半导体装置的制造方法的各工序的截面图。
图5是本发明的实施方案3的半导体装置的截面图。
图6A、B是本发明的实施方案3的半导体装置的制造方法的各工序的截面图。
图7是本发明的实施方案4的半导体装置的截面图。
图8是本发明的实施方案5的半导体装置的截面图。
图9A～D是本发明的实施方案5的半导体装置的制造方法的各工序的截面图。
图10是本发明的实施方案6的半导体装置的截面图。
图11是本发明的实施方案7的半导体装置的截面图。
图12是本发明的实施方案8的半导体装置的截面图。
图13A～D是本发明的实施方案8的半导体装置的制造方法的各工序的截面图。
图14是本发明的实施方案9的半导体装置的截面图。
图15是本发明的实施方案10的半导体装置的截面图。
具体实施方式
本发明的第1半导体装置具有多块包含基材和安装在上述基材上的半导体元件的电路基板，上述多块电路基板通过由热固性树脂组合物构成的片材相粘接。而且，上述多块电路基板由贯通上述片材的通路导体进行电连接，配置在上述基材之间的上述半导体元件被收纳在设置在上述片材上的元件收纳部中。上述热固性树脂组合物至少包含环氧树脂等热固性树脂。作为上述通路导体，优选使用容易高密度安装化的内通路，也可以采用由电镀法形成的贯通导体。
此外，本发明的第1半导体装置在收纳在上述元件收纳部中的上述半导体元件和与上述半导体元件的安装面的相反侧的表面(以下，称为“上表面”)相对的上述基材之间，填充有比上述热固性树脂组合物弹性模量低的低弹性材料。这里，上述“半导体元件的安装面”是指在半导体元件的上下主面中，面向安装有该半导体元件的基材侧的主面。
在本发明的第1半导体装置中，在利用由热固性树脂组合物构成的片材保持通路导体的同时，在半导体元件的上表面和基材之间，填充有弹性模量比上述热固性树脂组合物低的低弹性材料，所以即使在使用薄的基材和薄的半导体元件的场合，也不易产生弯曲和变形。而且，因为利用低弹性材料能够降低半导体元件的上表面和基材之间的热应力，所以安装可靠性变高了。另外，利用低弹性材料能够使从半导体元件产生的热量迅速地散发到其外部。还有，本说明书中的弹性模量是25℃时的储能模量，可以利用依据JISK7244的方法进行测定。此外，上述低弹性材料的弹性模量比上述热固性树脂组合物的低例如1000MPa或以上即可。
在本发明的第1半导体装置中，收纳在上述元件收纳部中的上述半导体元件也可以由上述低弹性材料密封，因为能够防止半导体元件的劣化。
在本发明的第1半导体装置中，上述元件收纳部内的空隙也可以由上述低弹性材料填充。因为能够提供不会产生由空隙的存在引起的变形、安装可靠性高的半导体装置。
在本发明的第1半导体装置中，可以在覆盖上述元件收纳部的2块上述基材上各安装有至少1个收纳在上述元件收纳部中的上述半导体元件。因为在同一元件收纳部中能够收纳多个半导体元件，所以能够使半导体装置薄型化。
在本发明的第1半导体装置中，优选在上述基材上以倒装式(flip-chip)安装有至少1个上述半导体元件。利用这一结构，容易实现半导体装置的薄型化和高密度安装化。
下面，对本发明的第2半导体装置进行说明。而且，存在省略对和上述本发明的第1半导体装置相同的构成要件的说明的情况。
本发明的第2半导体装置具有多块包含基材和安装在上述基材上的半导体元件的电路基板，上述多块电路基板通过由热固性树脂组合物构成的片材相粘接。而且，上述多块电路基板由贯通上述片材的通路导体进行电连接，配置在上述基材之间的上述半导体元件被收纳在设置在上述片材上的元件收纳部中。
此外，在本发明的第2半导体装置中，在覆盖上述元件收纳部的2块上述基材上各安装有至少1个收纳在上述元件收纳部中的上述半导体元件，至少1组上述半导体元件相互相对地收纳在上述元件收纳部中，在上述1组半导体元件之间，填充有弹性模量比上述热固性树脂组合物低的低弹性材料。
在本发明的第2半导体装置中，在利用由热固性树脂组合物构成的片材保持通路导体的同时，在至少1组半导体元件之间，填充有弹性模量比上述热固性树脂组合物低的低弹性材料，所以即使在使用薄的基材和薄的半导体元件的场合，也不易产生弯曲和变形，安装可靠性变高了。而且，因为至少1组半导体元件相互相对地收纳在元件收纳部中，所以容易实现半导体装置的低面积化。
而且，在本发明的第2半导体装置中，上述元件收纳部内的空隙也可以由上述低弹性材料填充。因为不会产生由空隙的存在引起的变形，而且利用低弹性材料还能够降低半导体元件和基材之间的热应力，所以能够进一步提高安装可靠性。进而，利用低弹性材料能够使从半导体元件产生的热量迅速地散发到其外部。
在上述各半导体装置中，优选在低弹性材料中混合有吸湿性填料。因为能够防止由半导体装置的水分引起的劣化。
在上述各半导体装置中，优选在低弹性材料中混合有热传导性填料。这样，从半导体元件产生的热量能够更有效地散发到外部。
在上述各半导体装置中，优选低弹性材料的弹性模量为1～1000Mpa。进一步优选为50～500Mpa。在弹性模量高于1000Mpa时，因为和热固性树脂组合物的弹性模量的差变小了，可能不能实现上述的热应力的降低效果。另一方面，在弹性模量低于1Mpa时，能够实现上述的热应力的降低效果，但可能会产生弯曲和变形。
在上述各半导体装置的优选实施方案中，热固性树脂组合物包含70～95质量％的无机填料。此时，热固性树脂组合物的线膨胀系数接近通路导体，通路导体连接可靠性变好。而且，热固性树脂组合物的热传导率变高，能够有效地散发从半导体元件产生的热量。
在上述各半导体装置的优选实施方案中，热固性树脂组合物包含15～50质量％的补强材料。此时，能够有效地防止由热固性树脂组合物构成的片材的弯曲和变形。
本发明的半导体装置的制造方法是：在基材上安装半导体元件，形成电路基板，在由未固化的热固性树脂组合物构成的片材上，形成用于收纳上述半导体元件的元件收纳部、和用于填充导体的贯通孔，在上述贯通孔中填充上述导体。然后，使上述电路基板和上述片材位置相匹配并交替层叠多次后，通过一边在上述元件收纳部中注入弹性模量比上述热固性树脂组合物低的低弹性材料一边加热和加压，来使上述热固性树脂组合物和上述低弹性材料同时固化并一体化，同时将多块上述电路基板之间进行电连接。由此，能够容易地形成上述本发明的半导体装置。
另外，在本发明的半导体装置的制造方法中，优选在层叠上述电路基板和上述片材之前，在上述电路基板上的上述半导体元件的安装区域的周边形成贯通孔，在将上述低弹性材料注入到上述元件收纳部中时，从上述贯通孔注入。因为能够确保将低弹性材料注入到上述元件收纳部中。
下面，参考附图对本发明的半导体装置的实施方案进行说明。而且，在各图中，实质上相同的部件采用相同的参考符号。
(实施方案1)
图1示出了本发明的实施方案1的半导体装置的截面图。如图1所示，实施方案1的半导体装置具有3块包含基材10和安装在基材10上的半导体元件11的电路基板12，这3块电路基板12通过由热固性树脂组合物构成的片材13相粘接。而且，这3块电路基板12由贯通片材13的通路导体14进行电连接，配置在基材10之间的半导体元件11被收纳在设置在片材13上的元件收纳部15中。在图1中，16是导线，17是电极，18是芯片焊接剂，19是底层填料(underfill)，20是元件安装用电极，21是外部连接用电极，27是金隆起焊盘(gold bump)。
对半导体元件11没有特别限定，例如能够使用由Si或GaAs、GaAlAs、SiGe、SiC等构成的半导体元件。作为基材10，能够使用例如氧化铝或玻璃-氧化铝等多层陶瓷基材、或玻璃-环氧树脂、芳族聚酰胺-环氧树脂等树脂基材，但从轻量化和低成本的要求来看，优选树脂基材。
优选半导体元件11的厚度在100μm或以下。而且，优选基材10的厚度在200μm或以下，进一步优选在100μm或以下。因为容易实现半导体装置的薄型化。
在上述热固性树脂组合物中，作为其主要成分，能够使用例如环氧树脂、酚醛树脂、改性聚酰亚胺树脂、聚酰胺酰亚胺树脂、异氰酸酯树脂等热固性树脂。因为这些物质耐热性高，所以耐久性良好。
而且，优选上述热固性树脂组合物包含无机填料。因为通过添加无机填料，能够降低热固性树脂组合物的线膨胀系数，所以能够降低施加了热应力时的尺寸变化。作为无机填料，优选使用例如由Al2O3、SiO2、SiC、AlN、BN、MgO或Si3N4构成的填料。特别是如果使用由Al2O3、SiO2、SiC或AlN构成的无机填料，则热固性树脂组合物的热传导率会提高，对来自半导体元件的热的散热性会变高。此外，也可以混合使用2种或更多种不同的无机填料。还有，可以优选使用平均粒径为0.1～100μm的粒状无机填料。在构成上述热固性树脂组合物的材料中，优选按无机填料为70～95质量％、热固性树脂为5～30质量％的比例混合。在无机填料的含量不到70质量％时，热固性树脂组合物的热传导率和单独的树脂相比不怎么上升，可能不能实现散热效果。另一方面，如果无机填料的含量超过95质量％，则无机填料的混合变得困难，而且存在片材13的电绝缘性下降的情况。
另外，优选上述热固性树脂组合物包含补强材料。如果包含补强材料，则在后述的半导体装置的制造工序中进行层叠一体化时，能够防止通路导体流动而产生通路导体连接不良这一情况。作为补强材料，能够使用例如玻璃纤维布、玻璃无纺布、芳族聚酰胺无纺布、芳族聚酰胺薄膜、陶瓷无纺布等。
而且，上述热固性树脂组合物还可以包含固化剂、固化催化剂、偶合剂、表面活性剂、着色剂等添加剂。
作为通路导体14，能够使用至少包含例如导电性粉末和热固性树脂的混合物。作为导电性粉末，能够使用将例如Ag、Cu、Au、Ni、Pd或Pt作为主要成分的金属或者这些金属的合金的粉末。特别是优选使用Ag或Cu的粉末、或者由包含Ag或Cu的合金形成的粉末。作为热固性树脂，能够使用环氧树脂、酚醛树脂、异氰酸酯树脂、聚酰胺树脂、聚酰胺酰亚胺树脂。因为这些树脂耐久性高，所以优选使用。
底层填料19可根据半导体安装方式来适当地选择，能够使用例如将热固性树脂和二氧化硅填料作为主要成分的混合物。而且，底层填料19的弹性模量为0.5～15Gpa左右即可。元件安装用电极20是为了从半导体元件11取出信号而根据需要来适当地使用，能够使用由例如金等构成的电极。
元件收纳部15的大小可以根据收纳的半导体元件11的大小适当地设定。例如半导体元件11和基材10的间隙可设定为30μm～200μm的范围，半导体元件11和片材13的间隙可设定为50μm～2mm的范围。
作为导线16，能够使用例如金或铝这样的金属线。采用导线16的半导体连接可以使用一般所使用的连线机来进行。作为电极17的材料，能够使用铝或铝与铜的合金等。作为芯片焊接剂18，能够使用市面上出售的芯片焊接剂。
此外，实施方案1的半导体装置中，在收纳在元件收纳部15中的半导体元件11和与该半导体元件11的上表面11a相对的基材10之间，填充有弹性模量比上述热固性树脂组合物低的低弹性材料22。这样，即使在使用例如厚度为60μm或以下的基材10或厚度为100μm或以下的半导体元件11的场合，也不易产生弯曲和变形。而且，因为能够降低半导体元件11的上表面11a和基材10之间的热应力，所以安装可靠性变高了。再有，利用低弹性材料22，能够使从半导体元件11产生的热量迅速地散发到其外部。另外，实施方案1的半导体装置中，各半导体元件11用低弹性材料22密封。这样能够防止各半导体元件11的劣化。作为用低弹性材料22密封半导体元件11的方法，不作特别限定，能够使用灌注或利用分配器的方法。此时，优选使低弹性材料22固化，作为固化方法，能够使用例如热固化法、紫外线固化法、通过吸湿而使之固化的方法。
作为低弹性材料22，能够使用具有较高耐热性的材料，能够使用例如硅树脂、硅橡胶、聚氨酯橡胶、氟橡胶、硅凝胶、以及上述材料和热固性树脂的混合物。从耐热性这一点来看，特别优选硅树脂和硅凝胶。
另外，优选在低弹性材料22中添加吸湿性填料。可以通过添加吸湿性填料来捕捉从空气中进入的水分，提高半导体元件连接部和通路导体连接部的连接可靠性。作为吸湿性填料，能够使用例如将在25℃湿度30％的大气环境下放置了72小时时的质量作为100质量份时，在25℃湿度85％的大气环境下放置了72小时时的质量变成110重量份或以上的吸湿性填料。作为具体的吸湿性填料，可以列举例如硅胶、沸石、钛酸钾、海泡石等。此外，低弹性材料22中的吸湿性填料的含量为例如20～60质量％左右。
另外，优选在低弹性材料22中添加热传导性填料。因为添加热传导性填料能够提高低弹性材料22的热传导率，所以能够使从半导体元件产生的热量迅速地散发到其外部。作为热传导性填料，能够使用例如Al2O3、BN、MgO、AlN、SiO2。而且，低弹性材料22中的热传导性填料的含量为例如30～70质量％左右。
在实施方案1的半导体装置中，在最底部的基材10的元件收纳部15侧的主面上以倒装式安装有半导体元件11，在其它的基材10上以引线结合法安装有其它的半导体元件11。而且，在最底部的基材10的与元件收纳部15侧相反侧的主面上设置有外部连接用电极21。这样，通过将电极数多的半导体元件11以倒装式安装在最底部的基材10上，能够提高安装效率。而且，通过将电极数比较少的半导体元件11以引线结合法安装在别的基材10上，能够降低半导体装置的制造成本。此外，因为通过在顶部配置连接点少的半导体元件11，能够降低焊盘或焊接区(land)数量，所以容易实现半导体装置的低面积化。作为这样的例子，可列举出对一般来说电极数多的逻辑半导体元件和电极数较少的存储半导体元件进行组合的半导体装置。
接下来，对上述实施方案1的半导体装置的制造方法进行说明。图2A～H示出了实施方案1的半导体装置的制造方法的各工序的截面图。如图2A所示，在基材10上用芯片焊接剂18粘接半导体元件11，然后用导线16连接半导体元件11上的电极17和基材10上的元件安装用电极20，制作电路基板12。
然后，如图2B所示，用低弹性材料22密封半导体元件11，制作半导体组件(semiconductor package)26。
下面，如图2C所示，准备由未固化的热固性树脂组合物构成的片材13。如图2D所示，在片材上形成元件收纳部(空隙)15，进而如图2E所示，形成贯通孔28。之后，如图2F所示，在贯通孔28中填充导体29。
可以根据使用的热固性树脂组合物的粘度来适当地选择图2C中所示的片材13的形成方法。具体来说，能够使用刮刀片法、挤出法、使用幕式涂布机的方法、使用滚筒涂布机的方法、在补强材料中浸渍未固化的热固性树脂组合物的方法等。特别是刮刀片法或者挤出法因为简便而优选使用。而且，也可以根据需要在热固性树脂组合物中添加溶剂来进行粘度调整。作为粘度调整中使用的溶剂，能够使用例如甲基乙基酮(MEK)、异丙醇、甲苯等。在添加了这些溶剂时，优选将热固性树脂组合物加工成薄片状后，进行干燥处理，除去溶剂成份。在比热固性树脂的固化开始温度低的温度下实施干燥，但不限定于特定的方法。
作为元件收纳部15的形成方法，能够使用例如利用模具的冲切、利用激光加工机的孔加工、利用冲床的孔加工。而且，作为贯通孔28的形成方法，能够使用例如利用二氧化碳激光的孔加工和利用冲床的冲切。可以根据片材13的厚度等适当地选择贯通孔28的直径，优选为300μm或以下，进一步优选为150μm或以下。根据这些优选的例子，相对于利用球状焊锡来进行电路基板之间的连接的方法，能够大幅地提到安装密度。
作为上述通路导体14(参考图1)的构成材料的导体29，能够使用例如包含导电性粉末和未固化的热固性树脂的混合物糊剂。作为上述糊剂的混合方法，能够使用利用3个辊的混合方法、利用行星式搅拌机的混合方法等。此时，将导电性粉末作为100体积份时，热固性树脂以例如30～150体积份的比例进行混合。而且，也可以在导体29中添加固化剂、固化催化剂、润滑剂、偶合剂、表面活性剂、高沸点溶剂、反应性稀释剂等。
对将导体29填充到贯通孔28中的方法没有特别的限制，能够使用例如丝网印刷法等。
另外，也可以同时进行上述图2D、2E说明的元件收纳部15和贯通孔28的形成。可以交换从上述图2C到2F的工序的顺序。例如也可以按照在形成贯通孔28后将导体29填充到贯通孔28中，然后形成元件收纳部15的顺序来进行。
下面，如图2G所示，交替层叠多个半导体组件26和内装了导体29的片材13。然后，对其加热和加压，如图2H所示地进行一体化的同时，用由导体29构成的通路导体14将多个电路基板12之间进行电连接，得到实施方案1的半导体装置。另外，关于位于图2G中最底部的半导体组件26，通过金隆起焊盘27以倒装式安装有半导体元件11。而且，在以倒装式安装的半导体元件11和基材10之间配置有底层填料19。对半导体元件11的倒装式安装没有特别的限制，能够使用公知的倒装连接技术。此外，对底层填料19的配置方法没有特别限定，能够使用例如在基材10的期望位置上热压焊薄片状底层填料19的方法、和在基材10上安装半导体元件11之后，从基材10和半导体元件11的间隙部分流入液状的底层填料19的方法。
对上述加热和加压方法没有特别限定，能够使用例如利用模具的热压机法、和利用高压釜的方法。另外，温度和压力可以根据使用的热固性树脂组合物和导体29中的热固性树脂适当地决定，通常能够在140～230℃的温度、0.3～5Mpa的压力下进行。
此外，在图2G中在每个半导体组件26之间配置有一块内装了导体29的片材13，但也可以在半导体组件26之间配置多块内装了导体29的片材13。根据这一方法，因为能够在不改变1块片材13的厚度的情况下改变半导体组件26的距离，所以在能够容易地形成长宽比较高的通路导体14这一点上是理想的。
(实施方案2)
图3示出了本发明的实施方案2的半导体装置的截面图。如图3所示，在实施方案2的半导体装置中，所有的半导体元件11都是以倒装式安装的。而且，在图3中上部和中部的基材10上，形成有和元件收纳部15连通的贯通孔24，在该贯通孔24的内表面上，形成有将形成在基材10的两主面上的配线之间进行电连接的贯通导体25。而且，在元件收纳部15内的空隙中填充有低弹性材料22。这样，实施方案2的半导体装置在其内部就没有空隙。其它的和上述实施方案1的半导体装置(参考图1)相同。
因为实施方案2的半导体装置包含上述贯通孔24，所以在后述的半导体装置制造方法中，能够从贯通孔24注入低弹性材料22。这样，能够确保将低弹性材料22填充到元件收纳部15内的空隙中。而且，因为具有贯通导体25，能够进一步提高安装密度。
下面，对上述实施方案2的半导体装置的制造方法进行说明。图4A～F示出了实施方案2的半导体装置的制造方法的各工序的截面图。如图4A所示，以夹住配置在基材10上的底层填料19的方式，将半导体元件11以倒装式安装在基材10上，制作图4B所示的电路基板12。而且，在基板10上，预先形成贯通孔24和贯通导体25。对贯通孔24的形成方法没有特别限制，能够使用例如和上述贯通孔28的形成方法(参考图2E)相同的方法。而且，对贯通导体25的形成方法也没有特别限制，能够采用公知的电镀法来形成。
下面，如图4C所示，交替层叠多块电路基板12和采用与上述图2C～F所示的方法相同的方法形成的、内装了导体29的片材13。然后，对其加热和加压，如图4D所示进行一体化，同时用由导体29构成的通路导体14将多个电路基板12之间进行电连接，而且，对于位于图4C最底部的电路基板12，没有形成贯通孔24和贯通导体25。
对上述加热和加压方法没有特别限定，能够使用例如利用模具的热压机法、和利用高压釜的方法。而且，温度和压力可以根据使用的热固性树脂组合物和导体29中的热固性树脂适当地决定，通常能够在140～230℃的温度、0.3～5Mpa的压力下进行。
下面，如图4E所示，由注入装置23将低弹性材料22从贯通孔24注入到元件收纳部15中。之后，如图4F所示，使低弹性材料22固化，得到实施方案2的半导体装置。
作为注入装置23，能够使用例如分配器。而且，也可以不使用注入装置23，而使用例如将图4D所示状态的半导体装置浸渍在低弹性材料22中，并反复减压和加压来填充低弹性材料22的方法。
低弹性材料22能够采用与由实施方案1说明的材料相同的材料，在图4E所示的注入时优选为液体，在图4F所示的固化后优选为固体。作为固化方法，能够使用通常的热固化法。
根据本实施方案，因为用低弹性材料22填充元件收纳部15内的空隙，能够提供不会产生由空隙的存在引起的变形，安装可靠性高的半导体装置。
(实施方案3)
图5示出了本发明的实施方案3的半导体装置的截面图。如图5所示，在实施方案3的半导体装置中，层叠有4块电路基板12。而且，在所有的基材10上形成有贯通孔24和贯通导体25。再有，在图5中最底部的基材10以及其上面的基材10上各安装有1个收纳在元件收纳部15中的半导体元件11，这1组半导体元件11、11相互相对地收纳在元件收纳部15中。而且在包含这一组半导体元件11、11的上表面11a、11a之间部分的元件收纳部15内的空隙中，填充有低弹性材料22。其它情况和上述实施方案2的半导体装置(参考图3)相同。从而，利用实施方案3的半导体装置，也能够发挥和实施方案2的半导体装置相同的效果。
另外，在实施方案3的半导体装置中，因为1组半导体元件11、11相互相对地收纳在元件收纳部15中，所以容易实现半导体装置的低面积化。
下面，对上述实施方案3的半导体装置的制造方法进行说明。在图6A、B中，示出了实施方案3的半导体装置的制造方法的各工序的截面图。
如图6A所示，交替层叠多块由和上述图4A、B示出的方法相同的方法形成的电路基板12，和与上述图2C～F所示的方法相同的方法形成的、内装了导体29的片材13。
下面，如图6B所示，将它们配置在模具30内，进行合模。另外，在模具30中对应于电路基板12的贯通孔24的地方，形成有注入口30a和排出口30b。然后，通过在保持对模具30加压的情况下加热的同时，从注入口30a注入低弹性材料22，使构成片材13的热固性树脂组合物和低弹性材料22同时固化并一体化，同时将电路基板12之间进行电连接，得到实施方案3的半导体装置。
此外，从模具30的注入口30a注入低弹性材料22时，优选从排出口30b抽吸，对内部进行减压。
根据上述制造方法，因为能够在一个工序中进行热固性树脂组合物的固化和低弹性材料22的填充以及固化，所以能够通过简便的方法获得本发明的半导体装置。
(实施方案4)
图7示出了本发明的实施方案4的半导体装置的截面图。如图7所示，在实施方案4的半导体装置中，在一组相对的基材10上各安装有至少1个收纳在元件收纳部15中的半导体元件11。根据实施方案4的半导体装置，因为在同一元件收纳部15中能够收纳多个半导体元件11，所以能够使半导体装置薄型化。而且，在内装多个大小不同的半导体元件11时，能够有效利用基材10的面积，能够减少通路导体14的形成和半导体元件11的安装都不能进行的死角(dead space)。
此外，能够采用图4A～F说明的方法作为实施方案4的半导体装置的制造方法。
(实施方案5)
图8示出了本发明的实施方案5的半导体装置的截面图。如图8所示，在实施方案5的半导体装置中，仅在半导体元件11的上表面11a和基材10之间填充有低弹性材料22。
下面，对上述实施方案5的半导体装置的制造方法进行说明。在图9A～D中，示出了实施方案5的半导体装置的制造方法的各工序的截面图。
如图9A所示，固化低弹性材料22，加工成薄片状。使低弹性材料22固化的方法可以采用热固化法、光固化法、利用吸湿作用的固化法等。而且，对加工成薄片状的方法没有特别限定，可以采用和形成上述片材13的方法相同的方法。
下面，如图9B所示，在以倒装式安装在基材10上的半导体元件11的上表面11a上，粘接薄片状的低弹性材料22，制作半导体组件26。
下面，如图9C所示，交替层叠多块半导体组件26和由与上述图2C～F所示的方法相同的方法形成的、内装了导体29的片材13，对其加热和加压来进行一体化的同时，通过通路导体14将多个电路基板12之间进行电连接，得到实施方案5的半导体装置(图9D)。
根据上述制造方法，因为即使不形成贯通孔，也能够在半导体元件11的上表面11a和基材10之间填充低弹性材料22，所以能够采用更简单的制造方法得到本发明的半导体装置。
而且，在上述制造方法中，是在半导体元件11的上表面11a上粘接薄片状的低弹性材料22，但也可以粘接在与半导体元件11相对的基材10的表面上。而且，在图9A所示的阶段中，薄片状的低弹性材料22不用完全固化，只要能维持其形状即可。可以在后面的层叠一体化的工序中使其固化。
(实施方案6)
图10示出了本发明的实施方案6的半导体装置的截面图。如图10所示，在实施方案6的半导体装置中，层叠有4块电路基板12。而且，在图10中最底部的基材10以及其上面的基材10上各安装有1个收纳在元件收纳部15中的半导体元件11，这1组半导体元件11、11相互相对地收纳在元件收纳部15中。而且在这一组半导体元件11、11之间，填充有低弹性材料22。另外，在图10中最顶部的基材10以及其下面的基材10上各安装有1个收纳在元件收纳部15中的半导体元件11，在这些半导体元件11的上表面和基材10之间，填充有低弹性材料22。在实施方案6的半导体装置中，即使在使用薄的基材10和薄的半导体元件11的场合，也不太会由于存在低弹性材料22而引起弯曲和变形，提高了安装可靠性。而且，因为1组半导体元件11、11相互相对地收纳在元件收纳部15中，所以容易实现半导体装置的低面积化。
而且，实施方案6的半导体装置能够采用和图9A～D说明的方法相同的方法来制作。
(实施方案7)
图11示出了本发明的实施方案7的半导体装置的截面图。如图11所示，在实施方案7的半导体装置中，在由一组相对的基材10夹着的部分中以相对的状态以倒装式安装有多个半导体元件11，在这些半导体元件11之间，填充有低弹性材料22。而且，在上部的基材10上，在同一主面上安装有多个半导体元件11。根据实施方案7的半导体装置，能够得到和上述实施方案6的半导体装置相同的效果，在安装大小不同的半导体元件11时，能够减少通路导体14的形成和半导体元件11的安装都不能进行的死角。而且，本实施方案的半导体装置能够采用和图9A～D说明的方法相同的方法来制作。
(实施方案8)
图12示出了本发明的实施方案8的半导体装置的截面图。如图12所示，在实施方案8的半导体装置中，相对于上述实施方案2的半导体装置(参考图3)，不同之处仅在于没有设置贯通孔24和贯通导体25。根据实施方案8的半导体装置，因为和实施方案2的半导体装置相同，用低弹性材料22填充元件收纳部15内的空隙，所以能够提供不会产生由空隙的存在而引起变形，安装可靠性高的半导体装置。
下面，对上述实施方案8的半导体装置的制造方法进行说明。在图13A～D中，示出了实施方案8的半导体装置的制造方法的各工序的截面图。
首先，如图13A所示，使在基材10上安装有半导体元件11的电路基板12、和内装了导体29的片材13重叠。然后，如图13B所示，将低弹性材料22注入到形成在片材13上的元件收纳部15中，制作半导体组件26。接下来，如图13C所示，层叠多个半导体组件26，进而在最上层上层叠电路基板12。然后，对其加热和加压来进行一体化的同时，利用通路导体14将多个电路基板12之间进行电连接，进而使低弹性材料22固化，得到实施方案8的半导体装置(图13D)。
另外，在上述制造方法中，也可以在图13B的工序之后，使低弹性材料22固化或者半固化。因为可提高半导体组件26的可操作性。但是，需要在构成片材13的热固性树脂组合物不固化这样的条件下，使低弹性材料22固化或者半固化。作为该方法，能够使用例如在比上述热固性树脂组合物的固化温度低的温度下进行热处理的方法、进行光固化的方法、吸湿固化法等。
而且，在上述制造方法中，优选在图13B的工序之后，进行减压排气以除去包含在低弹性材料22中的气泡。
根据上述制造方法，因为即使不形成贯通孔也能够填充低弹性材料22，所以能够采用更简易的制造方法得到本发明的半导体装置。
(实施方案9)
图14示出了本发明的实施方案9的半导体装置的截面图。实施方案9的半导体装置是对实施方案8的半导体装置(参考图12)进行改变后的半导体装置。如图14所示，实施方案9的半导体装置层叠有4块电路基板12。而且，在图14中最底部的基材10以及其上面的基材10上各安装有1个收纳在元件收纳部15中的半导体元件11，这1组半导体元件11、11相互相对地收纳在元件收纳部15中。而且，能够采用和由图13A～D说明的方法相同的方法制作实施方案9的半导体装置。
(实施方案10)
图15示出了本发明的实施方案10的半导体装置的截面图。实施方案10的半导体装置是对实施方案5的半导体装置(参考图8)进行改变后的半导体装置。如图15所示，实施方案10的半导体装置在图15中的上部和中部的基材10上形成有贯通孔24。而且，能够采用和由图4A～F说明的方法相同的方法制作实施方案10的半导体装置。
(实施例)
下面说明本发明的实施例。而且，本发明不限于以下的实施例。
(安装可靠性)
作为实施例1，利用图4A～F示出的方法制作上述实施方案2的半导体装置(参考图3)。参考图4A～F说明使用的材料和详细的制作方法。
对于基材10，采用0.07mm的玻璃-环氧树脂基材。然后，在基材10的半导体安装部的周边部分上设置贯通孔24(直径：300μm)，通过电镀形成贯通导体25。另外，对于半导体元件11，使用大小6mm×6mm、厚100μm并且在周边部分上以120μm的间距形成有电极的连接试验用硅半导体元件。通过超声波使直径25μm的金丝结合在该半导体元件11的电极上，从而形成隆起焊盘。而且，隆起焊盘的形成是使用隆起焊盘结合器(bump bonder)(松下电器产业株式会社制STB-2)来进行。
作为底层填料19，准备含有二氧化硅填料的厚50μm的环氧树脂薄片(Sony Chemical公司制)。将其切割成大致半导体元件11的大小，如图4A所示，暂时粘接在基材10上。之后，使半导体元件11的电极和基材10上的电极位置相匹配后，将半导体元件11放置到基材10上，在200℃的环境下以3Mpa的压力加压的同时使底层填料19固化，制作图4B所示的电路基板12。
另外，将混合了80质量％的熔融二氧化硅粉末和20质量％的环氧树脂(包括固化剂)的固体成分和作为溶剂的甲基乙基酮(MEK)利用行星式搅拌机进行混合。固体成份和溶剂的混合比(质量比)是10∶1。将该混合物用刮刀片法涂布到由聚对苯二甲酸乙二醇酯构成的载体薄膜上。之后，使MEK蒸发，制作片材13(厚度：100μm)。
利用冲床(UHT公司制)对该片材13进行加工，形成元件收纳部15和贯通孔28(参考图2E)。然后，用3个辊混合87质量％的涂布有银的铜粉和13质量％的环氧树脂(包括固化剂)，制作导电性糊剂。用印刷法在上述贯通孔28中填充该导电性糊剂，制作内装了图4C所示导体29(导电性糊剂)的片材13。
然后，如图4C所示，交替层叠3张电路基板12和2张片材13，利用模具在温度：200℃、压力：2Mpa的条件下加热和加压15分钟，进行层叠一体化的同时，使导体29(导电性糊剂)固化，形成通路导体14，并将电路基板12之间进行电连接(图4D)。
下面，作为低弹性材料22，从贯通孔24将硅树脂(Toshiba GESilicone公司制TSE3051)如图4E所示地注入到元件收纳部15中。而且，采用分配器(Musashi Engineering公司制)作为注入装置23。之后，在真空干燥机中进行减压脱泡，除去低弹性材料22中残存的气泡，进而在140℃进行2小时的热处理，使低弹性材料22固化，制作图4F所示的实施例1的半导体装置。本半导体装置的厚度是0.85mm。
另外，除取代低弹性材料22，将构成片材13的热固性树脂组合物注入到元件收纳部15之外，采用和上述实施例1的半导体装置相同的方法制作比较例的半导体装置。
为了研究这2种半导体装置的安装可靠性，在85℃、60％RH(RH是相对湿度)的恒温恒湿槽中分别投入10个并经历168小时，之后进行最大温度为250℃的回流，测定半导体连接部的电阻值。其结果，在各自投入的10个中，实施例1的半导体装置没有产生导通故障，而比较例的半导体装置有6个样品中产生了导通故障。
此外，将构成片材13的热固性树脂组合物和低弹性材料22(硅树脂)分别在平板压力机中于200℃进行2小时的热处理，成型为板状，利用动态粘弹性测定装置(Seiko Instrument株式会社制DMS210)测定其弹性模量。其结果是，在25℃上述热固性树脂组合物的弹性模量是8Gpa，而低弹性材料22是50Mpa。
从这一结果来看，通过在半导体元件11的上表面和基材10之间填充弹性模量比构成片材13的热固性树脂组合物低的低弹性材料22，可以提高半导体装置的安装可靠性。
(散热性)
采用和实施例1说明的方法相同的方法在基材10上安装半导体元件11。但是，对于中部基材10上安装的半导体元件11，使用在内部装入了200Ω的电阻的半导体元件。进而，在该半导体元件11的上表面粘接热电偶，在从贯通孔24取出该热电偶的电极的状态下，用和实施例1相同的方法层叠各层，制作实施例2的半导体装置。而且，作为低弹性材料22，除使用在硅树脂(Toshiba GE Silicone公司制TSE3051)中添加了40质量％的作为热传导性填料的氧化铝粉末(平均粒径：12μm)后混合得到的材料以外，采用和实施例2相同的方法制作实施例3的半导体装置。
在实施例2和3的半导体装置上连续施加10分钟2W的电能后，利用半导体元件11上粘接的热电偶测定内装的半导体元件11的上部的温度。其结果，实施例2的半导体装置为82℃，实施例3的半导体装置为73℃。从该结果可知，在低弹性材料22中添加热传导性填料时，散热性好，提高了抑制半导体元件11的温度上升的效果。

Claims (20)

1、一种半导体装置，具有多块包含基材和安装在所述基材上的半导体元件的电路基板，所述多块电路基板通过由热固性树脂组合物构成的片材相粘接，其中，所述多块电路基板由贯通所述片材的通路导体进行电连接，配置在所述基材之间的所述半导体元件被收纳在设置在所述片材上的元件收纳部中，在收纳在所述元件收纳部中的所述半导体元件和与所述半导体元件的安装面的相反侧的表面相对的所述基材之间，填充有比所述热固性树脂组合物弹性模量低的低弹性材料。
2、根据权利要求1记载的半导体装置，其中，收纳在所述元件收纳部中的所述半导体元件由所述低弹性材料密封。
3、根据权利要求1记载的半导体装置，其中，所述元件收纳部内的空隙由所述低弹性材料填充。
4、根据权利要求1记载的半导体装置，其中，在覆盖所述元件收纳部的2块所述基材上各安装有至少1个收纳在所述元件收纳部中的所述半导体元件。
5、根据权利要求1记载的半导体装置，其中，至少1个所述半导体元件是以倒装式安装在所述基材上。
6、根据权利要求1记载的半导体装置，其中，所述低弹性材料包含吸湿性填料。
7、根据权利要求1记载的半导体装置，其中，所述低弹性材料包含热传导性填料。
8、根据权利要求1记载的半导体装置，其中，所述低弹性材料在25℃时的弹性模量是1～1000Mpa。
9、根据权利要求1记载的半导体装置，其中，在所述基材上的所述半导体元件的安装区域的周边形成有贯通孔，所述贯通孔和所述元件收纳部相连通。
10、根据权利要求9记载的半导体装置，其中，在所述贯通孔的内表面上，形成有将形成在所述基材的两主面上的配线之间进行电连接的贯通导体。
11、根据权利要求1记载的半导体装置，其中，在最底部的所述基材的所述元件收纳部侧的主面上，以倒装式安装有所述半导体元件，所述半导体装置还包含设置在所述基材的与所述元件收纳部侧相反侧的主面上的外部连接用电极，在其它的所述基材上以引线结合法安装有其它的半导体元件。
12、根据权利要求1记载的半导体装置，其中，所述热固性树脂组合物包含70～95质量％的无机填料。
13、根据权利要求1记载的半导体装置，其中，所述热固性树脂组合物包含15～50质量％的补强材料。
14、一种半导体装置，具有多块包含基材和安装在所述基材上的半导体元件的电路基板，所述多块电路基板通过由热固性树脂组合物构成的片材相粘接，其特征在于，所述多块电路基板由贯通所述片材的通路导体进行电连接，配置在所述基材之间的所述半导体元件被收纳在设置在所述片材上的元件收纳部中，在覆盖所述元件收纳部的2块所述基材上各安装有至少一个收纳在所述元件收纳部中的所述半导体元件，在所述元件收纳部中相互相对地收纳有至少一组所述半导体元件，在与所述1组半导体元件的安装面相反侧的表面之间，填充有比所述热固性树脂组合物的弹性模量低的低弹性材料。
15、根据权利要求14记载的半导体装置，其中，所述元件收纳部内的空隙由所述低弹性材料填充。
16、根据权利要求14记载的半导体装置，其中，所述低弹性材料包含吸湿性填料。
17、根据权利要求14记载的半导体装置，其中，所述低弹性材料包含热传导性填料。
18、根据权利要求14记载的半导体装置，其中，所述低弹性材料在25℃时的弹性模量是1～1000Mpa。
19、一种半导体装置的制造方法，其包括：在基材上安装半导体元件，形成电路基板；在由未固化的热固性树脂组合物构成的片材上，形成用于收纳所述半导体元件的元件收纳部、和用于填充导体的贯通孔；在所述贯通孔中填充所述导体；使所述电路基板和所述片材位置相匹配并交替层叠多次后，通过一边在所述元件收纳部中注入比所述热固性树脂组合物弹性模量低的低弹性材料一边加热和加压，来使所述热固性树脂组合物和所述低弹性材料同时固化并一体化，同时将多块所述电路基板之间进行电连接。
20、根据权利要求19记载的半导体装置的制造方法，其中，在层叠所述电路基板和所述片材之前，在所述电路基板上的所述半导体元件的安装区域的周边形成贯通孔，将所述低弹性材料注入到所述元件收纳部中时，从所述贯通孔注入。
CNA2005101181378A 2004-10-22 2005-10-24 半导体装置及其制造方法 Pending CN1779971A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP308438/2004 2004-10-22
JP2004308438A JP2006120935A (ja) 2004-10-22 2004-10-22 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN1779971A true CN1779971A (zh) 2006-05-31

Family

ID=36205461

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005101181378A Pending CN1779971A (zh) 2004-10-22 2005-10-24 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US20060087020A1 (zh)
JP (1) JP2006120935A (zh)
KR (1) KR20060049094A (zh)
CN (1) CN1779971A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201349A (zh) * 2010-03-25 2011-09-28 松下电器产业株式会社 电路元器件内置模块及电路元器件内置模块的制造方法
CN102386113A (zh) * 2010-09-03 2012-03-21 新科金朋有限公司 一种半导体器件及其制造方法
CN103681533A (zh) * 2012-09-05 2014-03-26 台湾积体电路制造股份有限公司 包括块体金属的扇出封装件
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
CN118215215A (zh) * 2024-03-21 2024-06-18 中国电子科技集团公司第二十六研究所 一种印制板叠层封装结构及其制备方法
CN118234127A (zh) * 2024-03-21 2024-06-21 中国电子科技集团公司第二十六研究所 一种可调式堆叠封装结构及其制备方法

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
JP5114041B2 (ja) * 2006-01-13 2013-01-09 日本シイエムケイ株式会社 半導体素子内蔵プリント配線板及びその製造方法
US7510323B2 (en) * 2006-03-14 2009-03-31 International Business Machines Corporation Multi-layered thermal sensor for integrated circuits and other layered structures
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7772708B2 (en) * 2006-08-31 2010-08-10 Intel Corporation Stacking integrated circuit dies
JP5068990B2 (ja) * 2006-12-26 2012-11-07 新光電気工業株式会社 電子部品内蔵基板
EP1956652A1 (en) * 2007-02-08 2008-08-13 Nederlandse Organisatie voor Toegepast-Natuuurwetenschappelijk Onderzoek TNO Sealed ball grid array package
TWI335652B (en) * 2007-04-04 2011-01-01 Unimicron Technology Corp Stacked packing module
JP5054440B2 (ja) * 2007-06-15 2012-10-24 新光電気工業株式会社 電子部品内蔵基板の製造方法及び電子部品内蔵基板
US8018052B2 (en) * 2007-06-29 2011-09-13 Stats Chippac Ltd. Integrated circuit package system with side substrate having a top layer
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
JP4954824B2 (ja) * 2007-08-02 2012-06-20 日本特殊陶業株式会社 部品内蔵配線基板、配線基板内蔵用コンデンサ
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
KR101329355B1 (ko) 2007-08-31 2013-11-20 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
JP2009070891A (ja) * 2007-09-11 2009-04-02 Sumitomo Bakelite Co Ltd 半導体装置
TWI375996B (en) * 2007-09-18 2012-11-01 Advanced Semiconductor Eng Manufacturing process and structure for a thermally enhanced package
US7777351B1 (en) * 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
JP5159273B2 (ja) * 2007-11-28 2013-03-06 ルネサスエレクトロニクス株式会社 電子装置の製造方法
JP5265183B2 (ja) * 2007-12-14 2013-08-14 新光電気工業株式会社 半導体装置
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
JP4869322B2 (ja) * 2008-12-12 2012-02-08 株式会社東芝 半導体装置および半導体装置の製造方法
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
TWI475663B (zh) * 2009-05-14 2015-03-01 高通公司 系統級封裝
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
WO2012133818A1 (ja) 2011-03-31 2012-10-04 三菱化学株式会社 三次元集積回路積層体、及び三次元集積回路積層体用の層間充填材
US9564413B2 (en) * 2011-09-15 2017-02-07 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
CN103779298B (zh) * 2012-10-17 2016-08-10 环旭电子股份有限公司 立体堆叠式封装结构及其制作方法
US9263377B2 (en) 2012-11-08 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures with dams encircling air gaps and methods for forming the same
TWI518878B (zh) 2012-12-18 2016-01-21 村田製作所股份有限公司 Laminated type electronic device and manufacturing method thereof
JP6144058B2 (ja) * 2013-01-31 2017-06-07 新光電気工業株式会社 配線基板及び配線基板の製造方法
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
CN109844935B (zh) * 2016-10-28 2023-01-06 株式会社村田制作所 电子部件装置
KR20180086804A (ko) * 2017-01-23 2018-08-01 앰코 테크놀로지 인코포레이티드 반도체 디바이스 및 그 제조 방법
CN114914234A (zh) * 2021-02-10 2022-08-16 华为技术有限公司 一种功率结构体和制备方法以及设备
WO2024165189A1 (en) * 2023-02-09 2024-08-15 Microchip Technology Caldicot Limited Pcb stack with embedded component package and sintered vias

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
TW472330B (en) * 1999-08-26 2002-01-11 Toshiba Corp Semiconductor device and the manufacturing method thereof
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Industrial Co Ltd Device built-in module and manufacturing method thereof
DE60327962D1 (de) * 2002-04-03 2009-07-30 Panasonic Corp Eingebautes Halbleitermodul im Millimeterwellenband
US20040104463A1 (en) * 2002-09-27 2004-06-03 Gorrell Robin E. Crack resistant interconnect module
JP2006165320A (ja) * 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd 半導体積層モジュールとその製造方法
US20070170599A1 (en) * 2006-01-24 2007-07-26 Masazumi Amagai Flip-attached and underfilled stacked semiconductor devices

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893045B2 (en) 2009-08-21 2018-02-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
USRE48408E1 (en) 2009-08-21 2021-01-26 Jcet Semiconductor (Shaoxing) Co., Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
CN102201349A (zh) * 2010-03-25 2011-09-28 松下电器产业株式会社 电路元器件内置模块及电路元器件内置模块的制造方法
CN102201349B (zh) * 2010-03-25 2014-03-26 松下电器产业株式会社 电路元器件内置模块及电路元器件内置模块的制造方法
CN102386113A (zh) * 2010-09-03 2012-03-21 新科金朋有限公司 一种半导体器件及其制造方法
CN103681533A (zh) * 2012-09-05 2014-03-26 台湾积体电路制造股份有限公司 包括块体金属的扇出封装件
CN103681533B (zh) * 2012-09-05 2016-09-21 台湾积体电路制造股份有限公司 包括块体金属的扇出封装件
CN118215215A (zh) * 2024-03-21 2024-06-18 中国电子科技集团公司第二十六研究所 一种印制板叠层封装结构及其制备方法
CN118234127A (zh) * 2024-03-21 2024-06-21 中国电子科技集团公司第二十六研究所 一种可调式堆叠封装结构及其制备方法
CN118234127B (zh) * 2024-03-21 2025-05-09 中国电子科技集团公司第二十六研究所 一种可调式堆叠封装结构及其制备方法

Also Published As

Publication number Publication date
US20060087020A1 (en) 2006-04-27
KR20060049094A (ko) 2006-05-18
JP2006120935A (ja) 2006-05-11

Similar Documents

Publication Publication Date Title
CN1779971A (zh) 半导体装置及其制造方法
CN1251560C (zh) 零件内藏模块及其制造方法
CN1293790C (zh) 元件内置模块及其制造方法
CN100341127C (zh) 半导体器件
CN1265455C (zh) 半导体器件及其制造方法
CN1591861A (zh) 电路元件内置模块及其制造方法
CN1551343A (zh) 电子元件封装结构及其制造方法
CN1193646C (zh) 印刷电路板及其制造方法
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1812088A (zh) 多层构造半导体微型组件及制造方法
CN1445851A (zh) 轻薄叠层封装半导体器件及其制造工艺
CN1449232A (zh) 电路部件内装模块及其制造方法
CN1790651A (zh) 芯片集成基板的制造方法
CN1214545A (zh) 半导体封装及其制造方法
CN1649139A (zh) 半导体器件及其制造方法
CN1697163A (zh) 布线板及使用该板的半导体封装
CN1543291A (zh) 电子部件内置模块及其制造方法
CN1366444A (zh) 部件内置模块及其制造方法
CN1521847A (zh) 电子部件封装构件及其制造方法
CN1532932A (zh) 半导体装置及其制造方法、电子设备、电子仪器
CN1906759A (zh) 元器件内组装及其制造方法
CN1519920A (zh) 半导体器件和半导体器件的制造方法
CN1574263A (zh) 半导体封装及其制造方法
CN1765016A (zh) 层叠型电子元器件及其制造方法
CN1674241A (zh) 半导体器件、其制造方法及其液晶模块和半导体模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20060531