[go: up one dir, main page]

CN1620231A - 一种布线基板制造方法 - Google Patents

一种布线基板制造方法 Download PDF

Info

Publication number
CN1620231A
CN1620231A CNA2004100947987A CN200410094798A CN1620231A CN 1620231 A CN1620231 A CN 1620231A CN A2004100947987 A CNA2004100947987 A CN A2004100947987A CN 200410094798 A CN200410094798 A CN 200410094798A CN 1620231 A CN1620231 A CN 1620231A
Authority
CN
China
Prior art keywords
layer
wiring diagram
insulating resin
wiring
corrosion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100947987A
Other languages
English (en)
Other versions
CN100525590C (zh
Inventor
齐木一
杉本笃彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN1620231A publication Critical patent/CN1620231A/zh
Application granted granted Critical
Publication of CN100525590C publication Critical patent/CN100525590C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种用于布线基板的制造方法，包括：在绝缘树脂层表面上经电镀镀铜形成薄铜膜层的步骤；在薄铜膜层上按图形形成阻镀层的步骤；通过电镀镀铜在阻镀层之间形成布线图层的步骤；去除阻镀层及阻镀层下的薄铜膜层的步骤；腐蚀布线图层表面，从布线图层上去除厚度小于等于1μm的步骤；和在绝缘树脂层和腐蚀过的布线图层上面形成另一层绝缘树脂层的步骤。

Description

一种布线基板制造方法
技术领域
本发明涉及一种易于形成精细间距的布线图层(或叠加布线层)的布线基板的制造方法。
背景技术
根据近年来高性能和高信号处理速率的趋势，迫切要求制作更小尺寸的布线基板和更精细间距的布线图层。
例如：一个布线图形层与两邻近布线图形层间的绝缘树脂层通常受限于一个长×宽25μm×25μm的实际的截面限制。然而，需要截面的长宽分别小于等于20μm×20μm。
为满足以上要求，不仅需要提高形成布线图层的形状和尺寸的精确性，而且需要使表面粗化腐蚀公差小且均质。
然而，迄今为止，还没有任何这样的技术公布，例如，使用该技术使粗化处理的腐蚀公差平均小于或等于1μm，该粗化处理粗化通过镀铜形成的布线图层表面。特别的，迄今为止的粗化处理使布线图层表面粗化到连续的约几μm深度的粗糙度，以达到与绝缘树脂图层的附着性能。(例如，参见JP-A-2000-258430(第1到12页))。
结果，可以获得这种附着性能，但该粗化处理使布线图层难于达到精细间距。
发明内容
本发明试图解决前面在背景技术中所述问题，目的在于提出一种布线基板的制造方法，使粗化表面的腐蚀公差小且均质。
本发明构想通过限定用于粗化处理的腐蚀性液体的使用条件，和通过较浅腐蚀形成布线图层的镀铜晶粒并深入腐蚀其晶界附近，以实现前述目标。
特别的，根据本发明，提供一种布线基板的制造方法包括：在绝缘树脂层表面上经电镀镀铜形成薄铜膜层的步骤；在薄铜膜层上按图形形成阻镀层的步骤；通过电镀镀铜在阻镀层之间形成布线图层的步骤；去除阻镀层及阻镀层下的薄铜膜层的步骤；腐蚀布线图层表面，从布线图层上去除小于等于1μm厚度的步骤；和在绝缘树脂层和腐蚀过的布线图层上面形成一层新绝缘树脂层的步骤。
根据本发明，通过前述腐蚀方法，从布线图层的表面上去除小于等于1μm的厚度，这样，使被腐蚀的布线图层的形状精确性和尺寸精确性上升，使邻近的布线图层间的间隙可以减小。结果，新绝缘树脂层可较窄形成在其间隙中。因而，可以容易和可靠地制造这样的具有精细间距的布线图层的布线基板。这里，前述的阻镀层是通过在一个含有重量30到50％(重量％)的无机填充物的绝缘膜上，按预先确定的图形用众所周知的光刻蚀法进行图形方法而制备的。
作为优选实施例，根据本发明，还可提供一种布线基板的制造方法，其中的腐蚀步骤是腐蚀布线图层的表面，以从除电镀铜的晶界外的布线图层的表面去除小于等于1μm的厚度，和在布线图层的晶界处去除大于等于1μm的厚度。
根据本发明，镀铜中的杂质聚集在晶界附近，晶界腐蚀成为深度超过1μm的裂纹形状，而在其周围的晶粒表面则去除厚度为小于等于1μm。因而，可以可靠保持布线图层的形状精确和尺寸精确。
作为优选实施例，根据本发明，还可进一步提供，一种布线基板的制造方法，其中一个窄阻镀层的宽度小于20μm，其中被腐蚀的布线图层中的一个窄布线线路的宽度小于20μm。根据该方法，可以可靠提供一种具有精细间距布线图层的布线基板。
附图说明
图1是一个示意截面图，示出了根据本发明的布线基板制造方法的一个步骤；
图2是一个示意截面图，示出了图1制造方法的后续步骤；
图3是一个示意截面图，示出了图2制造方法的后续步骤；
图4是一个示意截面图，示出了图3制造方法的后续步骤；
图5是一个示意截面图，示出了图4制造方法的后续步骤；
图6是一个示意截面图，示出了图5制造方法的后续步骤；
图7是一个示意截面图，示出了图6制造方法的后续步骤；
图8是一个示意截面图，示出了图7制造方法的后续步骤；
图9是一个示意截面图，示出了图8制造方法的后续步骤；
图10是一个示意截面图，示出了图9制造方法的后续步骤；
图11是一个示意截面图，示出了图10制造方法的后续步骤；
图12是一个示意截面图，示出了图11制造方法的后续步骤；
图13是一个图12的局部放大图；
图14是一个示意截面图，示出了图13的后续腐蚀步骤；
图15是图12另一部分的局部放大图；
图16是一个示意截面图，示出了图15的后续腐蚀步骤；和
图17是一个示意截面图，示出了图14和16制造方法的后续部骤，以及获得的布线基板。
具体实施方式
本发明的最佳实施方式将描述如下。
图1是一个截面图，示出由双马来酰亚胺三嗪(BT)树脂制成的厚度约为0.7mm的中心基板。在中心基板1的表面2和背在3上相应的覆盖有厚度为70μm的铜箔4a和5a，在铜箔4a和5a上形成有未示出的感光/绝缘干膜，在干膜上按预先确定的图形进行曝光和冲洗操作。此后，所获得的阻蚀层用剥离液去除(根据众所周知的去除方法)。
这里，可使用具有多个中心基板1的多层板，其中每一中心基板均要进行类似的处理步骤(像如下各步骤)。
结果，如图2所示，铜箔4a和5a按前述图形变成为布线层4和5。
下一步，如图3所示，中心基板1的表面2和布线层4，及中心基板1的背面3和布线层5上(或在布线层5下)被分别覆盖一层由含有无机填充物的环氧树脂组成的绝缘膜，形成绝缘树脂层12和13。绝缘树脂层12和13厚度约为40μm，并含有30到50％的通常为球型SiO2组成的无机填充物。这里，无机填充物的平均颗粒直径大于等于1.0μm且小于等于10μm。
下一步，通过用未图示的激光(例如，在本实施例中的一氧化碳气体激光)在预先确定的位置处沿厚度方向照射绝缘树脂层12和13的表面。结果，如图4所示，形成大致为圆锥形的盲孔(via hole)12a和13a，其延伸贯通树脂层12和13从而将布线层4和5在其下表面暴露出来。
如图4中所示，进一步的，中心基板1和绝缘树脂层12和13在其预先确定位置用钻头打孔，以形成内径约为200μm的贯通孔6。下一步，在包括盲孔12a和13a的绝缘树脂层12和13的整个表面使用含Pd的镀覆催化剂，并在这些表面上进行无电极镀铜和电镀铜。
结果，如图5所示，绝缘树脂层12和13整个表面形成铜镀膜8a和8b，并在贯通孔6中形成大致为圆柱形的厚度为40μm的贯通孔导体7。同时，盲孔12a和13a在其中被额外镀铜形成填充盲孔导体14和15。
下一步，如图5所示，在贯通孔导体7内侧填充含有前述无机填充物的填充树脂9。这里，填充树脂9可以是含有金属粉末的导电树脂或不导电树脂。
如图6所示，进一步的，对铜镀膜的上表面8a和8b及填充树脂9的两端面进行电镀镀铜形成铜镀膜10b和10b。与此同时，填充树脂9的两端面在10a和11a被覆盖电镀。这里，铜镀膜8a和10b和镀铜膜层8b和11b厚度分别为约15μm。
下一步，在铜镀膜8a和10b和镀铜膜8b和11b上形成未示出的感光/绝缘干膜，并对其按预先确定的图形进行曝光和冲洗。这一步骤后，获得了阻蚀层，而那些位于前述阻蚀层下的镀铜膜8a、10b、8b和11b则用众所周知的剥离液去除。
结果，如图7所示，在上部绝缘树脂层12和13表面上，按前述图形形成布线层10和11。
下一步，分别在绝缘树脂层12和布线层10、绝缘树脂层13和布线层11上(或在层13和11下)分别覆盖如前述的绝缘膜以形成绝缘树脂层16和17。
进一步的，如图8所示，在绝缘树脂层16和17表面的预先确定位置，沿其厚度方向用(未示出的)激光按前述条件照射，从而形成大致为圆锥形的盲孔18和19，这些孔贯穿绝缘树脂层16和17，使布线层10和11在盲孔的底面暴露出来。
如前述，在包括前述盲孔18和19内表面在内的绝缘树脂层的整个表面上应用镀覆催化剂，此后，对整个表面进行无电极镀铜，如图8中用虚线所示，以形成厚度为0.5μm薄铜膜层20和21。
下一步，如图9所示，用由环氧树脂制成的厚度为25μm的感光/绝缘膜(或干膜)22和23覆盖整个薄铜膜层20和21表面。对这些绝缘膜22和23按预先确定图形进行感光和冲洗，其感光和未感光部分再用剥离液去除。
结果，如图10所示，依据前述图形在薄铜膜层20和21表面上形成阻镀层22a、22b、23a和23b。其中，具有细长矩形截面的窄阻镀层22b和23b宽度小于20μm(例如，在本实施例中为18μm)，在前述阻镀层22b和23b之间和这些阻镀层与前述的阻镀层22a和23a之间的间隙24a和25a宽度也小于20μm(例如，在本实施例中为18μm)。
与此同时，在与盲孔18和19横向相邻的薄铜膜层20和21的表面上形成宽间隙24和25。
下一步，对处于间隙24和25和间隙24a和25a底面的薄铜膜层20和21电镀镀铜。
结果，如图11所示，在盲孔18和19内分别形成填充盲孔导体26和27，布线图层(或叠加布线)28和29与盲孔导体26和27相结合，并分别形成于间隙24和25中。与此同时，在各间隙24a和25a内分别形成宽：小于20μm(例如，在本实施例中18μm)×长：约25μm的细长矩形截面的窄线路28a和29b。
如在图12中所示例的，进一步的，用剥离液去除阻镀层22a和22b(和23a和23b)和处于前述阻镀层下的薄铜膜层20(和21)。
下一步，如在图13和图15中所示例的，腐蚀粗化布线图层28(29)和多个窄线路28a和28a(29a和29a)表面。例如，这种腐蚀处理是使前述布线层28(29)等表面通过浸入腐蚀池的浸入法或喷淋法与一种含有HCOOH和CuCl2的腐蚀性液体接触而完成的。该腐蚀性液体优选的含有重量15％或更少的HCOOH和重量5％或更少的CuCl2，更为优选的是含有重量约10％的HCOOH和重量1％或更少的CuCl2。然而，HCOOH和CuCl2的含量并不限于本发明中的优选范围。
结果，如图14所示，布线基板28(29)的整个表面去除约等于或小于1μm的厚度t，而其底面c位置有深约2到3μm细小裂纹。这些细小裂纹c沿形成布线图层28(29)的镀铜晶界附近形成。特别的，前述腐蚀性液体对多数电镀铜晶粒腐蚀轻微，而在杂质相对更聚集的晶界附近则腐蚀强烈。
同时，如图16所示，多个窄布线线路28a和28a也受到上述的腐蚀，这样在其整个表面有约等于或小于1μm厚度被去除，在其底面形成深度约2到3μm的细小裂纹c。如所示，在邻近的布线线路28a和28a，形成有截面形状和尺寸与那些布线线路相似的间隙S。
如在上文中已经描述的，通过半加层法精确形成布线图层28(29)和包含其中的多个窄布线层28a和28a(29a和29a)，实质上其表面被蚀掉约等于或小于1μm的很小的厚度，以便其可以形成精细间距。
更进一步，如图17所示，宽布线图层29和如前述的多个窄布线线路29a也以精细间距形成在中心基板1的背面3上的绝缘树脂层17的表面。
更进一步，如图17所示，在具有形成在其上的前述布线图层28和28a的绝缘树脂层16的表面上，形成如前述的绝缘树脂层30(或一个新绝缘树脂层)。在具有形成在其上的前述布线图层29和29a的绝缘树脂层17的表面上，形成如前述的绝缘树脂层31(或一个新绝缘树脂层)。然后，在预先确定位置如前述形成盲孔(尽管未示出)。此后，对其表面粗化。
下一步，如图17所示，在如前述的绝缘树脂层30和31及前述的盲孔内部的表面分别形成如前述的铜镀膜层，再在其上分别形成如前述的绝缘膜。这些绝缘膜经如前述的曝光和冲洗以形成预先确定图形的阻镀层，对那些处于阻镀层间的薄铜膜层进行如前述的电镀镀铜。
结果，如图17所示，在绝缘树脂层30和31表面以如前述的精细间距形成布线图层34、34a、35和35a。这些布线图层包含多个窄布线线路34a和35a。
与此同时，在前述盲孔内形成填充盲孔导体(尽管未示出)以连通布线图层28和34和布线图层29和35。结果，如图17所示，在中心基板1的表面2和背面3上形成叠加层BU1和BU2。这里，如前述去除前述的阻镀层及其下的薄铜膜层。
如图17所示，进一步，在其上形成有布线图层34及34a的绝缘树脂层30的表面上，形成由树脂制成的如前述厚度约25μm阻焊层(或绝缘层)32。在其上形成有布线图层35及35a的绝缘树脂层31的表面上，形成由树脂制成的如前述厚度约25μm阻焊层(或绝缘层)33。
如图17所示，阻焊层32和33在预先指定位置通过激光打孔至到达布线图层34和35的深度，从而在第一主表面32a上形成焊盘36，在第二主表面33a上形成开口39。
在焊盘36上形成一个焊料隆起38，该焊料隆起38突出高于第一主表面32a，以便于电子元件，如未示出的IC芯片可通过焊料安装于其上。这里，焊料隆起38由一些低熔点合金组成，如Sn-Cu、Sn-Ag、或Sn-Zn。
如图17所示，进一步的，尽管未示出，由布线层35延伸出的位于开口33b底面的布线线路37表面镀有Ni或Au，以提供连接端子，以便与一个印刷基板、如未示出的主板，相连接。
如图17所示，通过至此所述的各步骤，可以提供一种布线基板K，其包含在中心基板1的表面2和背面3上的叠加层BU1和叠加层BU2。叠加层BU1包括精细间距的布线图层28、28a、34和34a，叠加层BU2包括布线图层29、29a、35和35a。
这里，布线基板K也可制作成仅在中心基板1的表面2上有叠加层BU1。这种模式下，仅在背面3上形成有布线层11和阻焊层33。
根据至此所述的本发明的布线基板K的制造方法，通过半加层法形成的窄阻镀层22b的宽度小于20μm，以便宽度小于20μm的窄布线线路28可以可靠地形成在邻近阻镀层22b和22b之间的间隙24a中，并且邻近的布线线路28a和28a等可以以小于20的精细间距布线。进一步，腐蚀布线图层28和28a等，以使其几乎所有表面均去除小于等于1μm的厚度，而精确保持其截面形状和尺寸。更进一步，布线图层28a和28a之间的间隙S也可按如前所述的截面形成，而使新绝缘树脂层30精确形成。
本发明不限于至此所述的实施例模式。
前面所述的制造方法的各步也可用具有多个中心基板1或中心单元的大尺寸多层板实现。
进而，中心基板的材料应不仅限于前面所述的BT树脂，而还可以是如环氧树脂或聚酰亚胺树脂。可选择的，还可以使用一种合成材料，该合成材料通过用一种氟树脂包裹玻璃纤维制备，氟树脂具有三维网状结构，如具有连续的孔的PTFE。
可选择的，前面所述的中心基板的材料还可以是陶瓷。这种陶瓷可以是铝、硅酸、玻璃陶瓷或氮化铝，并可以是例如低温烧结基板，其可在相对较低温度例如约1000℃烧结。进而，可以是一种含Fe重量42％的铜合金或Ni合金的金属中心基板，其表面完全用绝缘材料覆盖。
进而，该模式可修改为使用没有中心基板的无中心基板。在这种修改中，例如，如前所述的绝缘树脂层12和13起到本发明中绝缘基板的作用。
进而，前面所述的布线层10或类似层的材料不仅可以是前面所述的Cu(铜)，也可以是Ag、Ni、或Ni-Au。可选择的，布线层10不使用金属镀层，而是也可以使用一种导电树脂的方法形成。
进而，如其包含前述的无机填充物，前面所述的绝缘树脂层16和17等不仅可以是前述的主要由环氧树脂所组成的树脂，也可以是聚酰亚胺树脂、BT树脂或一种具有相似耐热和图形成型性能的PPE树脂，或一种树脂-树脂合成材料，该材料用例如环氧树脂的树脂浸渍氟树脂制备，这种氟树脂具有三维网状结构，例如具有连续孔的PTFE。
进而，盲孔导体无需为如前述的填充盲孔导体12，而可以是与盲孔导体相似的倒转圆锥体，其中没有被导体完全填满。可选择的，盲孔导体可为交错形状，在这种形状中，它们在轴向移位时是堆叠的，或者是这样的形状，在平面方向延伸到半途的布线层是穿插的。
本申请是基于2003年11月18日提交的日本专利申请JP 2003-388498，其整体内容这里作为参考结合，如同在此详细叙述。

Claims (5)

1.一种用于布线基板制造的方法，包括：
在绝缘树脂层表面上经电镀镀铜形成薄铜膜层的步骤；
在薄铜膜层上形成阻镀层的步骤；
通过电镀镀铜在阻镀层之间形成布线图层的步骤；
去除阻镀层及阻镀层下的薄铜膜层的步骤；
腐蚀布线图层表面，从布线图层上去除小于等于1μm的厚度的步骤；和
在绝缘树脂层和腐蚀过的布线图层上面形成另一层绝缘树脂层的步骤。
2.根据权利要求1所述的方法，
其中腐蚀步骤是腐蚀布线图层的表面以从除电镀铜的晶界外的布线图层的表面去除小于等于1μm的厚度，和在布线图层的晶界处去除大于等于1μm的厚度。
3.根据权利要求1所述的方法，其中阻镀层之一宽度小于20μm，腐蚀过的布线图层中的布线线路之一的宽度小于20μm。
4.根据权利要求1所述的方法，其中腐蚀步骤是通过使用含有HCOOH和CuCl2的腐蚀性液体完成的。
5.根据权利要求1所述的方法，其中腐蚀步骤是通过使含有HCOOH和CuCl2的腐蚀性液体与布线图层的表面通过浸入腐蚀池的浸入方法或喷淋的方法完成的。
CNB2004100947987A 2003-11-18 2004-11-18 一种布线基板制造方法 Expired - Fee Related CN100525590C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003388498A JP2005150554A (ja) 2003-11-18 2003-11-18 配線基板の製造方法
JP2003388498 2003-11-18

Publications (2)

Publication Number Publication Date
CN1620231A true CN1620231A (zh) 2005-05-25
CN100525590C CN100525590C (zh) 2009-08-05

Family

ID=34567484

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100947987A Expired - Fee Related CN100525590C (zh) 2003-11-18 2004-11-18 一种布线基板制造方法

Country Status (4)

Country Link
US (1) US20050102830A1 (zh)
JP (1) JP2005150554A (zh)
CN (1) CN100525590C (zh)
TW (1) TWI299971B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100797719B1 (ko) * 2006-05-10 2008-01-23 삼성전기주식회사 빌드업 인쇄회로기판의 제조공정
US20140027163A1 (en) * 2012-07-30 2014-01-30 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
US9368439B2 (en) * 2012-11-05 2016-06-14 Nvidia Corporation Substrate build up layer to achieve both finer design rule and better package coplanarity

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2923524B2 (ja) * 1995-08-01 1999-07-26 メック株式会社 銅および銅合金のマイクロエッチング剤並びにマイクロエッチング方法
US6506314B1 (en) * 2000-07-27 2003-01-14 Atotech Deutschland Gmbh Adhesion of polymeric materials to metal surfaces
JP4048019B2 (ja) * 2000-08-31 2008-02-13 富士通株式会社 多層配線基板及びその製造方法

Also Published As

Publication number Publication date
US20050102830A1 (en) 2005-05-19
CN100525590C (zh) 2009-08-05
JP2005150554A (ja) 2005-06-09
TW200522834A (en) 2005-07-01
TWI299971B (en) 2008-08-11

Similar Documents

Publication Publication Date Title
CN1225783C (zh) 半导体器件基底及其制造方法及半导体封装件
CN1193649C (zh) 一种电连接元件的制造方法和制造设备
CN1784121A (zh) 制造具有薄核心层的印刷电路板的方法
CN1531071A (zh) 半导体装置及其制造方法
CN1694603A (zh) 印制电路板的电解镀金方法
CN1428800A (zh) 半导体器件封装及其制备方法和半导体器件
CN1381061A (zh) 电容器
CN1476290A (zh) 多层布线板及其制作方法和基板材料
CN1825581A (zh) 印刷电路板,倒装芯片球栅阵列板及其制造方法
CN1731919A (zh) 以并行方式制造pcb的方法
CN1968565A (zh) 高密度印刷电路板及其制造方法
CN1717964A (zh) 电子零部件及其制造方法
KR101004063B1 (ko) 니켈-금 도금방법 및 인쇄회로기판
CN103416109B (zh) 印刷电路板及其制造方法
CN1433571A (zh) 半导体器件,用于在半导体上制造电路的金属叠层板和制造电路的方法
CN1941352A (zh) 线焊焊盘和球形焊盘之间厚度不同的半导体封装基片及其制造方法
CN1620232A (zh) 一种布线基板及其制造方法
CN1620229A (zh) 一种布线基板制造方法
CN1805125A (zh) 电路化衬底与制造其之方法、电组合件以及信息处理系统
CN1360086A (zh) 电子设备的层叠结构和无电镀金方法
CN100508700C (zh) 一种布线基板制造方法
US7211470B2 (en) Method and apparatus for depositing conductive paste in circuitized substrate openings
CN1620231A (zh) 一种布线基板制造方法
CN1245751C (zh) 生产半导体器件的方法及相应的半导体器件
US20240324102A1 (en) Circuit board

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090805